JPS59193044A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS59193044A JPS59193044A JP6734183A JP6734183A JPS59193044A JP S59193044 A JPS59193044 A JP S59193044A JP 6734183 A JP6734183 A JP 6734183A JP 6734183 A JP6734183 A JP 6734183A JP S59193044 A JPS59193044 A JP S59193044A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor substrate
- recess
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
半導体装置を形成する特殊な半導体基板を提供し、特に
、絶縁分離の新しい方法を提供する。
、絶縁分離の新しい方法を提供する。
従来例の構成とその問題点
近年、ＶＬＳＩ技術の発展と共（Ｃ高密度に素子を形成
するために、絶縁弁離技？Ａニアが開発されてきた。こ
の技術には多くの種類がある。例えば、ＢＯＸ法、Ｕ−
グループ法、スヮミ法々どである。
するために、絶縁弁離技？Ａニアが開発されてきた。こ
の技術には多くの種類がある。例えば、ＢＯＸ法、Ｕ−
グループ法、スヮミ法々どである。
この内スワミ法（は、工程が複雑、微妙であり、実用化
の上で難点がある。その他の方法では、ある程度、実用
的であると思われるが、絶縁分離の巾が同一基板内で異
なっている時には、全体を平坦に絶縁分離できないとい
った基本的な欠点や、平坦とは云え、ドライエッチ技術
によるため、微少な凹凸は残存するなどの欠点がある。
の上で難点がある。その他の方法では、ある程度、実用
的であると思われるが、絶縁分離の巾が同一基板内で異
なっている時には、全体を平坦に絶縁分離できないとい
った基本的な欠点や、平坦とは云え、ドライエッチ技術
によるため、微少な凹凸は残存するなどの欠点がある。
又、高度な技術であるトライエッチ技術を用うるためコ
ストが高く、大量処理にも問題がある。
ストが高く、大量処理にも問題がある。
発明の目的
本発明は、かかる欠点のない、低コスト、大量処理が１
■能であり、特に平坦性に優れた半導体基板の製造方法
を提供するものである。
■能であり、特に平坦性に優れた半導体基板の製造方法
を提供するものである。
発明の構成
本発明は、基板表面に凹部を形成し、この凹部を少なく
とも絶縁膜で被覆し、前記四部をほぼ完全に埋没せしめ
る厚さに膜を形成し、引き続いて、メカノケミカル研磨
によって、少なくとも前記の埋没せしめる厚さに形成し
た膜を除去する工程を含むものである。
とも絶縁膜で被覆し、前記四部をほぼ完全に埋没せしめ
る厚さに膜を形成し、引き続いて、メカノケミカル研磨
によって、少なくとも前記の埋没せしめる厚さに形成し
た膜を除去する工程を含むものである。
実施例の説明
まず、本発明の一実施例の概略方法を述へる。
第１図に示すように、遣始なマスク１１を用い、ドライ
エッチ法などにより凹部なる溝１２を基板１３に形成す
る（第２図）。この基板表面に、酸化ないしは窒化した
酸化膜や窒化膜、さらＶこはこれを窒化ないしは酸化し
た酸窒素化硅素膜、ないしは、窒素や酸素分を含むプラ
ズマ気流中での反応により酸窒素化硅素膜などよりなる
界面絶縁膜を形成する（第３図）。この上にさらに、多
結晶シリコン、酸化硅素、窒化硅素、酸窒化硅素などよ
り成る溝を埋没せしめる膜１５を形成した後、第４図メ
カノケミカル研磨により、第５図のごとく少なくとも膜
１５０犬部分を除去せしめる。なオ少シ残った膜につい
ては、酸化、エツチングなどで除去しても良い。さらに
絶縁膜１４を除去することによって第６図に示すような
非常に平坦な表面を有する絶縁分離基板を得る。なお、
メカノケミカル研Ｍｉ−１，、液及び被研磨面の材質に
より、研磨速度が犬１−１１に異なる。この性質によっ
て、研磨深さを精密に制御することができる。
エッチ法などにより凹部なる溝１２を基板１３に形成す
る（第２図）。この基板表面に、酸化ないしは窒化した
酸化膜や窒化膜、さらＶこはこれを窒化ないしは酸化し
た酸窒素化硅素膜、ないしは、窒素や酸素分を含むプラ
ズマ気流中での反応により酸窒素化硅素膜などよりなる
界面絶縁膜を形成する（第３図）。この上にさらに、多
結晶シリコン、酸化硅素、窒化硅素、酸窒化硅素などよ
り成る溝を埋没せしめる膜１５を形成した後、第４図メ
カノケミカル研磨により、第５図のごとく少なくとも膜
１５０犬部分を除去せしめる。なオ少シ残った膜につい
ては、酸化、エツチングなどで除去しても良い。さらに
絶縁膜１４を除去することによって第６図に示すような
非常に平坦な表面を有する絶縁分離基板を得る。なお、
メカノケミカル研Ｍｉ−１，、液及び被研磨面の材質に
より、研磨速度が犬１−１１に異なる。この性質によっ
て、研磨深さを精密に制御することができる。
次に、より具体的な例を述べる。従来と同様にして半導
体基板１３に凹部である溝１２を形成する（第２図）。
体基板１３に凹部である溝１２を形成する（第２図）。
これは、第１図に示す例えば、Ｓ １３Ｎ６膜、レジス
ト膜より成る膜をマスク１１として、５ｉＣ４ガス等を
用いて、いわゆるドライエッチを行うことで得られる。
ト膜より成る膜をマスク１１として、５ｉＣ４ガス等を
用いて、いわゆるドライエッチを行うことで得られる。
次にトライ酸素中１０００で、ドライ窒素中１２ｏＯ℃
又は、アンモニア−酸素を含むプラズマ中９５０ ’Ｃ
等の雰囲気中で処理することによって絶縁膜１４を形成
した（第３図９゜この厚さは特に制限はなく５００−３
００ＯＮで良い。次に２ＰＣＶＤ法などによる多結晶シ
リコンや窒化膜を６００ ’Ｃ位で形成し、埋没させる
膜１６を形成した。この時、プラズマＣＶＤなどにより
、酸化膜。
又は、アンモニア−酸素を含むプラズマ中９５０ ’Ｃ
等の雰囲気中で処理することによって絶縁膜１４を形成
した（第３図９゜この厚さは特に制限はなく５００−３
００ＯＮで良い。次に２ＰＣＶＤ法などによる多結晶シ
リコンや窒化膜を６００ ’Ｃ位で形成し、埋没させる
膜１６を形成した。この時、プラズマＣＶＤなどにより
、酸化膜。
窒化膜、アモルファスシリコン膜等を形成しても良い（
第４図）・ 次にメカノケミカル研磨で表面層を除去する（第５図）
。この時、埋没させる膜１５と絶縁膜１４の材質（てよ
って使用する研磨液が異なる。精密にこの界面で研磨を
止めるだめには、これらの膜の研磨選択比が大きいこと
が必要である。従って、埋没きせる膜１５と絶縁膜１４
は少なくとも異質であり、適鳩な選択比がとれるように
研磨液を選定しなければならない。
第４図）・ 次にメカノケミカル研磨で表面層を除去する（第５図）
。この時、埋没させる膜１５と絶縁膜１４の材質（てよ
って使用する研磨液が異なる。精密にこの界面で研磨を
止めるだめには、これらの膜の研磨選択比が大きいこと
が必要である。従って、埋没きせる膜１５と絶縁膜１４
は少なくとも異質であり、適鳩な選択比がとれるように
研磨液を選定しなければならない。
このような組合せは、例えば、埋没させる膜１５として
多結晶シリコン、絶縁膜１４として酸化硅素、窒化硅素
、酸窒化徊素を使用すれば、通常の弱アルカリ液を含む
Ｓ１ウエハー研磨液が良い。
多結晶シリコン、絶縁膜１４として酸化硅素、窒化硅素
、酸窒化徊素を使用すれば、通常の弱アルカリ液を含む
Ｓ１ウエハー研磨液が良い。
なおこの時、多結晶シリコン膜形成ＫＬＰＣＶＤ法を使
用した場合には（１１Ｑ）の配向性が認められるため、
平面部と凹部の肩の部分で研磨速度が異なる。特に溝１
２の巾が狭くなった時（特に深さ／■１］が Ａ以上の
時）、凹部の周辺に多結晶シリコンが薄＜ （５ｏｏ−
１ｏｏｏＸ ）残存する。
用した場合には（１１Ｑ）の配向性が認められるため、
平面部と凹部の肩の部分で研磨速度が異なる。特に溝１
２の巾が狭くなった時（特に深さ／■１］が Ａ以上の
時）、凹部の周辺に多結晶シリコンが薄＜ （５ｏｏ−
１ｏｏｏＸ ）残存する。
これは、酸化した後、エツチングして取り除けば、第６
図に示すように、平坦な絶縁分離が得られる。
図に示すように、平坦な絶縁分離が得られる。
又、異方性の生じない、アモルファスシリコン膜やクラ
スターイオンにより形成された／リコン膜では、凹部の
周辺も平坦な表面部分と同じ速度で研磨され、その′ま
捷で第５図に示すように平坦と々る。
スターイオンにより形成された／リコン膜では、凹部の
周辺も平坦な表面部分と同じ速度で研磨され、その′ま
捷で第５図に示すように平坦と々る。
埋没する膜１５として酸化硅素膜を用いる場合、絶縁膜
１４としてそれと異質な窒化膜、酸窒化膜などないしは
、そｔらと多結晶／）ノコン膜等を組み合わせ、希ＨＦ
液を含む研磨液で研磨すれば、第５図のような平坦面が
得られる。
１４としてそれと異質な窒化膜、酸窒化膜などないしは
、そｔらと多結晶／）ノコン膜等を組み合わせ、希ＨＦ
液を含む研磨液で研磨すれば、第５図のような平坦面が
得られる。
埋設する膜１５として窒化硅素膜を用うる場合には、絶
縁膜１４として酸化膜などを組み合わせ、希リン酸液を
含む研磨液で研磨すれば同様の結果を得る。
縁膜１４として酸化膜などを組み合わせ、希リン酸液を
含む研磨液で研磨すれば同様の結果を得る。
なお研磨においては、通常のシリコンウェハの最終ポリ
シング工程を用いた。
シング工程を用いた。
絶縁分離の効果をさらに向上させるために、凹部の底に
あらかじめイオン注入等の方法でストッパーを形成して
おくのは有効であり、本発明の工程中に、例えば、第２
図ないしは第３図に導入できることはいう１でもない。
あらかじめイオン注入等の方法でストッパーを形成して
おくのは有効であり、本発明の工程中に、例えば、第２
図ないしは第３図に導入できることはいう１でもない。
発明の効果
以」−の説明で明らかなように本発明は、機械的な研磨
によるため、従来のドライ１ノチ法などによる食い込み
がない、平坦外絶縁分離が形成され、且つ、絶縁分離の
ｒｌ−＋か変化しても同一条件で平用化できる長所が確
認された。さらに、機械的な研磨（現在のシリコンウェ
ハー研磨とほぼ同等）であるだめ、低コストであり、信
頼性も高く、且つ、大量処理に適した方法である。
によるため、従来のドライ１ノチ法などによる食い込み
がない、平坦外絶縁分離が形成され、且つ、絶縁分離の
ｒｌ−＋か変化しても同一条件で平用化できる長所が確
認された。さらに、機械的な研磨（現在のシリコンウェ
ハー研磨とほぼ同等）であるだめ、低コストであり、信
頼性も高く、且つ、大量処理に適した方法である。
第１〜６図は本発明の一実椎例にかかる絶縁分離基板の
製造工程直曲図である。 １３・ ・基板、１２・ −溝、１４・・絶縁膜、１５
・・・溝を埋設せしめる膜。
製造工程直曲図である。 １３・ ・基板、１２・ −溝、１４・・絶縁膜、１５
・・・溝を埋設せしめる膜。
Claims (1)
- 【特許請求の範囲】 （１） 基板表面に凹部を形成する工程、この凹部を
少なくとも絶縁膜で被覆する工程、前記四部をほぼ完全
に埋没せしめる厚さに膜を形成する工程、引き続いて、
メカノケミカル研磨によって、少なくとも前記の埋没せ
しめる厚さに形成した膜を除去する工程を含むことを特
徴とした半導体基板の製造方法。 （２）絶縁膜が少なくとも熱酸化膜で形成されているこ
とを特徴とする特許請求の範囲第１項に記載の半導体基
板の製造方法。 （３）絶縁膜が少なく止も窒化硅素膜で形成されている
ことを特徴とする特許請求の範囲第１項に記載の半導体
基板の製造方法。 （４）凹部を埋没せしめる膜が多結晶シリコン膜で形成
されていることを特徴とする特許請求の範囲第１項に記
載の半導体基板の製造方法。 （句 凹部を埋没せしめる膜が酸化硅素で成っているこ
とを特徴とする特許請求の範囲第１項に記載の半導体基
板の製造方法。 （６）凹部を埋設せしめる膜が窒化伺素で成っているこ
とを特徴とする特許請求の範囲第１項に記載の半導体基
板の製造方法。 （７）凹部を埋設せしめる膜が酸窒化硅素で成っている
ことを特徴とする特許請求の範囲第１項に記載の半導体
基板の製造方法。 （８） 四部を埋没せしめる膜をクラスターイオン法
で形成することを特徴とする特許請求の範囲第１項に記
載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6734183A JPS59193044A (ja) | 1983-04-15 | 1983-04-15 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6734183A JPS59193044A (ja) | 1983-04-15 | 1983-04-15 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59193044A true JPS59193044A (ja) | 1984-11-01 |
Family
ID=13342221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6734183A Pending JPS59193044A (ja) | 1983-04-15 | 1983-04-15 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193044A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791073A (en) * | 1987-11-17 | 1988-12-13 | Motorola Inc. | Trench isolation method for semiconductor devices |
| US4825277A (en) * | 1987-11-17 | 1989-04-25 | Motorola Inc. | Trench isolation process and structure |
| US4855804A (en) * | 1987-11-17 | 1989-08-08 | Motorola, Inc. | Multilayer trench isolation process and structure |
| US4871689A (en) * | 1987-11-17 | 1989-10-03 | Motorola Inc. | Multilayer trench isolation process and structure |
| US4960727A (en) * | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
| JP2002517089A (ja) * | 1998-05-22 | 2002-06-11 | アプライド マテリアルズ インコーポレイテッド | 浅いトレンチ分離のための自己平坦化絶縁層を形成する方法 |
| JP2006253717A (ja) * | 1999-05-12 | 2006-09-21 | Samsung Electronics Co Ltd | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 |
-
1983
- 1983-04-15 JP JP6734183A patent/JPS59193044A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791073A (en) * | 1987-11-17 | 1988-12-13 | Motorola Inc. | Trench isolation method for semiconductor devices |
| US4825277A (en) * | 1987-11-17 | 1989-04-25 | Motorola Inc. | Trench isolation process and structure |
| US4855804A (en) * | 1987-11-17 | 1989-08-08 | Motorola, Inc. | Multilayer trench isolation process and structure |
| US4871689A (en) * | 1987-11-17 | 1989-10-03 | Motorola Inc. | Multilayer trench isolation process and structure |
| US4960727A (en) * | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
| JP2002517089A (ja) * | 1998-05-22 | 2002-06-11 | アプライド マテリアルズ インコーポレイテッド | 浅いトレンチ分離のための自己平坦化絶縁層を形成する方法 |
| JP2006253717A (ja) * | 1999-05-12 | 2006-09-21 | Samsung Electronics Co Ltd | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 |
| JP4593521B2 (ja) * | 1999-05-12 | 2010-12-08 | 三星電子株式会社 | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8221642B2 (en) | Methods for removing dielectric materials | |
| JPS58118126A (ja) | 広い誘電体分離領域の形成方法 | |
| JPS5851422B2 (ja) | 酸化物分離プロセス | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| JPH11163120A (ja) | 半導体素子の素子隔離層形成方法 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JPS59193044A (ja) | 半導体基板の製造方法 | |
| US6579766B1 (en) | Dual gate oxide process without critical resist and without N2 implant | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11233619A (ja) | 半導体素子の隔離構造及びその形成方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPH0422021B2 (ja) | ||
| KR100868656B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JPS61188944A (ja) | 半導体装置の製造方法 | |
| JPS6339103B2 (ja) | ||
| JPH0574926A (ja) | 半導体基板の製造方法 | |
| JPH11176925A (ja) | 半導体装置の製造方法 | |
| JPS59175136A (ja) | 半導体装置の製造方法 | |
| JPS59175137A (ja) | 半導体装置の製造方法 | |
| JPH01265536A (ja) | 半導体集積回路における素子分離領域の形成方法 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| JPS59175135A (ja) | 半導体装置の製造方法 |