JPH0831469B2 - バイポーラ半導体装置の製造方法 - Google Patents
バイポーラ半導体装置の製造方法Info
- Publication number
- JPH0831469B2 JPH0831469B2 JP16749987A JP16749987A JPH0831469B2 JP H0831469 B2 JPH0831469 B2 JP H0831469B2 JP 16749987 A JP16749987 A JP 16749987A JP 16749987 A JP16749987 A JP 16749987A JP H0831469 B2 JPH0831469 B2 JP H0831469B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- base
- emitter
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 ベース領域を小型に形成することで高速化されたバイ
ポーラ半導体装置を製造する方法の改良に関し、 シリコン能動層とベース引出し配線層との界面にエッ
チング停止層を介挿する手段を採るものであるが、それ
に依る工程の増加はないように、しかも、その実施が極
めて容易であるようにすることを目的とし、 シリコン基板（或いはシリコン層）上に炭化珪素膜を
形成する工程と、次いで、該炭化珪素膜のパターニング
を行って半導体素子形成予定領域を覆うものを残して他
を除去する工程と、次いで、前記炭化珪素膜を耐酸化性
マスクとし選択的熱酸化を行ってフィールド絶縁膜を形
成する工程と、次いで、全面にシリコン膜及び絶縁膜を
順に形成する工程と、次いで、該絶縁膜並びにシリコン
膜を選択的にエッチングして表面から前記炭化珪素膜に
達するエミッタ形成用窓を開口する工程とが含まれてな
るよう構成する。
ポーラ半導体装置を製造する方法の改良に関し、 シリコン能動層とベース引出し配線層との界面にエッ
チング停止層を介挿する手段を採るものであるが、それ
に依る工程の増加はないように、しかも、その実施が極
めて容易であるようにすることを目的とし、 シリコン基板（或いはシリコン層）上に炭化珪素膜を
形成する工程と、次いで、該炭化珪素膜のパターニング
を行って半導体素子形成予定領域を覆うものを残して他
を除去する工程と、次いで、前記炭化珪素膜を耐酸化性
マスクとし選択的熱酸化を行ってフィールド絶縁膜を形
成する工程と、次いで、全面にシリコン膜及び絶縁膜を
順に形成する工程と、次いで、該絶縁膜並びにシリコン
膜を選択的にエッチングして表面から前記炭化珪素膜に
達するエミッタ形成用窓を開口する工程とが含まれてな
るよう構成する。
本発明は、ベース領域を小型に形成することで高速化
されたバイポーラ半導体装置を製造するのに好適な方法
に関する。
されたバイポーラ半導体装置を製造するのに好適な方法
に関する。
前記種類のバイポーラ半導体装置として第18図に見ら
れる構造のものが知られている。
れる構造のものが知られている。
図に於いて、１はエピタキシャル成長のｎ型シリコン
能動層、２は二酸化シリコン（SiO2）からなるフィール
ド絶縁膜、３はｐ型多結晶シリコン・ベース引き出し配
線層、４はSiO2からなる絶縁膜、５はSiO2からなる絶縁
膜、６はｐ型外部ベース領域、７はｐ型内部ベース領
域、８はSiO2からなる絶縁膜、９はｎ型多結晶シリコン
層、10はｎ型多結晶シリコン・エミッタ引き出し電極
層、11はｎ型エミッタ領域をそれぞれ示している。
能動層、２は二酸化シリコン（SiO2）からなるフィール
ド絶縁膜、３はｐ型多結晶シリコン・ベース引き出し配
線層、４はSiO2からなる絶縁膜、５はSiO2からなる絶縁
膜、６はｐ型外部ベース領域、７はｐ型内部ベース領
域、８はSiO2からなる絶縁膜、９はｎ型多結晶シリコン
層、10はｎ型多結晶シリコン・エミッタ引き出し電極
層、11はｎ型エミッタ領域をそれぞれ示している。
図から判るように、このバイポーラ半導体装置では、
外部ベース領域６の表面にはセルフ・アライメント方式
的な技術で形成されたベース引き出し配線層３がオーミ
ック・コンタクトした構造になっていて、実際のベース
電極は、外部ベース領域６から離れた適宜の位置（図示
せず）に形成されてベース引き出し配線層３とオーミッ
ク・コンタクトするようになっている。
外部ベース領域６の表面にはセルフ・アライメント方式
的な技術で形成されたベース引き出し配線層３がオーミ
ック・コンタクトした構造になっていて、実際のベース
電極は、外部ベース領域６から離れた適宜の位置（図示
せず）に形成されてベース引き出し配線層３とオーミッ
ク・コンタクトするようになっている。
従って、外部ベース領域及び内部ベース領域を含めた
ベース領域全体は、そのベース領域にベース電極を直接
的にコンタクトさせる構造のバイポーラ半導体装置に比
較し、ベース領域の平面的な占有面積は著しく小さくて
済み、従って、ベース・コレクタ間容量は小さくなり、
その結果、高速性能が向上するものである。
ベース領域全体は、そのベース領域にベース電極を直接
的にコンタクトさせる構造のバイポーラ半導体装置に比
較し、ベース領域の平面的な占有面積は著しく小さくて
済み、従って、ベース・コレクタ間容量は小さくなり、
その結果、高速性能が向上するものである。
第11図乃至第17図は第18図に見られる高速バイポーラ
半導体装置を製造する場合について解説する為の工程要
所に於ける該半導体装置の要部切断側面図を表し、第18
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとし、以下、これ等の図を参照しつ
つ説明する。尚、各図では、簡明にする為、シリコン半
導体基板、埋没層、素子間分離領域などは図示されてい
ず、また、この半導体装置が高速であるのは、ベース及
びエミッタ近傍の構造に由来するところが大きいので、
主として、それ等の部分を図示し、且つ作製する工程に
ついて説明する。
半導体装置を製造する場合について解説する為の工程要
所に於ける該半導体装置の要部切断側面図を表し、第18
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとし、以下、これ等の図を参照しつ
つ説明する。尚、各図では、簡明にする為、シリコン半
導体基板、埋没層、素子間分離領域などは図示されてい
ず、また、この半導体装置が高速であるのは、ベース及
びエミッタ近傍の構造に由来するところが大きいので、
主として、それ等の部分を図示し、且つ作製する工程に
ついて説明する。
第11図参照 （１） 図に於いては、選択的熱酸化法を適用してｎ型
シリコン能動層１上にSiO2からなるフィールド絶縁膜２
を形成した際に用いた窒化シリコン（Si3N4）からなる
耐酸化性マスク膜等を除去してから、化学気相堆積（ch
emical vapor deposition:CVD）法に依る厚さ例えば3
000〔Å〕程度の多結晶シリコン・ベース引き出し配線
層３、ベース引き出し配線層３内の選択的熱酸化法に依
る絶縁膜（図示せず）、ベース引き出し配線層３に対す
る硼素（Ｂ）イオンの導入、ベース引き出し半導体層３
の選択的熱酸化を行った際の耐酸化性マスク膜等の除
去、CVD法に依る厚さ例えば3000〔Å〕程度のSiO2から
なる絶縁膜４などの形成等を行った後の状態が示されて
いる。
シリコン能動層１上にSiO2からなるフィールド絶縁膜２
を形成した際に用いた窒化シリコン（Si3N4）からなる
耐酸化性マスク膜等を除去してから、化学気相堆積（ch
emical vapor deposition:CVD）法に依る厚さ例えば3
000〔Å〕程度の多結晶シリコン・ベース引き出し配線
層３、ベース引き出し配線層３内の選択的熱酸化法に依
る絶縁膜（図示せず）、ベース引き出し配線層３に対す
る硼素（Ｂ）イオンの導入、ベース引き出し半導体層３
の選択的熱酸化を行った際の耐酸化性マスク膜等の除
去、CVD法に依る厚さ例えば3000〔Å〕程度のSiO2から
なる絶縁膜４などの形成等を行った後の状態が示されて
いる。
第12図参照 （２） 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセス及び反応性イオン・エッチング（reacti
ve ion etching:RIE）法を適用することに依り、絶縁
膜４及びベース引き出し配線層３のエッチングを行い、
ベース及びエミッタ形成用窓3Aの形成を行う。
スト・プロセス及び反応性イオン・エッチング（reacti
ve ion etching:RIE）法を適用することに依り、絶縁
膜４及びベース引き出し配線層３のエッチングを行い、
ベース及びエミッタ形成用窓3Aの形成を行う。
この場合、エッチングはベース引き出し配線層３が僅
かに残っている状態で停止させる。尚、このエッチング
停止は時間制御に依って行なう。
かに残っている状態で停止させる。尚、このエッチング
停止は時間制御に依って行なう。
第13図参照 （３） KOH系エッチング液或いはシリコン・エッチン
グ液中に浸漬することに依り、ベース引き出し配線層３
の残りをエッチングして除去し、ベース及びエミッタ形
成用窓3A内にシリコン能動層１の表面を露出させる。
尚、このウエット・エッチングも時間制御である。
グ液中に浸漬することに依り、ベース引き出し配線層３
の残りをエッチングして除去し、ベース及びエミッタ形
成用窓3A内にシリコン能動層１の表面を露出させる。
尚、このウエット・エッチングも時間制御である。
第14図参照 （４） 熱酸化法を適用することに依り、ベース引き出
し配線層３に於けるベース及びエミッタ形成用窓3A内の
側壁を酸化し、厚さが例えば〜700〔Å〕程度であるSiO
2からなる絶縁膜５を形成する。尚、この場合、露出さ
れているシリコン能動層１の表面にも絶縁膜５が形成さ
れることは勿論である。
し配線層３に於けるベース及びエミッタ形成用窓3A内の
側壁を酸化し、厚さが例えば〜700〔Å〕程度であるSiO
2からなる絶縁膜５を形成する。尚、この場合、露出さ
れているシリコン能動層１の表面にも絶縁膜５が形成さ
れることは勿論である。
ところで、この場合、温度約900〔℃〕程度、時間約2
0〔分〕程度の熱処理を行うことになるので、前記
（１）の工程で説明したベース引き出し配線層３に導入
されたＢがシリコン能動層１内に固相−固相拡散されｐ
型外部ベース領域６が形成される。
0〔分〕程度の熱処理を行うことになるので、前記
（１）の工程で説明したベース引き出し配線層３に導入
されたＢがシリコン能動層１内に固相−固相拡散されｐ
型外部ベース領域６が形成される。
この外部ベース領域６に関する主要データを例示する
と次の通りである。
と次の通りである。
不純物濃度:1×1020〔cm-3〕 深さ:5000〔Å〕 第15図参照 （５） イオン注入法を適用することに依り、硼素の導
入を行い、熱処理を行うことに依り、ｐ型内部ベース領
域７を形成する。
入を行い、熱処理を行うことに依り、ｐ型内部ベース領
域７を形成する。
この場合に於ける主要データを例示すると次の通りで
ある。
ある。
不純物濃度:1×1019〔cm-3〕 熱処理温度:900〔℃〕 熱処理時間:30〔分〕 深さ:3000〔Å〕 第16図参照 （６） CVD法を適用することに依り、厚さ例えば1500
〔Å〕程度のSiO2からなる絶縁膜８を形成する。
〔Å〕程度のSiO2からなる絶縁膜８を形成する。
（７） 引き続きCVD法を適用することに依り、厚さ例
えば3000〔Å〕程度の多結晶シリコン膜９を形成する。
えば3000〔Å〕程度の多結晶シリコン膜９を形成する。
第17図参照 （８） エッチング・ガスをCl2＋BCl2＋O2とするRIE法
を適用することに依り、多結晶シリコン膜９、絶縁膜
８、絶縁膜５のエッチングを行ってエミッタ引き出し電
極用窓9Aを形成する。
を適用することに依り、多結晶シリコン膜９、絶縁膜
８、絶縁膜５のエッチングを行ってエミッタ引き出し電
極用窓9Aを形成する。
第18図参照 （９） CVD法を用いることに依り、厚さ例えば3000
〔Å〕程度の多結晶シリコン・エミッタ引き出し電極膜
を形成する。
〔Å〕程度の多結晶シリコン・エミッタ引き出し電極膜
を形成する。
（10） イオン注入法を適用することに依り、エミッタ
引き出し電極膜に不純物濃度にして例えば５×1016〔cm
-3〕程度のAsの導入を行う。
引き出し電極膜に不純物濃度にして例えば５×1016〔cm
-3〕程度のAsの導入を行う。
（11） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、エミッタ引き出し電極膜のパターニングを行
い、多結晶シリコン・エミッタ引き出し電極10を形成す
る。
とに依り、エミッタ引き出し電極膜のパターニングを行
い、多結晶シリコン・エミッタ引き出し電極10を形成す
る。
（12） 温度を例えば950〔℃〕程度とし、時間を例え
ば20〔分〕程度とする熱処理を行い、前記（10）の工程
でエミッタ引き出し電極10に導入されたAsをシリコン能
動層１内に固相−固相拡散させてｎ型エミッタ領域11を
形成する。
ば20〔分〕程度とする熱処理を行い、前記（10）の工程
でエミッタ引き出し電極10に導入されたAsをシリコン能
動層１内に固相−固相拡散させてｎ型エミッタ領域11を
形成する。
この後、アルミニウム（Al）からなるエミッタ電極、
ベース電極、コレクタ電極などを形成する。その場合、
エミッタ電極はエミッタ引き出し電極10の上に積層され
ることは勿論であり、また、ベース電極はフィールド絶
縁膜２上に在るベース引き出し配線層３に適宜の位置で
コンタクトするように形成されることは勿論である。
ベース電極、コレクタ電極などを形成する。その場合、
エミッタ電極はエミッタ引き出し電極10の上に積層され
ることは勿論であり、また、ベース電極はフィールド絶
縁膜２上に在るベース引き出し配線層３に適宜の位置で
コンタクトするように形成されることは勿論である。
第11図乃至第18図に関して説明したバイポーラ半導体
装置は、通常のそれに比較して高速化されていると共に
高集積化が可能であり、現在、多用されているが、その
製造については問題がないわけではない。
装置は、通常のそれに比較して高速化されていると共に
高集積化が可能であり、現在、多用されているが、その
製造については問題がないわけではない。
例えば前記工程（２）に於いて、RIE法を適用して絶
縁膜４及びベース引き出し配線層３のエッチングを行い
ベース及びエミッタ形成用窓3Aの作製を行っているが、
その場合、ベース引き出し配線層３は多結晶シリコンで
あり、また、その下地である能動層１はシリコンである
為、RIE法を実施する場合のエッチング・ガスとして
は、同じCl2＋BCl2＋O2を用いるので、その制御性は非
常に悪い。
縁膜４及びベース引き出し配線層３のエッチングを行い
ベース及びエミッタ形成用窓3Aの作製を行っているが、
その場合、ベース引き出し配線層３は多結晶シリコンで
あり、また、その下地である能動層１はシリコンである
為、RIE法を実施する場合のエッチング・ガスとして
は、同じCl2＋BCl2＋O2を用いるので、その制御性は非
常に悪い。
第19図及び第20図はそれを説明する為の工程要所に於
ける高速バイポーラ半導体装置の要部切断側面図を表
し、第11図乃至第18図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
ける高速バイポーラ半導体装置の要部切断側面図を表
し、第11図乃至第18図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。
第19図はベース及びエミッタ形成用窓3Aがベース引き
出し半導体層３を貫通してシリコン能動層１にまで入り
込んだ場合を表し、このようになると、後に形成するエ
ミッタ領域が外部ベース領域と内部ベース領域とを分断
するような状態になる。
出し半導体層３を貫通してシリコン能動層１にまで入り
込んだ場合を表し、このようになると、後に形成するエ
ミッタ領域が外部ベース領域と内部ベース領域とを分断
するような状態になる。
第20図はベース及びエミッタ形成用窓3Aを形成する為
のエッチングが不充分であって、その底にベース引き出
し半導体層３が残っている状態にある場合を表し、この
ようになると、エミッタ領域がベース引き出し半導体層
３内に形成され、また、場合に依っては、そのエミッタ
領域の下でベース引き出し半導体層３が導通しているこ
とになる。
のエッチングが不充分であって、その底にベース引き出
し半導体層３が残っている状態にある場合を表し、この
ようになると、エミッタ領域がベース引き出し半導体層
３内に形成され、また、場合に依っては、そのエミッタ
領域の下でベース引き出し半導体層３が導通しているこ
とになる。
ところで、第11図乃至第18図について説明した従来技
術によれば、ベース及びエミッタ形成用窓3Aを穿つに際
し、当初はRIE法に依るエッチングを行い、そして、底
の部分にベース引き出し配線層３を若干残した状態で該
エッチングを停止し、次いで、KOH系エッチング液或い
はシリコン・エッチング液などを用いて残りのベース引
き出し配線層３をウエット・エッチングするようにして
いる。
術によれば、ベース及びエミッタ形成用窓3Aを穿つに際
し、当初はRIE法に依るエッチングを行い、そして、底
の部分にベース引き出し配線層３を若干残した状態で該
エッチングを停止し、次いで、KOH系エッチング液或い
はシリコン・エッチング液などを用いて残りのベース引
き出し配線層３をウエット・エッチングするようにして
いる。
このようにウエット・エッチングをすると、多結晶シ
リコンと単結晶シリコンとの間には、エッチング・レー
ト差が存在するので、理論的には、ベース及びエミッタ
形成用窓3Aをベース引き出し配線層３とシリコン能動層
１との界面で停止させることが可能な筈である。
リコンと単結晶シリコンとの間には、エッチング・レー
ト差が存在するので、理論的には、ベース及びエミッタ
形成用窓3Aをベース引き出し配線層３とシリコン能動層
１との界面で停止させることが可能な筈である。
然しながら、そのようなエッチング停止は、さほど簡
単ではない。即ち、最初、RIE法に依ってエッチングを
行うと、ベース及びエミッタ形成用窓3Aの内壁には化学
的に安定な被膜が形成され、エッチング液中に浸漬して
も当初はエッチングが進行せず、前記した安定な被膜が
除去された段階でエッチングは急激に進行し、その進行
の程度は、雪崩的、と呼んでも良い程に急速である。こ
のような状態では、そのエッチングの制御が困難である
ことは云うまでもない。尚、ベース引き出し配線層３の
殆どをRIE法でエッチングすることは、ベース及びエッ
チング形成用窓3Aを小型に形成する上で絶対に必要であ
り、RIE法に用いることなく、最初からウエット・エッ
チング法を適用したのでは、サイド・エッチングが大き
くなって不可である。
単ではない。即ち、最初、RIE法に依ってエッチングを
行うと、ベース及びエミッタ形成用窓3Aの内壁には化学
的に安定な被膜が形成され、エッチング液中に浸漬して
も当初はエッチングが進行せず、前記した安定な被膜が
除去された段階でエッチングは急激に進行し、その進行
の程度は、雪崩的、と呼んでも良い程に急速である。こ
のような状態では、そのエッチングの制御が困難である
ことは云うまでもない。尚、ベース引き出し配線層３の
殆どをRIE法でエッチングすることは、ベース及びエッ
チング形成用窓3Aを小型に形成する上で絶対に必要であ
り、RIE法に用いることなく、最初からウエット・エッ
チング法を適用したのでは、サイド・エッチングが大き
くなって不可である。
現今の技術に依って、前記のような問題を解決するに
は、多結晶シリコンからなるベース引き出し配線層３と
シリコン能動層１との界面に何らかのエッチング停止層
を形成することが考えられよう。然しながら、そのよう
なエッチング停止層を形成したり、或いは、それを除去
するなどの為に工程数が増加したり、また、その加工を
施すことが困難であるなどの問題を生ずるのであれば、
その利点は失われてしまう。
は、多結晶シリコンからなるベース引き出し配線層３と
シリコン能動層１との界面に何らかのエッチング停止層
を形成することが考えられよう。然しながら、そのよう
なエッチング停止層を形成したり、或いは、それを除去
するなどの為に工程数が増加したり、また、その加工を
施すことが困難であるなどの問題を生ずるのであれば、
その利点は失われてしまう。
本発明は、シリコン能動層とベース引き出し配線層と
の界面にエッチング停止層を介挿する手段を採るもので
あるが、それに依る工程数の増加はないように、しか
も、その実施が極めて容易であるようにする。
の界面にエッチング停止層を介挿する手段を採るもので
あるが、それに依る工程数の増加はないように、しか
も、その実施が極めて容易であるようにする。
本発明に依るバイポーラ半導体装置の製造方法では、
シリコン基板或いはシリコン層（例えばシリコン能動層
21）上に炭化珪素膜（例えばSiC膜22）を形成する工程
と、次いで、該炭化珪素膜のパターニングを行って半導
体素子形成予定領域を覆うものを残して他を除去する工
程（例えばメサ部分21Aを形成する工程）と、次いで、
前記炭化珪素膜を耐酸化性マスクとし選択的熱酸化を行
ってフィールド絶縁膜（例えばフィールド絶縁膜23）を
形成する工程と、次いで、全面にシリコン膜（例えば多
結晶シリコン・ベース引き出し配線層24）及び絶縁膜
（例えばSiO2からなる絶縁膜25）を順に形成する工程
と、次いで、該絶縁膜並びにシリコン膜を選択的にエッ
チングして表面から前記炭化珪素膜に達するエミッタ形
成用窓（例えばエミッタ形成用窓24A）を開口する工程
とが含まれている。
シリコン基板或いはシリコン層（例えばシリコン能動層
21）上に炭化珪素膜（例えばSiC膜22）を形成する工程
と、次いで、該炭化珪素膜のパターニングを行って半導
体素子形成予定領域を覆うものを残して他を除去する工
程（例えばメサ部分21Aを形成する工程）と、次いで、
前記炭化珪素膜を耐酸化性マスクとし選択的熱酸化を行
ってフィールド絶縁膜（例えばフィールド絶縁膜23）を
形成する工程と、次いで、全面にシリコン膜（例えば多
結晶シリコン・ベース引き出し配線層24）及び絶縁膜
（例えばSiO2からなる絶縁膜25）を順に形成する工程
と、次いで、該絶縁膜並びにシリコン膜を選択的にエッ
チングして表面から前記炭化珪素膜に達するエミッタ形
成用窓（例えばエミッタ形成用窓24A）を開口する工程
とが含まれている。
前記手段を採ることに依り、フィールド絶縁膜を形成
する際の耐酸化性マスクとして用いたSiC膜は、シリコ
ンからなるベース引き出し配線層をエッチングしてエミ
ッタ形成用窓を穿孔する際のエッチング停止層として利
用することができるから、従来のように、エミッタ形成
用窓が深すぎてエミッタ領域がベース領域を分断した
り、或いは、浅すぎてエミッタ領域がベース引き出し配
線層内に形成されるなどの問題は解消され、信頼性が高
い高速バイポーラ半導体装置を容易に製造することがで
きる。また、前記SiC膜は完成されたバイポーラ半導体
装置に於けるベース領域として利用できる。更にまた、
SiC膜を耐酸化性マスクとして選択的熱酸化を行ってフ
ィールド絶縁膜を形成するとバーズ・ビークが全く発生
しないので、半導体素子を小型化且つ高集積化する場合
に大変有利である。
する際の耐酸化性マスクとして用いたSiC膜は、シリコ
ンからなるベース引き出し配線層をエッチングしてエミ
ッタ形成用窓を穿孔する際のエッチング停止層として利
用することができるから、従来のように、エミッタ形成
用窓が深すぎてエミッタ領域がベース領域を分断した
り、或いは、浅すぎてエミッタ領域がベース引き出し配
線層内に形成されるなどの問題は解消され、信頼性が高
い高速バイポーラ半導体装置を容易に製造することがで
きる。また、前記SiC膜は完成されたバイポーラ半導体
装置に於けるベース領域として利用できる。更にまた、
SiC膜を耐酸化性マスクとして選択的熱酸化を行ってフ
ィールド絶縁膜を形成するとバーズ・ビークが全く発生
しないので、半導体素子を小型化且つ高集積化する場合
に大変有利である。
第１図乃至第10図は本発明一実施例を解説する為の工
程要所に於けるバイポーラ半導体装置の要部切断側面図
を表し、以下、これ等の図を参照しつつ説明する。尚、
この場合も、第11図乃至第18図に関して説明した従来例
と同様、主として、ベース及びエミッタ近傍の構成及び
その部分を作製する工程について説明することにする。
程要所に於けるバイポーラ半導体装置の要部切断側面図
を表し、以下、これ等の図を参照しつつ説明する。尚、
この場合も、第11図乃至第18図に関して説明した従来例
と同様、主として、ベース及びエミッタ近傍の構成及び
その部分を作製する工程について説明することにする。
第１図参照 （１） シリコン基板を誘導加熱式の減圧CVD装置に於
ける反応室内の炭化珪素（SiC）をコーティングしたサ
セプタ上に載置し、ｎ型シリコン能動層21上にｐ型SiC
膜２のエピタキシャル成長を行う。尚、ここでのSiC膜2
2はβ−SiCであるとする。
ける反応室内の炭化珪素（SiC）をコーティングしたサ
セプタ上に載置し、ｎ型シリコン能動層21上にｐ型SiC
膜２のエピタキシャル成長を行う。尚、ここでのSiC膜2
2はβ−SiCであるとする。
この場合に於ける諸条件を例示すると次の通りであ
る。
る。
Siソース・ガス：トリクロロシラン（SiHCl3） Ｃソース・ガス：プロパン（C3H8） ドーパント・ガス：ジボラン（B2H6） キャリヤ・ガス：水素（H2） 反応室内圧力:200（Pa） 成長温度:1000〔℃〕 成長時間:20〔分〕 膜厚：〜1500〔Å〕 ここで、ｐ型SiC膜22の成長過程を具体的に例示する
と次の通りである。
と次の通りである。
（１）−（ａ） 反応室を誘導加熱して昇温開始 （１）−（ｂ） 反応室の昇温開始後10〔分〕でSiHCl
及びC3H8及びB2H6及びH2を導入 （１）−（ｃ） 温度1000〔℃〕での成長を20〔分〕継
続 （１）−（ｄ） 高周波発振器を停止して反応室を降温
開始 （１）−（ｅ） 10〔分〕で室温まで急冷 第２図参照 （２） 通常のフォト・リソグラフィ法におけるレジス
ト・プロセスを適用することに依り、半導体素子形成予
定領域を覆うフォト・レジスト膜を形成する（図示せ
ず）。
及びC3H8及びB2H6及びH2を導入 （１）−（ｃ） 温度1000〔℃〕での成長を20〔分〕継
続 （１）−（ｄ） 高周波発振器を停止して反応室を降温
開始 （１）−（ｅ） 10〔分〕で室温まで急冷 第２図参照 （２） 通常のフォト・リソグラフィ法におけるレジス
ト・プロセスを適用することに依り、半導体素子形成予
定領域を覆うフォト・レジスト膜を形成する（図示せ
ず）。
（３） 前記フォト・レジスト膜をマスクとし、異方性
エッチング法、例えば、エッチング・ガスとしてCl2＋B
Cl2＋O2を用いる反応性イオン・エッチング（reactive
ion etching:RIE）法を適用することに依り、ｐ型Si
C膜22及びｎ型シリコン能動層21のメサ・エッチングを
行う。尚、ｐ型SiC膜22はベース領域となる。
エッチング法、例えば、エッチング・ガスとしてCl2＋B
Cl2＋O2を用いる反応性イオン・エッチング（reactive
ion etching:RIE）法を適用することに依り、ｐ型Si
C膜22及びｎ型シリコン能動層21のメサ・エッチングを
行う。尚、ｐ型SiC膜22はベース領域となる。
この工程に依り、ｎ型シリコン能動層21には高さＨが
例えば〜2000〔Å〕程度であるメサ部分21Aが形成され
る。尚、このようなメサ部分21Aは必要に応じて形成さ
れるものであって必須ではない。
例えば〜2000〔Å〕程度であるメサ部分21Aが形成され
る。尚、このようなメサ部分21Aは必要に応じて形成さ
れるものであって必須ではない。
第３図参照 （４） エッチング・マスクとして用いたフォト・レジ
スト膜を除去してから、湿性酸化雰囲気中に於いて、温
度1000〔℃〕、時間130〔分〕の熱酸化を行い、厚さＳ
が約6000〔Å〕程度であるフィールド絶縁膜23を形成す
る。
スト膜を除去してから、湿性酸化雰囲気中に於いて、温
度1000〔℃〕、時間130〔分〕の熱酸化を行い、厚さＳ
が約6000〔Å〕程度であるフィールド絶縁膜23を形成す
る。
このようにすると、SiC膜22の表面も酸化され、ごく
薄い、例えば、約600〜700〔Å〕程度の絶縁膜23Aが形
成される。
薄い、例えば、約600〜700〔Å〕程度の絶縁膜23Aが形
成される。
第４図参照 （５） フッ酸（HF）系のエッチング液中に浸漬し、Si
C膜22上の絶縁膜23Aを除去して表面を露出させる。
C膜22上の絶縁膜23Aを除去して表面を露出させる。
前記第１図乃至第４図を参照しつつ説明した工程で形
成されたフィールド絶縁膜23にバーズ・ビークが生成さ
れないこと、及び、表面の平坦性が良好であることは特
記に値するものである。尚、本実施例では、前記したよ
うに、シリコン能動層21にメサ部分21Aを形成してあ
り、それがフィールド絶縁膜23を形成してからの表面に
於ける平坦性に寄与していることは事実であるが、その
ようなメサ部分21Aを形成しない場合でも、フィールド
絶縁膜形成後の平坦性に関しては従来技術の比ではな
い。
成されたフィールド絶縁膜23にバーズ・ビークが生成さ
れないこと、及び、表面の平坦性が良好であることは特
記に値するものである。尚、本実施例では、前記したよ
うに、シリコン能動層21にメサ部分21Aを形成してあ
り、それがフィールド絶縁膜23を形成してからの表面に
於ける平坦性に寄与していることは事実であるが、その
ようなメサ部分21Aを形成しない場合でも、フィールド
絶縁膜形成後の平坦性に関しては従来技術の比ではな
い。
第５図参照 （６） CVD法を適用することに依り、厚さ例えば3000
〔Å〕程度の多結晶シリコン・ベース引き出し配線層24
を成長させる。
〔Å〕程度の多結晶シリコン・ベース引き出し配線層24
を成長させる。
（７） イオン注入法を適用することに依り、ベース引
き出し配線層24に硼素イオンを導入し、熱処理を行って
ｐ型化する。
き出し配線層24に硼素イオンを導入し、熱処理を行って
ｐ型化する。
この場合の主要データを例示すると次の通りである。
ドーズ量:5×1015〔cm-2〕 加速エネルギ:35〔KeV〕 熱処理温度:1000〔℃〕 熱処理時間:30〔分〕 （８） フィールド絶縁膜23を形成した際と同様にして
ベース引き出し配線層24にもフィールド絶縁膜（図示せ
ず）を形成する。
ベース引き出し配線層24にもフィールド絶縁膜（図示せ
ず）を形成する。
（９） 工程（８）に於いてベース引き出し配線層24に
フィールド絶縁膜を形成した際に用いた耐酸化性マスク
膜である窒化シリコン（Si3N4）膜などを除去してか
ら、CVD法を適用することに依り、厚さ例えば3000
〔Å〕程度のSiO2からなる絶縁膜25を形成する。
フィールド絶縁膜を形成した際に用いた耐酸化性マスク
膜である窒化シリコン（Si3N4）膜などを除去してか
ら、CVD法を適用することに依り、厚さ例えば3000
〔Å〕程度のSiO2からなる絶縁膜25を形成する。
第６図参照 （10） 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセス及びRIE法を適用することに依り、絶縁
膜24及びベース引き出し配線層３のエッチングを行い、
エミッタ形成用窓24Aの形成を行う。
スト・プロセス及びRIE法を適用することに依り、絶縁
膜24及びベース引き出し配線層３のエッチングを行い、
エミッタ形成用窓24Aの形成を行う。
この際、エッチング・ガスとしては、SiO2からなる絶
縁膜24に対してはCF4＋CHF3を、また、シリコンからな
るベース引き出し配線層３に対してはCl2＋BCl2＋O2を
それぞれ用いる。これ等のエッチング・ガスを用いた場
合、SiC膜22は殆どエッチングされないのでエミッタ形
成用窓24Aの形成はSiC膜22の表面で自動的に終了する。
縁膜24に対してはCF4＋CHF3を、また、シリコンからな
るベース引き出し配線層３に対してはCl2＋BCl2＋O2を
それぞれ用いる。これ等のエッチング・ガスを用いた場
合、SiC膜22は殆どエッチングされないのでエミッタ形
成用窓24Aの形成はSiC膜22の表面で自動的に終了する。
第７図参照 （11） 熱酸化法を適用することに依り、エミッタ形成
用窓24A内に表出されたベース引き出し配線層24の側壁
に厚さ例えば2000〔Å〕程度のSiO2からなる絶縁膜26を
形成する。尚、これと同時にエミッタ形成用窓24内に表
出されたSiC膜22にも薄い、例えば200〔Å〕程度のSiO2
からなる絶縁膜26Aが生成される。
用窓24A内に表出されたベース引き出し配線層24の側壁
に厚さ例えば2000〔Å〕程度のSiO2からなる絶縁膜26を
形成する。尚、これと同時にエミッタ形成用窓24内に表
出されたSiC膜22にも薄い、例えば200〔Å〕程度のSiO2
からなる絶縁膜26Aが生成される。
（12） イオン注入法を適用することに依り、Asイオン
の打ち込みを行い、SiC膜22内にｎ型エミッタ領域27を
形成する。
の打ち込みを行い、SiC膜22内にｎ型エミッタ領域27を
形成する。
第８図参照 （13） エッチング・ガスをCF4＋CHF3とするRIE法を適
用することに依り、エミッタ形成用窓24A内に表出され
ているSiC膜22上にある絶縁膜26Aを除去する。
用することに依り、エミッタ形成用窓24A内に表出され
ているSiC膜22上にある絶縁膜26Aを除去する。
第９図参照 （14） CVD法を適用することに依り、厚さ例えば3000
〔Å〕程度のｎ型多結晶シリコン膜を形成する。
〔Å〕程度のｎ型多結晶シリコン膜を形成する。
（15） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、工程（14）で形成したｎ型多結晶シリコン膜
のパターニングを行い、エミッタ引き出し電極28を形成
する。
とに依り、工程（14）で形成したｎ型多結晶シリコン膜
のパターニングを行い、エミッタ引き出し電極28を形成
する。
（16）乾燥窒素雰囲気中にて温度1100〔℃〕、時間30
〔分〕とする熱処理を行う。尚、ここでｎ型エミッタ領
域27は実際に動作し得るように活性化される。
〔分〕とする熱処理を行う。尚、ここでｎ型エミッタ領
域27は実際に動作し得るように活性化される。
第10図参照 （16） 真空蒸着法及び通常のフォト・リソグラフィ技
術などを適用することに依り、Alからなるエミッタ電
極、ベース電極（図示せず）及びその他の諸電極を形成
する。尚、ベース電極はフィールド絶縁膜23上に在るベ
ース引き出し配線層24に適宜の位置でコンタクトするよ
うに形成されることは云うまでもない。
術などを適用することに依り、Alからなるエミッタ電
極、ベース電極（図示せず）及びその他の諸電極を形成
する。尚、ベース電極はフィールド絶縁膜23上に在るベ
ース引き出し配線層24に適宜の位置でコンタクトするよ
うに形成されることは云うまでもない。
前記実施例に於いては、SiC膜22を成長させる際に不
純物を導入してｐ型化し、それ全体を薄いベース領域と
して用いると共にその内部に浅いｎ型エミッタ領域27を
形成しているので高速化の面で好ましい構造であるが、
SiC膜22を後からイオン注入でｐ型化するなどは任意で
あり、その場合、ｐ型ベース領域の一部がSiC膜22を越
えてシリコン能動層21内にまで延び出たとしても何ら不
都合はない。また、ｎ型エミッタ領域27に関しても同様
であり、例えば、ｐ型ベース領域との間で構成されるpn
接合がシリコン能動層21内に存在しても問題はない。更
にまた、コレクタ、即ち、シリコン能動層21からの引き
出し等に関しては説明していないが、これはエミッタ領
域27からの引き出しと略同様であり、コレクタ引き出し
電極形成予定部分、例えば、シリコン基板（図示せず）
とシリコン能動層21との界面に形成された埋没層（図示
せず）からシリコン能動層21の表面まで延在するコレク
タ引き出し領域の表面にSiC膜22の一部を残しておき、
その上に多結晶シリコン・コレク引き出し電極（図示せ
ず）を形成したり、また、SiC膜22の存在で生ずる段差
が問題になるようであれば、それを除去してから多結晶
シリコン・コレクタ引き出し電極を形成すれば良い。
尚、SiC膜22の除去は、そのままでは困難であり、酸化
することで容易になるのは前記した通りである。
純物を導入してｐ型化し、それ全体を薄いベース領域と
して用いると共にその内部に浅いｎ型エミッタ領域27を
形成しているので高速化の面で好ましい構造であるが、
SiC膜22を後からイオン注入でｐ型化するなどは任意で
あり、その場合、ｐ型ベース領域の一部がSiC膜22を越
えてシリコン能動層21内にまで延び出たとしても何ら不
都合はない。また、ｎ型エミッタ領域27に関しても同様
であり、例えば、ｐ型ベース領域との間で構成されるpn
接合がシリコン能動層21内に存在しても問題はない。更
にまた、コレクタ、即ち、シリコン能動層21からの引き
出し等に関しては説明していないが、これはエミッタ領
域27からの引き出しと略同様であり、コレクタ引き出し
電極形成予定部分、例えば、シリコン基板（図示せず）
とシリコン能動層21との界面に形成された埋没層（図示
せず）からシリコン能動層21の表面まで延在するコレク
タ引き出し領域の表面にSiC膜22の一部を残しておき、
その上に多結晶シリコン・コレク引き出し電極（図示せ
ず）を形成したり、また、SiC膜22の存在で生ずる段差
が問題になるようであれば、それを除去してから多結晶
シリコン・コレクタ引き出し電極を形成すれば良い。
尚、SiC膜22の除去は、そのままでは困難であり、酸化
することで容易になるのは前記した通りである。
本発明に依るバイポーラ半導体装置の製造方法に於い
ては、フィールド絶縁膜を選択的熱酸化法で形成する際
の耐酸化性マスクとして用いたSiC膜をシリコン基板或
いはシリコン層上に在るシリコンからなるベース引き出
し配線層のエッチングを行う際のエッチング停止層とし
て用いるようにしている。
ては、フィールド絶縁膜を選択的熱酸化法で形成する際
の耐酸化性マスクとして用いたSiC膜をシリコン基板或
いはシリコン層上に在るシリコンからなるベース引き出
し配線層のエッチングを行う際のエッチング停止層とし
て用いるようにしている。
前記構成を採ることに依り、フィールド絶縁膜を形成
する際の耐酸化性マスクとして用いたSiC膜は、シリコ
ンからなるベース引き出し配線層をエッチングしてエミ
ッタ形成用窓を穿孔する際のエッチング停止層として利
用することができるから、従来のように、エミッタ形成
用窓が深すぎてエミッタ領域が外部ベース領域と内部ベ
ース領域とを分断したり、或いは、浅すぎてエミッタ領
域がベース引き出し配線層内に形成されるなどの問題は
解消され、信頼性が高い高速バイポーラ半導体装置を容
易に製造することができる。また、SiC膜を耐酸化性マ
スクとして選択的熱酸化を行ってフィールド絶縁膜を形
成した場合にはバーズ・ビークが全く発生しないので、
半導体素子を小型化且つ高集積化する場合に大変有利で
ある。
する際の耐酸化性マスクとして用いたSiC膜は、シリコ
ンからなるベース引き出し配線層をエッチングしてエミ
ッタ形成用窓を穿孔する際のエッチング停止層として利
用することができるから、従来のように、エミッタ形成
用窓が深すぎてエミッタ領域が外部ベース領域と内部ベ
ース領域とを分断したり、或いは、浅すぎてエミッタ領
域がベース引き出し配線層内に形成されるなどの問題は
解消され、信頼性が高い高速バイポーラ半導体装置を容
易に製造することができる。また、SiC膜を耐酸化性マ
スクとして選択的熱酸化を行ってフィールド絶縁膜を形
成した場合にはバーズ・ビークが全く発生しないので、
半導体素子を小型化且つ高集積化する場合に大変有利で
ある。
第１図乃至第10図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第11図乃至
第18図は従来例を説明する為の工程要所に於ける半導体
装置の要部切断側面図、第19図並びに第20図は従来のエ
ッチングに関する不都合を説明する為の工程要所に於け
る半導体装置の要部切断側面図をそれぞれ表している。 図に於いて、21はｎ型シリコン能動層、21Aはメサ部
分、22はｐ型SiC膜（ｐ型ベース領域）、23はフィール
ド絶縁膜、24は多結晶シリコン・ベース引き出し配線
層、24Aはエミッタ形成用窓、25はSiO2からなる絶縁
膜、26はSiO2からなる絶縁膜、27はｎ型エミッタ領域、
28は多結晶シリコン・エミッタ引き出し電極、29はAlか
らなるエミッタ電極をそれぞれ示している。
要所に於ける半導体装置の要部切断側面図、第11図乃至
第18図は従来例を説明する為の工程要所に於ける半導体
装置の要部切断側面図、第19図並びに第20図は従来のエ
ッチングに関する不都合を説明する為の工程要所に於け
る半導体装置の要部切断側面図をそれぞれ表している。 図に於いて、21はｎ型シリコン能動層、21Aはメサ部
分、22はｐ型SiC膜（ｐ型ベース領域）、23はフィール
ド絶縁膜、24は多結晶シリコン・ベース引き出し配線
層、24Aはエミッタ形成用窓、25はSiO2からなる絶縁
膜、26はSiO2からなる絶縁膜、27はｎ型エミッタ領域、
28は多結晶シリコン・エミッタ引き出し電極、29はAlか
らなるエミッタ電極をそれぞれ示している。
Claims (1)
- 【請求項１】シリコン基板（或いはシリコン層）上に炭
化珪素膜を形成する工程と、 次いで、該炭化珪素膜のパターニングを行って半導体素
子形成予定領域を覆うものを残して他を除去する工程
と、 次いで、前記炭化珪素膜を耐酸化性マスクとし選択的熱
酸化を行ってフィールド絶縁膜を形成する工程と、 次いで、全面にシリコン膜及び絶縁膜を順に形成する工
程と、 次いで、該絶縁膜並びにシリコン膜を選択的にエッチン
グして表面から前記炭化珪素膜に達するエミッタ形成用
窓を開口する工程と が含まれてなることを特徴とするバイポーラ半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16749987A JPH0831469B2 (ja) | 1987-07-03 | 1987-07-03 | バイポーラ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16749987A JPH0831469B2 (ja) | 1987-07-03 | 1987-07-03 | バイポーラ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6411366A JPS6411366A (en) | 1989-01-13 |
| JPH0831469B2 true JPH0831469B2 (ja) | 1996-03-27 |
Family
ID=15850816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16749987A Expired - Lifetime JPH0831469B2 (ja) | 1987-07-03 | 1987-07-03 | バイポーラ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831469B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305672B1 (ko) * | 1999-02-25 | 2001-09-26 | 곽정소 | 바이폴라 트랜지스터가 내장된 반도체 칩 |
| CN113737276B (zh) * | 2021-08-30 | 2024-04-16 | 中国电子科技集团公司第四十六研究所 | 一种提高硅外延生长速率的方法 |
| CN113737151B (zh) * | 2021-08-30 | 2023-06-27 | 中国电子科技集团公司第四十六研究所 | 一种pin开关器件用硅外延片的制备方法 |
-
1987
- 1987-07-03 JP JP16749987A patent/JPH0831469B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6411366A (en) | 1989-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0405923A2 (en) | Method for forming variable width isolation structures | |
| US4155783A (en) | Semiconductor structures and methods for manufacturing such structures | |
| JPS6212660B2 (ja) | ||
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| JPH0831469B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS62232142A (ja) | 半酸化物分離デバイスを製作するための方法 | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JPH0313745B2 (ja) | ||
| JP2871535B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0373139B2 (ja) | ||
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JPH01258467A (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH01291424A (ja) | 半導体装置及びその製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0212941A (ja) | 半導体装置の製造方法 | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
| JPH0159746B2 (ja) |