JPS6210027B2 - - Google Patents
Info
- Publication number
- JPS6210027B2 JPS6210027B2 JP54012950A JP1295079A JPS6210027B2 JP S6210027 B2 JPS6210027 B2 JP S6210027B2 JP 54012950 A JP54012950 A JP 54012950A JP 1295079 A JP1295079 A JP 1295079A JP S6210027 B2 JPS6210027 B2 JP S6210027B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- protrusion
- silicon nitride
- region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 47
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000005530 etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 210000003296 saliva Anatomy 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関するものである。従来
半導体及集積回路に於て熱拡散等により接合を形
成するさい、又特にエミツター接合を形成する
際、選択酸化されて形成された厚い二酸化硅素側
面の影響を避けるため、前記二酸化硅素より離れ
た位置に接合を形成していた。このため、特に大
規模集積回路に於いて、その面積が増大し収率を
著るしく低下させていた。又かかる収率低下を改
善するため強引に接合を前記二酸化硅素側面に一
致させる素子構造も試みられ、確かに素子面積を
大巾に低減させ得たが、前記二酸化硅素側面に出
来る接合が他部に比べ深くなり易く、高い電流利
得又は周波数を得るべくトランジスターのベース
巾を狭く調整することが難しく、低性能の素子か
又は高性能の素子を歩留低くしか提供出来なかつ
た。本発明の目的は高収率で高性能の半導体集積
回路を提供することにある。
半導体及集積回路に於て熱拡散等により接合を形
成するさい、又特にエミツター接合を形成する
際、選択酸化されて形成された厚い二酸化硅素側
面の影響を避けるため、前記二酸化硅素より離れ
た位置に接合を形成していた。このため、特に大
規模集積回路に於いて、その面積が増大し収率を
著るしく低下させていた。又かかる収率低下を改
善するため強引に接合を前記二酸化硅素側面に一
致させる素子構造も試みられ、確かに素子面積を
大巾に低減させ得たが、前記二酸化硅素側面に出
来る接合が他部に比べ深くなり易く、高い電流利
得又は周波数を得るべくトランジスターのベース
巾を狭く調整することが難しく、低性能の素子か
又は高性能の素子を歩留低くしか提供出来なかつ
た。本発明の目的は高収率で高性能の半導体集積
回路を提供することにある。
本発明による半導体装置は基板上の二酸化硅素
の壁面を窒化硅素で覆つたことを特徴とする。
の壁面を窒化硅素で覆つたことを特徴とする。
次に本発明の実施例につき図面を用いて説明す
る。
る。
第１図は従来の厚い二酸化を有する半導体装置
を示し、ここではベース領域２、エミツター領域
３が設けられ、かつ側面４を有する厚い酸化膜１
が設けられている。同図においてエミツター接合
３は酸化膜１の側面４と一定の距離５を持ち形成
されている。このため大規模集積回路に於て充分
に集積度を上げることが出来ず著るしく収率を低
下させていた。
を示し、ここではベース領域２、エミツター領域
３が設けられ、かつ側面４を有する厚い酸化膜１
が設けられている。同図においてエミツター接合
３は酸化膜１の側面４と一定の距離５を持ち形成
されている。このため大規模集積回路に於て充分
に集積度を上げることが出来ず著るしく収率を低
下させていた。
また他の従来例を第２図〜第４図に説明する。
まず第２図に示すようにエミツター領域を形成す
る前は素子断面図、厚い酸化硅素膜部１、薄い酸
化硅素膜部６、ベース領域２、が形成されてい
る。次に第３図に示すように、エミツター部を形
成するために、PR技術により二酸化硅素の通常
の選択エツチングを行う。同図に於て斜線部、又
は選択エツチングにより除かれた部分であり、こ
の領域は薄い二酸化硅素部６、厚い酸化膜部１、
よりそれぞれほぼ同じ厚さ取除かれる。この結果
ベース領域２の側面８が露出する。この部分にエ
ミツター領域３を形成し第４図の構造を得る。エ
ミツター領域３及３′はウエフアー表面より均一
の深さ拡散されるが、第３図に於けるベース領域
２の側面８の存在のため、通常領域のベース巾
W1と側面部ベース巾W2が同じにならず、電流増
巾率、周波数特性の調節がきわめて難しく、性能
を重視し狭いベース巾を作成するとベース巾W2
がほとんどゼロになり著るしく歩留を低下させ、
一方収率を重視しベース巾W2を充分にとると電
流増巾率周波数特性が劣化し素子の性能を低下さ
せていた。
まず第２図に示すようにエミツター領域を形成す
る前は素子断面図、厚い酸化硅素膜部１、薄い酸
化硅素膜部６、ベース領域２、が形成されてい
る。次に第３図に示すように、エミツター部を形
成するために、PR技術により二酸化硅素の通常
の選択エツチングを行う。同図に於て斜線部、又
は選択エツチングにより除かれた部分であり、こ
の領域は薄い二酸化硅素部６、厚い酸化膜部１、
よりそれぞれほぼ同じ厚さ取除かれる。この結果
ベース領域２の側面８が露出する。この部分にエ
ミツター領域３を形成し第４図の構造を得る。エ
ミツター領域３及３′はウエフアー表面より均一
の深さ拡散されるが、第３図に於けるベース領域
２の側面８の存在のため、通常領域のベース巾
W1と側面部ベース巾W2が同じにならず、電流増
巾率、周波数特性の調節がきわめて難しく、性能
を重視し狭いベース巾を作成するとベース巾W2
がほとんどゼロになり著るしく歩留を低下させ、
一方収率を重視しベース巾W2を充分にとると電
流増巾率周波数特性が劣化し素子の性能を低下さ
せていた。
次に本発明を第５図ないし第９図により説明す
る。第５図に示すように本発明による半導体装置
は厚い二酸化硅素膜１の基板上壁面が窒化硅素９
により覆われている。この窒化硅素９の存在のた
めエミツター領域３のため素子表面を選択エツチ
ングする時フツ化水素等のエツチング液で薄い二
酸化硅素６部のみが選択エツチされ、厚い二酸化
硅素膜の側面部は選択エツチングされず第３図に
於けるベース領域側面部８の露出は起らない。従
つてエミツター領域３を熱拡散等で形成した場合
そのベース巾は通常部ベース巾W3、厚い二酸化
硅素の側面部ベース巾W4が同一となり、電流増
巾率、周波数特性を自由に調整することが出来、
高性能、高収率の大規模集積回路を提供すること
が出来る。
る。第５図に示すように本発明による半導体装置
は厚い二酸化硅素膜１の基板上壁面が窒化硅素９
により覆われている。この窒化硅素９の存在のた
めエミツター領域３のため素子表面を選択エツチ
ングする時フツ化水素等のエツチング液で薄い二
酸化硅素６部のみが選択エツチされ、厚い二酸化
硅素膜の側面部は選択エツチングされず第３図に
於けるベース領域側面部８の露出は起らない。従
つてエミツター領域３を熱拡散等で形成した場合
そのベース巾は通常部ベース巾W3、厚い二酸化
硅素の側面部ベース巾W4が同一となり、電流増
巾率、周波数特性を自由に調整することが出来、
高性能、高収率の大規模集積回路を提供すること
が出来る。
次に本発明の好ましい他の実施例を第１０図に
示す。ここでは厚い二酸化硅素膜１の壁面及表面
が窒化硅素膜１０によつて覆われていることであ
る。この窒化硅素１０の存在によりエミツター領
域のために後に素子表面を選択エツチする時、フ
ツ化水素等のエツチング涎で薄い二酸化硅素部６
のみが選択エツチされ厚い二酸化硅素膜の側面部
に選択エツチされず第３図に於けるベース領域側
面部８の露出は起らない。従つてエミツター領域
３を熱拡散等で形成した場合そのベース巾は通常
部ベース巾W5、厚い二酸化硅素の側面部ベース
巾W6が同一となり、電流増巾率、周波数特性を
自由に調節することが出来図５に示す構造を同等
の効果を上げることが出来る。
示す。ここでは厚い二酸化硅素膜１の壁面及表面
が窒化硅素膜１０によつて覆われていることであ
る。この窒化硅素１０の存在によりエミツター領
域のために後に素子表面を選択エツチする時、フ
ツ化水素等のエツチング涎で薄い二酸化硅素部６
のみが選択エツチされ厚い二酸化硅素膜の側面部
に選択エツチされず第３図に於けるベース領域側
面部８の露出は起らない。従つてエミツター領域
３を熱拡散等で形成した場合そのベース巾は通常
部ベース巾W5、厚い二酸化硅素の側面部ベース
巾W6が同一となり、電流増巾率、周波数特性を
自由に調節することが出来図５に示す構造を同等
の効果を上げることが出来る。
次に第５図及び第１０図の半導体装置を得る製
造プロセスについて述べる。まず第６図のように
トランジスターのベース予定領域１１を窒化硅素
１０で覆い1000℃以上の酸化雰囲気の炉で数時間
加熱するとベース領域１１の周囲に厚い二酸化硅
素膜１が形成され、且つこの状態では厚い二酸化
硅素膜１の基板上の壁面はほぼ窒化硅素膜１０′
で覆われている。
造プロセスについて述べる。まず第６図のように
トランジスターのベース予定領域１１を窒化硅素
１０で覆い1000℃以上の酸化雰囲気の炉で数時間
加熱するとベース領域１１の周囲に厚い二酸化硅
素膜１が形成され、且つこの状態では厚い二酸化
硅素膜１の基板上の壁面はほぼ窒化硅素膜１０′
で覆われている。
この窒化硅素膜の厚さは1000Å以上である。
次にベース領域１１以外の表面を感光性樹脂等
で覆つた後、イオン打込法等によりＰ型の不純物
を打込むと第７図の如きベース領域２を得る。
で覆つた後、イオン打込法等によりＰ型の不純物
を打込むと第７図の如きベース領域２を得る。
この段階までは第５図第１０図の構造を得るた
めの製造プロセスは同一であるが、次に第５図の
構造を得るためには、第７図に於ける窒化膜１０
をフツ化炭素等を用いたプラズマエツチ等により
その厚さを約半分に減じる。次に基板をエツチン
グリコール涎等の電解液に浸し、液と基板の間に
約130Vの電圧をかけるとベース領域２を覆つて
いる窒化硅素１１だけが第８図の如く酸化硅素１
２に変化する。このとき厚い二酸化硅素１の壁面
を覆つている窒化硅素１０′は化成の性質上電界
がかからぬため酸化硅素にはならず窒化硅素のま
ま壁面に残る。又同様に第１０図の構造を得るた
めには第７図に於ける窒化硅素膜１０をホツトリ
ン酸又はフツ化炭素のプラズマで取り除いた後基
板表面全体に約500Åの窒化硅素を低温気相成長
又はプラズマ気相成長法により付着させたのち第
８図の構造を得る製法と同様の電解液に浸し約
100Vの電界をかけるとベース領域２を覆つてい
る窒化硅素１１だけが第９図の如く酸化硅素１２
に変化する。このとき厚い二酸化硅素１の表面壁
面を覆つている窒化硅素１３は化成の性質上、電
界がかからぬ酸化硅素にはならず窒化硅素のまも
残る。
めの製造プロセスは同一であるが、次に第５図の
構造を得るためには、第７図に於ける窒化膜１０
をフツ化炭素等を用いたプラズマエツチ等により
その厚さを約半分に減じる。次に基板をエツチン
グリコール涎等の電解液に浸し、液と基板の間に
約130Vの電圧をかけるとベース領域２を覆つて
いる窒化硅素１１だけが第８図の如く酸化硅素１
２に変化する。このとき厚い二酸化硅素１の壁面
を覆つている窒化硅素１０′は化成の性質上電界
がかからぬため酸化硅素にはならず窒化硅素のま
ま壁面に残る。又同様に第１０図の構造を得るた
めには第７図に於ける窒化硅素膜１０をホツトリ
ン酸又はフツ化炭素のプラズマで取り除いた後基
板表面全体に約500Åの窒化硅素を低温気相成長
又はプラズマ気相成長法により付着させたのち第
８図の構造を得る製法と同様の電解液に浸し約
100Vの電界をかけるとベース領域２を覆つてい
る窒化硅素１１だけが第９図の如く酸化硅素１２
に変化する。このとき厚い二酸化硅素１の表面壁
面を覆つている窒化硅素１３は化成の性質上、電
界がかからぬ酸化硅素にはならず窒化硅素のまも
残る。
次に第８図及第９図の構造にそれぞれ写真蝕刻
法を用い、エミツター領域部３表面の二酸化硅素
をエツチングし、Ｎ型の不純物を拡散するとそれ
ぞれ第５図、第１０図の如き所望の構造を得るこ
とが出来る。
法を用い、エミツター領域部３表面の二酸化硅素
をエツチングし、Ｎ型の不純物を拡散するとそれ
ぞれ第５図、第１０図の如き所望の構造を得るこ
とが出来る。
第１図は従来の半導体装置を示す断面図、第２
図ないし第４図は他の従来の半導体装置を順次工
程順に示す断面図、第５図は本発明の一実施例に
よる半導体装置を示す断面図、第６図ないし第９
図は本発明の半導体装置の製造工程を示すそれぞ
れ断面図、第１０図は本発明の他の実施例による
半導体装置を示す断面図である。 １……厚い二酸化硅素膜、２……ベース領域、
３……エミツタ領域、４……二酸化硅素膜の側
面。
図ないし第４図は他の従来の半導体装置を順次工
程順に示す断面図、第５図は本発明の一実施例に
よる半導体装置を示す断面図、第６図ないし第９
図は本発明の半導体装置の製造工程を示すそれぞ
れ断面図、第１０図は本発明の他の実施例による
半導体装置を示す断面図である。 １……厚い二酸化硅素膜、２……ベース領域、
３……エミツタ領域、４……二酸化硅素膜の側
面。
Claims (1)
- １ 突起部を有する一導電型の半導体基体と、少
くとも前記突起部周辺の前記半導体基体上に形成
され、かつ前記突起部の高さよりも厚く形成され
た第１の酸化膜と、前記第１の酸化膜の前記突起
部に隣接する側面に形成された窒化膜と、前記突
起部の表面部に形成され、かつ前記半導体基体と
の接合が該突起部の側面で終端する他の導電型の
第１の領域と、前記第１の領域上表面に前記突起
部の表面の周辺部の一部を含む領域を除いて形成
された第２の酸化膜と、前記第１の領域の表面部
で前記第２の酸化膜を表面に有しない部分に形成
された前記一導電型の第２の領域とを有すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295079A JPS55105350A (en) | 1979-02-07 | 1979-02-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295079A JPS55105350A (en) | 1979-02-07 | 1979-02-07 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105350A JPS55105350A (en) | 1980-08-12 |
| JPS6210027B2 true JPS6210027B2 (ja) | 1987-03-04 |
Family
ID=11819551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295079A Granted JPS55105350A (en) | 1979-02-07 | 1979-02-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55105350A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104240A (en) * | 1980-12-22 | 1982-06-29 | Nec Corp | Semiconductor device |
| US4591760A (en) * | 1983-03-25 | 1986-05-27 | Matsushita Electronics Corporation | Cathode ray tube apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118392A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manuforcturing process for semiconductor unit |
| JPS5218169A (en) * | 1975-08-01 | 1977-02-10 | Nec Corp | Production method of semiconductor |
-
1979
- 1979-02-07 JP JP1295079A patent/JPS55105350A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118392A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manuforcturing process for semiconductor unit |
| JPS5218169A (en) * | 1975-08-01 | 1977-02-10 | Nec Corp | Production method of semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105350A (en) | 1980-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5290715A (en) | Method of making dielectrically isolated metal base transistors and permeable base transistors | |
| JPS60170257A (ja) | 半導体装置 | |
| JP3346348B2 (ja) | 半導体装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPS6210027B2 (ja) | ||
| JPS6252950B2 (ja) | ||
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JP2000068368A (ja) | 半導体装置の製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPS6255305B2 (ja) | ||
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 | |
| JPH07161963A (ja) | 量子細線構造の製造方法 | |
| JPS6314501B2 (ja) | ||
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPH0580819B2 (ja) | ||
| JPS5814548A (ja) | 半導体装置の製造方法 |