DE4339465C2 - Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats - Google Patents

Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats

Info

Publication number
DE4339465C2
DE4339465C2 DE4339465A DE4339465A DE4339465C2 DE 4339465 C2 DE4339465 C2 DE 4339465C2 DE 4339465 A DE4339465 A DE 4339465A DE 4339465 A DE4339465 A DE 4339465A DE 4339465 C2 DE4339465 C2 DE 4339465C2
Authority
DE
Germany
Prior art keywords
etching
silicon substrate
silicon
ecr
damaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4339465A
Other languages
English (en)
Other versions
DE4339465A1 (de
Inventor
Jae Seung Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Priority to DE4339465A priority Critical patent/DE4339465C2/de
Publication of DE4339465A1 publication Critical patent/DE4339465A1/de
Priority to US08/731,556 priority patent/US5693183A/en
Application granted granted Critical
Publication of DE4339465C2 publication Critical patent/DE4339465C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Behandlung der einer Trockenätzung ausgesetzten Oberfläche eines Siliciumsubstrats welches zur Verbesserung der Eigenschaften eines herzustellenden Halbleiterbauteils in der Lage ist.
Bei einem Herstellungsverfahren für ein Halbleiterbauteil wird eine ein Si­ liciumsubstrat umfassende Struktur gewöhnlicherweise einem Plasma­ ätzverfahren unterzogen, um ein vorbestimmtes Muster zu bilden. Wenn die das Siliciumsubstrat umfassende Struktur einer Überätzung unter­ liegt, nachdem die zu ätzende Zielschicht entfernt worden ist, ist das Sili­ ciumsubstrat dem Plasma ausgesetzt. Diese Aussetzung bewirkt, daß das Siliciumsubstrat einer Schädigung unterliegt oder durch äußere Teilchen verunreinigt wird, so daß dessen Oberflächenzustand verändert wird.
Solche Probleme, welche beispielsweise einen Leck- bzw. Verluststrom be­ wirken, beeinträchtigen in nachteiliger Weise die Eigenschaften des Halb­ leiterbauteils.
Zum Zwecke der Wiederherstellung bzw. Regenerierung der beschädigten Oberfläche wird die durch Plasma während des Hauptätzverfahrens be­ schädigte Oberfläche des Siliciumsubstrats in einer solch geringen Dicke herausgelöst, um den beschädigten Bereich zu entfernen, so daß die Ei­ genschaften des Halbleiterbauteils verbessert werden. Beim Ätzen der be­ schädigten Oberfläche des Siliciumsubstrats in einer geringen Dicke ist es erforderlich, daß die Oberfläche nicht einer erneuten bzw. weiteren Schä­ digung unterliegt. Da eine Überätzung die Tiefe des in dem Siliciumsub­ strat gebildeten Übergangs flach/machen kann, ist es erforderlich, zur Er­ zielung eines optimalen Effekts der Oberflächenätzung eine geeignete Ätz­ dicke einzustellen.
Bislang war die Ätztechnik für die Oberfläche eines Siliciumsubstrats hauptsächlich abhängig von einer Abwärtsstrom-Ätzausrüstung, bei wel­ cher eine Ätzkammer in der Weise abgetrennt ist, daß ein Silicium­ wafer nicht direkt einem Plasma ausgesetzt ist. Die Oberflächenätzung wird mittels der Ätzausrüstung unter Verwendung von O₂- und CHF₃- oder CF₄-Gas durchgeführt.
Zwischenzeitlich wurde der Versuch unternommen, bei einer allgemeinen Trockenätzausrüstung die gleiche Wirkung wie bei der Abwärtsstrom- Ausrüstung unter Verwendung eines abseits gelegenen Plasmas zu erzie­ len. Mit der Erwartung einer Vereinfachung des Verfahrens war es beab­ sichtigt, nacheinander eine Oxidfilmätzung und eine Lichtätzung der Sili­ ciumsubstratoberfläche in einer Kammer durchzuführen. Bei diesem Ver­ such konnte jedoch die Verwirklichung des erwarteten Ergebnisses nicht erreicht werden. Nunmehr ist ein System angewandt worden, bei dem nur eine Kammer zusätzlich zu der Hauptausrüstung installiert wird, um das Hauptätzverfahren und das Lichtätzen der Siliciumoberfläche durchzu­ führen.
In jüngster Zeit ist ein Elektronen-Zyklotronresonanzsystem (nachfolgend mit "ECR" bezeichnet) als allgemeines Ätzsystem angewandt worden, des­ sen Aufbau schematisch in Fig. 1 veranschaulicht ist. Dieses System er­ zeugt Mikrowellen mit einer Frequenz von 2,45 GHz, um ein Plasma zu in­ duzieren. Bei diesem System ist eine Vielzahl von Magnetspuleinheiten um eine Behandlungskammer herum angeordnet, um auf das Plasma ein Magnetfeld einwirken zu lassen, wobei ein derartiges Resonanzphänomen erzeugt wird, daß die Rotationsbewegungen von Teilchen, wie etwa Elek­ tronen, die gleiche Frequenz von 2,54 GHz besitzen. Während somit die Io­ nendichte in dem ECR wesentlich größer ist als in irgendeinem anderen System, ist die Energie der Ionen in dem ECR wesentlich geringer. Auf­ grund dieser Eigenschaften ermöglicht es die Anwendung des ECR, daß die Oberfläche eines Siliciumsubstrats nur wenig beschädigt wird.
Bislang wurde das ECR-System beim anisotropen Ätzverfahren u. a. zur Bildung einer Polysilicium- oder Aluminiumschaltung angewandt.
Das Ätzen von Silicium und Siliciumdioxid mittels eines ECR-Systems unter der Verwendung einer Gasmischung aus Schwefelhexafluorid und Sauerstoff ist in dem Artikel "Microwave plasma etching of silicon and silicon-oxide" von C. Grabowski und J. Gahl, Conference Record-Abstracts, 1990 IEEE Int. Conf. on Plasma Science, Seite 212 offenbart.
Die JP 2-23615 A1 beschreibt ein Verfahren zur Herstellung eines Halbleiter­ bauteils, bei dem Gräben in einem Siliciumsubstrat durch eine erste ECR- Ätzbehandlung gebildet werden. Der Boden des Grabens wird danach durch ein zweites ECR-Ätzen mit geringer Energie behandelt, um eine beschädigte Schicht in der Oberfläche zu entfernen.
Bei diesem zweiten ECR-Ätzen wird ein Fluorgas, zum Beispiel NF₃, CF₄ oder SF₆ bei einem Druck von 0,04 Pa und bei einer RF-Leistung von 100 W eingesetzt.
JP 4-23323 A2 beschreibt ein weiteres Verfahren zur Herstellung eines Halbleiterbauteils, bei dem ein auf einer freigelegten Oberfläche eines Substrats spontan gebildeter Oxidfilm mittels RF-Sputter-Ätzens entfernt wird. Dabei entsteht ein beschädigter Bereich mit einer Tiefe von etwa 15 nm auf der Oberfläche des Substrats. Der beschädigte Bereich wird dann unter Benutzung eines ECR-Ätzverfahrens entfernt, wobei ein Chlorgas bei einem Druck von 0,04 Pa verwendet wird.
Die JP-4-94534 A2 beschreibt die Behandlung einer Substratoberfläche, bei der eine durch Ioneneinschlag beschädigte Schicht von etwa 10 nm einem Plasma ausgesetzt wird, das aus einem Gas mit Sauerstoff und Kohlenstoff­ tetrafluorid gebildet ist, um die beschädigte Schicht wegzuätzen.
Die DE 36 33 472 A1 betrifft ein Verfahren und eine Vorrichtung zur Herstel­ lung ohmscher Kontakte zwischen Metallen und Halbleitern, bei dem eine Oberflächenschicht eines Siliciumsubstrats vorsorglich entfernt wird, um den Teil des Kristalls zu entfernen, der durch die vorangegangenen Schritte zur Festlegung von Kontaktbereichen beschädigt worden ist. Dabei wird die Ent­ fernung einer Schicht mit einer Dicke von 20 bis 50 nm durch Plasmaätzen ausgeführt. Zur Bildung des Plasmas wird ein SF₆ oder NF₃ Gas verwendet. Der Druck beträgt dabei 20 bis 46 Pa und die angelegte RF-Leistung liegt im Bereich von etwa 200 bis 500 W.
EP 03 30 371 A1 beschreibt ein Plasmaätzverfahren, bei dem eine Polysilici­ umschicht oder ein Einkristall-Siliciumsubstrat in einem zweistufigen Ver­ fahren mittels eines Plasmas geätzt wird. Die zweite Ätzstufe dient dabei zum Schützen des verbleibenden Bereichs von Polysilicium und ebenso zum Freile­ gen des Substrats. In der ersten Ätzstufe wird eine Mischung aus SF₆-Gas und O₂ und eine RF-Leistung von 100 W verwendet, bei der zweiten Ätzstufe wird dabei reines SF₆-Gas bei einem Druck von 266 Pa und eine RF-Leistung von 60 W verwendet.
Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein weiteres Verfahren zur Behandlung der in einem Trockenätzverfahren beschädigten Oberfläche eines Siliciumsubstrats bereitzustellen, welches die Eigenschaften eines Halbleiterbauteils verbessert.
Diese Aufgabe wird erfindungsgemäß mit dem Verfahren nach Anspruch 1 gelöst.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen angegeben.
Die Erfindung sowie deren Vorteile wird im folgenden unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine schematische Darstellung des Aufbaus eines bekannten ECR-Systems, und
Fig. 2 ein Blockdiagramm eines Verfahrensablaufs zur Herstellung ei­ nes erfindungsgemäßen Beispiels und eines Vergleichsbeispiels.
Wenn eine ein Silizumsubstrat umfassende Struktur einer Überätzung unter­ liegt, nachdem die zu ätzende Zielschicht durch ein Plasmaätzver­ fahren entfernt worden ist, wird das Siliciumsubstrat dem Plasma ausge­ setzt. Diese Aussetzung bewirkt, daß das Siliciumsubstrat einer Schädi­ gung unterliegt oder durch äußere Teilchen verunreinigt wird, so daß des­ sen Oberflächenzustand sich verändert, wodurch in nachteiliger Weise die Eigenschaften eines Halbleiterbauteils beeinträchtigt werden, indem bei­ spielsweise ein Leck- bzw. Verluststrom verursacht wird.
Demzufolge werden die Eigenschaften eines Halbleiterbauteils verbessert durch Herauslösen bzw. Herausschälen der durch Plasma während des Hauptätzverfahrens beschädigten Oberfläche des Siliciumsubstrats in ei­ ner solch geringen Dicke, um den beschädigten Bereich zu entfernen. Beim Ätzen der beschädigten Oberfläche des Siliciumsubstrats in einer ge­ ringen Dicke ist es notwendig, daß die Oberfläche nicht einer weiteren Schädigung unterliegt. Da eine Überätzung die Tiefe des in dem Silicium­ substrat gebildeten Übergangs flach machen kann, ist es erforderlich, um einen optimalen Effekt der Oberflächenätzung hervorzubringen, eine ge­ eignete Ätzdicke einzustellen.
Gemäß der vorliegenden Erfindung wird die beschädigte Oberfläche durch Anwendung eines ECR-Systems bei der Entfernung der durch Plasma während des Hauptätzverfahrens beschädigten Oberfläche wiederherge­ stellt bzw. regeneriert.
Das ECR-System erzeugt Mikrowellen mit einer Frequenz von 2,45 GHz, um ein Plasma zu induzieren. Bei diesem System ist eine Vielzahl von Magnetspuleinheiten um eine Behandlungskammer herum angeordnet, um das Plasma einem Magnetfeld auszusetzen, wobei ein solches Reso­ nanzphänomen auftritt, daß die Rotationsbewegungen von Teilchen, wie etwa Elektronen, eine Frequenz von 2,54 GHz aufweisen, welches die glei­ che Frequenz ist, die das ECR erzeugt. Während somit die Ionendichte in dem ECR viel größer ist als bei irgendeinem anderen System, ist die Ener­ gie der Ionen in dem ECR wesentlich geringer. Aufgrund dieser Eigen­ schaften ermöglicht es die Anwendung des ECR, daß die Oberfläche des Si­ liciumsubstrats wenig geschädigt wird.
Gemäß der vorliegenden Erfindung wird die beschädigte Oberfläche in ei­ ner geringen Dicke durch das ECR unter Anwendung einer geeigneten Mi­ schung aus SF₆ und O₂ geätzt.
Unter Bezugnahme auf Fig. 2 wird nachfolgend ein bevorzugtes Beispiel der vorliegenden Erfindung zusammen mit einem Vergleichsbeispiel be­ schrieben. Durch diese Beispiele wird die Erfindung hinsichtlich den Be­ dingungen, Materialien oder Vorrichtungen in keiner Weise einge­ schränkt.
Beispiel 1
Zwei blanke Siliciumwafer wurden mit einer Oxidfilm-Ätzausrüstung be­ handelt, um deren Oberflächen in einer Dicke von 30,0 nm, bezo­ gen auf den Thermooxidfilm, zu ätzen. Daraufhin wurden die resultieren­ den Oberflächen unter Anwendung eines ECR einer weiteren Ätzung un­ terzogen, um zwei Prüfkörper A und B herzustellen, deren Oberflächen in einer Dicke von 10,0 bzw. 20,0 nm entfernt wurden.
Getrennt hiervon wurden 3 blanke Siliciumwafer mit einer Oxidfilm-Ätz­ ausrüstung geätzt, die jeweilige Oberfläche in einer Dicke von 100,0 nm, bezogen auf einen thermischen Oxidfilm, zu ätzen. Daraufhin wurden die resultierenden Oberflächen unter Anwendung eines ECR einer weiteren Ätzung unterzogen, um drei Prüfkörper C, D und E herzustellen, deren Oberflächen in einer Dicke von 10,0, 20,0 bzw. 30,0 nm entfernt wurden.
Gemäß der Reihenfolge des in Fig. 2 gezeigten Verfahrensablaufs wurden die Siliciumwafer, deren Oberfläche gemäß der vorliegenden Erfindung behandelt worden ist, anfänglich mit einer H₂SO₄-Lösung und dann mit einer HF-Lösung gewaschen. Dann wurde eine Messung des Ausmaßes der Schädigung des entsprechenden Siliciumwafers durchgeführt. Die Silici­ umwafer wurden erneut mit einer H₂SO₄- und einer HF-Lösung nachein­ ander gewaschen, woraufhin eine Oxidation der Oberflächen der Silicium­ wafer erfolgte. Die Ladungsträger-Lebensdauer der entsprechenden Siliciumwafer wurde gemessen.
Beim Ätzen der Oberfläche des Siliciumsubstrats mittels des ECR waren die Verfahrensbedingungen wie folgt: Ausrüstung: das in Fig. 1 gezeigte ECR-System; Gas: 5-50 sccm (Standard-Kubikzentimeter pro Minute) SF₆ und 10-200 sccm O₂, vorzugsweise 25 sccm SF₆ und 50 sccm O₂; RF-Lei­ stung: 0-20 W, vorzugsweise 5 W; Druck: 0,266 bis 6,67 Pa vorzugsweise 1,33 Pa.
Vergleichsbeispiel 1
Ein blanker Siliciumwafer F als Referenz und zwei Prüfkörper G und H, welche durch Behandlung zweier blanker Siliciumwafer mit einer Oxid­ film-Ätzausrüstung hergestellt wurden, um die Oberflächen in einer Dicke von 30,0 bzw. 100,0 nm, bezogen auf einen thermischen Oxidfilm, zu ätzen, wurden zunächst mit einer H₂SO₄- und dann mit einer HF-Lösung gemäß der Reihenfolge des in Fig. 2 gezeigten Verfahrensablaufs gewa­ schen. Dann wurde eine Messung des Ausmaßes der Schädigung des je­ weiligen Siliciumwafers durchgeführt. Die Siliciumwafer wurden erneut mit einer H₂SO₄- und HF-Lösung nacheinander gewaschen, woraufhin die Oxidation der Oberflächen der Siliciumwafer erfolgte. Die Ladungsträger-Lebensdauer des jeweiligen Siliciumwafers wurde gemessen.
Die Oberflächenzustände der resultierenden Siliciumwafer A, B, C, D und E aus Beispiel 1 und der resultierenden Siliciumwafer F, G und H aus Ver­ gleichsbeispiel 1 wurden gemessen und miteinander verglichen, wobei die Ergebnisse in der folgenden Tabelle gezeigt sind.
Tabelle
Gemäß der obigen Tabelle ist zu sehen, daß, sowie der Wert der Thermo­ welle (TW), welcher den Schädigungsgrad der Oberfläche darstellt, größer wird, der Siliciumwafer ernsthaftere Schäden erleidet. Auf der anderen Seite werden die Siliciumwafer in nachteiligerer Weise beeinträchtigt, so­ wie der Wert für Ladungsträger-Lebensdauer, welcher den durch äußere Teilchen ver­ ursachten Verunreinigungsgrad darstellt, geringer wird.
Wie aus der Tabelle zu erkennen ist, besitzen die gemäß der vorliegenden Erfindung behandelten Siliciumwafer A, B, C, D und E nahezu den glei­ chen TW- und Ladungsträger-Lebensdauerwert, wie der blanke Referenz-Siliciumwafer.
Aus der Tabelle zeigt sich, daß der durch Trockenätzung beschädigte und verunreinigte Siliciumwafer durch die erfindungsgemäße ECR-Behand­ lung bis zu einem Grad des blanken Siliciumwafers wiederhergestellt wird, bei dem weder ein Schaden noch eine Verunreinigung vorliegen.
Andererseits sind die TW-Werte der Siliciumwafer G und H des Vergleichs­ beispiels, welche nicht der ECR-Ätzbehandlung unterzogen worden sind, wesentlich größer als die des Referenz-Siliciumwafers, wohingegen deren Ladungsträger-Lebensdauerwerte wesentlich geringer sind.
Aus den Ergebnissen des Beispiels und Vergleichsbeispiels ist zu erken­ nen, daß der Wiederherstellungseffekt der beschädigten Siliciumoberflä­ che gemäß der vorliegenden Erfindung ausgezeichnet ist.
Wie oben beschrieben, ist es durch Anwendung der ECR-Ätzung auf den beschädigten und verunreinigten Siliciumwafer möglich, den durch ir­ gendwelche Ätzverfahren beschädigten und verunreinigten Siliciumwafer bis zu einem solchen Grad des ursprünglichen blanken Siliciumwafers wiederherzustellen, welcher keinerlei Verfahren ausgesetzt war.
Daher ermöglicht es die erfindungsgemäße Behandlung des Siliciumwa­ fers, daß das hergestellte Halbleiterbauteil hinsichtlich seinen Betriebsei­ genschaften verbessert ist. Beispielsweise wird der in dem Halbleiterbau­ teil, welches auf Grundlage des der erfindungsgemäßen Behandlung un­ terzogenen Siliciumwafers hergestellt worden ist, erzeugte Leckstrom be­ trächtlich verringert auf beispielsweise das 0,1-fache des Leckstroms, welcher in einem Halbleiterbauteil erzeugt wird, das auf Grundlage eines Siliciumwafers hergestellt worden ist, welcher nicht der Behandlung un­ terzogen worden ist.

Claims (3)

1. Verfahren zur Behandlung der Oberfläche eines Siliciumsubstrats, wel­ che einem Trockenätzverfahren ausgesetzt worden ist,
bei dem die ausgesetzte Oberfläche einem Elektronen-Zyklotron­ resonanz-Ätzverfahren unterzogen wird, um die ausgesetzte Oberfläche in einer vorbestimmten geringen Dicke zu ätzen, um einen beschädigten Bereich zu entfernen,
wobei das Elektronen-Zyklotronresonanz-Ätzen unter Anwendung einer geeigneten Mischung aus SF₆ und O₂ bei einem Druck von 0,266 bis 6,67 Pa und einer RF-Leistung von bis zu 20 W durchgeführt wird.
2. Verfahren nach Anspruch 1, wobei die geeignete Mischung aus SF₆ und O₂ durch Zuführen von 5 bis 50 Kubikzentimeter pro Minute bei Nor­ malbedingungen (sccm) SF₆ und von 10 bis 200 Kubikzentimeter pro Minute bei Normalbedingungen (sccm) O₂ erhalten wird.
3. Verfahren nach Anspruch 1 oder 2, wobei die vorbestimmte Dicke nicht mehr als 50,0 nm beträgt.
DE4339465A 1993-11-09 1993-11-19 Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats Expired - Fee Related DE4339465C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4339465A DE4339465C2 (de) 1993-11-19 1993-11-19 Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
US08/731,556 US5693183A (en) 1993-11-09 1996-10-16 Method for treating the surface of silicon substrate post dry etching process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4339465A DE4339465C2 (de) 1993-11-19 1993-11-19 Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
US08/731,556 US5693183A (en) 1993-11-09 1996-10-16 Method for treating the surface of silicon substrate post dry etching process

Publications (2)

Publication Number Publication Date
DE4339465A1 DE4339465A1 (de) 1995-05-24
DE4339465C2 true DE4339465C2 (de) 1997-05-28

Family

ID=25931344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4339465A Expired - Fee Related DE4339465C2 (de) 1993-11-09 1993-11-19 Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats

Country Status (2)

Country Link
US (1) US5693183A (de)
DE (1) DE4339465C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339465C2 (de) * 1993-11-19 1997-05-28 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
US6432830B1 (en) * 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6259105B1 (en) * 1999-05-10 2001-07-10 Axcelis Technologies, Inc. System and method for cleaning silicon-coated surfaces in an ion implanter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330384A (en) * 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching
US4435898A (en) * 1982-03-22 1984-03-13 International Business Machines Corporation Method for making a base etched transistor integrated circuit
IT1185964B (it) * 1985-10-01 1987-11-18 Sgs Microelettronica Spa Procedimento e relativa apparecchiatura per realizzare contatti metallo-semiconduttore di tipo ohmico
IT1200785B (it) * 1985-10-14 1989-01-27 Sgs Microelettronica Spa Migliorato procedimento di attaco in plasma (rie) per realizzare contatti metallo-semiconduttore di tipo ohmico
FR2616030A1 (fr) * 1987-06-01 1988-12-02 Commissariat Energie Atomique Procede de gravure ou de depot par plasma et dispositif pour la mise en oeuvre du procede
GB2214870B (en) * 1988-02-20 1991-09-11 Stc Plc Plasma etching process
JPH0223615A (ja) * 1988-07-12 1990-01-25 Sharp Corp 半導体装置の製造方法
JPH0423323A (ja) * 1990-05-14 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
US5198072A (en) * 1990-07-06 1993-03-30 Vlsi Technology, Inc. Method and apparatus for detecting imminent end-point when etching dielectric layers in a plasma etch system
JP2580373B2 (ja) * 1990-08-10 1997-02-12 大日本スクリーン製造株式会社 基板の表面処理方法
US5290383A (en) * 1991-03-24 1994-03-01 Tokyo Electron Limited Plasma-process system with improved end-point detecting scheme
JPH04312921A (ja) * 1991-03-25 1992-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE4339465C2 (de) * 1993-11-19 1997-05-28 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats

Also Published As

Publication number Publication date
US5693183A (en) 1997-12-02
DE4339465A1 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
DE68928291T2 (de) Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung
DE69635326T2 (de) Verfahren zum Ätzen von Silizium
DE69121047T2 (de) Ätzverfahren für Materialien aus Oxid
DE60129566T2 (de) Verfahren zur selektiven ätzung von oxidschichten
DE69124672T2 (de) Verfahren zur Substratbearbeitung
DE4241045C1 (de) Verfahren zum anisotropen Ätzen von Silicium
DE4107329C2 (de)
DE69312544T2 (de) Plasmaerzeugungsverfahren und dieses Verfahren verwendende Plasmaerzeugungsvorrichtung
DE3103177C2 (de)
DE3887477T2 (de) Verfahren zur Obenflächenbehandlung eines Halbleiterplättchens.
DE69938342T2 (de) Verfahren zur herstellung von gräben in einer siliziumschicht eines substrats in einem plasmasystem hoher plasmadichte
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE4308203C2 (de) Plasmaätzvorrichtung
DE19844102C2 (de) Herstellverfahren für eine Halbleiterstruktur
DE3140890C2 (de) Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung
EP0021140A1 (de) Ionenquelle in einer Vakuumkammer und Verfahren zum Betrieb derselben
DE2640511B2 (de) Verfahren und Vorrichtung zum selektiven Ätzen einer Aluminiumschicht
DE3216823A1 (de) Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
JPS61194834A (ja) ポリシリコンのエツチング方法
DE3925070C2 (de) Verfahren zum Erhalt einer sauberen Siliziumoberfläche
DE4105103C2 (de)
DE69130787T2 (de) Ätzverfahren für eine leitende Doppelschicht-Struktur
DE69030709T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4339465C2 (de) Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
DE3219284C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601