JPH0423323A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0423323A
JPH0423323A JP12382890A JP12382890A JPH0423323A JP H0423323 A JPH0423323 A JP H0423323A JP 12382890 A JP12382890 A JP 12382890A JP 12382890 A JP12382890 A JP 12382890A JP H0423323 A JPH0423323 A JP H0423323A
Authority
JP
Japan
Prior art keywords
opening
conductive layer
insulating
damage
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12382890A
Other languages
English (en)
Inventor
Takashi Kato
隆 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12382890A priority Critical patent/JPH0423323A/ja
Publication of JPH0423323A publication Critical patent/JPH0423323A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 導電層表面から不要な絶縁薄膜を除去する技術に関し、 エツチングダメージの影響をできるだけ少なくし、なお
かつ確実に絶縁薄膜を除去できる表面処理技術の提供を
目的とし、 (1)導電層(1)表面に選択的に開口(13)が設け
られてなる絶縁層(14)の該開口(13)内に露出し
た該導電層(1)表面から絶縁薄膜(15)をクリーニ
ング除去することを含んでなる半導体装置の製造方法で
あって、 (イ)該開口(13)底面にイオンエネルギーを用いた
ドライエツチングを施して、該絶縁薄膜(15)を除去
する工程と、 次いで、真空中から前記導電層(1)を出すことなく、 (ロ)前記(イ)工程で形成された該開口(13)底面
のダメージ領域(17)を除去するように、該開口(1
3)底面にイオンを用いないドライエツチングを施す工
程と を有するか、 あるいは、 (2)導電層(1)表面に選択的に開口(13)が設け
られてなる絶縁層(14)の該開口(13)内に露出し
た該導電層(1)表面から絶縁薄膜(15)をクリーニ
ング除去することを含んでなる半導体装置の製造方法で
あって、 (イ)該開口(13)底面にイオンエネルギーを用いた
ドライエツチングを施して、該絶縁薄膜(15)を除去
する工程と、 (ロ)前記(イ)工程で形成された該開口(13)底面
のダメージ領域(17)を除去するように、該開口(1
3)底面にイオンを用いないドライエツチングを施す工
程と を真空中にて同時に行うことを特徴として構成する。
〔産業上の利用分野〕
本発明は、導電層表面から不要な絶縁薄膜を除去する技
術に関する。
IC,LSI等と呼ばれる所謂半導体装置は、近年−層
の高集積化が進んだ結果多層配線が非常に多く用いられ
るようになっている。この多層配線は、半導体基板表面
に形成されたある素子の能動領域と他の領域とを接続す
る配線層を形成する際に、この半導体基板表面に絶縁膜
を一様に形成しておき、この絶縁膜の所望の能動領域に
対応した位置に開口を設け、この開口を通して例えばア
ルミニウムのような金属配線層を前記した絶縁膜を枕に
して別の開口までパターニング形成して電気的導通を得
るものである。最近ではこの配線層表面に別の配線層が
開口を通してコンタクトしている場合もあり、非常に重
要な半導体技術の一つである。
ところで、装置全体の微細化に伴って、配線層のコンタ
クト面積も当然微小化する。非常に微小化したコンタク
ト面では直列抵抗を下げることが重要な課題である。こ
の直列抵抗を悪化させる要因としては、例えば工程中で
できた微小な絶縁物の付着や、下地配線層がアルミニウ
ムの場合には自然酸化膜が有名であり、上部配線層を形
成する前にこれらを除去する前処理工程を経るのが常套
になりつつある。しかしながら、これまでのところ、前
処理に用いられるエツチング方法には、エツチング面に
ダメージを与えることなく、自然酸化膜等の表面絶縁物
を、たとえ微細なコンタクト窓内ではあっても確実に除
去できる前処理方法の開発はなされていない。
したがって、エツチングダメージの影響をできるだけ少
なくし、なおかつ確実に絶縁薄膜を除去できる表面処理
技術の提供が待ち望まれていた。
〔従来の技術〕
さて、この表面処理には、従来例えばプラズマエツチン
グやウェットエツチング等様々ある。まずはこれらにつ
いて概略を紹介し、同時に個々の欠点について説明して
ゆくこととする。
この表面処理には、様々なエツチングが用いられており
、ウェットエツチング、RF放電を用いたプラズマエツ
チング、RIE(リアクティブ・イオン・エツチング)
、イオンミリングエツチング等が代表的である。
このうち、現在でも配線前処理等で最も一般的に用いら
れているものは、ウェットエツチングであるが、この方
法では微細化には列置対応できない。ウェットエツチン
グは、例えばHF(フン酸)を少量含む溶液中に基板全
体を浸漬して化学的にエツチング処理しているものであ
るが、コンタクト窓が非常に間口が狭く奥が深い、所謂
高アスペクト比化した場合にはこのコンタクト窓底部か
ら絶縁薄膜を除去するのは、溶液を使用している故に非
常に困難であるうえ、残留物がこの窓底部に残ることも
しばしばある。そこで、ドライエツチングによって表面
処理を行う方法が考えられ、確かに溶液を用いるよりは
確実に絶縁薄膜を除去できる。しかしながら、ドライエ
ツチングは一般にどれも処理すべき表面にダメージを与
えがちである。比較的ダメージを与えにくいドライエツ
チングとしては、ECRを用いたプラズマエツチングが
あるが、この方法では一般に絶縁膜を除去することがで
きない。以上価々の方法には各々問題があり、これらを
全て解決できる表面処理方法はいまだに開発されていな
い。
〔発明が解決しようとする課題〕
本発明が解決しようとしているのは、前記した個々の表
面処理方法の抱える問題を同時に解決することにある。
すなわち、本発明は、エツチングダメージの影響をでき
るだけ少なくし、なおかつ確実に絶縁薄膜を除去できる
表面処理技術の提供を目的としている。
〔課題を解決するための手段〕
上記した課題を解決するために、本発明では、主として
以下の構成を手段とする。
すなわち、本発明は、(1)導電層(1)表面に選択的
に開口(13)が設けられてなる絶縁層(14)の該開
口(13)内に露出した該導電層(1)表面から絶縁薄
膜(15)をクリーニング除去することを含んでなる半
導体装置の製造方法であって、(イ)該開口(工3)底
面にイオンエネルギーを用いたドライエツチングを施し
て、該絶縁薄膜(15)を除去する工程と、 次いで、真空中から前記導電層(1)を出すことなく、 (ロ)前記(イ)工程で形成された該開口(13)底面
のダメージ領域(17)を除去するように、該開口(1
3)底面にイオンを用いないドライエツチングを施す工
程と を有するか、あるいは、 (2)導電層(1)表面に選択的に開口(13)が設け
られてなる絶縁層(14)の該開口(13)内に露出し
た該導電層(1)表面から絶縁薄膜(15)をクリーニ
ング除去することを含んでなる半導体装置の製造方法で
あって、 (イ)該開口(13)底面にイオンエネルギーを用いた
ドライエツチングを施して、該絶縁薄膜(15)を除去
する工程と、 (ロ)前記(イ)工程で形成された該開口(13)底面
のダメージ領域(17)を除去するように、該開口(1
3)底面にイオンを用いないドライエツチングを施す工
程と を真空中にて同時に行うことを特徴として構成する。
〔作用] 本発明は、ダメージを与える表面処理方法によって高効
率にエツチング処理を行った後に、このエンチングで形
成されるダメージ層をダメージを与えないECRプラズ
マ処理で除去しようとするものである。このECRプラ
ズマ処理によれば、ダメージがない処理が可能であると
ともに、絶縁物をエツチングすることなくダメージを受
けた導電層だけを選択的に除去することが可能であり、
除去された微小絶縁物が導電層面に再付着してコンタク
ト抵抗を増加させるという問題もない。
なおECRプラズマ処理によれば、他のドライエツチン
グ方法に比べて格段にダメージが少ないとは言っても、
やはり多少被処理物(シリコン基板やアルミニウム配線
層)へのダメージは発生する。そのことについて本発明
者は、第2図に示すデータを提示する。第2図は、EC
Rのパワー変化に伴う被処理物へのダメージ量の変化を
示すものであって、縦軸は格子欠陥などのダメージ量を
示すサーマル・ウェーブ信号強度に置き換えて任意単位
(a、u、 ; arbitrary unit)で示
したものであり、横軸はECRエツチングでの印加パワ
ーを示して−いる。なお印加時間は30秒間である。こ
の図かられかるように、パワーIKW以上からエツチン
グダメージは確実に発生するので、少なくともそれ以下
としなければならないことがわかる。
また、500W以下ではダメージは殆ど導入されないの
で、ダメージレスエツチングとするためには、500W
以下のパワーでECRエツチングを行う必要がある。一
方、ECRプラズマ処理には、エッチャントとして塩素
(Cりを始めとするハロゲンを用いねばならないが、E
CRプラズマ処理した後に処理が施された表面を加熱し
、ECRプラズマ処理での残余のハロゲンを脱するよう
にすれば、後に形成するアルミニウム(Aりやタングス
テン(W)の配線層の腐食を防ぐことができる。
〔実施例〕 それでは、以下で本発明の一実施例について説明する。
第1図は、本発明の一実施例に則した工程説明図である
。図中の各工程は、半導体装置のコンタクト部を特に拡
大した断面図であり、半導体基板1の不純物拡散層12
が形成された表面に、位置を合わせるように開口13を
設けてなる絶縁層14が、前記した半導体基板1表面に
被着形成されてなるものであり、この間口13底面に露
出した不純物拡散層12表面を覆うように自然酸化膜1
5が形成されている。
第1図(a)参照 先ず用意したシリコン基板1に絶縁層14を一様に形成
した後、この絶縁層14の表面にフォトレジストを一様
に形成し、通常のフォトリソグラフィーの工程により選
択的に開口を設はマスクとする。
このマスクを用いて、絶縁層14を選択的にエツチング
し、半導体基板1表面を露出させる開口13を設ける。
次に、この開口13を形成した絶縁層14をマスクに利
用して、選択的に不純物イオンを注入し、開口13底部
に不純物拡散層12を形成する。ところが、開口13を
形成した後に、ウェハごとエツチング装置からイオン注
入装置へと移動させねばならない。この時に、ウェハは
一旦大気にさらされることになり、開口13底部に露出
した半導体基板1表面には例えば20人〜30人の自然
酸化膜15が形成されてしまう。
第1図(b)参照 次いで、この自然酸化膜を除去するためにRFスパッタ
エッチを行う。この際のガスは、アルゴン(Ar )で
3mTorrの圧力、RFパワーは5゜Wである。この
際に、アルゴン(Ar)イオンによって開口部底面には
ダメージ領域ができる。このダメージ領域17の深さは
、約150人である。
第1図(c)参照 次いで、このダメージ領域17を除去するために、EC
Rプラズマエツチングを行う。このため、旦先程のガス
を排気して塩素(Cりガスを0.3m Torrの圧力
まで導入してECRプラズマを発生させる。マイクロ波
のパワーは500W、除去するシリコン層の深さは、2
00人程度である。
第1図(d)参照 以上で既にコンタクト面にはダメージが残らず、しかも
表面酸化膜もないものとして形成されたが、ECRプラ
ズマエツチングで用いた塩素(Cりがコンタクト面のシ
リコン内に残留しているので、この表面にそのままアル
ミニム(Af)配線層を形成すると、配線層が腐食され
る心配がある。そこで、基板全体を約300°Cになる
ように加熱することによって、塩素CCI>をコンタク
ト面から飛散させる。この加熱処理には、加熱用のハロ
ゲンランプを用い、基板の裏面から約十数秒間照射して
行う。このランプ加熱は、時間を長く行えば当然塩素(
C2)の発散を確実に行うことができるが、あまり長い
間加熱すると吸水性の特に高いPSG膜などを眉間絶縁
膜として用いた場合には、絶縁膜中に吸収されていた水
分が中から出てきて、コンタクト面を酸化してしまう。
そればかりか、眉間絶縁膜中から出てきて蒸発しようと
する水分は、絶縁膜を押し破る力となって作用するので
、絶縁膜中にクランクが生じたりこの絶縁膜と基板の間
でめくれが生じたり髭ができたりすることが多い。そこ
で、このランプ加熱は上記したようにせいぜい十数秒間
で(あるいは400°C以下で)止めておくのがよい。
またランプを基板の裏面に配置した理由は、装置構成上
の制約によるものであり、本来加熱したい基板表面が最
も加熱されてしかるべきであることを考えると、基板表
面側に配置できればその方がよいことは勿論である。ま
た加熱手段としてランプヒーターを選んだ理由は、前記
した制約により基板裏面側に加熱手段を配置しながら、
基板の表面を加熱するのに最も効果ある方法だからであ
る。加熱ランプを用いて加熱すれば、このランプの発す
る赤外線の波長を1.5μm以上に調節することによっ
て、基板の表面側を基板の裏面側よりも加熱することが
できる。
さて、この工程を経た後には、新しく表面酸化膜が形成
されることがないように、基板を中に擁した搬送室内は
10 L (Langmuir)以上の酸素。
水には曝さないように10−”Torr以上の真空度に
保つ。次に、10−8Torr以上の到達真空度でアル
ミニウム(Aり膜をこのコンタクト面に堆積する。高真
空前室で冷却した後、ロードロック室より取り出す。
以上、本発明をその一実施例を採り上げることで説明し
てきたが、この一実施例に説明した内容に束縛されるこ
となく多数の変形が可能である。
例えばECRプラズマのガスとして使用した塩素(cp
)は他の任意のハロゲンガスに置き換えることができる
他、ランプに代えて他の加熱ヒータを用いて加熱するこ
とも可能である。また、以上の一実施例では、シリコン
基板表面のコンタクト部の表面処理に関しての説明であ
ったが、これに代えてアルミニウム(Aり配線層の表面
処理であっても、あるいは例えばCVD (化学気相成
長)法やスパッタリング法によって形成されたシリコン
層の表面処理であっても同様の効果を得ることができる
のは勿論である。
以下では、この一実施例を行うに用いた半導体製造装置
について、第3図、第4図を参照して説明する。このう
ち第3図は、本発明の一実施例で用いた半導体製造装置
の概要説明図(上面図)であり、図中、処理されるべき
ウェハは、図示inの位置からロードロック室に搬入さ
れ、この後ウェハは比較的低い真空度の状態の中間室に
搬送される。次いでウェハはさらに高い真空度の高真空
搬送室へと搬入される。この後、この高真空搬送室に直
接接続して各々高真空状態が保持されているプレヒート
室、前処理室、チタン(Ti)スパッタ室、アルミニウ
ム(AI)スパッタ室に外部からの指示により自動搬送
され、処理終了後には次の処理のために再び高真空搬送
室を通って、前記した4つのうちの別の処理室へと搬送
される。すべての処理が終了した時点で、ウェハは中間
室を通ってロードロツタ室に戻され、図示したOutの
位置から排出される。
一方、第4図は本発明の一実施例で用いた半導体製造装
置の説明図(要部断面図)であり、第3図中の前処理室
について横断面図を示したものである。この装置は、チ
ャンバー50内の頭部からマイクロ波導波管21を通し
てマイクロ波をチャンバー50内に導入できるようにな
っていて、導入したマイクロ波を電磁コイル22で励起
させ、下部に置かれるシリコンウェハ24をエツチング
処理できるようになっている。さらにこのシリコンウェ
ハ24は、平行に上下動が可能なウェハ支持部23によ
り支持され、さらにシリコンウェハ24の下側には、側
面及び下面がステンレスでシールドされてなるRF電極
26が当てがわれている。さらにこのRF電極26は、
チャンバー50の側壁に接続される端点を軸にして水平
に回転が可能になっており、またこの端点から冷水が導
入され、RF電極26自体は冷却される。さらにまた、
このRF電極26の直下にあたるチャンバ−50最下部
には、透明な石英窓30が設けられ、この石英窓30に
対向しチャンバー50外には反射鏡29を有してなる加
熱ランプ10が配置され、この加熱ランプ10によりシ
リコンウェハ24表面が加熱される。またガスは、チャ
ンバー50側壁に設けられたガス導入口25から導入さ
れ、チャンバ−50最下部にある排気口28から排気さ
れる。
以上説明した第3図、第4図の半導体製造装置は、他の
工程2例えばこの同じシリコンウェハ24に配線形成後
、別のカバー絶縁膜を被膜する工程にこのシリコンウェ
ハ24を搬送する際にも真空から出すことなく、装置相
互間を人の手によって動かさずに自動搬送できる。他の
処理室からシリコンウェハ24がこの第3図の製造装置
に搬送されてくると、まずRF電極26は図面手前に9
0’回転している。この回転したRF電極26の表面に
例えば10−”Torrに真空度が保持されだ搬送室を
通して別の装置から運ばれてきたシリコンウェハ24が
載置され、この後、RF電極26は一90@回転し、こ
の第3図に示すようにチャンバー50の中央でマイクロ
波導入口の真下、加熱ランプ10の真上に配置される。
〔発明の効果〕
本発明によれば、エツチングダメージの影響をできるだ
け少なくし、なおかつ確実に絶縁薄膜を除去できる表面
処理技術が実現できる。
【図面の簡単な説明】
第1図は、本発明の半導体装置の製造方法の一実施例に
係わる半導体製造装置の構成図、第2図は、第2図は、
ECRのパワー変化に伴う被処理物へのダメージ量の変
化を示す図、第3図は、本発明の一実施例で用いた半導
体製造装置の概要説明図(上面図)、第4図は、本発明
の一実施例で用いた半導体製造装置の説明図(要部断面
図)である。 図中、 1・・・ 半導体基板(導電層)、10・・・ 加熱用
ランプ、12・・・ 不純物拡散層、 13・・・ 開
口、 14・・・ 絶縁層(P S G (Phosp
ho 5ilicate Glass) ) 、 15
・・・ 自然酸化膜、16・・・ イオン(アルゴン(
A r)イオン)、I7・・・ ダメージ領域、 18
・・・ ハロゲンイオン(塩素(CZ)イオン)、19
・・・ 残留粒子、21・・・ マイクロ波導波管、2
2・・・ 電磁コイル。 23・・・ ウェハ支持部、24・・・ シリコンウェ
ハ、25・・・ ガス導入口、26・・・ RFt極、
27・・・ 冷水導入口、28・・・ 排気口、29・
・・ 反射鏡、30・・・ 石英窓である。 サーフルウエーフイ二号弓虱度(へ、U)ロ ドロツタ 本発明の一実及躬列て゛用い助半膚旧閃駆糸済町萱の瓶
0町慾用図Oゴ酌図)第 図 犯 目

Claims (4)

    【特許請求の範囲】
  1. (1)導電層(1)表面に選択的に開口(13)が設け
    られてなる絶縁層(14)の該開口(13)内に露出し
    た該導電層(1)表面から絶縁薄膜(15)をクリーニ
    ング除去することを含んでなる半導体装置の製造方法で
    あって、 (イ)該開口(13)底面にイオンエネルギーを用いた
    ドライエッチングを施して、該絶縁薄膜(15)を除去
    する工程と、 次いで、真空中から前記導電層(1)を出すことなく、 (ロ)前記(イ)工程で形成された該開口(13)底面
    のダメージ領域(17)を除去するように、該開口(1
    3)底面にイオンを用いないドライエッチングを施す工
    程と を有する半導体装置の製造方法。
  2. (2)導電層(1)表面に選択的に開口(13)が設け
    られてなる絶縁層(14)の該開口(13)内に露出し
    た該導電層(1)表面から絶縁薄膜(15)をクリーニ
    ング除去することを含んでなる半導体装置の製造方法で
    あって、 (イ)該開口(13)底面にイオンエネルギーを用いた
    ドライエッチングを施して、該絶縁薄膜(15)を除去
    する工程と、 (ロ)前記(イ)工程で形成された該開口(13)底面
    のダメージ領域(17)を除去するように、該開口(1
    3)底面にイオンを用いないドライエッチングを施す工
    程と を真空中にて同時に行うことを特徴とする半導体装置の
    製造方法。
  3. (3)前記工程(口)の後に、前記絶縁層(14)表面
    、あるいは前記導電層(1)表面を活性化して、該ドラ
    イエッチングに用いるハロゲンが該絶縁層(14)中、
    あるいは該導電層(1)中から脱するように、該導電層
    (1)を加熱する工程を有する請求項(1)乃至(2)
    記載の半導体装置の製造方法。
  4. (4)前記導電層(1)の加熱を、ランプを用いて、前
    記絶縁層(14)中から水分が発散しない時間行うこと
    を特徴とする請求項(3)記載の半導体装置の製造方法
JP12382890A 1990-05-14 1990-05-14 半導体装置の製造方法 Pending JPH0423323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12382890A JPH0423323A (ja) 1990-05-14 1990-05-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12382890A JPH0423323A (ja) 1990-05-14 1990-05-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0423323A true JPH0423323A (ja) 1992-01-27

Family

ID=14870373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12382890A Pending JPH0423323A (ja) 1990-05-14 1990-05-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0423323A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339465A1 (de) * 1993-11-19 1995-05-24 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines Siliciumsubstrats
EP0670590A2 (en) * 1994-02-28 1995-09-06 Applied Materials, Inc. High pressure plasma treatment method and apparatus
US6033990A (en) * 1997-03-12 2000-03-07 Nec Corporation Method for manufacturing a multilevel interconnection structure
KR20010051844A (ko) * 1999-11-22 2001-06-25 가네꼬 히사시 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치
US6492280B1 (en) * 1996-07-03 2002-12-10 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
KR100369354B1 (ko) * 1999-06-30 2003-01-24 주식회사 하이닉스반도체 저에너지 건식 세정 및 급속열처리 공정을 이용한 콘택 저항감소 방법
KR20030049086A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 기판 건식 세정 장치 및 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693183A (en) * 1993-11-09 1997-12-02 Lg Semicon Co., Ltd. Method for treating the surface of silicon substrate post dry etching process
DE4339465A1 (de) * 1993-11-19 1995-05-24 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines Siliciumsubstrats
EP0670590A2 (en) * 1994-02-28 1995-09-06 Applied Materials, Inc. High pressure plasma treatment method and apparatus
EP0670590A3 (en) * 1994-02-28 1997-08-20 Applied Materials Inc Device and method for treatment with a high pressure plasma.
US6492280B1 (en) * 1996-07-03 2002-12-10 Tegal Corporation Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6033990A (en) * 1997-03-12 2000-03-07 Nec Corporation Method for manufacturing a multilevel interconnection structure
KR100369354B1 (ko) * 1999-06-30 2003-01-24 주식회사 하이닉스반도체 저에너지 건식 세정 및 급속열처리 공정을 이용한 콘택 저항감소 방법
KR20010051844A (ko) * 1999-11-22 2001-06-25 가네꼬 히사시 아르곤 가스를 방출할 수 있는 반도체 디바이스의제조방법 및 반도체 디바이스의 제조장치
KR20030049086A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 기판 건식 세정 장치 및 방법

Similar Documents

Publication Publication Date Title
US5556714A (en) Method of treating samples
JPH033240A (ja) 半導体ウエファの背面を処理する方法
US20020106908A1 (en) Precleaning process for metal plug that minimizes damage to low-kappa dielectric
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
JPS61170050A (ja) 低抵抗接点の形成方法
CN114038989A (zh) 用于超导量子电路的约瑟夫森结的制备方法
JPH0423323A (ja) 半導体装置の製造方法
JP3176857B2 (ja) 半導体装置の製造方法
JP3190830B2 (ja) 半導体装置の製造方法
JP2558738B2 (ja) 表面処理方法
KR100329787B1 (ko) 반도체 소자의 감광막 제거방법
WO2024104015A1 (zh) 空气桥的制备方法、量子芯片及量子计算机
JP3113040B2 (ja) 半導体装置の製造方法
JPH0239523A (ja) 半導体基板への成膜方法
JP2544129B2 (ja) プラズマ処理装置
JPH03227010A (ja) レジストの除去方法および除去装置
JP3009209B2 (ja) 表面保護方法
JPH0814032B2 (ja) ドライエッチング装置
KR950004147Y1 (ko) 스퍼터링 장비의 웨이퍼 클램퍼
JP2686190B2 (ja) 酸化物超電導薄膜上のフォトレジストを除去する方法
JPH0334431A (ja) 半導体装置の配線方法
JPH0624197B2 (ja) 表面保護方法
JPH0492429A (ja) 半導体装置の製造方法
JPH06216132A (ja) 金属膜の形成方法
JPH09181081A (ja) 半導体装置の製造方法