CN114038989A - 用于超导量子电路的约瑟夫森结的制备方法 - Google Patents
用于超导量子电路的约瑟夫森结的制备方法 Download PDFInfo
- Publication number
- CN114038989A CN114038989A CN202111196182.0A CN202111196182A CN114038989A CN 114038989 A CN114038989 A CN 114038989A CN 202111196182 A CN202111196182 A CN 202111196182A CN 114038989 A CN114038989 A CN 114038989A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- thin film
- aluminum metal
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本申请提供一种用于超导量子电路的约瑟夫森结的制备方法。在衬底表面形成铝金属薄膜层。通过第一掩膜对所述铝金属薄膜层进行图案化处理形成铝金属电路层。在所述铝金属电路层远离所述衬底的表面形成氧化铝薄膜层。在所述衬底的表面制备超导材料薄膜层,所述超导材料薄膜层覆盖所述氧化铝薄膜层以及所述衬底的表面。形成第二掩膜层,通过所述第二掩膜层对所述超导材料薄膜层进行图案化处理以获得图案化的超导材料电路层,所述超导材料电路层与所述铝金属电路层在所述衬底的投影部分重叠。清洗去除所述第二掩膜层,获得所述约瑟夫森结。上述制备方法,可以制备大面积的约瑟夫森结。
Description
技术领域
本申请涉及电子器件技术领域,特别是涉及一种超导量子电路的约瑟夫森结的制备方法。
背景技术
量子科学研究已取得快速的进步和持续的发展。超导量子电路以其低噪声、物理电路简单、调控手段灵活、耦合集成方便等优点而备受产业界关注。以超导量子电路为基础的超导量子计算机也被产业界认为是一种最有潜力的量子计算机。
超导量子电路主要由约瑟夫森结和外围电路构成。约瑟夫森结是超导量子电路中的非线性电感器件。传统超导量子电路中的约瑟夫森结多采用“一字”结或“十字”结制备方法来制备。上述制备方法需要悬空桥或侧壁遮挡。由于悬空桥或侧壁的长度或高度有限,上述制备方法一般只能制备小尺寸的约瑟夫森结。
发明内容
基于此,有必要针对上述问题,提供一种用于超导量子电路的约瑟夫森结的制备方法。
本申请提供一种用于超导量子电路的约瑟夫森结的制备方法,包括:
S110,提供衬底,并于所述衬底表面制备铝金属薄膜层;
S120,形成第一掩膜层,通过所述第一掩膜层对所述铝金属薄膜层进行图案化处理,获得铝金属电路层,所述铝金属电路层为图案化结构包括凹槽或者开口,所述衬底的表面从所述凹槽或所述开口露出;
S130,在所述铝金属电路层远离所述衬底的表面形成氧化铝薄膜层;
S140,在所述衬底的表面制备超导材料薄膜层,所述超导材料薄膜层覆盖所述氧化铝薄膜层以及所述衬底的表面;
S150,形成第二掩膜层,通过所述第二掩膜层对所述超导材料薄膜层进行图案化处理以获得图案化的超导材料电路层,所述超导材料电路层与所述铝金属电路层在所述衬底的投影部分重叠;
S160,清洗去除所述第二掩膜层,获得所述约瑟夫森结。
在一个实施例中,所述S110包括以下步骤:
S112,提供所述衬底,并对所述衬底进行清洗;
S114,将清洗后的所述衬底放入真空镀膜设备中,在所述衬底的表面形成所述铝金属薄膜层。
在一个实施例中,所述步骤S114在氧气保护氛围内进行,所述铝金属薄膜层(20)表面形成氧化铝保护层,所述氧气保护氛围的条件为氧气浓度≥99.9%,腔室压强≥20Torr,氧化时间30分钟。
在一个实施例中,所述步骤S130中,在所述铝金属电路层远离所述衬底的表面形成氧化铝薄膜层之前,还包括将所述氧化铝保护层去除的步骤。
在一个实施例中,所述S130包括以下步骤:
S132,通过离子束刻蚀对所述铝金属电路层进行表面处理;
S134,对所述铝金属电路层进行氧化处理以形成所述氧化铝薄膜层,所述氧化处理的条件是氧气浓度≥99.9%,腔室压强等于5Torr的环境中氧化30分钟。
在一个实施例中,所述S132中,所述离子束刻蚀为氩离子束刻蚀,所述离子束刻蚀的刻蚀厚度为15纳米-20纳米。
在一个实施例中,所述S120中,在获得所述铝金属电路层后,还包括进一步清洗去除所述第一掩膜层。
在一个实施例中,所述S140包括以下步骤:
S142,将所述衬底转移到真空镀膜设备中,在所述衬底的表面制备所述超导材料薄膜层;
S144,再将所述衬底转移到氧化腔中,在氧气浓度≥99.9%,腔室压强≥20Torr的环境中氧化30分钟,在所述超导材料薄膜层表面形成氧化保护层。
在一个实施例中,所述超导材料薄膜层的厚度为80纳米-120纳米,所述超导材料薄膜层的材料为铝、铌或钽中的一种。。
在一个实施例中,所述S150中,采用干法刻蚀对所述超导材料薄膜层进行图案化处理,所述氧化铝薄膜层被部分刻蚀,并露出部分铝金属电路层,所述铝金属电路层包括节区铝金属层和与所述节区铝金属层连接的底电路铝金属层;
所述超导材料电路层包括节区超导材料层和与所述节区超导材料层连接的顶电路超导材料层,所述节区铝金属层与所述节区超导材料层在所述衬底表面的投影重叠;
所述节区铝金属层、所述氧化铝薄膜层和所述顶电路超导材料层共同构成约瑟夫森结。
本申请实施例提供的超导量子电路的约瑟夫森结的制备方法,在衬底表面形成铝金属薄膜层。通过第一掩膜对所述铝金属薄膜层进行图案化处理形成铝金属电路层。在所述铝金属电路层远离所述衬底的表面形成氧化铝薄膜层。在所述衬底的表面制备超导材料薄膜层,所述超导材料薄膜层覆盖所述氧化铝薄膜层以及所述衬底的表面。形成第二掩膜层,通过所述第二掩膜层对所述超导材料薄膜层进行图案化处理以获得图案化的超导材料电路层,所述超导材料电路层与所述铝金属电路层在所述衬底的投影部分重叠。清洗去除所述第二掩膜层,获得所述约瑟夫森结。上述制备方法,可以制备大面积的约瑟夫森结。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的用于超导量子电路的约瑟夫森结的制备方法的流程图。
图2为本申请提供的用于超导量子电路的约瑟夫森结的制备方法的工艺流程示意图。
附图标记说明
衬底110、铝金属薄膜层20、超导材料薄膜层30、第一掩膜层130、氧化铝薄膜层142、第二掩膜层160、铝金属电路层210、节区铝金属层212、底电路铝金属层214、超导材料电路层310、节区超导材料层312、顶电路超导材料层314
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
请参见图1,本申请提供一种用于超导量子电路的约瑟夫森结的制备方法,其特征在于,包括以下步骤:
S110,提供衬底110,并于所述衬底110表面制备铝金属薄膜层20;
S120,形成第一掩膜层130,通过所述第一掩膜层130对所述铝金属薄膜层20进行图案化处理,获得铝金属电路层210,所述铝金属电路层210为图案化结构包括凹槽或者开口,所述衬底110的表面从所述凹槽或所述开口露出;
S130,在所述铝金属电路层210远离所述衬底110的表面形成氧化铝薄膜层142;
S140,在所述衬底110的表面制备超导材料薄膜层30,所述超导材料薄膜层30覆盖所述氧化铝薄膜层142以及所述衬底110的表面;
S150,形成第二掩膜层160,通过所述第二掩膜层160对所述超导材料薄膜层30进行图案化处理以获得图案化的超导材料电路层310,所述超导材料电路层310与所述铝金属电路层210在所述衬底110的投影部分重叠;
S160,清洗去除所述第二掩膜层160,获得所述约瑟夫森结。
所述S110中,所述衬底110可以为具有高电阻率、粗糙度小、平整的基底。所述衬底110可以为高阻硅片、蓝宝石基片或者高阻本征硅片。所述衬底110的厚度可以为0.4毫米到0.8毫米。在一个实施例中,所述衬底110为厚度0.4毫米的高阻本证硅片。
在一个实施例中,所述S110包括以下步骤:
S112,提供所述衬底110,并对所述衬底110进行清洗;
S114,将清洗后的所述衬底110放入真空镀膜设备中,在所述衬底110的表面形成所述铝金属薄膜层20。
所述S112中,所述衬底110可以通过以下方法清洗。当所述衬底110为蓝宝石基片时,可以通过食人鱼溶液浸泡清洗。具体地,可以将所述蓝宝石基片先在食人鱼溶液中浸泡10分钟后取出。再用去离子水将所述蓝宝石基片冲洗干净并用氮气枪吹干。然后依次在丙酮、酒精和去离子水中将所述蓝宝石基片100W超声清洗10分钟后,用氮气枪吹干。最后,将所述蓝宝石基片在110℃烘台上烘烤5分钟。当所述衬底11为高阻本征硅片时,可以通过BOE溶液浸泡清洗。具体地,可以将所述高阻本征硅片在BOE溶液中浸泡5分钟后取出。再用去离子水将所述高阻本征硅片冲洗干净并用氮气枪吹干。然后将所述高阻本征硅片依次在丙酮、酒精和去离子水中100W超声清洗10分钟,并用氮气枪吹干。所述衬底110经过清洗以后,表面洁净,避免引入杂质,并且更有利于在所述衬底110的表面形成所述铝金属薄膜层20。
所述S114中,所述真空镀膜设备可以为高真空镀膜设备。所述高真空镀膜设备可以是设备腔室背景真空度小于5×10-6Pa的磁控溅射镀膜机或电子束蒸发镀膜机。在一个实施例中,所述真空镀膜设备为磁控溅射镀膜机。所述铝金属薄膜层20可以采用磁控溅射方法形成。通过控制氩气溅射气压或/和调控金属铝材料的溅射功率,在所述衬底110表面制备所述铝金属薄膜层20。所述铝金属薄膜层20的厚度可以为80纳米到120纳米。
在一个实施例中,所述S114可以在氧气保护氛围内进行。从而,所述铝金属薄膜层20表面可以形成氧化铝保护层。所述氧气保护氛围的条件为氧气浓度≥99.9%,腔室压强≥20Torr,氧化时间30分钟。所述氧化铝保护层的厚度可以为5纳米到10纳米。所述氧化铝保护层可以有效保护铝膜,避免其受腐蚀,并有效降低超导电路的损耗。
所述120中,所述第一掩膜层130可以通过光刻曝光显影技术制备。具体地,可以在所述铝金属薄膜层20的表面旋涂一层光刻胶。将所述衬底110放在烘烤台烘烤。对所述光刻胶进行图形曝光处理后,再显影获得所述第一掩膜层130。所述光刻胶可以为AZ5214光刻胶。所述旋涂的转速可以为前传:600r/min,10秒,后转:3000r/min,50s。。所述第一掩膜层130的图案可以根据需要设计。所述第一掩膜层130覆盖部分所述铝金属薄膜层20,并且露出部分所述铝金属薄膜层20。
所述S120中,通过所述第一掩膜层130对所述铝金属薄膜20进行图案化处理可以通过湿法刻蚀或者干法刻蚀去所述第一掩膜层130未覆盖的部分所述铝金属薄膜层20。在一个实施例中,采用湿法刻蚀对所述铝金属薄膜20进行图案化处理。可以将所述衬底110品放入铝刻蚀液中刻蚀所述铝金属薄膜层20,以完全去除光刻曝光区域的铝金属薄膜。在一个实施例中,所述铝刻蚀液为Transene公司的ALUMINUM ETCHANT–TYPE A铝刻蚀液,25℃时铝膜的刻蚀速度为3nm/s。
可以理解,所述120中,在对所述铝金属薄膜20进行图案化处理完成以后,还可以进一步通过有机溶剂清洗去除剩余的所述第一掩膜层130。具体地,可以待刻蚀完成后,把所述衬底110放入N-甲基吡咯烷酮中,在80℃水浴加热中浸泡2小时,去胶后在异丙醇中进行清洗,并用氮气枪吹干。
在一个实施例中,所述S130包括以下步骤:
S132,通过离子束刻蚀对所述铝金属电路层210进行表面处理;
S134,对所述铝金属电路层210进行氧化处理以形成所述氧化铝薄膜层142,所述氧化处理的条件是氧气浓度≥99.9%,腔室压强等于5Torr的环境中氧化30分钟。
所述S132中,可以通过氩离子束刻蚀机对所述铝金属电路层210进行表面处理。通过氩离子束刻蚀机可以将所述铝金属电路层210表面的厚度去除15纳米到20纳米厚。所述铝金属电路层210在经过上述表面处理以后,会露出新鲜的铝金属层。从而使得铝金属电路层210表面在形成所述氧化铝薄膜层142时,可以具有更可控的氧化条件。
所述S134中,可以将所述衬底110放入氧化腔内,然后对所述铝金属电路层210进行氧化。形成所述氧化铝薄膜层142后,所述氧化铝薄膜层142将所述铝金属电路层210的表面完全包覆。所述氧化铝薄膜层142厚度为10纳米到20纳米。所述氧化铝薄膜层142为约瑟夫森结的结区的中间势垒层。
在一个实施例中,所述S140包括以下步骤:
S142,将所述衬底110转移到真空镀膜设备中,在所述衬底110的表面制备所述超导材料薄膜层30;
S144,再将所述衬底110转移到氧化腔中,在氧气浓度≥99.9%,腔室压强≥20Torr的环境中氧化30分钟,在所述超导材料薄膜层30表面形成氧化保护层。
所述S142中,所述真空镀膜设备可以为高真空镀膜设备。所述高真空镀膜设备可以是设备腔室背景真空度小于5×10-6Pa的磁控溅射镀膜机或电子束蒸发镀膜机。在一个实施例中,所述真空镀膜设备为磁控溅射镀膜机。所述超导材料薄膜层30可以采用磁控溅射方法形成。通过控制氩气溅射气压或/和调控超导薄膜材料的溅射功率,在所述衬底110表面制备所述超导材料薄膜层30。所述超导材料薄膜层30的厚度可以为80纳米到120纳米。所述超导薄膜层30的材料可以是膜、铌或钽中的一种。在一个实施例中,所述超导薄膜层30的材料为金属铝,厚度为100纳米。
所述S142中,所述超导材料薄膜层30覆盖所述氧化铝薄膜层142,以及所述衬底110露出的部分表面。
所述S144中,所述氧化保护层的厚度可以是5纳米到10纳米。
所述S150中,所述第二掩膜层160可以通过光刻曝光显影技术制备。具体地,可以在所述超导材料薄膜层30表面旋涂一层光刻胶。涂完光刻胶以后,将所述衬底110烘烤。对所述光刻胶进行图形曝光处理后,再显影获得所述第二掩膜层160。所述第二掩膜层160的图案可以根据需要设计。所述第二掩膜层160覆盖部分所述超导材料薄膜层30,并且露出部分所述超导材料薄膜层30。
在一个实施例中,所述S150中,所述光刻胶可以为AZ5214光刻胶。所述旋涂的转速可以为前传:600r/min,10s,后转:3000r/min,50s。
所述S150中,当所述超导材料薄膜层30为金属铝时,可以主要通过氩离子束刻蚀机或铝刻蚀液进行刻蚀。当所述超导材料薄膜层30的材料为金属铌或金属钽时,可以通过反应离子束刻蚀进行刻蚀。反应离子束刻蚀时的气体环境为SF6或CF4。在一个实施例中,所述第二掩膜层160可以采用AZ5200胶,进行匀胶、烘烤和曝光后,用干法刻蚀机刻蚀。设置刻蚀气压为1.5mTorr,反应离子刻蚀的功率为100W,SF6气体流量为10sccm进行刻蚀
所述S150中,所述第二掩膜层160遮挡的部分所述超导材料薄膜层30被保护,所述第二掩膜层160未覆盖部分所述超导材料薄膜层30被刻蚀。可以理解,所述S150中,对所述超导材料薄膜层30刻蚀时,刻蚀的厚度可以超过所述超导材料薄膜层30的厚度,从而去除部分所述铝金属薄膜层142,以露出部分所述铝金属电路层210。所述铝金属电路层210露出的部分可以作为底电路铝金属层214。所述底电路铝金属层214构成底电路。所述铝金属电路层210被所述铝金属薄膜层142覆盖的部分作为节区铝金属层212。所述节区铝金属层212和与所述节区铝金属层142连接。
所述超导材料薄膜层30被刻蚀后,可以形成超导材料电路层310。所述超导材料电路层包括节区超导材料层312和与所述节区超导材料层312连接的顶电路超导材料层314。所述节区铝金属层212与所述节区超导材料层312在所述衬底110表面的投影重叠。所述节区铝金属层212、所述氧化铝薄膜层142和所述顶电路超导材料层314共同构成约瑟夫森结。
所述S150中,通过刻蚀形成的与电极接触的图形的面积(A1)和结区图形的面积(A2)的关系为:A1≥10*A2。
所述S160中,清洗去除所述第二掩膜层160可以通过有机溶剂清洗的方式进行。具体地,待刻蚀完成后,把所述衬底110样品放入N-甲基吡咯烷酮中,在80℃水浴加热中浸泡2小时,去胶后在异丙醇中进行清洗,用氮气枪吹干即可得到所述约瑟夫森结。
本申请提供的用于超导量子电路的约瑟夫森结的制备方法,在衬底表面形成铝金属薄膜层。通过第一掩膜对所述铝金属薄膜层进行图案化处理形成铝金属电路层。在所述铝金属电路层远离所述衬底的表面形成氧化铝薄膜层。在所述衬底的表面制备超导材料薄膜层,所述超导材料薄膜层覆盖所述氧化铝薄膜层以及所述衬底的表面。形成第二掩膜层,通过所述第二掩膜层对所述超导材料薄膜层进行图案化处理以获得图案化的超导材料电路层,所述超导材料电路层与所述铝金属电路层在所述衬底的投影部分重叠。清洗去除所述第二掩膜层,获得所述约瑟夫森结。采用本申请的方法可以制备大尺寸和不同超导薄膜材料的约瑟夫森结,降低了超导量子电路中制备约瑟夫森结的难度。有效提高制备结的成功率和一致性。该本申请的方法也有效避免结区胶的残留,有利于降低超导量子电路的损耗,提高超导量子电路的性能。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种用于超导量子电路的约瑟夫森结的制备方法,其特征在于,包括:
S110,提供衬底(110),并于所述衬底(110)表面制备铝金属薄膜层(20);
S120,形成第一掩膜层(130),通过所述第一掩膜层(130)对所述铝金属薄膜层(20)进行图案化处理,获得铝金属电路层(210),所述铝金属电路层(210)为图案化结构包括凹槽或者开口,所述衬底(110)的表面从所述凹槽或所述开口露出;
S130,在所述铝金属电路层(210)远离所述衬底(110)的表面形成氧化铝薄膜层(142);
S140,在所述衬底(110)的表面制备超导材料薄膜层(30),所述超导材料薄膜层(30)覆盖所述氧化铝薄膜层(142)以及所述衬底(110)的表面;
S150,形成第二掩膜层(160),通过所述第二掩膜层(160)对所述超导材料薄膜层(30)进行图案化处理以获得图案化的超导材料电路层(310),所述超导材料电路层(310)与所述铝金属电路层(210)在所述衬底(110)的投影部分重叠;
S160,清洗去除所述第二掩膜层(160),获得所述约瑟夫森结。
2.如权利要求1所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述S110包括以下步骤:
S112,提供所述衬底(110),并对所述衬底(110)进行清洗;
S114,将清洗后的所述衬底(110)放入真空镀膜设备中,在所述衬底(110)的表面形成所述铝金属薄膜层(20)。
3.如权利要求2所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述步骤S114在氧气保护氛围内进行,所述铝金属薄膜层(20)表面形成氧化铝保护层,所述氧气保护氛围的条件为氧气浓度≥99.9%,腔室压强≥20Torr,氧化时间30分钟。
4.如权利要求3所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述步骤S130中,在所述铝金属电路层(210)远离所述衬底(110)的表面形成氧化铝薄膜层(142)之前,还包括将所述氧化铝保护层去除的步骤。
5.如权利要求1所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述S130包括以下步骤:
S132,通过离子束刻蚀对所述铝金属电路层(210)进行表面处理;
S134,对所述铝金属电路层(210)进行氧化处理以形成所述氧化铝薄膜层(142),所述氧化处理的条件是氧气浓度≥99.9%,腔室压强等于5Torr的环境中氧化30分钟。
6.如权利要求5所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述S132中,所述离子束刻蚀为氩离子束刻蚀,所述离子束刻蚀的刻蚀厚度为15纳米-20纳米。
7.如权利要求1所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述S120中,在获得所述铝金属电路层(210)后,还包括进一步清洗去除所述第一掩膜层(130)。
8.如权利要求1所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,其特征在于,所述S140包括以下步骤:
S142,将所述衬底(110)转移到真空镀膜设备中,在所述衬底(110)的表面制备所述超导材料薄膜层(30);
S144,再将所述衬底(110)转移到氧化腔中,在氧气浓度≥99.9%,腔室压强≥20Torr的环境中氧化30分钟,在所述超导材料薄膜层(30)表面形成氧化保护层。
9.如权利要求1所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,其特征在于,所述超导材料薄膜层(30)的厚度为80纳米-120纳米,所述超导材料薄膜层(30)的材料为铝、铌或钽中的一种。
10.如权利要求1所述的用于超导量子电路的约瑟夫森结的制备方法,其特征在于,所述S150中,所述氧化铝薄膜层(142)被部分刻蚀,并露出部分铝金属电路层(210),所述铝金属电路层(210)包括节区铝金属层(212)和与所述节区铝金属层(212)连接的底电路铝金属层(214);
所述超导材料电路层(310)包括节区超导材料层(312)和与所述节区超导材料层(312)连接的顶电路超导材料层(314),所述节区铝金属层(212)与所述节区超导材料层(312)在所述衬底(110)表面的投影重叠;
所述节区铝金属层(212)、所述氧化铝薄膜层(142)和所述顶电路超导材料层(314)共同构成约瑟夫森结。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111196182.0A CN114038989A (zh) | 2021-10-14 | 2021-10-14 | 用于超导量子电路的约瑟夫森结的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111196182.0A CN114038989A (zh) | 2021-10-14 | 2021-10-14 | 用于超导量子电路的约瑟夫森结的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114038989A true CN114038989A (zh) | 2022-02-11 |
Family
ID=80134910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111196182.0A Pending CN114038989A (zh) | 2021-10-14 | 2021-10-14 | 用于超导量子电路的约瑟夫森结的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114038989A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114447204A (zh) * | 2022-04-11 | 2022-05-06 | 材料科学姑苏实验室 | 一种满足大晶圆尺寸的约瑟夫森结、制备方法和用途 |
CN115440878A (zh) * | 2022-03-30 | 2022-12-06 | 合肥本源量子计算科技有限责任公司 | 约瑟夫森结的电阻调控方法及量子芯片的制备方法 |
CN115563783A (zh) * | 2022-10-12 | 2023-01-03 | 中国人民解放军战略支援部队信息工程大学 | 利用Al/α-Al2O3界面堆叠顺序调控氧化铝约瑟夫森结电输运性质的方法 |
CN115633539A (zh) * | 2022-12-22 | 2023-01-20 | 材料科学姑苏实验室 | 一种超导电路及其制备方法 |
-
2021
- 2021-10-14 CN CN202111196182.0A patent/CN114038989A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115440878A (zh) * | 2022-03-30 | 2022-12-06 | 合肥本源量子计算科技有限责任公司 | 约瑟夫森结的电阻调控方法及量子芯片的制备方法 |
CN114447204A (zh) * | 2022-04-11 | 2022-05-06 | 材料科学姑苏实验室 | 一种满足大晶圆尺寸的约瑟夫森结、制备方法和用途 |
CN115563783A (zh) * | 2022-10-12 | 2023-01-03 | 中国人民解放军战略支援部队信息工程大学 | 利用Al/α-Al2O3界面堆叠顺序调控氧化铝约瑟夫森结电输运性质的方法 |
CN115633539A (zh) * | 2022-12-22 | 2023-01-20 | 材料科学姑苏实验室 | 一种超导电路及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114038989A (zh) | 用于超导量子电路的约瑟夫森结的制备方法 | |
JP3686678B2 (ja) | 半導体処理装置 | |
US6777334B2 (en) | Method for protecting a wafer backside from etching damage | |
US20060088784A1 (en) | Effective photoresist stripping process for high dosage and high energy ion implantation | |
US6355546B1 (en) | Thermally grown protective oxide buffer layer for ARC removal | |
TWI298117B (en) | Method of stabilizing reticle film on reticle | |
WO2024104015A1 (zh) | 空气桥的制备方法、量子芯片及量子计算机 | |
JP3591529B2 (ja) | 貴金属薄膜パターンの形成方法 | |
JP4559565B2 (ja) | 金属配線の形成方法 | |
US5874200A (en) | Method for forming a pattern preventing water mark formation | |
JPH07202124A (ja) | 半導体装置の製造方法 | |
TW200924056A (en) | Manufacturing method of semiconductor device | |
JP4321079B2 (ja) | 半導体装置を製造する方法 | |
JPH03227010A (ja) | レジストの除去方法および除去装置 | |
JP2946102B2 (ja) | パターン形成方法 | |
JP2686190B2 (ja) | 酸化物超電導薄膜上のフォトレジストを除去する方法 | |
KR100701367B1 (ko) | 반도체의 엠아이엠 커패시터 제작방법 | |
JPH04192383A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPS5961975A (ja) | ジヨセフソン素子とその製造方法 | |
JPH0145218B2 (zh) | ||
KR20020002568A (ko) | 포토레지스트의 제거 방법 | |
JPH10125571A (ja) | パターン形成方法 | |
JPH02192174A (ja) | 超伝導配線の形成方法 | |
JPH03106080A (ja) | 超電導装置の作製方法 | |
JPH01168080A (ja) | ジョセフソン接合素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |