JPH10125571A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH10125571A JPH10125571A JP27094896A JP27094896A JPH10125571A JP H10125571 A JPH10125571 A JP H10125571A JP 27094896 A JP27094896 A JP 27094896A JP 27094896 A JP27094896 A JP 27094896A JP H10125571 A JPH10125571 A JP H10125571A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resist pattern
- pattern
- seconds
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 フォトレジスターを使用して半導体基板上に
レジストパターンを形成した後、半導体基板を乾燥する
時に半導体基板上の水斑点の形成を防止できるパターン
の形成方法を提供する。 【解決手段】 半導体基板（１１０）上に絶縁膜を形成
し、絶縁膜上にレジストパターン１１４を形成する。レ
ジストパターン１１４を紫外線（１５０）に露出させて
レジストパターン（１１４）の表面部分の疎水性を低下
させた後、レジストパターン（１１４）をエッチングマ
スクとして使用してレジストパターンにより露出した絶
縁膜の一部を湿式でエッチングする。レジストパターン
（１１４）の表面から脱イオン水が脱水する時間が長く
なり、相対的に半導体基板（１１０）の表面はレジスト
パターン（１１４）に比べて疎水性を有するようにな
り、半導体基板（１１０）の表面上の残留の脱イオン水
の脱水時間はレジストパターン（１１４）上での脱水時
間より短くなる。従って、半導体基板の表面上に存する
脱イオン水を容易に取り除くことができる。
レジストパターンを形成した後、半導体基板を乾燥する
時に半導体基板上の水斑点の形成を防止できるパターン
の形成方法を提供する。 【解決手段】 半導体基板（１１０）上に絶縁膜を形成
し、絶縁膜上にレジストパターン１１４を形成する。レ
ジストパターン１１４を紫外線（１５０）に露出させて
レジストパターン（１１４）の表面部分の疎水性を低下
させた後、レジストパターン（１１４）をエッチングマ
スクとして使用してレジストパターンにより露出した絶
縁膜の一部を湿式でエッチングする。レジストパターン
（１１４）の表面から脱イオン水が脱水する時間が長く
なり、相対的に半導体基板（１１０）の表面はレジスト
パターン（１１４）に比べて疎水性を有するようにな
り、半導体基板（１１０）の表面上の残留の脱イオン水
の脱水時間はレジストパターン（１１４）上での脱水時
間より短くなる。従って、半導体基板の表面上に存する
脱イオン水を容易に取り除くことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置のパター
ン形成方法に関するものであり、より詳細には半導体装
置の絶縁層の形成後に半導体基板を乾燥する際、前記半
導体基板上に水斑点が発生することを防止するためのパ
ターン形成方法に関するものである。
ン形成方法に関するものであり、より詳細には半導体装
置の絶縁層の形成後に半導体基板を乾燥する際、前記半
導体基板上に水斑点が発生することを防止するためのパ
ターン形成方法に関するものである。
【０００２】
【従来の技術】一般に、半導体基板上に積層された絶縁
層はマスクを形成するためのフォトリソグラフィー工程
と湿式エッチング工程または乾式エッチング工程により
所定の形状にパターニングされる。
層はマスクを形成するためのフォトリソグラフィー工程
と湿式エッチング工程または乾式エッチング工程により
所定の形状にパターニングされる。
【０００３】図１Ａないし図１Ｂは従来の湿式エッチン
グ工程を使用して半導体基板上にパターンを形成する方
法を示す。図１Ａを参照すると、まず半導体基板１０上
に酸化シリコンのような絶縁物質を所定の厚さに堆積し
て絶縁層１２を形成し、該絶縁層１２上にフォトレジス
ターをスピン塗布法により塗布してフォトレジスター膜
１４を形成する。ついで、前記フォトレジスター膜１４
をプリーベーキング工程を経て、通常の写真工程により
所定のパターンを有するマスクを使用して露光した後に
現像して前記絶縁層１２のエッチングされる部分を露出
する開口部１６を形成する。次に、前記レジストパター
ン１４をハードーベーキング工程を経てレジストパター
ン１４の耐エッチング性、接着性を高め、残留溶媒を取
り除く。
グ工程を使用して半導体基板上にパターンを形成する方
法を示す。図１Ａを参照すると、まず半導体基板１０上
に酸化シリコンのような絶縁物質を所定の厚さに堆積し
て絶縁層１２を形成し、該絶縁層１２上にフォトレジス
ターをスピン塗布法により塗布してフォトレジスター膜
１４を形成する。ついで、前記フォトレジスター膜１４
をプリーベーキング工程を経て、通常の写真工程により
所定のパターンを有するマスクを使用して露光した後に
現像して前記絶縁層１２のエッチングされる部分を露出
する開口部１６を形成する。次に、前記レジストパター
ン１４をハードーベーキング工程を経てレジストパター
ン１４の耐エッチング性、接着性を高め、残留溶媒を取
り除く。
【０００４】次に、図１Ｂを参照すると、前記開口部１
６が形成されているレジストパターン１４をエッチング
マスクとして使用し、フッ化水素を含むエッチング剤で
あるＢＯＥ(Buffered Oxide Etchant ：NH4F：HF＝
６：1 （体積比）の混合物）を使用して前記絶縁層１２
を湿式エッチングすると、前記開口部１６により露出さ
れた絶縁層１２の一部が取り除かれ絶縁層パターン１２
Ａが形成される。ついで、脱イオン水を使用して前記半
導体基板１０を洗浄した後、前記半導体基板１０を乾燥
機内に入れ、乾燥工程を遂行して残留の脱イオン水を取
り除く。その後、残留のレジストパターン１４をストリ
ッピングして取り除く。
６が形成されているレジストパターン１４をエッチング
マスクとして使用し、フッ化水素を含むエッチング剤で
あるＢＯＥ(Buffered Oxide Etchant ：NH4F：HF＝
６：1 （体積比）の混合物）を使用して前記絶縁層１２
を湿式エッチングすると、前記開口部１６により露出さ
れた絶縁層１２の一部が取り除かれ絶縁層パターン１２
Ａが形成される。ついで、脱イオン水を使用して前記半
導体基板１０を洗浄した後、前記半導体基板１０を乾燥
機内に入れ、乾燥工程を遂行して残留の脱イオン水を取
り除く。その後、残留のレジストパターン１４をストリ
ッピングして取り除く。
【０００５】このように、レジストパターン１４をエッ
チングマスクとして使用して絶縁膜１２をパターニング
してから残留レジストパターンが存在する半導体基板１
０を脱イオン水内に浸した後に脱イオン水を脱水する
時、脱イオン水の一部が前記半導体基板１０上に部分的
に残留する。図２は脱イオン水の脱水時に絶縁膜パター
ン１２Ａ間の露出した半導体基板上１０に存在する残留
脱イオン水１８を示す。
チングマスクとして使用して絶縁膜１２をパターニング
してから残留レジストパターンが存在する半導体基板１
０を脱イオン水内に浸した後に脱イオン水を脱水する
時、脱イオン水の一部が前記半導体基板１０上に部分的
に残留する。図２は脱イオン水の脱水時に絶縁膜パター
ン１２Ａ間の露出した半導体基板上１０に存在する残留
脱イオン水１８を示す。
【０００６】前記脱イオン水１８は後に続く乾燥工程に
より取り除かれるが、残留脱イオン水により半導体基板
上には水斑点(water-marks) が形成される。ゲート酸化
膜を形成する前に形成された水斑点は汚染物質を含んで
おり、このような水斑点は熱酸化によるゲート酸化膜を
形成する時に酸素の供給源として作用し、局部的に酸化
膜を厚く形成して半導体装置の電気的な短絡の原因とな
る。
より取り除かれるが、残留脱イオン水により半導体基板
上には水斑点(water-marks) が形成される。ゲート酸化
膜を形成する前に形成された水斑点は汚染物質を含んで
おり、このような水斑点は熱酸化によるゲート酸化膜を
形成する時に酸素の供給源として作用し、局部的に酸化
膜を厚く形成して半導体装置の電気的な短絡の原因とな
る。
【０００７】このような水斑点の形成は、半導体ウェー
ハ上のシリコン湿潤性に起因するものとして下記の文献
に報告されている(Effect of Drying Methods and Wett
ability of Silicon on the Formation of Water Marks
in Semiconductor Processing by Jin-Goo Park and M
ichael F．Pas ，J. Electrochem．Soc., Vol．142，N
o．6 ，pp2028〜2031）。この文献によると、親水性の
ウェーハはスピン乾燥方法やベーパ乾燥方法などのよう
なドライ方法に関係なく水斑点を形成しない反面、疎水
性のウェーハをスピン乾燥する場合には多量の水斑点が
形成される。均一の親水性の表面を有するウェーハや疎
水性の表面を有するウェーハは後に続くベーパ乾燥時に
水斑点が形成されない反面、疎水性及び親水性の表面部
分の両方を有するウェーハはパターン工程後にＩＰＡ(I
sopropanol Alcohole）ベーパ乾燥工程後にも水斑点を
形成してしまう。すなわち、乾燥時に均一に水を取り除
ける親水性の表面を有するウェーハは水斑点を形成せず
シリコンの湿潤性に大差のあるウェーハは多数の水斑点
を形成する。従って、ウェーハ表面の湿潤性の差は水斑
点の形成に重要な役割を果たす。
ハ上のシリコン湿潤性に起因するものとして下記の文献
に報告されている(Effect of Drying Methods and Wett
ability of Silicon on the Formation of Water Marks
in Semiconductor Processing by Jin-Goo Park and M
ichael F．Pas ，J. Electrochem．Soc., Vol．142，N
o．6 ，pp2028〜2031）。この文献によると、親水性の
ウェーハはスピン乾燥方法やベーパ乾燥方法などのよう
なドライ方法に関係なく水斑点を形成しない反面、疎水
性のウェーハをスピン乾燥する場合には多量の水斑点が
形成される。均一の親水性の表面を有するウェーハや疎
水性の表面を有するウェーハは後に続くベーパ乾燥時に
水斑点が形成されない反面、疎水性及び親水性の表面部
分の両方を有するウェーハはパターン工程後にＩＰＡ(I
sopropanol Alcohole）ベーパ乾燥工程後にも水斑点を
形成してしまう。すなわち、乾燥時に均一に水を取り除
ける親水性の表面を有するウェーハは水斑点を形成せず
シリコンの湿潤性に大差のあるウェーハは多数の水斑点
を形成する。従って、ウェーハ表面の湿潤性の差は水斑
点の形成に重要な役割を果たす。
【０００８】ゲート膜の形成時にフッ化水素（ＨＦ）を
利用して湿式にエッチングする工程は最も広く使われ
る。フッ化水素を利用した湿式エッチング工程により露
出した半導体基板や絶縁膜の表面は高い疎水性を有す
る。
利用して湿式にエッチングする工程は最も広く使われ
る。フッ化水素を利用した湿式エッチング工程により露
出した半導体基板や絶縁膜の表面は高い疎水性を有す
る。
【０００９】フォトレジストを使用して形成されたレジ
ストパターンは有機物質でできており疎水性を有する。
このような疎水性を有するレジストパターンと疎水性に
変化した半導体基板や絶縁膜の表面間には疎水性の差が
あり、これにより水斑点が形成されるとものと考えられ
る。
ストパターンは有機物質でできており疎水性を有する。
このような疎水性を有するレジストパターンと疎水性に
変化した半導体基板や絶縁膜の表面間には疎水性の差が
あり、これにより水斑点が形成されるとものと考えられ
る。
【００１０】
【発明が解決しようとする課題】本発明は以上のような
従来技術の問題点を解決するためのものであり、本発明
の技術的課題はフォトレジスターを使用して半導体基板
上に所定形状のレジストパターンを形成した後、前記半
導体基板を乾燥する時に前記半導体基板上に水斑点が形
成されることを防止できるパターンの形成方法を提供す
ることにある。
従来技術の問題点を解決するためのものであり、本発明
の技術的課題はフォトレジスターを使用して半導体基板
上に所定形状のレジストパターンを形成した後、前記半
導体基板を乾燥する時に前記半導体基板上に水斑点が形
成されることを防止できるパターンの形成方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
の本発明は、半導体基板上にレジストパターンを形成す
る工程と、該レジストパターンに紫外線を照射してレジ
ストパターンの表面部分を親水性化させる工程と、前記
レジストパターンをエッチングマスクとして使用してレ
ジストパターンにより露出した半導体基板を湿式でエッ
チングする工程とを含むパターンの形成方法を提供す
る。前記レジストパターンを紫外線を照射する工程はチ
ャンバ内で前記半導体基板を加熱しながら行なう。前記
半導体基板の加熱は第１段階として１０５℃ないし１２
０℃の温度、望ましくは１２０℃の温度で１０秒ないし
３５秒間遂行した後、第２段階として１４５℃ないし１
７０℃の温度で、望ましくは１７０℃の温度で４０秒間
ないし８０秒間、高温プレートを使用して半導体基板の
背面側から行なうことが望ましい。前記紫外線の照射は
２０ｍＷ／cm2 〜３０ｍＷ／cm2 、望ましくは２５ｍＷ
／cm2 のローパワーで約５秒間及び８５０ｍＷ／cm2 〜
８７０ｍＷ／cm2 、望ましくは８６０ｍＷ／cm 2 のハイ
パワーで約８０秒間行う。
の本発明は、半導体基板上にレジストパターンを形成す
る工程と、該レジストパターンに紫外線を照射してレジ
ストパターンの表面部分を親水性化させる工程と、前記
レジストパターンをエッチングマスクとして使用してレ
ジストパターンにより露出した半導体基板を湿式でエッ
チングする工程とを含むパターンの形成方法を提供す
る。前記レジストパターンを紫外線を照射する工程はチ
ャンバ内で前記半導体基板を加熱しながら行なう。前記
半導体基板の加熱は第１段階として１０５℃ないし１２
０℃の温度、望ましくは１２０℃の温度で１０秒ないし
３５秒間遂行した後、第２段階として１４５℃ないし１
７０℃の温度で、望ましくは１７０℃の温度で４０秒間
ないし８０秒間、高温プレートを使用して半導体基板の
背面側から行なうことが望ましい。前記紫外線の照射は
２０ｍＷ／cm2 〜３０ｍＷ／cm2 、望ましくは２５ｍＷ
／cm2 のローパワーで約５秒間及び８５０ｍＷ／cm2 〜
８７０ｍＷ／cm2 、望ましくは８６０ｍＷ／cm 2 のハイ
パワーで約８０秒間行う。
【００１２】さらに本発明は、半導体基板上に絶縁膜を
形成する工程と、該絶縁膜上にレジストパターンを形成
する工程と、該レジストパターンを紫外線で照射してレ
ジストパターンの表面部分を親水性に変化させる工程
と、前記レジストパターンをエッチングマスクとして使
用してレジストパターンにより露出した絶縁膜の一部を
湿式でエッチングする工程とからなる半導体装置のパタ
ーン形成方法を提供する。この場合、前記絶縁膜は酸化
シリコンを利用して２５０Å以上の厚さを有するように
形成する。前記絶縁膜は前記半導体基板の表面部分を酸
化して形成でき、または前記酸化シリコンを化学気相堆
積法により堆積して前記絶縁膜を形成できる。前記湿式
蝕刻はフッ化水素を含む蝕刻液、例えば、ＢＯＥを使用
して行なう。前記湿式エッチング工程後に、前記半導体
基板を脱イオン水を使用して洗浄し、前記半導体基板を
大気中で自然に乾燥する。
形成する工程と、該絶縁膜上にレジストパターンを形成
する工程と、該レジストパターンを紫外線で照射してレ
ジストパターンの表面部分を親水性に変化させる工程
と、前記レジストパターンをエッチングマスクとして使
用してレジストパターンにより露出した絶縁膜の一部を
湿式でエッチングする工程とからなる半導体装置のパタ
ーン形成方法を提供する。この場合、前記絶縁膜は酸化
シリコンを利用して２５０Å以上の厚さを有するように
形成する。前記絶縁膜は前記半導体基板の表面部分を酸
化して形成でき、または前記酸化シリコンを化学気相堆
積法により堆積して前記絶縁膜を形成できる。前記湿式
蝕刻はフッ化水素を含む蝕刻液、例えば、ＢＯＥを使用
して行なう。前記湿式エッチング工程後に、前記半導体
基板を脱イオン水を使用して洗浄し、前記半導体基板を
大気中で自然に乾燥する。
【００１３】レジストパターンの表面を紫外線で照射す
ると、レジストパターンの表面部分が親水性化される。
レジストパターンは疎水性であるが、紫外線の照射によ
りレジスター物質が表面部分で局部的にレジストパター
ン内に残留する酸素と反応して分子内に酸素結合を誘導
することにより疎水性が減少して親水性化する。従っ
て、レジストパターンの表面から脱イオン水が脱水する
時間が長くなり、相対的に半導体基板はレジストパター
ンに比べて大きい疎水性を有するようになり、半導体基
板上に残留する脱イオン水の脱水時間はレジストパター
ン上での脱水時間より短くなる。それにより、半導体基
板の表面上に存する脱イオン水を容易に取り除くことが
できる。
ると、レジストパターンの表面部分が親水性化される。
レジストパターンは疎水性であるが、紫外線の照射によ
りレジスター物質が表面部分で局部的にレジストパター
ン内に残留する酸素と反応して分子内に酸素結合を誘導
することにより疎水性が減少して親水性化する。従っ
て、レジストパターンの表面から脱イオン水が脱水する
時間が長くなり、相対的に半導体基板はレジストパター
ンに比べて大きい疎水性を有するようになり、半導体基
板上に残留する脱イオン水の脱水時間はレジストパター
ン上での脱水時間より短くなる。それにより、半導体基
板の表面上に存する脱イオン水を容易に取り除くことが
できる。
【００１４】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図３Ａないし図３Ｃは本発明の一実
施例によるパターン形成方法の順次工程を示す線図的断
面図である。図３Ａを参照すると、まず半導体基板１１
０の表面部分を熱酸化法によって酸化時の所定の厚さ
（たとえば、２５０Å以上の厚さ）を有する絶縁層１１
２を形成する。このように形成された絶縁層１１２は酸
化シリコンで構成される。前記絶縁層１１２上にフォト
レジスターをスピン塗布法によって塗布してフォトレジ
スター膜１１４を形成する。次ぎに、前記フォトレジス
ター膜１１４をプリーベーキング工程を経て通常的な写
真工程によって所定のパターンを有するマスクを用いて
露光した後に現像して前記絶縁層１１２のエッチングさ
れる部分を露出する開口部１１６を形成する。
て詳細に説明する。図３Ａないし図３Ｃは本発明の一実
施例によるパターン形成方法の順次工程を示す線図的断
面図である。図３Ａを参照すると、まず半導体基板１１
０の表面部分を熱酸化法によって酸化時の所定の厚さ
（たとえば、２５０Å以上の厚さ）を有する絶縁層１１
２を形成する。このように形成された絶縁層１１２は酸
化シリコンで構成される。前記絶縁層１１２上にフォト
レジスターをスピン塗布法によって塗布してフォトレジ
スター膜１１４を形成する。次ぎに、前記フォトレジス
ター膜１１４をプリーベーキング工程を経て通常的な写
真工程によって所定のパターンを有するマスクを用いて
露光した後に現像して前記絶縁層１１２のエッチングさ
れる部分を露出する開口部１１６を形成する。
【００１５】次ぎに、図３Ｂを参照すると、前記レジス
トパターン１１４を紫外線１５０で処理して前記レジス
トパターン１１４の表面部分の疎水性を低下させる（つ
まり、親水性化する）。前記レジストパターン１１４は
通常のハードベーキング工程でのように、レジストパタ
ーン１１４の耐エッチング性、接着性を高め、残留溶媒
を除去する。また、紫外線１５０の作用によって高分子
物質からなるレジストパターン１１４の表面部分は部分
的に活性化され残留溶媒中の残留酸素分子と結合してレ
ジストパターン１１４の疎水性を低下させ親水性を増加
させるものと考えられる。
トパターン１１４を紫外線１５０で処理して前記レジス
トパターン１１４の表面部分の疎水性を低下させる（つ
まり、親水性化する）。前記レジストパターン１１４は
通常のハードベーキング工程でのように、レジストパタ
ーン１１４の耐エッチング性、接着性を高め、残留溶媒
を除去する。また、紫外線１５０の作用によって高分子
物質からなるレジストパターン１１４の表面部分は部分
的に活性化され残留溶媒中の残留酸素分子と結合してレ
ジストパターン１１４の疎水性を低下させ親水性を増加
させるものと考えられる。
【００１６】一方、前記レジストパターン１１４の表面
上に紫外線を照射させるための装置として常圧チャンバ
を用いる。前記常圧チャンバ内にはレジストパターン１
１４が形成されている半導体基板１１０を支持するため
の支持台と該支持台上には所定の間隔に離隔されている
紫外線の照射ランプが備えられている。前記支持台の下
部には半導体基板１１０を加熱するための加熱装置が備
えられている。すなわち、加熱装置の動作によって前記
支持台上に支持された半導体基板１１０を加熱しながら
前記半導体基板１１０上に形成された前記レジストパタ
ーン１１４を前記紫外線の照射ランプによる紫外線に対
して露出する。
上に紫外線を照射させるための装置として常圧チャンバ
を用いる。前記常圧チャンバ内にはレジストパターン１
１４が形成されている半導体基板１１０を支持するため
の支持台と該支持台上には所定の間隔に離隔されている
紫外線の照射ランプが備えられている。前記支持台の下
部には半導体基板１１０を加熱するための加熱装置が備
えられている。すなわち、加熱装置の動作によって前記
支持台上に支持された半導体基板１１０を加熱しながら
前記半導体基板１１０上に形成された前記レジストパタ
ーン１１４を前記紫外線の照射ランプによる紫外線に対
して露出する。
【００１７】前記紫外線の照射は、高温プレートの温度
をはじめに１０５℃ないし１２０℃の温度で１０秒ない
し３５秒間照射した後、次に温度を１４５℃ないし１７
０℃の温度に上昇させて、４０秒ないし８０秒間照射す
る。この際に、紫外線は２２０〜３２０ｍｍ範囲内の波
長で（または２０ｍＷ／ｃｍ2 〜３０ｍＷ／ｃｍ2 、望
ましくは２５ｍＷ／ｃｍ2 のローパワーで３〜７秒好ま
しくは５秒間照射し、８５０ｍＷ／ｃｍ2 〜８７０ｍＷ
／ｃｍ2 、望ましくは８６０ｍＷ／ｃｍ2 のハイパワー
で６０秒〜１００秒好ましくは８０秒間）照射する。
をはじめに１０５℃ないし１２０℃の温度で１０秒ない
し３５秒間照射した後、次に温度を１４５℃ないし１７
０℃の温度に上昇させて、４０秒ないし８０秒間照射す
る。この際に、紫外線は２２０〜３２０ｍｍ範囲内の波
長で（または２０ｍＷ／ｃｍ2 〜３０ｍＷ／ｃｍ2 、望
ましくは２５ｍＷ／ｃｍ2 のローパワーで３〜７秒好ま
しくは５秒間照射し、８５０ｍＷ／ｃｍ2 〜８７０ｍＷ
／ｃｍ2 、望ましくは８６０ｍＷ／ｃｍ2 のハイパワー
で６０秒〜１００秒好ましくは８０秒間）照射する。
【００１８】次に、図３Ｃを参照すると、前記開口部１
１６が形成されておりその表面が親水性に変化している
レジストパターン１１４をマスクとして使用し、フッ化
水素を含むエッチング溶液であるＢＯＥ(Buffered Oxid
e Etchant ：NH4F：HF＝６：1 （体積比）の混合物）を
使用して前記絶縁層１１２を湿式エッチングすると、前
記開口部１１６により露出した絶縁層１１２の一部が取
り除かれ絶縁層パターン１１２Ａが形成される。つい
で、脱イオン水を使用して前記半導体基板１１０を洗浄
した後、前記半導体基板１１０を乾燥機内に入れ、乾燥
工程を遂行して残留した脱イオン水を取り除く。
１６が形成されておりその表面が親水性に変化している
レジストパターン１１４をマスクとして使用し、フッ化
水素を含むエッチング溶液であるＢＯＥ(Buffered Oxid
e Etchant ：NH4F：HF＝６：1 （体積比）の混合物）を
使用して前記絶縁層１１２を湿式エッチングすると、前
記開口部１１６により露出した絶縁層１１２の一部が取
り除かれ絶縁層パターン１１２Ａが形成される。つい
で、脱イオン水を使用して前記半導体基板１１０を洗浄
した後、前記半導体基板１１０を乾燥機内に入れ、乾燥
工程を遂行して残留した脱イオン水を取り除く。
【００１９】この際に、レジストパターン１１４は疎水
性が低下しており、前記湿式エッチング工程によって露
出した絶縁層パターン１１２Ａの半導体基板１１０の露
出表面部分は疎水性を有する。つまり、レジストパター
ン１１４の疎水性は半導体基板１１０の露出した表面部
分の疎水性より小さくなる。従って、絶縁層パターン１
１２Ａ間の空間の残留脱イオン水は親水性化されたレジ
ストパターン１１４によって引かれてレジストパターン
１１４上に移動しながら乾燥する。つまり、より疎水性
の強い部分である絶縁層パターン１１２Ａ間の空間部分
の脱イオン水が先に取り除かれ、より疎水性の弱いレジ
ストパターン１１４上の脱イオン水が後に続いて取り除
かれる。
性が低下しており、前記湿式エッチング工程によって露
出した絶縁層パターン１１２Ａの半導体基板１１０の露
出表面部分は疎水性を有する。つまり、レジストパター
ン１１４の疎水性は半導体基板１１０の露出した表面部
分の疎水性より小さくなる。従って、絶縁層パターン１
１２Ａ間の空間の残留脱イオン水は親水性化されたレジ
ストパターン１１４によって引かれてレジストパターン
１１４上に移動しながら乾燥する。つまり、より疎水性
の強い部分である絶縁層パターン１１２Ａ間の空間部分
の脱イオン水が先に取り除かれ、より疎水性の弱いレジ
ストパターン１１４上の脱イオン水が後に続いて取り除
かれる。
【００２０】従って、水洗(rinsing) 工程で使用された
脱イオン水は乾燥工程中で半導体基板１１０上の脱イオ
ン水が先に取り除かれ、続いてレジストパターン１１４
上の脱イオン水が取り除かれるために、半導体基板１１
０上の脱イオン水は完全に取り除かれ水斑点が形成され
ることが防止される。すなわち、絶縁層のパターン１１
２Ａの形成時に露出した半導体基板１１０は強疎水性を
有する反面、レジストパターン１１４は弱疎水性を有す
るために、前記脱イオン水の除去工程時に前記半導体基
板１１０の表面上の残存脱イオン水は完全に取り除かれ
る。しかしながら、前記レジストパターン１１４の表面
上に一部の脱イオン水が残存する。その後に、前記レジ
ストパターン１１４上の一部の残存脱イオン水は乾燥機
内で乾燥され取り除かれる。その結果、前記半導体基板
１１０上に水斑点が形成されることを防止させる。次ぎ
に、残留レジストパターン１１４をストリッピングして
所定の形状を有する絶縁膜パターン１１２Ａを完成す
る。
脱イオン水は乾燥工程中で半導体基板１１０上の脱イオ
ン水が先に取り除かれ、続いてレジストパターン１１４
上の脱イオン水が取り除かれるために、半導体基板１１
０上の脱イオン水は完全に取り除かれ水斑点が形成され
ることが防止される。すなわち、絶縁層のパターン１１
２Ａの形成時に露出した半導体基板１１０は強疎水性を
有する反面、レジストパターン１１４は弱疎水性を有す
るために、前記脱イオン水の除去工程時に前記半導体基
板１１０の表面上の残存脱イオン水は完全に取り除かれ
る。しかしながら、前記レジストパターン１１４の表面
上に一部の脱イオン水が残存する。その後に、前記レジ
ストパターン１１４上の一部の残存脱イオン水は乾燥機
内で乾燥され取り除かれる。その結果、前記半導体基板
１１０上に水斑点が形成されることを防止させる。次ぎ
に、残留レジストパターン１１４をストリッピングして
所定の形状を有する絶縁膜パターン１１２Ａを完成す
る。
【００２１】前記図３Ａないし図３Ｃに示すような本発
明による方法及び図１Ａ及び図１Ｂに示すような従来の
方法によってレジストパターン１１４を形成した。ま
ず、半導体基板１１０の表面部分を酸化させ２５０Åの
厚さを有する酸化膜と、レジストパターン１１４を形成
した。前記レジストパターン１１４を本発明の方法によ
って紫外線処理した。この際に、前記紫外線処理は半導
体基板１１０を支持する高温プレートの温度を第１段階
として１２０℃で３５秒間、第２段階として１７０℃で
４０秒間加熱し、この加熱中に２５ｍＷ／ｃｍ2 の低パ
ワーで５秒間照射し、次に８６０℃ｍＷ／ｃｍ2 の高パ
ワーで８０秒間照射した。次に、前記レジストパターン
１１４をエッチングマスクとして使用し、前記酸化膜を
ＢＯＥ(Buffered Oxide Etchant ：NH4F：HF＝６：1
（体積比）の混合物）を用いて湿式蝕刻し前記半導体基
板１１０を脱イオン水を用いて洗浄して酸化膜パターン
を形成した。
明による方法及び図１Ａ及び図１Ｂに示すような従来の
方法によってレジストパターン１１４を形成した。ま
ず、半導体基板１１０の表面部分を酸化させ２５０Åの
厚さを有する酸化膜と、レジストパターン１１４を形成
した。前記レジストパターン１１４を本発明の方法によ
って紫外線処理した。この際に、前記紫外線処理は半導
体基板１１０を支持する高温プレートの温度を第１段階
として１２０℃で３５秒間、第２段階として１７０℃で
４０秒間加熱し、この加熱中に２５ｍＷ／ｃｍ2 の低パ
ワーで５秒間照射し、次に８６０℃ｍＷ／ｃｍ2 の高パ
ワーで８０秒間照射した。次に、前記レジストパターン
１１４をエッチングマスクとして使用し、前記酸化膜を
ＢＯＥ(Buffered Oxide Etchant ：NH4F：HF＝６：1
（体積比）の混合物）を用いて湿式蝕刻し前記半導体基
板１１０を脱イオン水を用いて洗浄して酸化膜パターン
を形成した。
【００２２】一方、前記紫外線処理工程の代わりに従来
のハードベーキング工程を遂行することを除いては前記
と同一な条件で酸化膜パターンを形成した。この際に、
前記ハードベーキング工程は１３０℃のオーブンで３０
分間行なった。
のハードベーキング工程を遂行することを除いては前記
と同一な条件で酸化膜パターンを形成した。この際に、
前記ハードベーキング工程は１３０℃のオーブンで３０
分間行なった。
【００２３】レジストパターン１１４形成の後に、脱イ
オン水を用いて前記レジストパターン１１４を洗浄する
際に、前記レジストパターン１１４上の残留脱イオン水
の脱水時間を観察した。
オン水を用いて前記レジストパターン１１４を洗浄する
際に、前記レジストパターン１１４上の残留脱イオン水
の脱水時間を観察した。
【００２４】また、本発明の方法及び従来の方法により
形成されたレジストパターン１１４を用いて酸化膜パタ
ーンを湿式エッチング方法によりエッチングして形成し
た後、脱イオン水で水洗して大気中で自然乾燥して形成
した後、水斑点の発生率を顕微鏡で観察した。観察はウ
ェーハ上の２０ポイントを無作為に抽出して観察した。
観察された脱水時間と水斑点の発生率を下記の表１に示
す。
形成されたレジストパターン１１４を用いて酸化膜パタ
ーンを湿式エッチング方法によりエッチングして形成し
た後、脱イオン水で水洗して大気中で自然乾燥して形成
した後、水斑点の発生率を顕微鏡で観察した。観察はウ
ェーハ上の２０ポイントを無作為に抽出して観察した。
観察された脱水時間と水斑点の発生率を下記の表１に示
す。
【００２５】
【表１】
【００２６】前記表１から分かるように、本発明のよう
な紫外線処理されたレジストパターン１１４上の脱イオ
ン水の脱水に要する時間は略１９０秒である反面に従来
のハードベーキング工程によって形成されたレジストパ
ターン１１４上の脱イオン水の脱水時間は略０．８秒で
あった。
な紫外線処理されたレジストパターン１１４上の脱イオ
ン水の脱水に要する時間は略１９０秒である反面に従来
のハードベーキング工程によって形成されたレジストパ
ターン１１４上の脱イオン水の脱水時間は略０．８秒で
あった。
【００２７】従って、レジストパターン１１４を紫外線
に露出させた場合には、レジストパターン１１４の表面
部分が親水性に変化して脱水時間が略２００倍以上に長
くなったことが分かる。
に露出させた場合には、レジストパターン１１４の表面
部分が親水性に変化して脱水時間が略２００倍以上に長
くなったことが分かる。
【００２８】また、本発明の方法による場合には、観察
したウェーハにおいては水斑点が全然観察されなかった
が、従来の方法による場合には１６ポイントで水斑点の
形成が観察された。従って、従来の方法のように、レジ
ストパターン１１４の表面に紫外線処理をしない場合に
は水斑点の発生率が８０％であることに比べて本発明に
よってレジストパターン１１４の表面を紫外線に露出し
た場合には水斑点の発生率が０．０％であった。従っ
て、本発明の方法による場合、水斑点の形成が効果的に
防止されることが分かる。
したウェーハにおいては水斑点が全然観察されなかった
が、従来の方法による場合には１６ポイントで水斑点の
形成が観察された。従って、従来の方法のように、レジ
ストパターン１１４の表面に紫外線処理をしない場合に
は水斑点の発生率が８０％であることに比べて本発明に
よってレジストパターン１１４の表面を紫外線に露出し
た場合には水斑点の発生率が０．０％であった。従っ
て、本発明の方法による場合、水斑点の形成が効果的に
防止されることが分かる。
【００２９】本発明の方法によってレジストパターン１
１４の表面を紫外線に露出させた場合にはレジストパタ
ーン１１４の表面部分が親水性に変化することによりレ
ジストパターン１１４の表面から脱イオン水が脱水する
時間が長くなり、これとは反対に半導体基板１１０はレ
ジストパターン１１４に比べて疎水性を有するようにな
り、半導体基板１１０上の残留脱イオン水の脱水時間は
レジストパターン１１４上での脱水時間より短くなる。
それにより、半導体基板１１０の表面上に存在する脱イ
オン水を容易に取り除くことができる。
１４の表面を紫外線に露出させた場合にはレジストパタ
ーン１１４の表面部分が親水性に変化することによりレ
ジストパターン１１４の表面から脱イオン水が脱水する
時間が長くなり、これとは反対に半導体基板１１０はレ
ジストパターン１１４に比べて疎水性を有するようにな
り、半導体基板１１０上の残留脱イオン水の脱水時間は
レジストパターン１１４上での脱水時間より短くなる。
それにより、半導体基板１１０の表面上に存在する脱イ
オン水を容易に取り除くことができる。
【００３０】従って、前記半導体基板１１０を乾燥させ
る前に前記半導体基板１１０上の残留脱イオン水の脱水
時間をレジストパターン１１４上での脱水時間より短く
することにより、半導体基板１１０の表面上に存在する
脱イオン水を容易に取り除いて水斑点現象を防止でき
る。
る前に前記半導体基板１１０上の残留脱イオン水の脱水
時間をレジストパターン１１４上での脱水時間より短く
することにより、半導体基板１１０の表面上に存在する
脱イオン水を容易に取り除いて水斑点現象を防止でき
る。
【００３１】
【発明の効果】以上で説明したように、本発明は酸化膜
の湿式エッチング工程又は埋込コンタクト湿式エッチン
グ工程のような半導体の製造工程において、レジストパ
ターンの形成後にＢＯＥ溶液を用いて酸化膜の湿式エッ
チング工程時にエッチングされた部分について半導体ウ
ェーハの表面を露出させる工程に適用され、半導体基板
上に水斑点が形成されることを抑制できる。従って、絶
縁膜の湿式エッチング工程に対する信頼性を向上でき
る。
の湿式エッチング工程又は埋込コンタクト湿式エッチン
グ工程のような半導体の製造工程において、レジストパ
ターンの形成後にＢＯＥ溶液を用いて酸化膜の湿式エッ
チング工程時にエッチングされた部分について半導体ウ
ェーハの表面を露出させる工程に適用され、半導体基板
上に水斑点が形成されることを抑制できる。従って、絶
縁膜の湿式エッチング工程に対する信頼性を向上でき
る。
【００３２】本発明を実施例によって詳細に説明した
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
【図１】ＡないしＢは従来の湿式エッチング工程を使用
して半導体基板上にパターンを形成する方法を示す。
して半導体基板上にパターンを形成する方法を示す。
【図２】図１Ａ及び図１Ｂに示した方法の工程中の脱イ
オン水の脱水時に絶縁膜パターン間の露出された半導体
基板上に存する残留の脱イオン水を示す。
オン水の脱水時に絶縁膜パターン間の露出された半導体
基板上に存する残留の脱イオン水を示す。
【図３】ＡないしＣは本発明の一実施例によるパターン
形成方法の順次の工程を示す断面図である。
形成方法の順次の工程を示す断面図である。
１１０ 半導体基板 １１２ 絶縁層 １１４ レジストパターン １１６ 開口部 １５０ 紫外線
Claims (13)
- 【請求項１】 半導体基板上にレジストパターンを形成
する工程と、 前記レジストパターンに紫外線を照射してレジストパタ
ーンの表面部分の疎水性を低下させる工程と、 前記レジストパターンをエッチングマスクとして使用し
て前記レジストパターンにより露出した半導体基板を湿
式エッチングする段階とを含むパターン形成方法。 - 【請求項２】 前記レジストパターンを紫外線で照射す
る工程を、常圧中で前記半導体基板を加熱しながら行な
うことを特徴とする請求項１に記載のパターン形成方
法。 - 【請求項３】 前記半導体基板の加熱を、第１段階とし
て１２０℃で３５秒間、第２段階として１７０℃で４０
秒間、高温プレートを使用して前記半導体基板の背面側
から行なうことを特徴とする請求項２に記載のパターン
形成方法。 - 【請求項４】 前記紫外線の照射は２０ｍＷ／cm2 〜３
０ｍＷ／cm2 のローパワーで約５秒間及び８５０ｍＷ／
cm2 〜８７０ｍＷ／cm2 のハイパワーで約８０秒間行な
うことを特徴とする請求項１に記載のパターン形成方
法。 - 【請求項５】 半導体基板上に絶縁膜を形成する工程
と、 該絶縁膜上にレジストパターンを形成する工程と、 該レジストパターンに紫外線を照射してレジストパター
ンの表面部分の疎水性を後に続く湿式エッチングの工程
後の半導体基板が有する疎水性より小さくなるように低
下させる工程と、 前記レジストパターンをエッチングマスクとして使用し
て前記レジストパターンにより露出した絶縁膜の一部を
湿式にエッチングする工程とからなる半導体装置のパタ
ーン形成方法。 - 【請求項６】 前記絶縁膜を酸化シリコンを利用して２
５０Å以上の厚さを有するように形成することを特徴と
する請求項５に記載の半導体装置のパターン形成方法。 - 【請求項７】 前記絶縁膜は前記半導体基板の表面部分
を酸化して形成することを特徴とする請求項６に記載の
半導体装置のパターン形成方法。 - 【請求項８】 前記酸化シリコンを化学気相堆積法によ
り堆積して前記絶縁膜を形成することを特徴とする請求
項６に記載の半導体装置のパターン形成方法。 - 【請求項９】 前記湿式エッチングはフッ化水素を含む
蝕刻液を使用して行なうことを特徴とする請求項５に記
載の半導体装置のパターン形成方法。 - 【請求項１０】 前記湿式エッチング工程の後に、前記
半導体基板を脱イオン水を使用して洗浄する段階と、 前記半導体基板を大気中で自然に乾燥する工程とをさら
に含むことを特徴とする請求項５に記載の半導体装置の
パターン形成方法。 - 【請求項１１】 前記レジストパターンを紫外線で照射
する工程を、常圧中で前記半導体基板を加熱しながら行
なうことを特徴とする請求項５に記載の半導体装置のパ
ターン形成方法。 - 【請求項１２】 前記半導体基板の加熱を、第１段階と
して１２０℃で３５秒間、第２段階として１７０℃で４
０秒間、高温プレートを使用して半導体基板の背面側か
ら行なうことを特徴とする請求項１１に記載の半導体装
置のパターン形成方法。 - 【請求項１３】 前記紫外線の照射は２０ｍＷ／ｃｍ2
〜３０ｍＷ／ｃｍ2のローパワーで約５秒間及び８５０
ｍＷ／ｃｍ2〜８７０ｍＷ／ｃｍ2のハイパワーで約８０
秒間行なうことを特徴とする請求項１１に記載の半導体
装置のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27094896A JPH10125571A (ja) | 1996-10-14 | 1996-10-14 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27094896A JPH10125571A (ja) | 1996-10-14 | 1996-10-14 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125571A true JPH10125571A (ja) | 1998-05-15 |
Family
ID=17493253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27094896A Pending JPH10125571A (ja) | 1996-10-14 | 1996-10-14 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125571A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517104A (ja) * | 2008-04-09 | 2011-05-26 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 基板によるチップの自己組立 |
-
1996
- 1996-10-14 JP JP27094896A patent/JPH10125571A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517104A (ja) * | 2008-04-09 | 2011-05-26 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 基板によるチップの自己組立 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101454979B1 (ko) | 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법 | |
| CN114038989A (zh) | 用于超导量子电路的约瑟夫森结的制备方法 | |
| US7144673B2 (en) | Effective photoresist stripping process for high dosage and high energy ion implantation | |
| JPH05275326A (ja) | レジストのアッシング方法 | |
| JPH08186099A (ja) | レジストのアッシング方法 | |
| TW518655B (en) | Patterning method in semiconductor device fabricating process | |
| CN116544103A (zh) | 一种适用于离子注入且有效防止正面污染的工艺方法 | |
| JP3492196B2 (ja) | 半導体装置の製造方法 | |
| KR100244516B1 (ko) | 패턴 형성 방법 | |
| US5874200A (en) | Method for forming a pattern preventing water mark formation | |
| JPH10125571A (ja) | パターン形成方法 | |
| JP3309095B2 (ja) | ドライ現像方法及び半導体装置の製造方法 | |
| US20070138137A1 (en) | Method for patterning low dielectric layer of semiconductor device | |
| JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| CN1179621A (zh) | 构图方法 | |
| JP2001319914A (ja) | 半導体デバイスの製造方法 | |
| KR920007337B1 (ko) | 금속층위의 감광제 제거방법 | |
| CN113013022B (zh) | 一种可图形化的超薄硬化光刻胶介电薄膜 | |
| JP2001194805A (ja) | 半導体工程におけるパターン形成方法 | |
| KR100310170B1 (ko) | 반도체소자의제조방법 | |
| JPS58220429A (ja) | 半導体装置の製造方法 | |
| JP4178227B2 (ja) | 基板処理方法及び半導体装置の製造方法 | |
| KR100202020B1 (ko) | 패턴의 표면 처리 방법 | |
| JP3430693B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 |