KR101454979B1 - 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법 - Google Patents

이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법 Download PDF

Info

Publication number
KR101454979B1
KR101454979B1 KR1020127010618A KR20127010618A KR101454979B1 KR 101454979 B1 KR101454979 B1 KR 101454979B1 KR 1020127010618 A KR1020127010618 A KR 1020127010618A KR 20127010618 A KR20127010618 A KR 20127010618A KR 101454979 B1 KR101454979 B1 KR 101454979B1
Authority
KR
South Korea
Prior art keywords
patterned photoresist
photoresist
semiconductor structure
ion implanted
modified
Prior art date
Application number
KR1020127010618A
Other languages
English (en)
Other versions
KR20120101358A (ko
Inventor
마흐무드 코자스테
조지 가브리엘 토티르
알리 아프잘리-아다카니
로널드 웨인 누네스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20120101358A publication Critical patent/KR20120101358A/ko
Application granted granted Critical
Publication of KR101454979B1 publication Critical patent/KR101454979B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

이온 주입된 포토레지스트를 제거하는데 유용한 스핀온 제제(spin-on formulation)를 제공하며, 상기 스핀온 제제는 적어도 하나 이상의 산성 관능기(acidic functional group)를 함유하는 수용성 폴리머(water soluble polymer)의 수용액(aqueous solution), 및 적어도 하나의 란탄족 금속(lanthanide metal)-함유 산화제를 포함한다. 상기 스핀온 제제는 이온 주입된 포토레지스트에 도포되고 베이크되어 변화된 포토레지스트를 형성한다. 상기 변화된 포토레지스트는 수용성, 산성 혹은 유기 용제들에서 용해가능하다. 따라서 상기 용제들 중 하나가 상기 이온 주입된 포토레지스트 및 존재할 수 있는 모든 포토레지스트 잔유물을 완전히 스트립하기 위해 사용될 수 있다. 상기 변화된 포토레지스트의 스트립핑 후에 세척단계가 수행될 수 있다.

Description

이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법{(SPIN-ON FORMULATION AND METHOD FOR AN ION IMPLANTED PHOTORESIST)}
본 발명은 반도체 소자(semiconductor device) 제조와 관련되고, 더 구체적으로는 반도체 구조(semiconductor structure)에 관하여 프로세싱할 때 반도체 구조의 표면으로 부터 이온 주입(ion implanted) 포토레지스트 재료 (photoresist material) 및 포토레지스트 재료 잔여물(residue)을 제거 혹은 스트립핑(stripping)하는 것에 관한 것이다.
반도체 기판(semiconductor substrate) 상에 집적회로(ICs: integrated circuits)를 제조(fabrication)하는 경우 통상적으로 FEOL(front-end-of-the line) 프로세스 사용을 포함하는데, 이 프로세스는 반도체 기판 표면 상에서 하나 또는 그 이상의 반도체 소자들, 예를 들어 트랜지스터들과 같은 소자들을 형성한다(form). 통상적인 FEOL 프로세스에서는, p형(p-type) 영역 및/또는 n형(n-type) 영역을 생성하기 위해, 반도체 기판의 여러 선택된 영역들을 인, 붕소 또는 비소와 같은 불순물(예를 들어 도펀트: dopants)의 이온 주입에 노출 시킨다. 반도체 기판의 선택된 영역의 도핑(doping)은 포토레지스트 층(photoresist layer)의 증착(deposition)과 함께 시작된다. 포토레지스트 층(photoresist layer)은 통상적으로 증착(deposition)후에 건조되고 경화된다(dried and cured). 포토레지스트는 광활성(photoactive)이라서 선택된 형태(selected form)의 복사에너지(radiant energy)에 노출되면 변화(modify)될 수 있다.
포토레지스트의 노출은 기판이 마스크(mask)를 통해 선택된 파장의 복사에너지(radiant energy)에 노출되는 포토리소그래피(photolithography) 단계에서 수행이 된다. 이때 마스크(mask)는 포토레지스트코팅된(photoresistcoated) 기판의 영역에서 복사에 노출되는 영역과 그렇지 않은 영역을 정의한다. 통상적으로, 복사에 노출되는 포토레지스트 영역들은 변화되고 현상(developing)을 통해서 제거될 수 있다. (마스크에서 기판으로) 패턴을 전사하는(pattern transfer) 이 방법은 마스크로 보호된(shielded) 기판의 영역들을 덮고있는 포토레지스트를 남겨둔다.
그 다음, 이온 주입 단계가 사용되는 데, 이는 포토레지스트에 의해서 보호되지 않는 기판의 영역으로 도펀트 불순물을 주입하기 위함이다. 이 단계 다음에는, 모든 포토레지스트가 반드시 제거 되어야 하는데, 이 프로세스는 상기 기판이 열처리되기(annealed) 전에, 산화되기(oxidized) 전에 또는 확산로(diffusion furnaces)에서 프로세스되기 전에 수행되어야 한다. 현재는 이온 주입 후(post-implant)의 포토레지스 제거는 습식 에칭(wet etching), 건식 에칭(dry etching) 또는 습식 건식 에칭을 병행하여 수행한다. 습식 에칭 공정은 통상적으로 황산(sulfuric acid)과 과산화 수소(hydrogen peroxide)의 혼합물이 사용되는데, 이는 포토레지스트(resist)와 혹 남아 있을 수 있는 유기오염물질(organic contaminants)을 제거하기 위함이다. 또한 포토레지스트는 건식 에칭 공정을 사용하여 제거될 수도 있는데, 이러한 건식 에칭 공정은 통상적으로 플라즈마 산화방식(plasma oxidation)의 사용을 포함한다. 플라즈마 공정에서 산소와 같은 산화제 소스(source of oxidant)가 라디오 주파수(radio frequency)나 마이크로 웨이브 주파수(microwave frequency) 에너지로 여기되는(excited) 플라즈마 필드(plasma field) 내에 유입된다.
집적회로(ICs) 제조에서 최근 프로세스의 추세는 도핑의 수준(level of doping)을 증가시켜왔다. 이는 이온 주입 프로세스 동안 기판에 제공되는(directing) 이온 플럭스(ion flux)의 에너지와 밀도를 증가시킴으로써 달성되어 왔다. 그 결과, 이온 주입 프로세스로부터 기판의 특정 영역을 보호하는(shield) 포토레지스트 표면 그 자체가 변화 되었다(modified). 높은 에너지와 플럭스(flux) 밀도로 인하여 포토레지스트의 표면 층들이 화학적 및 물리적 변화를 일으키는 것이다. 이온 충돌(ion bombardment)의 결과로 온도가 높아짐에 따라 포토레지스트의 상부 표면 층이 더 베이크되고(baking) 경화된다(hardening). 또한 이온 플럭스(ion flux) 때문에 포토레지스트에 도펀트(dopant) 원자들의 주입(implantation)이 일어난다. 더 나아가 상기 포토레지스트에는 심각한 크로스 링킹(cross-linking)이 일어나서 주입 후(post-implant) 제거 프로세스를 더 어렵게 한다(resistant). 이온 주입 포토레지스트의 변화된 표면 층은 통상적으로 종래 기술에서 경화된 표면 층(crusted surface layer)이라고 불린다.
경화된 표면 층을 갖는 이온 주입 포토레지스트를 제거하는 종래 기술도 또한 건식과 습식 에칭의 조합 또는 황산을 기반으로 한 화학재료(chemistries), 즉 통상적으로 황산과 과산화 수소 혼합물을 이용한 습식 에칭을 사용한다. 모든 종래 기술의 스트립(strip) 방법의 공통적인 결점은 이온 주입 후 기판 표면 위에 존재하는 경화된 포토레지스트를 완전히 제거하지 못한다는 것이다.
게다가 종래의 기술들에 의한 포토레지스트 제거는 처리과정에서 도펀트의 손실 및 파손되기 쉬운 반도체 구조들의 손상 가능성이 있을 뿐만 아니라 반도체 구조로부터 반도체 재료, 즉 Si가 과도하게 처리되어 왔다. 또한 금속 게이트(metal gate)가 표면에 존재하는 기판에 이온 주입 프로세스가 진행 될 때, 전술한 종래 기술의 포토레지스트 스트립 방법은 산화(oxidizing)에 의해 금속 게이트(matal gate)를 손상시킬 수 있다.
본 발명의 한 실시 예(embodiment)에서, 산화제를 포함하는 폴리머 층(polymeric layer)이 주입 후(post-implant)의 포토레지스트 재료 상에 형성된다. 상기 폴리머 층은 수용성 스핀온 제제(aqueous spin-on formulation)로부터 형성되는데, 상기 수용성 스핀온 제제는 적어도 하나 이상의 산성 관능기(acidic functional group)와 산화제(oxidant)를 함유한 적어도 하나의 란탄족 금속(lanthanide metal)을 함유하는 수용성 폴리머(water soluble polymer)를 포함한다. 하나의 베이크 단계(a bake step)가 사용되며, 상기 단계는 상기 폴리머 층과 상기 이온 주입 포토레지스트 사이에 반응(reaction)을 일으키고 그 결과 상기 이온 주입 포토레지스트의 크로스 링크된 영역들 뿐만아니라 상기 이온 주입 포토레지스트의 경화된 부분들이 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에 용해 가능하게 된다.
수용성, 산성 혹은 유기 용제에서 포토레지스트를 스트립핑하는 단계가 사용되는데, 이는 반도체 구조로부터 상기 이온 주입된 포토레지스트와 모든 포토레지스트 잔류물(resist residue)을 완벽하게(completely) 제거하기 위해서이다. 최종 세척단계(clean step)는 선택적으로 수행될 수 있다. 전술한(aforementioned) 프로세스의 단계들은 모든 반도체 장치 제조 프로세스에서 항상 사용될 수 있다. 예를 들어, 상기 프로세싱은 가공되지 않은(bare) 반도체 기판상에서 수행될 수도 있고 혹은 적어도 한 개의 게이트 스텍(gate stack)을 포함하도록 처리된 반도체 기판 상에서도 수행될 수 있다.
TiN과 같은 금속 게이트(metal gate) 재료가 존재하는 본 발명 실시 예들에서도, 상기 프로세싱은 금속 게이트를 손상시키지 않고 사용될 수 있다. 다시 말하면, 상기 프로세싱은 종래 일반적으로 사용되었던 습식 에칭과 같은 스트립 기술과는 대조적으로 금속 게이트 재료의 중요 부분을 제거하지 않고 수행될 수 있다. 습식 에칭과 같은 종래 일반적으로 사용된 스트립 기술은 황산과 과산화 수소를 사용하므로 금속 게이트 재료를 심각하게 손상한다(attack).
본 발명의 한 실시 예는 반도체 구조(semiconductor structure)의 표면으로부터 이온 주입 후(post ion implantation) 포토레지스트 재료를 제거하는 방법을 제공하는 것이다. 상기 방법은 반도체 구조의 표면 상에 패튼된 포토레지스트(patterned photoresist)를 제공하는 단계를 포함한다. 상기 패튼된 포토레지스는 그 안에 적어도 하나의 오프닝(opening)을 가지며, 이는 상기 반도체 구조의 반도체 기판의 상부 표면(upper surface)을 노출시킨다(expose). 도펀트 이온들(dopant ions)이 상기 노출된 반도체 기판의 상부 표면 및 상기 패튼된 포토레지스트 에 유입된다(introduced).
산화제를 함유하는 얇은 폴리머 막(polymeric film)이 지금 이온 주입된(now ion implanted) 패튼된 포토레지스트의 적어도 상기 노출된 상부 표면 상에 형성된다. 베이크 단계(a bake step)가 사용되며, 상기 단계는 상기 얇은 폴리머 막과 상기 이온 주입된 패튼된 포토레지스트 사이에 반응(reaction)을 일으킨다. 상기 반응은 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에서 용해될 수 있는 변화된 패튼된 포토레지스트 (modified patterned photoresist)를 형성한다. 상기 변화된 패튼된 포토레지스트는 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에서 스트리핑함으로써 상기 반도체 구조로부터 제거된다. 다른 실시 예들에서, 세척 단계(clean step)가 상기 반도체 구조로부터 상기 변화된 패튼된 포토레지스트가 제거된 후 수행된다.
발명의 다른 실시 예는, 산화제를 포함하는 폴리머 막 내로(into) 프로세스 될 수 있는 스핀온 제제(spin-on formulation)를 제공하는 것이다. 본 발명의 이 실시 예에서, 상기 스핀온 제제는 적어도 하나 이상의 산성 관능기(acidic functional group)와 산화제(oxidant)를 함유하는 적어도 하나의 란탄족 금속(lanthanide metal)들을 함유하는 수용성 폴리머(water soluble polymer) 의 수용액(an aqueous solution)을 포함한다.
본 발명의 한 실시 예에서, 상기 수용액은 적어도 하나의 산성 관능기를 함수하는 수용성 폴리머로서 폴리스티렌 술폰 산(polystyrene sulfonic acid)을 포함하고, 산화제를 함유하는 적어도 하나의 란탄족 금속(lanthanide metal)으로서 질산 암모늄 세륨(cerium ammonium nitrate)을 포함한다.
본 발명은 한 실시 예는 스핀온 제제와 반도체 구조로부터 이온 주입된 패튼된 포토레지스트(patterned photoresist)를 스트립핑(stripping)하는 방법을 제공하는 것이며, 이하에 첨부된 도면을 참조하여 명세서에서 상세하게 설명한다. 본 출원서에서 첨부된 도면들은 예시의 목적으로 제공된 것이며, 실제 크기로 작성된 것은 아니다.
도 1은 횡단면도(cross sectional view)를 통해 초기 구조(initial structure)를 보여주는 도면이며, 이 초기 구조는 발명의 한 실시 예에서 사용될 수 있는 것으로서 패튼된 포토레지스트를 포함하고 이 포토레지스트는 그 안에 적어도 하나의 오프닝을 갖고 있는데, 이는 상기 초기 구조의 반도체 기판의 상부표면을 노출시킨다.
도 2는 상기 반도체 기판 및 패튼된 포토레지스트의 노출된 상부 표면(upper surface)으로 도펀트(dopants)가 유입되게 하는 이온 주입(ion implantation) 프로세스 후의 도 1의 구조를 횡단면도를 통해 보여주는 도면이다.
도 3은 적어도 이온 주입된(ion implanted) 패튼된 포토레지스트의 노출된 표면 상에 산화제를 함유하는 폴리머 막을 형성한 후의 도 2의 구조를 횡단면도를 통해 보여주는 도면이다.
도 4는 그 위에 얇은 폴리머 막을 함유하는 상기 이온 주입된 패튼된 포토레지스트를 베이킹(baking)한 후의 도 3의 구조를 (횡단면도를 통해 )보여주는 도면이다.
도 5는 포토레지스트 스트립핑(resist stripping)을 한 후의 도 4의 구조를 (횡단면도를 통해 )보여주는 도면이다.
본 발명의 여러 실시 예들에 대한 이해를 제공하기 위해, 특정한 구조들, 구성요소들, 재료들, 치수들, 프로세스 단계들, 및 기술들과 같은 여러 구체적인 세부 내용들이 아래 설명에서 소개될 것이다. 그러나 이 분야의 통상의 지식을 가진 자들은 이러한 구체적인 세부내용들 없이도 본 발명이 실시될 수 있음을 이해할 것이다. 본 발명의 이해를 모호하게 하는 것을 피하기 위해, 잘 알려진 구조들 또는 프로세싱 단계들은 설명하지 않았다.
막(layer), 영역(region) 또는 기판(substrate)들과 같은 하나의 엘리멘트(element)가 다른 엘리멘트 “상(on)”에 혹은 “위(over)”에 위치한다고 할 때, 상기 하나의 엘리멘트는 상기 다른 엘리멘트 상에 직접적으로(directly) 위치하거나 혹은 개입하는 엘리멘트들이 또한 둘 사이에 존재할 수 있다. 이와 대조적으로, 하나의 엘리멘트가 다른 엘리멘트 “상에 직접적으로(directly on)” 혹은 “위에 직접적으로(directly over)” 위치한다고 할 때는, 그들 사이에 개입하는 엘리멘트들이 존재하지 않음을 의미한다. 하나의 엘리멘트(element)가 다른 엘리멘트 “하부(beneath)”에 혹은 “아래(under)”에 위치한다고 할 때, 상기 하나의 엘리멘트는 상기 다른 엘리멘트 하부 혹은 아래에 직접적으로(directly) 위치하거나 혹은 개입하는 엘리멘트들이 또한 둘 사이에 존재할 수 있다. 이와 대조적으로, 하나의 엘리멘트가 다른 엘리멘트 “하부에 직접적으로(directly beneath)” 혹은 “아래에 직접적으로(directly under)” 위치한다고 할 때는, 그들 사이에 개입하는 엘리멘트들이 존재하지 않음을 의미한다.
전술한 바와 같이, 본 발명에서 이온 주입된 패튼된 포토레지스트를 반도체 구조로부터 스트립핑(stripping)하는데 유용한 스핀온 제제가 제공된다. 상기 스핀온 제제(Spin-on formulation)는 적어도 하나의 산성 관능기(acidic functional group)를 포함하는 수용성 폴리머(water soluble polymer)의 수용액, 및 적어도 하나의 란탄족 금속(lanthanide metal)-함유 산화제(oxidant)를 포함한다. 상기 스핀온 제제는 이온 주입된 패튼된 포토레지스트에 도포되어(applied) 베이크 되는데(baked), 이는 상기 이온 주입된 도펀트들을 함유하는 변화된 패튼된(modified patterned) 포토레지스트를 형성하기 위함이다. 상기 변화된 패튼된 포토레지스트는 수용성의(aqueous), 산의(acidic) 또는 유기의 용제(organic solvent)에서 가용성(soluble)이다. 따라서, 전술한 용제들 중 하나를 상기 변화된 패튼된 포토레지스트 뿐만 아니라 남아있을 수 있는 모든 포토레지스트 잔류물(residue)까지도 완전히 스트립(strip)하기 위해 사용될 수 있다. 상기 변화된 패튼된 포토레지스트의 스트립핑(stripping) 이후에 린싱(rinsing)과 같은 세척단계가 뒤따를 수 있다.
지금부터, 도 1-5를 참조하여 본 발명의 실시 예에 따라 이온 주입(ion implantation)과 스트립핑 과정(stripping operations) 전 후의 반도체 제조의 여러 단계들을 설명한다. 도 1은 본 발명의 한 실시 예에서 사용될 수 있는 초기 반도체 구조 (10)을 도시한다. 초기 반도체 구조 (10)은 적어도 하나의 패튼된 포토레지스트(14)를 포함하고, 이는 그 안에 적어도 하나의 오프닝(16)을 가지며, 이 오프닝은 반도체 기판 (12) 상부(atop)에 위치한다. 도시한 바와 같이 패튼된 포토레지스트 (14)의 적어도 하나의 오프닝(16)은 반도체 기판(12)의 일부분을 한 영역에서 노출시키는데, 이 영역에 이후에 실시되는 이온 주입 프로세스를 통해서 하나 또는 그 이상의 도펀트들이 유입된다.
반도체 기판 (12)는 가공되지 않은 반도체(bare semiconductor) 재료이거나 혹은 반도체 기판의 표면 상에, 금속 게이트들(metal gates)과 같은, 다양한 고립 영역들(isolation regions) 및/또는 반도체 소자들(semiconductor devices)을 포함하도록 프로세스된 반도체 재료가 될 수 있다. 상기 고립 영역들 및/또는 반도체 소자들은 FEOL프로세싱 기술들을 이용함으로써 형성될 수 있는데, 이는 이 분야의 통상의 지식을 가진 자들에게 잘 알려져 있다.
반도체 기판 (12)는 모든 반도체 재료를 포함할 수 있는데, 예를 들어 Si, SiGe, SiGeC, SiC, Ge합금들(alloys) , GaAs, InAs, InP 및 다른 III/V 또는 Il/Vi 화합물 반도체들을 포함할 수 있지만 꼭 이것들로만 제한되지 않는다. 이들 열거된 반도체 재료들의 종류에 더하여, 반도체 기판 (12)는 또한 적층(layered) 반도체도 될 수 있는데, 이들의 예로는, Si/SiGe, Si/SiC, 실리콘 온 인슐레이터(silicon-on-insulators: SOIs) 또는 실리콘 게르마늄 온 인슐레이터(silicon germanium-on-insulators: SGOIs)를 들 수 있다. 일부 실시 예들에서, 반도체 기판 (12)는 실리콘을 함유하는 반도체 재료, 즉 실리콘을 포함하는 반도체 재료이다. 반도체 재료(12)는 단일 결정 방향(single crystal orientation)을 포함하거나 다른 결정 방향(different crystal orientation)을 가진 적어도 두 개의 공면(coplanar) 표면 영역들을 포함할 수 있다(후자의 기판을 이 분야에서는 하이브리드 기판(hybrid substrate)으로 부른다).
한 실시 예(도시하지 않음)에서, 적어도 하나의 게이트 유전체(gate dielectric)와 금속 게이트를 포함하는 금속 게이트 스택(metal gate stack)이 반도체 기판 (12)의 표면 상에 형성된다. 그러한 실시 예가 사용될 때, 패튼된 포토레지스트 (14)는 통상적으로 상기 금속 게이트 스택을 보호하는데, 이 때 상기 금속 게이트 스택의 풋프린트(footprint)에서의 반도체 기판(12)의 일부분은 노출되게 내버려둔다. 그러한 실시 예에서, 상기 게이트 유전체(gate dielectric)는 어떤 게이트 절연재료를 포함할 수 있는데, 예를 들어 반도체 혹은 금속 산화물, 질화물( nitrides) 및/또는 산화질화물( oxynitrides)도 포함한다.
예를 들어, 상기 게이트 유전체는 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride), 실리콘 산화질화물(silicon oxynitride), 알루미늄 산화물(aluminum oxide), 티타늄 산화물(titanium oxide), 하프늄 산화물(hafnium oxide), 지르코늄 산화물(Zirconium Oxide) 및 그것들의 다층구조(multilayered) 스텍들을 포함할 수 있다. 상기 금속 게이트 스택(metal gate stack)의 금속 게이트는 모든 전도성 금속, 금속 질화물 및/또는 금속 실리사이드를 포함할 수 있다. 본 발명의 한 실시 예에서, 상기 금속 게이트는 TiN으로 구성된다. 본 발명의 다른 실시 예들에서는 Si 함유 게이트 전극 재료가 상기 금속 게이트 전극 재료와 함께 사용되거나 대신 사용될 수 있다.
적어도 하나의 오프닝(16)을 포함하는 패튼된 포토레지스트 (14)는 반도체 기판 (12)의 표면에 포토레지스트 재료(photoresist material)의 블랭킷 층(blanket layer)을 1차로 도포 함으로써 (by first applying) 형성된다. 상기 포토레지스트 재료는 어떤 종래의 포토레지스트 재료도 포함할 수 있는데, 즉 포지티브 톤(positive-tone) 포토레지스트 재료 또는 네가티브 톤(negative-tone) 포토레지스트 재료를 포함할 수 있다. “포지티브 톤”이라 함은 포토리소그래피(photolithography) 에 노출되는 부분은 종래의 디벨로퍼(developer)에 의해서 제거되고, 노출되지 않은 포토레지스트 부분은 제거되지 않는다는 것을 의미한다.
“네가티브 톤”이라 함은 포토리소그래피에 노출되는 부분은 종래의 디벨로퍼에 의해서 제거되지 않고, 노출되지 않은 포토레지스트 부분은 제거되는 것을 의미한다. 포토레지스트들은 광산 발생제들(photoacid generators), 염기첨가제들(base additives) 및/또는 용제(solvent)들을 포함 할 수 있으며 이들 각자는 이 분야에 통상의 지식을 가진 자들에게는 잘 알려져 있으므로, 이들 요소들에 대한 세부사항들은 이곳에 기술하지 않는다.
포토레지스트 재료의 블랭킷 층은 반도체 기판 (12)의 표면 상에 형성되는데, 이는 이 분야에서 통상의 지식을 가진 자들에게 잘 알려진 기술들을 이용하여 형성되며, 이에는 스핀온 코팅, 딥(dip) 코팅, 증발(evaporation), 화학 용액 증착(chemical solution deposition), 및 화학 기상 증착(chemical vapor deposition)이 포함된다. 포토레지스트 재료의 블랭킷 층을 도포한 후, 상기 포토레지스트 재료의 블랭킷 층은 통상적으로 건조되고 경화되는데, 이 또한 이 분야에서 통상의 지식을 가진 자들에게 잘 알려진 프로세싱 조건들을 이용하여 그렇게 한다. 그 다음에, 상기 포토레지스트 재료는 종래의 포토리소그래피 프로세스로 진행되는데, 이 프로세스는 포토레지스트 재료의 상기 블랭킷 층을 원하는 패턴의 복사(a desired pattetn of radiation)에 노출시키고 그 다음에 상기 노출된 포토레지스트 재료의 부분들을 종래의 디벨럽퍼를 이용하여 제거하는 것을 포함하며, 이 프로세스의 결과로 반도체 구조, 예를 들어 도 1에 도시한 구조가 형성된다.
도 2를 참조하면, 이 도면은 도 1의 반도체 구조에 적어도 하나의 도펀트가 이온 주입 마스크로서 패튼된 포토레지스트 (14)를 이용하여 반도체 기판 (12)의 노출된 부분들에 유입되고 난 후의 구조를 보여준다. 도 2에 도시한 바와 같이, 도펀트 영역 (18)은 반도체 기판 (12)의 노출된 부분에 형성된다. 이온 에너지 또는 이온 충격의 강도가 도펀트 영역 (18)의 깊이와 두께를 결정한다.
더 나아가서, 도펀트들은 상기 패튼된 포토레지스트에도 유입되어 이온 주입된 패튼된 포토레지스트(14’)가 형성되며, 이는 굳어진(crusted) 표면 층 (15)를 포함한다. 굳어진 표면 층 (15)는 탄화되고(carbonized) 고도로 교차 결합된(crosslinked) 폴리머 사슬들(polymer chains)로 구성될 수 있다. 굳어진 표면 층 (15)는 통상적으로 수소는 결핍되어 있으며(depleted) 주입된 원소들(implant species)이 많이 함유되어 있다(impregnated). 굳어진 표면 층 (15)는 이온 주입된 패튼된 포토레지스트 (14’)의 나머지 부분 (13), 즉 벌크 부분(bulk portion) 보다는 더 조밀하다(denser). 굳어진 표면 층 (15)의 상대 밀도(relative density)는 이온 플럭스(ion flux)에 따라 달라지고, 굳어진 표면 층 (15)의 두께는 이온 에너지(ion energy)에 따라 달라진다.
전술한 도펀트의 주입은 플라즈마 이멀젼(plasma immersion) 이온 주입이나 이온 빔(ion beam) 이온주입을 통해 수행될 수 있다. 주입되는 도펀트들의 종류는 다양하게 할 수 있고(vary) 주기율표의 VA족의 원소들 즉 P, As, Sb 중 하나, 또는 주기율표의 IIIA족의 원소들 즉 B, Al, Ga, In 중 하나를 포함 할 수도 있다. 본 발명의 한 실시 예에서, 도펀트들은 B, P 및 As 중 적어도 하나를 포함한다. 주입되는 도펀트의 분량(dosage)은 다양하게 할 수 있으나, 통상적으로 주입되는 도펀트들의 분량은 1E15 atoms/㎠보다는 크다. 주입 에너지도 역시 다양하게 할 수 있으나 본 발명의 일 실시 예에서 통상적으로 사용되는 에너지는 1 keV에서 50 keV이다.
이 단계가 진행되는 동안 어떤 재료의 작은 양이 패튼된 포토레지스트 외벽들(sidewalls)에 스퍼터(sputter) 될 수 있다. 상기 스퍼터되는 재료(sputtered material)는 주입 원소들의 일부, 플라즈마(plasma) 혹은 이온빔(ion beam) 내의 다른 재료들, 및 주입의 부산물들(by-products)을 포함 할 수 있다. 상기 스퍼터되는 재료 내에 실재 존재하는 원소들은 이온 주입 전 기판(12)의 구조(composition), 포토레지스트, 및 주입된 원소들에 따라 달라진다.
또한 주목할 것은 굳어진 표면 층 (15)가 이온 주입된 패튼된 포토레지스트 14’의 나머지 부분 (13)보다 더 스트립(strip)하기가 어렵다는 것이다. 굳어진 표면 층 (15)의 제거율은 이온 주입된 패튼된 포토레지스트 (14’)의 나머지 부분(13)의 50% 또는 75%로서 더 느리다. 게다가, 온도가 높아지면(약 150°C) 이온 주입된 패튼된 포토레지스트 (14’)의 나머지 부분 (13)에서 개스가 발생하여(outgas) 굳어진 표면 층 (15)에 대하여 팽창한다(expand). 따라서 전체 포토레지스트는 파열(pop) 될 수 있는데, 이는 굳어진 표면 층 (15) 아래의 포토레지스트가 압력을 형성하기(build up) 때문이다. 이 분야의 통상의 지식을 가진 자들에게 잘 알려진 바와 같이, 포토레지스트의 파열은 미립자와 프로세스 결함의 근원(source)이 되는데 그 이유는 기판의 표면뿐만 아니라 반도체 구조를 프로세스 하기 위해 사용된 도구(tool)들의 표면에도 남아있는 잔류물들은 세척하기가 특별히 힘들기 때문이다.
도 3을 참조하면, 이 도면은 도 2에서 이온 주입된 패튼된 포토레지스트 (14’)의 적어도 노출된 상부 표면, 즉 굳어진 표면 층 (15) 상에 산화제를 함유하는 폴리머 막(polymeric film)을 형성한 후의 구조를 도시한다. 도 3에서 번호 (20)은 형성된 폴리머 막을 나타낸다. 산화제를 포함하는 폴리머 막(20)은 통상적으로 0.1 마이크론(micron)에서 10마이크론(microns)의 두께를 가지며, 1마이크론에서 5마이크론의 두께가 더 통상적이다. 폴리머 막(20)의 산화제는 아래에서 기술하는 바와 같이 란탄족 금속-함유 산화제 이다. 폴리머 막(20)의 폴리머 구성요소(polymer component)는 마찬가지로 아래에서 기술하는 바와 같이 수용성 폴리머(water soluble polymer)이다.
산화제를 함유하는 폴리머 막 (20)은 스핀온 제제로부터 형성되는데, 이 스핀온 제제는 적어도 하나의 산성 관능기를 포함하는 수용성 폴리머의 수용액, 및 적어도 하나의 란탄족 금속-함유 산화제를 포함한다. 상기 스핀온 제제는 이온 주입된 패튼된 포토레지스터(14’)에 도포되는데, 이는 종래의 모든 스핀온 프로세스를 이용하여서 할 수 있다.
요약하면, 전술한 스핀온 제제의 초과량(excess amount)을 도 2에 도시한 상기 반도체 구조 상에 붓고(placed), 스핀 코우터(spin coater)에서 고속으로 회전하면 상기 스핀온 제제는 원심력에 의해 분산된다. 회전이 계속되면 상기 스핀온 제제는 도 2에 도시한 반도체 구조의 가장자리(edges)로 퍼져나가며(spin off), 이 과정은 폴리머 필름(20)의 소망하는 두께가 달성될 때까지 계속된다.폴리머 막(20)을 형성하는데 사용되는 스핀온 제제는 통상적으로 초당 750 회전에서 초당 3000회전의 속도로 30초에서 120초 동안 회전된다(spun). 다른 회전 속도와 시간도 또한 도 2에 도시한 반도체 구조에 스핀온 제제를 도포하는데 사용될 수 있다.
전술한 바와 같이, 산화제를 포함하는 폴리머 막(20)을 형성하는데 사용되는 상기 스핀온 제제는 적어도 하나의 산성 관능기, 및 적어도 하나의 란탄족 금속-함유 산화제를 포함하는 수용성 폴리머의 수용액을 포함하는 스핀온 제제로부터 형성된다. 한 실시 예에서, 상기 스핀온 제제는 적어도 하나의 산성 관능기를 함유하는 수용성 폴리머를 5 중량(weight) % 에서 50 중량 % 포함하고, 적어도 하나의 란탄족 금속-함유 산화제를 5 중량 % 에서 50 중량 % 포함하며, 나머지는 물을 포함한다.
본 발명의 다른 실시 예에서, 상기 스핀온 제제는 적어도 하나의 산성 관능기를 함유하는 수용성 폴리머를 10 중량 % 에서 35 중량 % 포함하고, 적어도 하나의 란탄족 금속-함유 산화제를 15 중량 % 에서 25 중량 % 포함하며, 나머지는 물을 포함한다.
본 발명에서 사용되는 수용성 폴리머들은 물에 용해될 수 있는 적어도 하나의 산성 관능기(예를 들어 카르복실산 관능기(carboxylic acid functional group) 혹은 설폰산 관능기(sulfonic acid functional group))를 포함하는 모든 폴리머, 코폴리머(copolymer) 혹은 올리고머(oligomer)를 포함할 수 있다. 본 발명에 사용될 수 있는 적절한 수용성 폴리머들의 예들에는 폴리아크릴산(ployacrylic acid), 폴리메타크릴산(polymethacrylic acid), 폴리말레산(polymaleic acid), 폴리스티렌 설폰산(polystyrene sulfonic acid), 폴리테트라플로로스티렌설폰산 (polytetraflourostyrenesulfonic acid), 폴리(에틸렌-말레)산(poly(ethylene-maleic) acid) 및 폴리스티렌 카르복실산(polystyrene carboxylic acid)이 포함되나 이에 한정되지는 않는다.
적어도 하나의 란탄족 금속-함유 산화제는 란탄족 금속 질산염들(lanthanide metal nitrates)(예를 들어, 암모늄 질산염) (e.g., ammonium nitrate), 염소산염들(chlorates), 과염소산염들(perchlorates), 브롬산염들(bromates), 과브롬산염들(perbromates), 과망간산염들(permanganates)(예를 들어,칼륨 과망간염) (e.g., potassium permanganate), 크롬산염들(chromates), 및 이크롬산염들(dichromates)을 포함한다. IUPAC 용어에 따르면, 란탄족 금속들은 란탄(lanthanum)으로부터 루테튬(lutetium)까지 원자 번호 57-71을 갖는 15개 원소들을 포함한다.
모든 란탄족 금속들은 4f 전자 쉘(shell)의 충전(filling)에 부합하는, f-블록 원소들인데, 루테튬만 예외로서 d-블록 란탄족 원소(lanthanoid)이다. 본 발명의 한 실시 예에서, 사용되는 란탄족 금속은 세륨(cerium) (Ce)을 포함한다.다른 실시 예에서는, 란탄족 금속 질산 암모늄(a lanthanide metal ammonium nitrate)이 란탄족 금속-함유 산화제로서 사용된다. 본 발명의 또 다른 실시 예에서는 질산 암모늄화 세륨(cerium ammonium nitrate)이 적어도 하나의 란탄족 금속-함유 산화제로서 사용된다.
상기 스핀온 제제는 이 분야에서 잘 알려진 종래의 기술들을 사용하여 만들어진다. 한 실시 예에서, 상기 스핀온 제제는 적어도 하나의 란탄족 금속-함유 산화제를 적어도 하나의 산성 관능기를 함유하는 수용성 폴리머를 포함하는 수용액에 더하여서(by adding) 만들어진다.
도 4를 참조하면, 이 도면은 베이킹 단계를 수행한 후의 도 3의 반도체 구조를 도시한다. 상기 베이킹 단계는 상기 폴리머 막과 변화된 패턴된 포토레지스트(14”)가 형성되어 있는 굳어진 표면 층(15)를 포함하는 이온 주입된 패턴된 포토레지스트(14’) 사이에 반응을 일으킨다.
특히, 상기 결과로 변화된 패튼된 포토레지스트(the resultant modified patterned photoresist)(14”)는 대응 이온 주입된 패튼된 포토레지스트(14’)보다 수성의, 산성의 혹은 유기 용제들에서 더 잘 용해가 된다(more soluble). 막(14”)는 막(20)의 열 변화(thermal modification)에 의해서 형성된 막으로 덮혀 있을 수 있으며, 이 때문에 도 4에서는 (20’)으로 번호를 붙쳤다. 베이킹 단계는 통상적으로 80°C 에서 160°C의 온도에서 행해지며, 베이킹 온도는 100°C 에서 140°C가 보다 더 일반적이다. 상기 베이킹은 불활성 환경, 예를 들어 He, Ar 혹은 Ne을 포함하는 불활성 개스 환경(inert ambient)에서 수행될 수 있다. 이와 달리 상기 베이킹은 진공에서 수행될 수도 있다. 본 발명의 다른 실시 예들에서, 상기 베이킹은 표준 실내 조건들(standard room conditions)에서, 예를 들어 공기 중에, 실내 온도에서 그리고 실내 습도에서 예열된 핫 플레이트(pre-heated hot plate) 상에서 실시된다.
도 5를 참조하면, 이 도면은 상기 반도체 구조로부터 변화된 패튼된 포토레지스트(14”) 및 변화된 막 (20’)을 제거한 후의 도 4의 반도체 구조를 도시한다.
한 실시 예에서, 물이 수성의 용제로 사용된다. 물이 사용되면, 물에서 콘택팅(contacting)은 통상적으로 80°C 에서 100°C의 온도에서 일어난다. 물에서 콘택팅의 기간은 통상적으로 10분에서 30분이다.
전술한 바와 같이, 산성 용제들 및 유기의 용제들도 또한 사용될 수 있다. 사용될 수 있는 산성 용제들의 예들에는 황산(sulfuric acid), 질산(nitric acid), 인산(phosphoric acid), 메탄설폰산(methanesulfonic acid), 트라이플루오르메탄설폰산(triflouromethanesulfonic acid), 아세트산(acetic acid), 트라이플루오르아세트산(triflouroacetic acid)이 포함되나, 이에 한정되지는 않는다. 사용될 수 있는 유기 용제들의 예들에는 테트라하이드로이우란(tetrahydroiuran) (THF), 디에틸렌글리콜 (diethyleneglycol), 디에틸렌 에테르(diethylene ether), 엔-메틸피롤리돈(n-methylpyrrolidone) (NMP), 디메틸포름아미드(dimethylformamide) (DMF), 디옥산(dioxane) 혹은 이들 유기 용제들 및 물의 혼합물(a mixture of these organic solvents and water)이 포함되나 이에 한정되지는 않는다.
주목할만한 사실은 상기 프로세싱으로 굳어진 표면 층 (15)를 포함하는 이온 주입된 패튼된 포토레지스트(14”)를 상기 반도체 구조로부터 완전히 제거할 수 있다는 것이다.또한 이온 주입된 패튼된 포토레지스트(14’)를 기판(12) 혹은 도펀트 영역(18) 내의 도펀트의 심각한 손실없이 제거할 수 있다는 것도 주목할만하다. 더 나아가서, 금속 게이트들이 존재하는 실시 예들에서, 상기 기술은 상기 금속 게이트들에 아무런 손상도 초래하지 않는다는 것이다. 이 것은 상기 이온 주입된 포토레지스트를 제거하기 전 후에 상기 금속 게이트의 두께를 측정함에 의해서 명백히 알 수 있다.상기 프로세싱 기술들을 사용할 때, 상기 프로세싱 전 후에 상기 금속 게이트의 두께가 실질적으로 동일하기 때문에 상기 금속 게이트가 거의 손상이 없다는 것을 관찰할 수 있다.
본 발명의 다른 실시 예들에서, 도 5에 도시한 상기 반도체 구조는 이온 주입된 포토레지스트를 상기 반도체 구조로부터 스트립핑한 후 세척 단계를 수행할 수 있다. 세척 단계가 사용되는 경우, 전술한 산들 중 하나가 사용될 수 있다. 상기 선택적 세척 단계는 실내 온도에서 혹은 상기 포토레지스트 스트립핑 단계를 위한 전술한 온도 범위들 내에서 상승된(elevated) 온도에서 수행될 수 있다. 이 콘택트(contact)의 기간은 다르게 할 수 있으며 본 발명의 실시에 중요한 것은 아니다. 통상적으로, 이 콘택트의 기간은 5분에서 30분이며, 이 콘택트의 기간으로 10분에서 20분이 더욱 일반적이다. 한 실시 예에서, H₂SO₄ 콘택트는 통상적으로, 10분에서 30분의 기간 동안에 실내온도에서 일어난다.
지금까지 본 발명을 바람직한 실시 예들에 관하여 구체적으로 보여주고 설명하였지만, 이 분야에서 통상의 지식을 가진 자들은 본 발명의 정신과 범위를 벗어남이 없이 형식 및 세부내용들에서 전술한 그리고 기타의 변경들이 만들어 질 수 있음을 이해할 것이다. 따라서 본 발명은 기술되고 도시된 정확한 형식과 세부내용들에 한정되지 않고 첨부된 청구항들의 범위 내에만 속하도록 의도된다.

Claims (25)

  1. 반도체 구조로부터 이온 주입된(ion implanted) 포토레지스트 재료를 제거하는 방법에 있어서, 상기 방법은:
    반도체 구조 표면 상에 패튼된 포토레지스트를 제공하는 단계(providing) - 상기 패튼된 포토레지스트는 그 안에 적어도 하나의 오프닝(opening)을 가지며, 이 오프닝은 상기 반도체 구조의 반도체 기판의 상부 표면(upper surface)을 노출함(expose) - ;
    이온 주입에 의해서 상기 패튼된 포토레지스트 뿐만 아니라 상기 반도체 기판의 노출된 상부 표면으로 도펀트들(dopants)를 유입시키는 단계(introducing);
    상기 이온 주입된(ion implanted) 패튼된 포토레지스트의 적어도 노출된 상부 표면 상에 산화제(oxidant)를 함유하는 폴리머 막(polymeric film)을 형성하는 단계(forming) - 상기 산화제를 함유하는 폴리머 막을 형성하는 단계는, 적어도 하나의 산성 관능기(acidic functional group)를 함유하는 수용성 폴리머(water soluble polymer)의 수용액, 및 적어도 하나의 란탄족 금속-함유 산화제를 포함하는 스핀-온 제제(spin-on formulation)를 도포하는 단계를 포함함 -;
    상기 폴리머 막과 상기 이온 주입된 패튼된 포토레지스트 사이의 반응을 일으키는 베이킹 단계를 수행하는 단계(performing) - 상기 반응에서 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에서 용해될 수 있는 변화된 패튼된 포토레지스트 (modified patterned photoresist )가 형성됨 - ; 및
    수용성, 산성 혹은 유기 용제를 이용하여 상기 반도체 구조로부터 상기 변화된 패튼된 포토레지스트를 제거하는 단계를 포함하는
    방법.
  2. 반도체 구조로부터 이온 주입된(ion implanted) 포토레지스트 재료를 제거하는 방법에 있어서, 상기 방법은:
    반도체 구조 표면 상에 패튼된 포토레지스트를 제공하는 단계 - 상기 패튼된 포토레지스트는 그 안에 적어도 하나의 오프닝(opening)을 가지며, 이 오프닝은 상기 반도체 구조의 반도체 기판의 상부 표면(upper surface)을 노출함(expose) - ;
    이온 주입에 의해서 상기 패튼된 포토레지스트 뿐만 아니라 상기 반도체 기판의 노출된 상부 표면으로 도펀트들(dopants)을 유입시키는 단계(introducing);
    상기 이온 주입된(ion implanted) 패튼된 포토레지스트의 적어도 노출된 상부 표면 상에 적어도 하나의 란탄족 금속-함유 산화제(oxidant)를 함유하는 폴리머 막(polymeric film)을 형성하는 단계(forming);
    상기 폴리머 막과 상기 이온 주입된 패튼된 포토레지스트 사이의 반응을 일으키는 베이킹 단계를 수행하는 단계 - 상기 반응에서 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에서 용해될 수 있는 변화된 패튼된 포토레지스트(modified patterned photoresist)가 형성됨 - ; 및
    수용성, 산성 혹은 유기 용제를 이용하여 상기 반도체 구조로부터 상기 변화된 패튼된 포토레지스트를 제거하는 단계를 포함하는
    방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반도체 구조로부터 이온 주입된(ion implanted) 포토레지스트 재료를 제거하는 방법에 있어서, 상기 방법은:
    반도체 구조 표면 상에 패튼된 포토레지스트를 제공하는 단계 - 상기 패튼된 포토레지스트는 그 안에 적어도 하나의 오프닝(opening)을 가지며, 이 오프닝은 상기 반도체 구조의 반도체 기판의 상부 표면(upper surface)을 노출함(expose) - ;
    이온 주입에 의해서 상기 패튼된 포토레지스트 뿐만 아니라 상기 반도체 기판의 노출된 상부 표면으로 도펀트들(dopants)을 유입시키는 단계(introducing);
    상기 이온 주입된(ion implanted) 패튼된 포토레지스트의 적어도 노출된 상부 표면 상에 산화제(oxidant)를 함유하는 폴리머 막(polymeric film)을 형성하는 단계 - 상기 폴리머 막은 적어도 하나의 산성 관능기를 함유하는 수용성 폴리머의 수용액과 상기 산화제를 함유하는 스핀-온 제제(spin-on formulation)를 사용하는 스핀-온 프로세스에 의해 형성됨 -;
    상기 폴리머 막과 상기 이온 주입된 패튼된 포토레지스트 사이의 반응을 일으키는 베이킹 단계를 수행하는 단계(performing) - 상기 반응에서 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에서 용해될 수 있는 변화된 패튼된 포토레지스트 (modified patterned photoresist )가 형성됨 - ; 및
    수용성, 산성 혹은 유기 용제를 이용하여 상기 반도체 구조로부터 상기 변화된 패튼된 포토레지스트를 제거하는 단계를 포함하는
    방법.
  7. 삭제
  8. 삭제
  9. 반도체 구조로부터 이온 주입된(ion implanted) 포토레지스트 재료를 제거하는 방법에 있어서, 상기 방법은:
    반도체 구조 표면 상에 패튼된 포토레지스트를 제공하는 단계 - 상기 패튼된 포토레지스트는 그 안에 적어도 하나의 오프닝(opening)을 가지며, 이 오프닝은 상기 반도체 구조의 반도체 기판의 상부 표면(upper surface)을 노출함(expose) - ;
    이온 주입에 의해서 상기 패튼된 포토레지스트 뿐만 아니라 상기 반도체 기판의 노출된 상부 표면으로 도펀트들(dopants)을 유입시키는 단계(introducing);
    상기 이온 주입된(ion implanted) 패튼된 포토레지스트의 적어도 노출된 상부 표면 상에 폴리머 막(polymeric film)을 형성하는 단계 - 상기 폴리머 막은 적어도 하나의 산성 관능기를 함유하는 수용성 폴리머, 및 적어도 하나의 란탄족 금속-함유 산화제를 포함함 -;
    상기 폴리머 막과 상기 이온 주입된 패튼된 포토레지스트 사이의 반응을 일으키는 베이킹 단계를 수행하는 단계(performing) - 상기 반응에서 수용성, 산성 혹은 유기 용제(aqueous, acidic or organic solvent)에서 용해될 수 있는 변화된 패튼된 포토레지스트 (modified patterned photoresist )가 형성됨 - ; 및
    수용성, 산성 혹은 유기 용제를 이용하여 상기 반도체 구조로부터 상기 변화된 패튼된 포토레지스트를 제거하는 단계를 포함하는
    방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 청구항 1, 2, 6, 9 중 어느 한 항에 있어서, 상기 베이킹은 80°C 에서 160°C 사이의 온도에서 수행되는
    방법.
  14. 삭제
  15. 청구항 1, 2, 6, 9 중 어느 한 항에 있어서, 상기 이온주입은 상기 이온 주입된 패튼된 포토레지스트 상에 굳어진 표면 층(crusted surface layer)을 형성하는
    방법.
  16. 삭제
  17. 청구항 1, 2, 6, 9 중 어느 한 항에 있어서, 상기 방법은 상기 변화된 패튼된 포토레지스트의 제거 단계 후 수행되는 세척단계(cleaning step)를 더 포함하는
    방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 폴리스티렌 설폰산의 10 중량 % 에서 35 중량 %와, 질산 암모늄 세륨(cerium ammonium nitrate)의 15 중량 % 에서 25 중량 %와, 물(water)을 포함하는
    스핀온 제제.
  24. 삭제
  25. 삭제
KR1020127010618A 2009-12-21 2010-12-03 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법 KR101454979B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/643,454 US8252673B2 (en) 2009-12-21 2009-12-21 Spin-on formulation and method for stripping an ion implanted photoresist
US12/643,454 2009-12-21
PCT/EP2010/068813 WO2011080023A2 (en) 2009-12-21 2010-12-03 Spin-on formulation and method for stripping an ion implanted photoresist

Publications (2)

Publication Number Publication Date
KR20120101358A KR20120101358A (ko) 2012-09-13
KR101454979B1 true KR101454979B1 (ko) 2014-10-27

Family

ID=44121414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127010618A KR101454979B1 (ko) 2009-12-21 2010-12-03 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법

Country Status (8)

Country Link
US (3) US8252673B2 (ko)
JP (1) JP5106713B1 (ko)
KR (1) KR101454979B1 (ko)
CN (1) CN102714157B (ko)
DE (1) DE112010004081B4 (ko)
GB (1) GB2488653B (ko)
TW (1) TWI493599B (ko)
WO (1) WO2011080023A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252673B2 (en) 2009-12-21 2012-08-28 International Business Machines Corporation Spin-on formulation and method for stripping an ion implanted photoresist
US20130099330A1 (en) * 2011-10-25 2013-04-25 Intermolecular, Inc. Controllable Undercut Etching of Tin Metal Gate Using DSP+
US8618036B2 (en) * 2011-11-14 2013-12-31 International Business Machines Corporation Aqueous cerium-containing solution having an extended bath lifetime for removing mask material
CN103592827B (zh) * 2012-08-16 2016-08-03 中芯国际集成电路制造(上海)有限公司 去除高剂量离子注入后的光刻胶层的方法
JP6448903B2 (ja) * 2012-12-31 2019-01-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ イオン注入法
US9536731B2 (en) * 2013-10-25 2017-01-03 International Business Machines Corporation Wet clean process for removing CxHyFz etch residue
US9599896B2 (en) * 2014-03-14 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist system and method
US20170125240A1 (en) 2014-03-31 2017-05-04 National Institute Of Advanced Industrial Science And Technology Method for manufacturing semiconductor and method for cleaning wafer substrate
TWI656414B (zh) * 2015-03-20 2019-04-11 聯華電子股份有限公司 去除光阻層的方法
KR102427699B1 (ko) * 2015-04-27 2022-08-01 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체 장치의 제조 방법
EP3291008A1 (en) * 2016-09-06 2018-03-07 ASML Netherlands B.V. Method and apparatus to monitor a process apparatus
CN112670163A (zh) * 2020-12-24 2021-04-16 中国电子科技集团公司第四十七研究所 一种载带自动焊载体去胶方法
KR20240040525A (ko) * 2022-09-21 2024-03-28 피에스케이 주식회사 기판 처리 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895272A (en) * 1996-03-06 1999-04-20 Micron Technology, Inc. Ion-implanted resist removal method
US6009888A (en) * 1998-05-07 2000-01-04 Chartered Semiconductor Manufacturing Company, Ltd. Photoresist and polymer removal by UV laser aqueous oxidant
US20050205969A1 (en) 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
EP1926165A1 (en) * 2006-11-22 2008-05-28 Asahi Glass Company Ltd. Polymer electrolyte membrane and membrane-electrode assembly for polymer electrolyte fuel cell

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251568B1 (en) * 1999-02-09 2001-06-26 Conexant Systems Inc. Methods and apparatus for stripping photoresist and polymer layers from a semiconductor stack in a non-corrosive environment
US6524936B2 (en) * 2000-12-22 2003-02-25 Axcelis Technologies, Inc. Process for removal of photoresist after post ion implantation
US6848455B1 (en) 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
JP3612525B2 (ja) * 2002-06-04 2005-01-19 Ｎｅｃ液晶テクノロジー株式会社 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
AU2003213307A1 (en) 2002-07-25 2004-02-12 Rohm And Haas Company Triggered response compositions
US7241725B2 (en) * 2003-09-25 2007-07-10 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Barrier polishing fluid
US7144673B2 (en) * 2004-10-21 2006-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Effective photoresist stripping process for high dosage and high energy ion implantation
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP2006173501A (ja) * 2004-12-17 2006-06-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20060154186A1 (en) * 2005-01-07 2006-07-13 Advanced Technology Materials, Inc. Composition useful for removal of post-etch photoresist and bottom anti-reflection coatings
US7923424B2 (en) 2005-02-14 2011-04-12 Advanced Process Technologies, Llc Semiconductor cleaning using superacids
US7947605B2 (en) * 2006-04-19 2011-05-24 Mattson Technology, Inc. Post ion implant photoresist strip using a pattern fill and method
JP5007089B2 (ja) * 2006-09-08 2012-08-22 富士フイルム株式会社 レジストの剥離方法
WO2008039730A1 (en) * 2006-09-25 2008-04-03 Advanced Technology Materials, Inc. Compositions and methods for the removal of photoresist for a wafer rework application
TW200834662A (en) * 2006-12-12 2008-08-16 Applied Materials Inc Wet photoresist stripping process and apparatus
EP2252644A1 (en) 2008-03-12 2010-11-24 Akzo Nobel N.V. Polymer-containing composition, its preparation and use
US8026200B2 (en) * 2008-05-01 2011-09-27 Advanced Technology Materials, Inc. Low pH mixtures for the removal of high density implanted resist
US8252673B2 (en) * 2009-12-21 2012-08-28 International Business Machines Corporation Spin-on formulation and method for stripping an ion implanted photoresist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895272A (en) * 1996-03-06 1999-04-20 Micron Technology, Inc. Ion-implanted resist removal method
US6009888A (en) * 1998-05-07 2000-01-04 Chartered Semiconductor Manufacturing Company, Ltd. Photoresist and polymer removal by UV laser aqueous oxidant
US20050205969A1 (en) 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
EP1926165A1 (en) * 2006-11-22 2008-05-28 Asahi Glass Company Ltd. Polymer electrolyte membrane and membrane-electrode assembly for polymer electrolyte fuel cell

Also Published As

Publication number Publication date
US8252673B2 (en) 2012-08-28
JP5106713B1 (ja) 2012-12-26
DE112010004081B4 (de) 2013-08-14
US8455420B2 (en) 2013-06-04
GB201203506D0 (en) 2012-04-11
JP2013508961A (ja) 2013-03-07
TW201137937A (en) 2011-11-01
GB2488653B (en) 2014-03-26
DE112010004081T5 (de) 2012-11-15
TWI493599B (zh) 2015-07-21
KR20120101358A (ko) 2012-09-13
US20120270763A1 (en) 2012-10-25
CN102714157A (zh) 2012-10-03
CN102714157B (zh) 2015-04-08
WO2011080023A3 (en) 2011-11-17
GB2488653A (en) 2012-09-05
US20120276724A1 (en) 2012-11-01
US20110151653A1 (en) 2011-06-23
WO2011080023A2 (en) 2011-07-07
US8563408B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
KR101454979B1 (ko) 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법
US8956981B2 (en) Methods of eliminating pattern collapse on photoresist patterns
US8367555B2 (en) Removal of masking material
JP3879027B2 (ja) イオン注入後にフォトレジストを除去するための処理方法
US8618036B2 (en) Aqueous cerium-containing solution having an extended bath lifetime for removing mask material
US20080261125A1 (en) Resist pattern and reflow technology
JP2010093264A (ja) 半導体素子の微細パターンの形成方法
JP2001159826A (ja) フォトレジストストリッパ組成物およびこれを用いたフォトレジストストリップ方法
US20070269990A1 (en) Method of removing ion implanted photoresist
US7144673B2 (en) Effective photoresist stripping process for high dosage and high energy ion implantation
JP2008066587A (ja) パターン形成方法
KR101034601B1 (ko) 반도체 장치의 미세 패턴 형성방법
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
JP2010073899A (ja) 基板処理方法および基板処理装置
US7892723B2 (en) Method for forming patterned photoresist layer
JP2007173730A (ja) 半導体装置の製造方法
KR100613097B1 (ko) 반도체 제조 방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
US20140187460A1 (en) Removal of masking material
JP2007173623A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee