KR101034601B1 - 반도체 장치의 미세 패턴 형성방법 - Google Patents

반도체 장치의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR101034601B1
KR101034601B1 KR1020080094723A KR20080094723A KR101034601B1 KR 101034601 B1 KR101034601 B1 KR 101034601B1 KR 1020080094723 A KR1020080094723 A KR 1020080094723A KR 20080094723 A KR20080094723 A KR 20080094723A KR 101034601 B1 KR101034601 B1 KR 101034601B1
Authority
KR
South Korea
Prior art keywords
photoresist
etching
pattern
delete delete
forming
Prior art date
Application number
KR1020080094723A
Other languages
English (en)
Other versions
KR20090033125A (ko
Inventor
정진기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20090033125A publication Critical patent/KR20090033125A/ko
Application granted granted Critical
Publication of KR101034601B1 publication Critical patent/KR101034601B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/06—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency using wave or particle radiation
    • G07D7/12—Visible light, infrared or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D2207/00—Paper-money testing devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 장치의 미세 패턴 형성방법에 관한 것이다. 본 발명은 하드 마스크 물질의 사용을 배제하면서 식각 프로파일을 확보할 수 있는 반도체 장치의 미세 패턴 형성방법을 제공하는데 그 목적이 있다. 본 발명에서는 포토레지스트에 B, In, P, As 등의 3족/5족 불순물을 도핑하고 그 영역의 표면을 산화시켜 산화막(예컨대, 붕소의 경우에는 B2O3, 아세닉의 경우에는 As2O3)이 형성되도록 한다. 이러한 산화막들은 실리콘질화막, 실리콘산화막 계열의 층간절연막 식각시에 식각 베리어로서 작용하여 충분한 식각 선택비를 확보할 수 있다.
미세 패턴, 포토레지스트, 3족/5족 불순물, 표면 산화, 선택비

Description

반도체 장치의 미세 패턴 형성방법{METHOD FOR FORMING FINE PATTERN IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 장치의 미세 패턴 형성방법에 관한 것이다.
반도체 장치의 고집적화가 진행됨에 따라 사진식각 공정시 식각 대상층의 두께 및 단차가 증가하고 있다. 이처럼 두꺼운 식각 대상층을 패터닝하기 위해서는 식각 마스크로 사용되는 포토레지스트의 두께가 충분히 두꺼워야 하나, 포토레지스트를 두껍게 도포하는 것 자체가 어려울 뿐만 아니라, 포토레지스트의 두께가 증가할수록 노광 공정시 DOF(depth of focus) 등의 조건을 만족하기 어려운 문제점이 있다.
이에 따라 콘택홀 형성 공정과 같이 두꺼운 물질막을 패터닝하기 위한 사진식각 공정에서는 포토레지스트에 비해 식각 선택비가 높은 물질막을 하드 마스크로 사용하는 기술이 도입되었다.
한편, 이러한 하드 마스크 물질 중에서 비정질 카본(amorphous carbon)은 실리콘산화막 등의 절연막과 큰 식각 선택비를 가지기 때문에 최근에 각광받고 있는 물질이다.
도 1a 내지 도 1d는 종래기술에 따른 미세 패턴 형성 공정을 나타낸 공정 단면도이다.
종래기술에 따른 미세 패턴 형성 공정은, 우선 도 1a에 도시된 바와 같이 소정의 공정을 마치고 식각 대상층인 층간절연막(실리콘산화막)(11)이 형성된 기판(10) 상부에 2000~4000Å 두께의 비정질 카본막(12)을 증착하고, 그 상부에 400~600Å 두께의 실리콘산화질화막(SiON)(13)을 증착한다. 이어서, 실리콘산화질화막(13) 표면에 유기물 바텀 반사방지막(bottom anti-reflective coating, BARC)(14)을 도포하고, 그 상부에 10000Å 정도의 포토레지스트(15)를 도포한다.
다음으로, 도 1b에 도시된 바와 같이 소프트 베이크 공정, 포토 마스크를 이용한 노광 공정, 노광후 베이크(post-exposure bake, PEB) 공정, 현상 공정을 차례로 실시하여 포토레지스트 패턴(15A)을 형성한다.
이어서, 도 1c에 도시된 바와 같이 O2 플라즈마 식각을 수행하여 비정질 카본막(12)까지 패터닝한다. 여기서, '13A'는 패터닝된 실리콘산화질화막이며, '12A'는 패터닝된 비정질 카본막을 나타낸 것이며, O2 플라즈마 식각을 수행하는 과정에서 포토레지스트 패턴(15A) 및 바텀 반사방지막(14)은 제거된다. 이 과정에서 실리콘산화질화막(13A)이 비정질 카본막(12A)의 손상을 방지하는 역할을 한다.
계속하여, 도 1d에 도시된 바와 같이 비정질 카본막(12A)을 식각 마스크로 사용하여 층간절연막(11)에 대한 건식 식각을 수행한다. 이후, 잔류하는 실리콘산화질화막(13A) 및 비정질 카본막(12A)을 제거한다.
상기와 같이 비정질 카본막을 하드 마스크로 사용하는 미세 패턴 형성 공정을 진행하게 되면, 비정질 카본막의 높은 식각 선택비로 인하여 미세 패턴의 양호한 프로파일을 확보할 수 있다.
그러나, 비정질 카본막은 코팅이 아닌 증착 방식으로 형성하기 때문에 웨이퍼 전면에 증착될 수밖에 없고, 이로 인하여 웨이퍼 에지 부분의 비정질 카본막을 제거하기 위한 베벨 식각(bevel etching) 공정을 수행해야하는 번거로움이 있다.
또한, 비정질 카본막은 광 흡수율이 매우 크기 때문에 노광 장비에서 마스크 정렬을 위한 얼라인먼트 키(alignment key)를 먼저 열어주어야 할 필요가 있다. 마스크 정렬시 광을 주사하고 반사되는 2차광을 검출하는 방식을 이용하는데, 전술한 바와 같이 비정질 카본막이 광 흡수율이 매우 크기 때문에 얼라인먼트 키의 검출이 용이하지 않다. 따라서, 비정질 카본막 증착 이후 정렬 키 부분의 비정질 카본막을 제거하기 위한 추가적인 마스크 공정 및 식각 공정이 필요하다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 하드 마스크 물질의 사용을 배제하면서 식각 프로파일을 확보할 수 있는 반도체 장치의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 식각 대상층이 형성된 기판 상에 포토레지스트를 도포하는 단계; 상기 포토레지스트를 노광하는 단계; 상기 포토레지스트의 표면 부분에 3족, 5족 불순물 중에서 선택된 적어도 어느 하나의 불순물을 도핑하는 단계; 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계; 산화 공정을 실시하여 상기 포토레지스트의 도핑된 영역을 산화시키는 단계; 및 도핑된 영역이 산화된 상기 포토레지스트 패턴을 식각 베리어로 하여 상기 식각 대상층을 식각하는 단계를 포함하는 반도체 장치의 미세 패턴 형성방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 식각 대상층이 형성된 기판 상에 제1 포토레지스트를 도포하는 단계; 상기 제1 포토레지스트의 표면 부분에 3족, 5족 불순물 중에서 선택된 적어도 어느 하나의 불순물을 도핑하는 단계; 상기 제1 포토레지스트 상부에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 사용하여 상기 제1 포토레지스트가 노출되도록 건식 식각을 수행하는 단계; 산소계 건식 식각을 통해 제1 포토레지스트를 식각하여 제1 포토레지스트의 패턴 - 도핑된 영역이 산화됨 - 을 형성하는 단계; 및 적어도 상기 제1 포토레지스트의 패턴을 식각 베리어로 하여 상기 식각 대상층을 식각하는 단계를 포함하는 반도체 장치의 미세 패턴 형성방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 식각 대상층이 형성된 기판 상에 제1 포토레지스트를 도포하는 단계; 상기 제1 포토레지스트의 표면 부분에 3족, 5족 불순물 중에서 선택된 적어도 어느 하나의 불순물을 도핑하는 단계; 산화 공정을 실시하여 상기 포토레지스트의 도핑된 영역을 산화시키는 단계; 상기 제1 포토레지스트 상부에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 베리어로 하여 상기 제1 포토레지스트를 패터닝하는 단계; 및 적어도 도핑 영역이 산화된 상기 제1 포토레지스트의 패턴을 식각 베리어로 하여 상기 식각 대상층을 식각하는 단계를 포함하는 반도체 장치의 미세 패턴 형성방법이 제공된다.
본 발명에서는 포토레지스트에 B, In, P, As 등의 3족/5족 불순물을 도핑하고 그 영역의 표면을 산화시켜 산화막(예컨대, 붕소의 경우에는 B2O3, 아세닉의 경우에는 As2O3)이 형성되도록 한다. 이러한 산화막들은 실리콘질화막, 실리콘산화막 계열의 층간절연막 식각시에 식각 베리어로서 작용하여 충분한 식각 선택비를 확보할 수 있다.
전술한 본 발명은 비정질 카본막 등의 하드 마스크를 사용하지 않으면서 두꺼운 식각 대상막에 대한 식각 프로파일을 확보하는 효과가 있으며, 하드 마스크의 배제와 함께 베벨 식각 공정, 마스크 정렬 키 오픈 공정과 같은 추가 공정을 실시하지 않아 공정이 단순하다는 장점이 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 미세 패턴 형성 공정을 나타낸 공정 단면도이다.
본 실시예에 따른 미세 패턴 형성 공정은, 우선 도 2a에 도시된 바와 같이 소정의 공정을 마치고 식각 대상층인 층간절연막(실리콘산화막 또는 실리콘질화막)(21)이 형성된 기판(20) 상부에 포토레지스트(22)를 도포한다. 이때, 포토레지스트(22) 도포 전에 유기물 바텀 반사방지막을 추가로 도포할 수 있다.
다음으로, 도 2b에 도시된 바와 같이 노광 공정을 실시하고, 포토레지스트(22) 표면 부분에 B, In, P, As 중에서 선택된 적어도 어느 하나의 불순물을 이온주입한다. 이때, 도즈량은 1E+13/cm2 이상, 이온주입 에너지는 5KeV 이상 조건으로 수행하는 것이 바람직하며, 이온주입 후에 도펀트를 확산시키기 위해 열처리(Annealing)를 실시할 수 있다. 참고적으로, 노광 작업시 마스크 패턴 불량으로 재작업(rework)이 필요한 경우, 고온 피라나 세정(high temperature piranha cleaning)(H2SO4:H2O2 = 3~4:1, 120℃ 이상)을 실시하여 도핑 영역(22A)을 제거할 수 있다.
이어서, 도 2c에 도시된 바와 같이 현상 공정을 실시하여 포토레지스트(22, 22A)를 패터닝하고, 산소(O2) 플라즈마 처리를 실시하여 도핑 영역(22A)을 산화시킨다. 이때, 산화에 의해 형성된 산화막(22B)은 도펀트로 붕소(B)를 사용한 경우에는 B2O3, 도펀트로 아세닉(As)을 사용한 경우에는 As2O3의 형태가 된다.
계속하여, 도 2d에 도시된 바와 같이 표면에 산화막(22B)이 형성된 포토레지스트 패턴을 식각 베리어로 하여 층간절연막(21)에 대한 건식 식각을 수행한다. 미설명 도면 부호 '21A'는 최종적으로 패터닝된 층간절연막을 나타낸 것이다.
상기와 같은 공정을 실시하는 경우, 포토레지스트(22) 표면에 형성된 산화막(22B)은 실리콘질화막, 실리콘산화막 계열의 층간절연막(21) 식각시에 충분한 식각 선택비를 확보할 수 있어 식각 베리어로서의 역할을 충분히 수행할 수 있다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 미세 패턴 형성 공정을 나타낸 공정 단면도이다.
본 실시예에 따른 미세 패턴 형성 공정은, 우선 도 3a에 도시된 바와 같이 소정의 공정을 마치고 식각 대상층인 층간절연막(실리콘산화막 또는 실리콘질화막)(31)이 형성된 기판(30) 상부에 포토레지스트(32)를 도포한다.
다음으로, 도 3b에 도시된 바와 같이 포토레지스트(32) 표면 부분에 B, In, P, As 중에서 선택된 적어도 어느 하나의 불순물을 이온주입한다. 이때, 도즈량은 1E+13/cm2 이상, 이온주입 에너지는 5KeV 이상 조건으로 수행하는 것이 바람직하며, 이온주입 후에 도펀트를 확산시키기 위해 열처리를 실시할 수 있다. 미설명 도면 부호 '32A'는 도핑 영역을 나타낸 것이다.
이어서, 도 3c에 도시된 바와 같이 유기물 BARC(33)를 도포한 후, 다시 포토레지스트를 도포하고, 노광 공정 및 현상 공정을 실시하여 포토레지스트 패턴(34)을 형성한다.
계속하여, 도 3d에 도시된 바와 같이 유기물 BARC(33)와 포토레지스트(32) 표면의 도핑 영역(32A)을 F(Fluorine)가 포함된 가스를 사용하여 건식 식각한다. 이때, F가 포함된 가스로는 CF4, CHF3, SF6, NF3 중 선택된 적어도 어느 하나의 가스를 사용하며, 총 가스 유량비(total gas flow rate)는 10~1000SCCM, 공정 압력은 10~800mT, 기판 온도는 10~100℃, 공정 파워는 50~2000W 범위에서 사용하는 것이 바람직하다.
다음으로, 도 3e에 도시된 바와 같이 O(Oxygen)가 포함된 가스를 사용하여 포토레지스트 제거를 위한 건식 식각 공정을 수행한다. 이때, O가 포함된 가스로는 O2, O3 중 선택된 적어도 어느 하나의 가스를 사용하며, 100℃ 이하의 저온도 200mT 이하의 저압 환경에서 플라즈마를 형성하는 것이 바람직하다.
이 과정에서 포토레지스트 패턴(34), 유기물 BARC(33)이 제거되며, 노출된 포토레지스트(32)가 패터닝되고, 포토레지스트(32) 표면의 도핑 영역(32A)이 산화 되어 산화막(32B)이 형성된다.
계속하여, 도 3f에 도시된 바와 같이 표면에 산화막(32B)이 형성된 포토레지스트 패턴을 식각 베리어로 하여 층간절연막(31)에 대한 건식 식각을 수행한다. 미설명 도면 부호 '31A'는 최종적으로 패터닝된 층간절연막을 나타낸 것이다.
상기와 같은 공정을 실시하는 경우에도, 포토레지스트(32) 표면에 형성된 산화막(32B)이 실리콘질화막, 실리콘산화막 계열의 층간절연막(31) 식각시에 충분한 식각 선택비를 확보할 수 있어 식각 베리어로서의 역할을 충분히 수행할 수 있다.
한편, 도 3b의 공정을 실시한 후, 즉 이온주입 직후 포토레지스트(32) 전면에 대하여 O2 플라즈마 처리와 같은 산화 공정을 실시하여 포토레지스트(32) 표면에 미리 산화막을 형성한 상태에서 후속 공정을 진행할 수 있다. 즉, 마스크 공정 전에 베리어 산화막을 형성할 수 있다. 이 경우, 포토레지스트 제거를 위한 건식 식각 공정시 반드시 산소계 가스를 사용할 필요가 없게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 이온주입을 실시하여 포토레지스트에 불순물을 도핑하는 방식을 일례로 들어 설명하였으나, 이온주입 대신 플라즈마 도핑 방식을 사용하는 경우에도 본 발명은 적용된다.
또한, 전술한 실시예에서는 포토레지스트 표면에 산화막을 만들기 위해 플라즈마에 노출시키는 방식을 사용하였으나, 이를 대신하여 산소 분위기에서 열처리하는 방식을 사용할 수 있다.
또한, 전술한 실시예에서 사용된 유기물 BARC는 보조적인 물질막이기 때문에 경우에 따라 사용하지 않을 수 있다.
도 1a 내지 도 1d는 종래기술에 따른 미세 패턴 형성 공정을 나타낸 공정 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 미세 패턴 형성 공정을 나타낸 공정 단면도.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 미세 패턴 형성 공정을 나타낸 공정 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
22: 포토레지스트
22A: 도핑 영역

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 식각 대상층이 형성된 기판 상에 제1 포토레지스트를 도포하는 단계;
    상기 제1 포토레지스트의 표면 부분에 3족, 5족 불순물 중에서 선택된 적어도 어느 하나의 불순물을 도핑하는 단계;
    상기 제1 포토레지스트 상부에 바텀 반사방지막을 도포하는 단계;
    상기 바텀 반사방지막 상부에 제2 포토레지스트를 도포하는 단계;
    상기 제2 포토레지스트에 대해 노광 공정 및 현상 공정을 실시하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 베리어로 하여 불소(F)가 포함된 가스를 사용하여 노출된 상기 바텀 반사방지막 및 상기 제1 포토레지스트의 도핑 영역을 식각하는 단계;
    산소계 건식 식각을 통해 제1 포토레지스트를 식각하여 제1 포토레지스트의 패턴 - 도핑된 영역이 산화됨 - 을 형성하는 단계; 및
    적어도 상기 제1 포토레지스트의 패턴을 식각 베리어로 하여 상기 식각 대상층을 식각하는 단계
    를 포함하는 반도체 장치의 미세 패턴 형성방법.
  16. 식각 대상층이 형성된 기판 상에 제1 포토레지스트를 도포하는 단계;
    상기 제1 포토레지스트의 표면 부분에 3족, 5족 불순물 중에서 선택된 적어도 어느 하나의 불순물을 도핑하는 단계;
    산화 공정을 실시하여 상기 포토레지스트의 도핑된 영역을 산화시키는 단계;
    상기 제1 포토레지스트 상부에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 베리어로 하여 상기 제1 포토레지스트를 패터닝하는 단계; 및
    적어도 도핑 영역이 산화된 상기 제1 포토레지스트의 패턴을 식각 베리어로 하여 상기 식각 대상층을 식각하는 단계
    를 포함하는 반도체 장치의 미세 패턴 형성방법.
  17. 제16항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계는,
    상기 제1 포토레지스트 상부에 바텀 반사방지막을 도포하는 단계;
    상기 바텀 반사방지막 상부에 제2 포토레지스트를 도포하는 단계; 및
    상기 제2 포토레지스트에 대해 노광 공정 및 현상 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  18. 제16항에 있어서,
    상기 불순물은 B, IN, P, AS 중에서 선택된 적어도 어느 하나인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  19. 제16항 또는 제18항에 있어서,
    상기 불순물을 도핑하는 단계에서,
    이온주입 공정을 통해 상기 불순물을 도핑하는 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  20. 제16항 또는 제18항에 있어서,
    상기 불순물을 도핑하는 단계에서,
    플라즈마 도핑 공정을 통해 상기 불순물을 도핑하는 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  21. 제19항에 있어서,
    상기 불순물을 도핑하는 단계에서,
    상기 이온주입 공정을 통해 도핑된 불순물을 확산시키기 위해 열처리를 실시하는 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  22. 제16항에 있어서,
    상기 산화 공정은 산소 플라즈마 처리 또는 산소 분위기에서의 열처리인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  23. 제16항에 있어서,
    상기 식각 대상층은 실리콘산화막 또는 실리콘질화막인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  24. 제17항에 있어서,
    상기 제1 포토레지스트를 패터닝하는 단계는,
    상기 포토레지스트 패턴을 식각 베리어로 하여 불소(F)가 포함된 가스를 사용하여 노출된 상기 바텀 반사방지막 및 상기 제1 포토레지스트의 도핑 영역을 식 각하는 단계; 및
    포토레지스트 제거 공정을 통해 상기 포토레지스트 패턴을 제거하고 상기 제1 포토레지스트를 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
  25. 제24항에 있어서,
    상기 포토레지스트 제거 공정은 산소계 건식 식각 공정인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
KR1020080094723A 2007-09-28 2008-09-26 반도체 장치의 미세 패턴 형성방법 KR101034601B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070098321 2007-09-28
KR1020070098321 2007-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110007959A Division KR101097470B1 (ko) 2007-09-28 2011-01-26 반도체 장치의 미세 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20090033125A KR20090033125A (ko) 2009-04-01
KR101034601B1 true KR101034601B1 (ko) 2011-05-12

Family

ID=40508850

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080094723A KR101034601B1 (ko) 2007-09-28 2008-09-26 반도체 장치의 미세 패턴 형성방법
KR1020110007959A KR101097470B1 (ko) 2007-09-28 2011-01-26 반도체 장치의 미세 패턴 형성방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110007959A KR101097470B1 (ko) 2007-09-28 2011-01-26 반도체 장치의 미세 패턴 형성방법

Country Status (2)

Country Link
US (3) US7867913B2 (ko)
KR (2) KR101034601B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993218B2 (en) * 2013-02-20 2015-03-31 Taiwan Semiconductor Manufacturing Company Limited Photo resist (PR) profile control
US11049728B2 (en) 2018-10-31 2021-06-29 Entegris, Inc. Boron-doped amorphous carbon hard mask and related methods
CN113192958B (zh) * 2021-04-28 2022-01-04 长江存储科技有限责任公司 存储器件及其制造方法
CN113823992B (zh) * 2021-09-14 2022-11-11 苏州长瑞光电有限公司 半导体器件制造方法及半导体器件
CN115172158A (zh) * 2022-07-12 2022-10-11 长鑫存储技术有限公司 半导体结构的制造方法
US20240194541A1 (en) * 2022-12-08 2024-06-13 Applied Materials, Inc. Two step implant to control tip-to-tip distance between trenches

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254320A (ja) * 1991-02-06 1992-09-09 Matsushita Electric Ind Co Ltd 微細パターン形成方法
KR19980060617A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 미세패턴 제조방법
KR100301654B1 (ko) 1999-01-22 2001-09-26 김영환 반도체장치의 미세패턴 형성방법
KR20020039956A (ko) * 2000-11-23 2002-05-30 박종섭 반도체 소자의 패턴 형성방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154377A (ja) * 1983-02-23 1984-09-03 Mitsubishi Electric Corp フエ−ズドアレ−レ−ダ装置
JPS6132524A (ja) 1984-07-25 1986-02-15 Matsushita Electric Ind Co Ltd パタ−ン形成方法
US5277749A (en) * 1991-10-17 1994-01-11 International Business Machines Corporation Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
JP2951504B2 (ja) * 1992-06-05 1999-09-20 シャープ株式会社 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
US5659450A (en) * 1993-12-27 1997-08-19 Nec Corporation Thin film recording head having enhanced electrical insulative properties
KR0172588B1 (ko) 1996-06-27 1999-03-20 김주용 실리레이션용 레지스트 패턴 형성방법
JP3677904B2 (ja) * 1996-11-27 2005-08-03 日産自動車株式会社 電気自動車のモーター駆動制御装置
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
KR19990055782A (ko) 1997-12-27 1999-07-15 김영환 반도체 소자의 미세패턴 형성방법
US6271154B1 (en) * 1998-05-12 2001-08-07 Advanced Micro Devices, Inc. Methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile
KR100652044B1 (ko) * 2001-12-18 2006-11-30 엘지.필립스 엘시디 주식회사 스트립 장치
US6864144B2 (en) * 2002-05-30 2005-03-08 Intel Corporation Method of stabilizing resist material through ion implantation
TWI283012B (en) * 2002-07-11 2007-06-21 United Microelectronics Corp Sandwich photoresist structure in photolithographic process
KR100653534B1 (ko) 2005-12-26 2006-12-05 동부일렉트로닉스 주식회사 포토레지스트막패턴 형성방법 및 이를 이용한 미세패턴형성방법
US7432191B1 (en) * 2007-03-30 2008-10-07 Tokyo Electron Limited Method of forming a dual damascene structure utilizing a developable anti-reflective coating

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254320A (ja) * 1991-02-06 1992-09-09 Matsushita Electric Ind Co Ltd 微細パターン形成方法
KR19980060617A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 미세패턴 제조방법
KR100301654B1 (ko) 1999-01-22 2001-09-26 김영환 반도체장치의 미세패턴 형성방법
KR20020039956A (ko) * 2000-11-23 2002-05-30 박종섭 반도체 소자의 패턴 형성방법

Also Published As

Publication number Publication date
US7867913B2 (en) 2011-01-11
KR20090033125A (ko) 2009-04-01
KR101097470B1 (ko) 2011-12-23
KR20110013568A (ko) 2011-02-09
US20110076851A1 (en) 2011-03-31
US20090087968A1 (en) 2009-04-02
US20120184104A1 (en) 2012-07-19
US8163654B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
JP4724017B2 (ja) 半導体装置の微細パターン形成方法
US6716570B2 (en) Low temperature resist trimming process
KR101097470B1 (ko) 반도체 장치의 미세 패턴 형성방법
WO2006073871A1 (en) Line edge roughness reduction compatible with trimming
KR20090022667A (ko) 반도체 소자의 미세패턴 형성방법
KR100875660B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2009071306A (ja) 半導体素子の微細パターン形成方法
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
US20070161255A1 (en) Method for etching with hardmask
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
KR100875173B1 (ko) 이미지 센서 제조 방법
KR100973260B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20020000821A (ko) 반도체 소자의 게이트 형성 방법
KR100721590B1 (ko) 반도체소자의 제조방법
KR20040057080A (ko) 폴리머 프로세스를 이용한 ｓｔｉ 형성방법
KR100418300B1 (ko) 반도체소자의소자분리막형성방법
KR20040050112A (ko) 반도체 소자 제조 방법
KR20110116474A (ko) 미세 패턴 형성 방법
JP2007042885A (ja) 半導体製造方法
KR20080001530A (ko) 리세스 채널을 갖는 반도체 소자의 제조방법
KR20100076305A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee