KR20020039956A - 반도체 소자의 패턴 형성방법 - Google Patents

Abstract

본 발명은 포토레지스트의 선택비를 향상시키어 충분한 공정 마진을 확보하도록 한 반도체 소자의 패턴 형성방법에 관한 것으로서, 반도체 기판상에 금속막을 형성하는 단계와, 상기 금속막상에 절연막을 차례로 형성하는 단계와, 상기 절연막상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트에 As 이온을 주입하여 경화시키는 단계와, 상기 포토레지스트를 선택적으로 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 절연막을 선택적으로 제거하여 절연막 패턴을 형성하는 단계와, 상기 포토레지스트를 제거하고 세정공정을 실시하는 단계와, 상기 절연막 패턴을 마스크로 이용하여 상기 금속막을 선택적으로 제거하여 워드 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 패턴 형성방법{method for forming pattern of semiconductor device}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 포토레지스트의 선택비를 향상시키는데 적당한 반도체 소자의 패턴 형성방법에 관한 것이다.

현재 반도체 제조공정 중 워드 라인 또는 비트 라인 등을 얻기 위한 식각 공정을 진행함에 있어서 가장 일반적으로 사용되고 있는 마스크(mask)는 포토레지스트이다.

그런데 반도체의 집적도가 향상됨에 따라 식각시 포토레지스트의 선택비 측면에서 마진(margin)이 부족함으로서 포토레지스트와 식각 대상층의 사이에 하드 마스크(hard mask) 구성하여 공정 마진을 향상시키고자 하는 연구가 진행되고 있다.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 패턴 형성방법을 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래의 반도체 소자의 패턴 형성방법을 나타낸 공정단면도이다.

도 1a에 도시한 바와 같이, 반도체 기판(11)상에 절연막(도시되지 않음)을 개재하여 폴리 실리콘막(12)과 텅스텐막(13)을 차례로 형성하고, 상기 텅스텐막(13)상에 질화막(14)과 산화막(15)을 차례로 형성한다.

이어, 상기 산화막(15)상에 포토레지스트(16)를 도포한다.

여기서 상기 산화막(15)과 질화막(14)은 하드 마스크로 사용된다.

도 1b에 도시한 바와 같이, 상기 포토레지스트(16)를 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 포토레지스트(16)를 마스크로 이용하여 상기 산화막(15) 및 질화막(14)을 선택적으로 제거하여 산화막 패턴(15a)과 질화막 패턴(14a)을 형성한다.

도 1c에 도시한 바와 같이, 상기 포토레지스트(16)를 제거하고, HF 용액 등을 사용하여 세정 공정을 실시한 후, 상기 산화막 패턴(15a) 및 질화막 패턴(14a)을 마스크로 이용하여 상기 텅스텐막(13) 및 폴리 실리콘막(12)을 선택적으로 제거하여 워드 라인(17)을 형성한다.

그러나 상기와 같은 종래의 반도체 소자의 패턴 형성방법에 있어서 다음과 같은 문제점이 있었다.

즉, 워드 라인을 형성시 공정 마진을 확보하기 위하여 하드 마스크(질화막 + 산화막)를 사용해도 포토레지스트의 선택비가 낮아 충분한 공정 마진을 확보하기가 어렵다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 포토레지스트의 선택비를 향상시키어 충분한 공정 마진을 확보하도록 한 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래의 반도체 소자의 패턴 형성방법을 나타낸 공정단면도

도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정단면도

도면의 주요부분에 대한 부호의 설명

21 : 반도체 기판 22 : 폴리 실리콘막

23 : 텅스텐막 24 : 질화막

25 : 산화막 26 : 포토레지스트

27 : 워드 라인

상기와 같은 목적을 달성하기 위한 본 발명에 의한 패턴 형성방법은 반도체 기판상에 금속막을 형성하는 단계와, 상기 금속막상에 절연막을 차례로 형성하는 단계와, 상기 절연막상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트에 As 이온을 주입하여 경화시키는 단계와, 상기 포토레지스트를 선택적으로 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 절연막을 선택적으로 제거하여 절연막 패턴을 형성하는 단계와, 상기 포토레지스트를 제거하고 세정공정을 실시하는 단계와, 상기 절연막 패턴을 마스크로 이용하여 상기 금속막을 선택적으로 제거하여 워드 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 패턴 형성방법을 상세히 설명하면 다음과 같다.

도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정단면도이다.

도 2a에 도시한 바와 같이, 반도체 기판(21)상에 절연막(도시되지 않음)을 개재하여 폴리 실리콘막(22)과 텅스텐막(23)을 차례로 형성하고, 상기 텅스텐막(23)상에 질화막(24)과 산화막(25)을 차례로 형성한다.

이어, 상기 산화막(25)상에 포토레지스트(26)를 도포한다.

여기서 상기 산화막(25)과 질화막(24)은 하드 마스크이다.

그리고 상기 포토레지스트(26)에 As 이온을 약 80KeV 에너지와 5 ×10atoms/㎠의 농도로 주입한다.

즉, 반도체의 집적도가 증가함에 따라 점점 더 그 중요성이 커지고 있는 포토레지스트(26)의 선택비를 향상시키기 위하여 포토레지스트(26)를 도포한 후 As 이온을 주입하여 포토레지스트(26)의 경화(harden)를 유도한다.

도 2b에 도시한 바와 같이, 상기 As 이온이 주입된 포토레지스트(26)를 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 포토레지스트(26)를 마스크로 이용하여 상기 산화막(25) 및 질화막(24)을 선택적으로 제거하여 산화막 패턴(25a)과 질화막 패턴(24a)을 형성한다.

도 2c에 도시한 바와 같이, 상기 포토레지스트(26)를 제거하고, HF 용액 등을 사용하여 세정 공정을 실시한 후, 상기 산화막 패턴(25a) 및 질화막 패턴(24a)을 마스크로 이용하여 상기 텅스텐막(23) 및 폴리 실리콘막(22)을 선택적으로 제거하여 워드 라인(27)을 형성한다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 패턴 형성방법은 다음과 같은 효과가 있다.

즉, 포토레지스트내에 불순물 이온을 주입함으로서 포토레지스트의 선택비를 향상시키어 공정 마진을 향상시킬 수 있다.

Claims (2)

1. 반도체 기판상에 금속막을 형성하는 단계;

   상기 금속막상에 절연막을 차례로 형성하는 단계;

   상기 절연막상에 포토레지스트를 도포하는 단계;

   상기 포토레지스트에 As 이온을 주입하여 경화시키는 단계;

   상기 포토레지스트를 선택적으로 패터닝하는 단계;

   상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 절연막을 선택적으로 제거하여 절연막 패턴을 형성하는 단계;

   상기 포토레지스트를 제거하고 세정공정을 실시하는 단계;

   상기 절연막 패턴을 마스크로 이용하여 상기 금속막을 선택적으로 제거하여 워드 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.
2. 제 1 항에 있어서, 상기 As 이온은 약 80KeV 에너지와 5 ×10atoms/㎠의 농도로 주입하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.