KR100299515B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100299515B1
KR100299515B1 KR1019990023760A KR19990023760A KR100299515B1 KR 100299515 B1 KR100299515 B1 KR 100299515B1 KR 1019990023760 A KR1019990023760 A KR 1019990023760A KR 19990023760 A KR19990023760 A KR 19990023760A KR 100299515 B1 KR100299515 B1 KR 100299515B1
Authority
KR
South Korea
Prior art keywords
film
material film
nitride film
photoresist pattern
amorphous
Prior art date
Application number
KR1019990023760A
Other languages
English (en)
Other versions
KR20010003463A (ko
Inventor
서재욱
임창문
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990023760A priority Critical patent/KR100299515B1/ko
Publication of KR20010003463A publication Critical patent/KR20010003463A/ko
Application granted granted Critical
Publication of KR100299515B1 publication Critical patent/KR100299515B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/7015—Door leaves characterised by the filling between two external panels
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/7001—Coverings therefor; Door leaves imitating traditional raised panel doors, e.g. engraved or embossed surfaces, with trim strips applied to the surfaces
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/7015—Door leaves characterised by the filling between two external panels
    • E06B2003/7023—Door leaves characterised by the filling between two external panels of foam type
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B2003/7059—Specific frame characteristics
    • E06B2003/7074—Metal frames
    • E06B2003/7076—Metal frames insulated
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B2003/7059—Specific frame characteristics
    • E06B2003/7082—Plastic frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 ARC막을 사용하는 것 없이 질화막의 반사를 방지하면서 비교적 단순한 공정으로 질화막을 패터닝할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따라, 반도체 기판 상에 비교적 높은 반사율을 갖는 물질막을 형성하고, 물질막의 표면을 비정질화시켜 물질막의 표면 반사율을 낮춘다. 그런 다음, 비정질화된 물질막 상에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 마스크로하여 기판이 노출되도록 비정질화된 물질막 및 물질막을 식각한다. 그리고 나서, 포토레지스트 패턴을 제거한다. 본 실시예에서, 물질막은 질화막으로 1,000 내지 1,500Å의 두께로 형성하고, 물질막의 비정질화는 이온주입공정으로 진행하고, 이온주입공정은 As 이온을 이용하여 틸트각을 0도로 하여 2×1025내지 6×1025이온/㎠의 농도와 20 내지 30KeV의 에너지에서 진행한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 높은 반사특성을 갖는 막을 비교적 단순한 공정으로 패터닝할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, DUV(Deep UltraViolet)를 이용한 포토리소그라피를 이용한 패턴의 형성시, 높은 반사율을 갖는 막에 대하여 반사를 방지하기 위하여 ARC(Anti -Reflection- Coating)막이 적용된다. 예컨대, 식각 배리어(etch barrier)로서 사용되는 질화막은 높은 반사율을 갖기 때문에 패터닝시 SiON막과 같은 무기 (inorganic) ARC막 또는 유기(organic) ARC막을 적용한다.
도 1a 내지 도 1e는 종래의 반도체 소자의 질화막 패터닝 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 질화막(11)을 형성하고, 질화막(11) 상부에 ARC막(12)을 형성한 후, ARC막(12)의 표면을 O2플라즈마 처리한다. 즉, ARC막(12)으로서 예컨대 상기한 SiON막이 사용되는 경우, 이후 포토레지스트 패턴의 형성시 포토레지스트 패턴과의 계면에서 수소기와 질소기의 결합으로 인한 포토레지스트 패턴에서의 스컴(scumm) 발생을 방지하기 위하여 ARC막(12)의 표면을 O2플라즈마 처리한다.
도 1b를 참조하면, ARC막(12) 상에 포토레지스트막을 도포하고 포토리소그라피로 노광 및 현상하여 ARC막(12)의 일부를 노출시키는 포토레지스트 패턴(13)을 형성한다. 그런 다음, 도 1c에 도시된 바와 같이 포토레지스트 패턴(13)을 식각 마스크로하여 ARC막(12)을 질화막(11)이 노출되도록 식각하고 나서, 도 1d에 도시된 바와 같이, 노출된 질화막(11)을 기판(10)이 노출되도록 식각한다.
그 후, 도 1e에 도시된 바와 같이, 공지된 방법으로 포토레지스트 패턴(13)을 제거한다.
즉, 질화막(11) 상부에 ARC막(12)을 형성한 후 포토리소그라피 공정을 진행하기 때문에 질화막(11)의 패터닝시 반사가 방지된다. 또한, ARC막(12)의 표면을 O2플라즈마 처리하기 때문에, 포토레지스트 패턴(13)에서의 스컴 발생이 방지된다.
그러나, 상기한 바와 같은 질화막 패터닝 방법에서는, ARC막(12)을 형성하기 위하여 증착 및 O2플라즈마에 의한 표면처리의 2단계 공정이 요구될 뿐만 아니라, ARC막(12)과 질화막(11)을 각각 식각해야 하므로, 공정이 복잡한 단점이 있다. 또한, 포토리소그라피의 진행시 지연시간이 길 경우 스컴 발생을 방지하기 위하여 O2플라즈마 처리를 재수행해야 하는 문제가 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, ARC막을 사용하는 것 없이 질화막의 반사를 방지하면서 비교적 단순한 공정으로 질화막을 패터닝할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 종래의 반도체 소자의 질화막 패터닝 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 질화막 패터닝 방법을 설명하기 위한 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
20 : 반도체 기판 21 : 질화막
21A : 비정질화된 질화막 22 : 포토레지스트 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라, 반도체 기판 상에 비교적 높은 반사율을 갖는 물질막을 형성하고, 물질막의 표면을 비정질화시켜 물질막의 표면 반사율을 낮춘다. 그런 다음, 비정질화된 물질막 상에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 마스크로하여 기판이 노출되도록 비정질화된 물질막 및 물질막을 식각한다. 그리고 나서, 포토레지스트 패턴을 제거한다.
본 실시예에서, 물질막은 질화막으로 1,000 내지 1,500Å의 두께로 형성하고, 물질막의 비정질화는 이온주입공정으로 진행하고, 이온주입공정은 As 이온을 이용하여 틸트각을 0도로 하여 2×1025내지 6×1025이온/㎠의 농도와 20 내지30KeV의 에너지에서 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 질화막 패터닝 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 질화막(21)을 1,000 내지 1,500Å의 두께로 형성하고, 도 2b에 도시된 바와 같이, 질화막(21)의 표면으로 불순물 이온을 비교적 높은 에너지에서 이온주입하여, 질화막(21) 표면을 비정질화시켜 질화막(21)의 표면 반사율을 낮춘다. 바람직하게, 이온주입은 As 이온을 이용하여 틸트각을 0도로 하여 2×1025내지 6×1025이온/㎠의 농도와 20 내지 30KeV의 에너지에서, 더욱 바람직하게 4×1025이온/㎠의 농도와 25KeV의 에너지에서 진행한다.
예컨대, 질화막(21)을 1,200Å의 두께로 형성한 경우, 이온주입하기 전 질화막(21)의 반사율은 0.303으로 높은 반면, 이온주입후 비정질화된 질화막(21A)의 반사율은 0.189로 낮다. 또한, 종래와 같이, 질화막 상부에 ARC막을 적용한 경우(도 1a 내지 도 1e 참조), 예컨대 질화막을 1,200Å의 두께로 형성하고 그 상부에 무기 ARC막으로서 SiON막을 300Å의 두께로 형성한 경우 반사율은 0.281이고, 1,200Å의 질화막 상부에 600Å의 유기 ARC막을 형성한 경우의 반율은 0.242로서, ARC막을 적용한 경우 보다 본 발명의 반사율이 비교적 낮음을 알 수 있다.
도 2c를 참조하면, 비정질화된 질화막(21A) 상부에 포토레지스트막을 도포하고 포토리소그라피로 노광 및 현상하여, 비정질화된 질화막(21A)의 표면을 일부 노출시키는 포토레지스트 패턴(22)을 형성한다. 그리고 나서, 도 2d에 도시된 바와 같이, 포토레지스트 패턴(22)을 마스크로하여, 기판(20)이 노출되도록 비정질화된 질화막(21A) 및 질화막(21)을 식각한 후, 도 2e에 도시된 바와 같이, 공지된 방법으로 포토레지스트 패턴(22)을 제거한다.
상기한 본 발명에 의하면, 질화막과 같은 반사율이 높은막의 표면을 비정질화시켜 반사율을 낮춤으로써, ARC막을 사용하는 것 없이 반사를 방지하면서 질화막 상에 포토레지스트 패턴을 형성하는 것이 가능하다. 또한, 포토레지스트 패턴을 이용한 한번의 식각공정으로 패터닝이 가능하기 때문에, 공정수가 현저하게 감소되므로 원가절감의 효과를 얻을 수 있다.
또한, O2플라즈마 처리의 재처리와 같은 공정이 요구되지 않으므로, 대량생산에 따른 공정시간이 감소된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 반도체 기판 상에 비교적 높은 반사율을 갖는 물질막을 형성하는 단계;
    상기 물질막의 표면을 비정질화시켜 상기 물질막의 표면 반사율을 낮추는 단계;
    상기 비정질화된 물질막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로하여 상기 기판이 노출되도록 상기 비정질화된 물질막 및 물질막을 식각하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 물질막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 물질막은 1,000 내지 1,500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 물질막을 비정질화시키는 단계는 이온주입공정으로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 이온주입공정은 As 이온을 이용하여 0도의 틸트각으로 2×1025내지 6×1025이온/㎠의 농도와 20 내지 30KeV의 에너지에서 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019990023760A 1999-06-23 1999-06-23 반도체 소자의 제조방법 KR100299515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023760A KR100299515B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023760A KR100299515B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010003463A KR20010003463A (ko) 2001-01-15
KR100299515B1 true KR100299515B1 (ko) 2001-11-01

Family

ID=19594626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023760A KR100299515B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100299515B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653534B1 (ko) * 2005-12-26 2006-12-05 동부일렉트로닉스 주식회사 포토레지스트막패턴 형성방법 및 이를 이용한 미세패턴형성방법

Also Published As

Publication number Publication date
KR20010003463A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US11289332B2 (en) Directional processing to remove a layer or a material formed over a substrate
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
US5369061A (en) Method of producing semiconductor device using a hydrogen-enriched layer
US8003540B2 (en) Method for manufacturing semiconductor device
US9268228B2 (en) Techniques for patterning a substrate
US8124323B2 (en) Method for patterning a photosensitive layer
KR100299515B1 (ko) 반도체 소자의 제조방법
US6294314B2 (en) Method of fabricating an opening with deep ultra-violet photoresist
JPH0794467A (ja) ドライエッチング方法
KR100920837B1 (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
KR920004909B1 (ko) 반도체장치의 접속창 형성방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR0165759B1 (ko) 모스 트랜지스터 금속 패턴 형성 방법
KR20050035359A (ko) 반도체 소자의 제조방법
KR100365421B1 (ko) 반도체소자의콘택홀형성방법
KR20160040065A (ko) 개선된 에칭 공정
KR100807521B1 (ko) 반도체 소자 제조 방법
KR100475895B1 (ko) 반도체소자제조방법
KR20050047300A (ko) 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법
KR20010004081A (ko) 반도체 장치의 포토레지스트 패턴 형성방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100393963B1 (ko) 반도체소자의금속배선형성방법
KR19990057333A (ko) 반도체소자의 금속배선 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee