KR20050047300A - 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법 - Google Patents
포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20050047300A KR20050047300A KR1020030081107A KR20030081107A KR20050047300A KR 20050047300 A KR20050047300 A KR 20050047300A KR 1020030081107 A KR1020030081107 A KR 1020030081107A KR 20030081107 A KR20030081107 A KR 20030081107A KR 20050047300 A KR20050047300 A KR 20050047300A
- Authority
- KR
- South Korea
- Prior art keywords
- layer pattern
- photoresist
- film
- pattern
- protective layer
- Prior art date
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 32
- 239000010703 silicon Substances 0.000 title claims abstract description 32
- 239000011241 protective layer Substances 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 title claims abstract description 15
- 230000007261 regionalization Effects 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 55
- 230000002776 aggregation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
반도체 소자의 패턴 형성 방법을 제공한다. 본 발명은 포토레지스트막 패턴 상에 상기 포토레지스트막 패턴과 물질막간의 식각 선택비를 향상시킬 수 있는 실리콘 보호층 패턴을 형성한 후, 상기 실리콘 보호층 패턴 및 포토레지스트막 패턴을 식각 마스크로 상기 물질막을 식각하여 물질막 패턴을 형성한다. 이에 따라, 본 발명은 포토레지스트막 패턴 표면에 형성된 실리콘 보호층 패턴으로 인하여 물질막의 플라즈마 식각시 포토레지스트 군집 현상에 의한 포토레지스트막 패턴의 식각 내성을 약화를 방지할 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조에는 다양한 제조 공정이 이용된다. 예컨대, 반도체 기판 상에 박막을 형성하는 박막 증착 공정, 상기 반도체 기판에 불순물 이온을 주입하는 이온 주입 공정, 사진 식각 공정을 이용하여 상기 반도체 기판 상에 형성된 박막을 패터닝하여 박막 패턴을 형성하는 패턴 형성 공정 등이 그것이다.
도 1 및 도 2는 종래 기술에 의한 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(10), 예컨대 실리콘 기판 상에 산화막이나 질화막으로 물질막(12)을 형성한다. 이어서, 상기 물질막(12) 상에 반사 방지막(14, anti-reflective coating film, ARC film) 을 형성한다. 다음에, 상기 반사 방지막(14) 상에 상기 반사 방지막*14)의 일부를 노출하는 오프닝(15, opening)을 갖는 포토레지스트막 패턴(16)을 형성한다.
도 2를 참조하면, 상기 포토레지스트막 패턴(16)을 식각 마스크로 상기 오프닝(15) 하부의 반사 방지막(14) 및 물질막(12)을 식각한다. 이에 따라, 반도체 기판(10) 상에 물질막 패턴(12a) 및 반사 방지막 패턴(14a)을 형성한다. 다음에, 상기 포토레지스트막 패턴(16) 및 반사 방지막 패턴(14a)을 제거함으로써 패턴 형성 공정을 완료한다.
그런데, 반도체 소자가 고집적화됨에 따라 미세 선폭 달성을 위해 KrF 노광용 포토레지스트막은 ArF 노광용 포토레지스트막으로 대체되고 있다. 상기 ArF 노광용 포토레지스트막을 사용하면, 플라즈마 식각시 도 2의 참조번호 18로 표시한 바와 같이 KrF 노광용 포토레지스트막에서 보이지 않았던 포토레지스트 군집(agglomeration)이 현상이 발생한다. 다시 말해, 상기 ArF 노광용 포토레지스트막 물질의 군집 현상으로 인하여 ArF 노광용 포토레지스트막 패턴의 표면이 움푹 파이는 현상이 발생한다. 이렇게 포토레지스트 군집 현상이 발생하면 후속 식각 공정에서 포토레지스트막 패턴의 식각 내성이 약해지므로 물질막 패턴을 원하는 형태로 얻을 수 없게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 포토레지스트막, 특히 ArF 노광용 포토레지스트막을 사용할때 포토레지스트 군집 현상에 의한 포토레지스트 내성 약화를 방지할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 패턴 형성 방법은 반도체 기판 상에 물질막을 형성한 후, 상기 물질막 상에 상기 물질막의 일부 표면을 노출하는 오프닝을 갖는 포토레지스트막 패턴을 형성하는 것을 포함한다. 상기 포토레지스트막 패턴 상에 상기 포토레지스트막 패턴과 물질막간의 식각 선택비를 향상시킬 수 있는 실리콘 보호층 패턴을 형성한다. 상기 실리콘 보호층 패턴 및 포토레지스트막 패턴을 식각 마스크로 상기 물질막을 식각하여 물질막 패턴을 형성한다.
상기 물질막을 형성하는 단계 후에 상기 물질막 상에 반사 방지막을 형성할 수 있다. 상기 물질막은 산화막 또는 질화막으로 형성할 수 있다. 상기 포토레지스트막 패턴은 ArF 노광원에 반응하는 포토레지스트막일 수 있다. 상기 실리콘 보호층 패턴은 상기 포토레지스트막 패턴에 실리콘을 확산시켜 형성할 수 있다.
이상과 같이 본 발명은 포토레지스트막 패턴 표면에 실리콘 보호층 패턴을 형성하여 물질막의 플라즈마 식각시 포토레지스트 군집 현상에 의한 포토레지스트막 패턴의 식각 내성을 약화를 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 3 내지 도 5는 본 발명에 의한 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 반도체 기판(101), 예컨대 실리콘 기판 상에 산화막이나 질화막으로 물질막(103)을 형성한다. 이어서, 상기 물질막(103) 상에 반사 방지막(105, anti-reflective coating film, ARC film) 을 형성한다. 상기 반사 방지막(105)은 반도체 기판(101) 표면으로부터 반사되는 노광원의 반사광을 제거하기 위하여 형성한다. 상기 반사 방지막(105)은 필요에 따라 형성하지 않을 수도 있다.
다음에, 상기 반사 방지막(105) 상에 상기 반사 방지막(105)의 일부를 노출하는 오프닝(106, opening)을 갖는 포토레지스트막 패턴(107)을 형성한다. 상기 반사 방지막(105)을 형성하지 않을 경우에는 상기 물질막(103)의 표면이 일부 노출된다. 상기 포토레지스트막 패턴(107)은 ArF 노광원에 반응하는 포토레지스트막을 이용한다.
도 4를 참조하면, 상기 포토레지스트막 패턴(107) 상에 상기 포토레지스트막 패턴(107)과 물질막(103)간의 식각 선택비를 향상시킬 수 있는 실리콘 보호층 패턴(109)을 형성한다. 상기 실리콘 보호층 패턴(109)은 후속의 물질막 식각시 발생하는 포토레지스트 군집 현상에 의한 포토레지스트막 패턴(107)의 식각 내성 약화를 완화시키기 위하여 형성한다.
상기 포토레지스트 군집 군집 현상은 포토레지스트 자체의 결합(또는 구성 성분)이 플라즈마 식각시 깨지면서 재결합되어 발생되는 현상이다. 특히, 본 발명자들은 상기 포토레지스트 군집 현상이 산화막이나 질화막의 플라즈마 식각에 필수적으로 사용되는 Ar 가스의 스퍼터링이 주요한 인자로 작용하는 것을 확인하였다. 이에 따라, 상기 포토레지스트막 패턴(107)의 표면에 실리콘 보호층 패턴(109)을 형성하면 산화막이나 질화막으로 이루어진 물질막(103) 식각시 포토레지스트의 초기 군집을 막아 포토레지스트막 패턴(107)의 식각 선택비를 향상시킬 수 있다.
상기 실리콘 보호층 패턴(109)은 상부 전극의 재질이 실리콘이고, 불활성 가스, 예컨대 Ar, He 또는 Xe를 상기 상부 전극에 스퍼터링할 수 있는 식각 장비를 이용하여 수행한다. 특히, 상기 실리콘 보호층 패턴(109)은 소오스 파워(Source power)와 바이어스 파워(Bias power)가 분리되어 있는 식각 장비를 이용하여 형성한다. 더하여, 상기 포토레지스트막 패턴(107)의 손상을 최소화 하기 위해 바이어스 파워 인가 없이 소오스 파워만 인가하여 포토레지스트막 패턴(107)의 표면에 실리콘을 확산시켜 실리콘 보호층 패턴(109)을 형성한다.
상기 실리콘 보호층 패턴(109) 형성의 메카니즘은 상부 전극에서 스퍼터되어 나온 실리콘이 포토레지스트막 패턴(107) 속으로 확산되어 형성된다. 상기 실리콘 보호층 패턴(109)은 상기 포토레지스트막 패턴(107)의 두께 변화 없이 실리콘이 확산되는 깊이는 600Å정도이고, 이후는 실리콘이 표면에 축적되어 포토레지스트막 패턴(107)의 두께 증가를 가져 오게 된다. 이와 같은 결과를 토대로 포토레지스트막 패턴(107)의 부피, 예컨대 포토레지스트막 패턴의 임계 크기(CD)의 증감 없이 실리콘 보호층 패턴을 형성할 수 있는 두께는 500Å정도이다.
도 5를 참조하면, 상기 실리콘 보호층 패턴(109) 및 포토레지스트막 패턴(107)을 식각 마스크로 상기 오프닝(106) 하부의 반사 방지막(105) 및 물질막(103)을 식각한다. 이에 따라, 반도체 기판(101) 상에 물질막 패턴(103a) 및 반사 방지막 패턴(105a)을 형성한다. 그런데, 본 발명은 상기 실리콘 보호층 패턴으로 인하여 플라즈마 식각시 도 5의 참조번호 110로 표시한 바와 같이 포토레지스트 군집(agglomeration)이 현상이 일부 발생하나, 도 2와 같이 물질막 패턴 아래까지는 발생하지는 않는다. 다시 말해, 앞서 설명한 바와 같이 실리콘 보호층 패턴이 포토레지스트막 패턴의 식각 내성을 향상시켜 포토레지스트 군집 현상을 완화시킨다. 다음에, 상기 포토레지스트막 패턴(107) 및 반사 방지막 패턴(105a)을 제거함으로써 패턴 형성 공정을 완료한다.
상술한 바와 같이 본 발명은 포토레지스트막 패턴 표면에 실리콘 보호층 패턴을 형성하여 물질막의 플라즈마 식각시 포토레지스트 군집 현상에 의한 포토레지스트막 패턴의 식각 내성을 약화를 방지한다. 이에 따라, 본 발명은 원하는 형태로 반도체 기판 상에 물질막 패턴을 형성할 수 있다.
도 1 및 도 2는 종래 기술에 의한 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 3 내지 도 5는 본 발명에 의한 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도들이다.
Claims (5)
- 반도체 기판 상에 물질막을 형성하는 단계;상기 물질막 상에 상기 물질막의 일부 표면을 노출하는 오프닝을 갖는 포토레지스트막 패턴을 형성하는 단계;상기 포토레지스트막 패턴 상에 상기 포토레지스트막 패턴과 물질막간의 식각 선택비를 향상시킬 수 있는 실리콘 보호층 패턴을 형성하는 단계; 및상기 실리콘 보호층 패턴 및 포토레지스트막 패턴을 식각 마스크로 상기 물질막을 식각하여 물질막 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 물질막을 형성하는 단계 후에 상기 물질막 상에 반사 방지막을 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 물질막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 포토레지스트막 패턴은 ArF 노광원에 반응하는 포토레지스트막인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 실리콘 보호층 패턴은 상기 포토레지스트막 패턴에 실리콘을 확산시켜 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030081107A KR20050047300A (ko) | 2003-11-17 | 2003-11-17 | 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030081107A KR20050047300A (ko) | 2003-11-17 | 2003-11-17 | 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050047300A true KR20050047300A (ko) | 2005-05-20 |
Family
ID=37246325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030081107A KR20050047300A (ko) | 2003-11-17 | 2003-11-17 | 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050047300A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160059810A (ko) * | 2014-11-19 | 2016-05-27 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
| KR20190097948A (ko) | 2018-02-13 | 2019-08-21 | 뉴바이오 (주) | 약물전달용 소프트 콘택트렌즈의 제조방법 |
| CN111630628A (zh) * | 2018-01-23 | 2020-09-04 | 荣昌化学制品株式会社 | 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法 |
-
2003
- 2003-11-17 KR KR1020030081107A patent/KR20050047300A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160059810A (ko) * | 2014-11-19 | 2016-05-27 | 에이에스엠 아이피 홀딩 비.브이. | 박막 증착 방법 |
| CN111630628A (zh) * | 2018-01-23 | 2020-09-04 | 荣昌化学制品株式会社 | 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法 |
| CN111630628B (zh) * | 2018-01-23 | 2023-03-10 | 荣昌化学制品株式会社 | 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法 |
| KR20190097948A (ko) | 2018-02-13 | 2019-08-21 | 뉴바이오 (주) | 약물전달용 소프트 콘택트렌즈의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8778807B2 (en) | Method of reducing delamination in the fabrication of small-pitch devices | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US6136676A (en) | Semiconductor device manufacturing method | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| US6849530B2 (en) | Method for semiconductor gate line dimension reduction | |
| KR20050047300A (ko) | 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법 | |
| US6171940B1 (en) | Method for fabricating semiconductor devices having small dimension gate structures | |
| US6566184B1 (en) | Process to define N/PMOS poly patterns | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| KR100807074B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100596893B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR100450245B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| US20030073041A1 (en) | Partial photoresist etching | |
| KR0131719B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| KR20070083383A (ko) | 금속 산화층 및 탄소층으로 이루어진 하드 마스크 패턴을이용하여 패턴을 형성하는 방법 | |
| KR100562290B1 (ko) | 반도체 소자 제조 방법 | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| KR20030002323A (ko) | 반도체 소자의 제조방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100370121B1 (ko) | 반도체소자의 공정단순화 방법 | |
| CN111627798A (zh) | 半导体结构及其形成方法 | |
| KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040057641A (ko) | 반도체소자의 살리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |