JP2951504B2 - シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法 - Google Patents

シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法

Info

Publication number
JP2951504B2
JP2951504B2 JP13493693A JP13493693A JP2951504B2 JP 2951504 B2 JP2951504 B2 JP 2951504B2 JP 13493693 A JP13493693 A JP 13493693A JP 13493693 A JP13493693 A JP 13493693A JP 2951504 B2 JP2951504 B2 JP 2951504B2
Authority
JP
Japan
Prior art keywords
layer
resist
acid
silicon
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13493693A
Other languages
English (en)
Other versions
JPH06267810A (ja
Inventor
達朗 中戸
アーサー ビドゥセック デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHAAPU MAIKURO EREKUTORONIKUSU TEKUNOROJII Inc
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
SHAAPU MAIKURO EREKUTORONIKUSU TEKUNOROJII Inc
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHAAPU MAIKURO EREKUTORONIKUSU TEKUNOROJII Inc, Consejo Superior de Investigaciones Cientificas CSIC filed Critical SHAAPU MAIKURO EREKUTORONIKUSU TEKUNOROJII Inc
Publication of JPH06267810A publication Critical patent/JPH06267810A/ja
Application granted granted Critical
Publication of JP2951504B2 publication Critical patent/JP2951504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31667—Next to addition polymer from unsaturated monomers, or aldehyde or ketone condensation product

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路の製造のため
の平坦化技術に関する。
【０００２】
【従来の技術】典型的集積回路デバイスにおいては、多
くの電子回路が個々のシリコン基板上に製造され、回路
上で個々の能動デバイスの構成要素は絶縁層により分離
され、かつ導電層により相互接続されている。集積回路
デバイスに用いられる典型的トランジスタを図１に示
す。トランジスタ１０は、図１に示すようにＰ型基板と
してシリコン基板１を用意し、まず、その上に絶縁層４
を成長させることにより製造される。絶縁層４は、従来
の酸化技術を用いて成長させた酸化シリコンから構成さ
れ得る。絶縁層４を基板１の全面を覆うように成長させ
た後、絶縁層４の所定部に開口部２を設けるようなパタ
ーニングが行われ、基板１の活性領域が露出させられ
る。
【０００３】基板１の活性領域にゲート絶縁層３を形成
した後、ゲート絶縁層３上にゲート電極５が形成され
る。ゲート電極５が絶縁層６に覆われた後、基板１中に
純物拡散領域（ソース領域及びドレイン領域）７が形成
される。その後、絶縁層４上には、相互配線層８が不純
物拡散領域７にコンタクトするように形成される。
【０００４】トランジスタ１０や相互配線層８等の回路
素子の存在によって、基板１の上面には凹凸が形成され
る。これらの凹凸形状またはそのような形状を有する構
造を、以下において、トポグラフと称することとする。
すなわち、トランジスタ１０の上面３０および基板上に
形成された他のトランジスタ等の素子等が、本明細書に
おける「トポグラフ」を規定する。
【０００５】図２（ａ）から（ｆ）に示すように、その
ようなパターニングには、通常、感光層またはフォトレ
ジスト層１５を絶縁層１４上に積層する工程；あらかじ
め形成しておいたマスク１７をフォトレジスト層１５の
上方に置く工程；フォトレジスト層１５を光源に露出
（露光）する工程；フォトレジスト層１５を現像して、
露光された部分（または用いるフォトレジストのタイプ
によっては露光されない部分）を取り除く工程；および
絶縁層１４をエッチングして、スルーホール１８を形成
する工程が含まれる。次に、例えば、スルーホール１８
を通して基板１２中にｎ型不純物を与えるように構造体
にドーピングがなされ、不純物拡散領域が基板１２中に
形成される。このような工程が繰り返し実行されること
により、複雑な構造物が基板１上に形成される。
【０００６】高集積度の電子構成要素を含むように製造
した複合集積回路においては、更に他のフォトリソグラ
フィマスクレジスト層を絶縁層１４の表面に積層する必
要がある。一般にそのような追加のレジスト層を用いる
ことは、現在使用可能なマスク材料およびリソグラフィ
装置の物理的および化学的限界を補正するために必要で
ある。回路が超大規模集積回路（ＶＬＳＩ）レベル（チ
ップ当たり１００，０００から１，０００，０００個の
構成素子）に至るまでに進歩したことにより、ウエハ表
面にさらに層を追加する必要が生じた。さらにこれらの
マスク層を追加することにより、ウエハ表面を含むさら
なる製造工程が必要となり、それらの工程における光反
射およびレジスト層の薄層化のため、小さいイメージサ
イズの解像がより困難となる。
【０００７】そのような高密度製造プロセスの発達にお
いて、素子製造プロセスの後半段階の素子トポグラフを
鮮明にし、その鮮明さを維持することは集積回路リソグ
ラフィにおける大きな問題である。マスクイメージが構
造を有する基板に露光されると、表面トポグラフにはイ
メージ規定の問題をもたらす。例えば、コントラスト効
果、フォトレジスト光散乱及び基板反射率は、すべて、
フォトリソグラフィ工程中において基板表面に伝えられ
るパターンのゆがみの一因である。これらの要因は焦点
深度が浅い（0.1μmのオーダー）サブミクロン素子の形
状をパターニングするためのジレンマとなる。
【０００８】これらの問題の一般的解決法は、多層レジ
ストプロセス、平坦化層、およびリフローの技術を含め
て、「平坦化技術」と称される。それらは露光された構
造体上のプロジェクションレンズにより最良のイメージ
規定を得るために適したフラットな表面を得ることを目
的としている。
【０００９】この問題の１つの解決法は、一般に２層平
坦化技術と称され、図３（ａ）−３（ｅ）に示されるも
のであり、種々のトポグラフを有するウエハ上の小さな
ジオメトリーを解像するために、２層フォトレジストを
利用するものである。典型的に、２つの有機層、すなわ
ち底層である平坦化層３２、および上層であるイメージ
ングレジスト規定層３４は、異なる化学的性質を有して
いる。図３（ａ）に示す、基板表面１２はその上に形成
された特定の素子トポグラフ３５を有している。最初
に、図３（ｂ）に示すように、比較的厚い層であるレジ
スト３２−−レジストによっては異なるが典型的にはウ
エハ上の最も大きな段差の約１．５から４倍−−が用い
られ、サーマルフロー点になるまでベークされる。その
ような使用に適したレジストは遠紫外線輻射にセンシテ
ィブであり、ポジティブ反応をするポリメチルメタクリ
レート（ＰＭＭＡ）を含むものである。引き続き図３
（ｃ）に示すように、紫外線に近い輻射にのみセンシテ
ィブであるフォトレジストの薄層を底層３２の上面に回
転塗布させ、製造工程の現像段階で加工した（図３
（ｄ））。この方法により、フォトレジストは下にある
平坦化層のマスクとして機能する。上述のように、層３
４がポジ型フォトレジストである場合、現像工程には、
マスクパターンを層３４に転写するために層３４をマス
クを介して紫外線輻射に露光し、次いで層３４を現像し
て薄い層３４中に開口部３８を形成することが含まれる
（図３（ｄ））。層３４によれば、厚いウエハ表面に見
られる反射といった効果を起こさせずにマスクパターン
がウエハ表面に転写される。次に層３２を、新たに形成
された開口部３８を介して遠紫外線輻射に露光し、パタ
ーンを直接ウエハ表面に転写する。第２の現像工程は開
口部の解像を完了し、ウエハはエッチングされる状態に
なる。その後ウエハをエッチングし、ウエハ表面に達す
るパターンが設けられる（図３（ｅ））。
【００１０】残念ながら、ＰＭＭＡまたはポリイミドの
ような平坦化膜組成物の多くは、境界面でのミキシング
を避けるために、イメージングレジストとは性質がかな
り異なるものでなければならない。さらに、平坦化層を
介してイメージングを行うには、イメージング規定層用
の波長と異なる波長が必要とされる。これらの要因が重
なると、平坦化組成物が従来のレジスト系よりさらに加
工が困難である物質に限られることになる。またそれに
伴う高い欠陥レベルおよび加工の複雑さのため、２層シ
ステムが用いられる応用範囲が限られる。
【００１１】２層プロセスにおける限界のために、ＩＣ
製造プロセスにおいて既に用いられた物質を用いての３
層技術の開発が進められた。３層レジストプロセスは２
層プロセスにおける２つのレジスト層の間に「硬い」層
（ハード層）を導入する。このハード層としては、二酸
化シリコンまたは他の現像液耐性のある物質の堆積層が
用いられ得る。図４（ａ）−４（ｇ）に示す典型的３層
プロセスでは、第１レジスト層４２がウエハのトポグラ
フ上に比較的厚く積層され、僅かな流動性をもたせるた
め加熱またはベークされる。続けて、ハード層４３を堆
積し（図４Ｂ）、薄い上層であるレジスト４４を積層す
る（図４（ｃ））。パターンイメージを上層であるフォ
トレジスト層４４中に形成し（図４（ｄ））、続けてハ
ード層４３をエッチングする（図４（ｅ））。次に第１
レジスト層４２（図４（ｆ））および表面トポグラフを
エッチングして、素子トポグラフに所望のパターンを形
成する（図４（ｇ））。
【００１２】用いる典型的ハード平坦化層はスピン−オ
ン−グラス（ＳＯＧ）層である。ここでの「グラス」と
は迅速に蒸発する溶媒中での二酸化シリコン混合物のこ
とである。スピン塗布された後、グラス膜を加熱し、平
坦化された二酸化シリコン膜を残す。
【００１３】３層技術、とりわけＳＯＧプロセスによ
り、２層技術の欠点の多くが克服されたが、ＳＯＧ層の
使用により、その層自体の複雑さを伴うことになった。
例えば、イソプロピルアルコール溶媒（ＩＰＡ）は比較
的迅速に蒸発するため、二酸化シリコン−ＩＰＡ混合物
の安定性および貯蔵寿命は減じられる。
【００１４】特に深刻であるのはＳＯＧ欠陥濃度に関わ
る問題である。とりわけ、ＩＰＡは他の溶媒と比べてか
なり迅速に乾燥するため、ＳＯＧプロセスは粒子の形成
および析出によって生じる層内部および表面欠陥の影響
を受けやすい。粒子の形成が共通して生じる方法は、二
酸化シリコン−ＩＰＡ混合物それ自体の中で二酸化シリ
コンの粒子に析出するものである。析出物の形成は、真
の溶液とは対照的にゾル−ゲルとしてのＳＯＧ系の存在
に起因するものである。他に、スピン塗布工程の間にも
粒子形成は生じる。スピン塗布中に、ＩＰＡは、集積回
路デバイスが形成される基板の上方にあるディスペンス
ラインの先端において空気にさらされることにより、混
合物から迅速に蒸発する。それにより、粒子がその先端
を覆うことになる。それらの形成法のいずれかにより、
粒子はＳＯＧ層の一部として堆積され得る。さらに、３
層被覆プロセスによって複雑性が増すことにより、ＳＯ
Ｇ層の欠陥密度レベルが上昇する。しかし、ＳＯＧ加工
の容易さ、およびエッチングプロセスにおいてシングル
ステップで層の平坦化が可能であること、および高い適
合度といったように、３層技術には２層方法を上回る利
点がある。
【００１５】平坦化技術を簡潔化する別の方法として
は、従来のフォトレジストの選択された領域にシリコン
を導入する方法が挙げられる。例えば、米国特許第４、
８８２、００８号が単層レジストプロセスに関連してお
り、そのプロセスによれば、フォトレジストは、例えば
輻射に露光され、次いでヘキサメチルジシラザンのよう
なシリコン含有ガスにさらされる。それによりシリコン
はレジストの露光領域に導入される。次にシリコンが豊
富に含まれるレジスト（シリコンリッチレジスト）を酸
素プラズマにさらすことにより、シリコンを二酸化シリ
コンに変化させる。
【００１６】米国特許第４、９６３、４６３号は、輻射
にセンシティブな樹脂（輻射感受性樹脂）をベースにし
たフォトレジスト樹脂組成物、および輻射露光により酸
を生成する光活性化合物を記載している。輻射感受性樹
脂はキノンジアジド化合物を有するノボラックのような
アルカリ可溶性樹脂の凝縮物をベースに作製され得る。
フォトレジスト樹脂組成物で被覆された基板を酸が形成
されるに適切である輻射にさらす。その後、被覆した基
板をシリコン含有化合物で処理し、続けてシリコンを酸
との反応によりレジスト層に導入する。
【００１７】
【発明が解決しようとする課題】シリル化（silylate
d）平坦化レジストが有する、基板上に所望のパターン
を作製する能力に関して、いくつかの問題点が生じてい
る。１つの問題点は感光前駆体からの酸生成に関するも
のである。そのような前駆体の転化は、例えば輻射によ
り、平坦化レジスト層、とりわけ輻射を受けたレジスト
層のポジおよびネガ領域間の移行区間において、酸濃度
に勾配を形成することがある。均一なパターニングは一
般に、また均一で離れたラインの幅の形成は、とりわ
け、そのような平坦化レジスト組成物における均一な酸
濃度に依存するため、酸を生成する組成物においては、
パターン転写の均一性および制御性が減少する。
【００１８】第２の問題点は、レジスト組成物の長期安
定性に関わるものである。ある組成物においては、例え
ばジアゾナフトキノン樹脂および増感剤をベースにした
組成物においては、極微量（例えば１重量％未満）の酸
が存在していても時間が経つにつれ分解が生じ、保存寿
命を減少せしめる。
【００１９】よって、本発明の目的は簡潔化された方法
による高精度の多層半導体製造プロセスを提供すること
である。本発明のさらなる目的はプロセスの解像度を損
なうことなく公知の３層加工技術を簡潔化することであ
る。
【００２０】本発明の別の目的はフォトレジスト物質中
に欠陥が比較的生じないプロセスを提供することであ
る。
【００２１】本発明のさらなる目的はライン幅の均一
性、および全体のパターンのシャープさを高める安定し
た平坦化樹脂組成物を提供することである。
【００２２】
【課題を解決するための手段】１つの局面によれば、本
発明の平坦化方法は、基板上のトポグラフを平坦化レジ
スト層で被覆する工程；シリコン含有蒸気または液体の
存在中で平坦化レジスト層をソフトベークする工程；平
坦化レジスト層をイメージングレジスト層で被覆する工
程；イメージングレジストをソフトベークする工程；イ
メージングレジスト層を選択的に輻射に露光する工程；
イメージングレジスト層を現像する工程；および平坦化
層をエッチングする工程を包含する。
【００２３】さらなる局面によれば、本発明の平坦化層
はノボラック、ポリイミド、および他の有機ポリマーの
ようなリソグラフィプロセスに従来用いられる有機ポリ
マーを包含する。とりわけ、ポリマーはノボラック、ポ
リメチルメタクリレート、ポリジメチルグルタルイミ
ド、およびポリヒドロキシスチレンからなる群から選択
される。平坦化層はさらに樹脂を溶解するために用いら
れる溶媒と親和性のある有機酸モイエッティを包含す
る。とりわけ、酸モイエッティはインドール−３−カル
ボン酸である。
【００２４】別の局面によれば、本発明はシリル化平坦
化レジストを包含する。とりわけ、レジストはポリマー
および酸の溶液、並びにシリコンが豊富に含まれる層
（シリコンリッチ層）を包含し、ポリマーはノボラッ
ク、ポリメチルメタクリレート、ポリヒドロキシスチレ
ン、およびポリジメチルグルタルイミドからなる群から
選択され、酸濃度は溶液が塗布される基板の水平面にお
いて均一であり、シリコンが豊富に含まれる層（シリコ
ンリッチ層）はオルガノシランと酸との反応により溶液
の上に形成される。
【００２５】さらに別の局面によれば、シリル化平坦化
レジストの酸濃度はポリマーに対して約５から４０重量
％であり、特に約２５から３０重量％である。
【００２６】本発明は、ＳＯＧ層技術を利用して３層プ
ロセスを簡潔化し、それにより現在一部のＩＣ製造に採
用されているシリル化プロセスの応用を組み合わせて従
来のリソグラフィポリマーの使用を可能としている。す
なわち、ＳＯＧプロセスを簡潔なシリル化工程に置き換
え、従来の装置を用いて行うことを可能とする。簡潔化
により、３つの被覆層の使用プロセスが削減され、欠陥
を被りがちなＳＯＧ物質が排除され、２つの従来の有機
レジスト層を用いたプロセスが生みだされた。被覆およ
びシリル化工程後の、２層フォトレジストサンドウィッ
チの処理は３層ＳＯＧサンドウィッチの処理と同一であ
り、規定層のパターンイメージングおよび湿式現像を含
んでいる。
【００２７】
【実施例】以下に、本発明を実施例について説明する。
【００２８】図４（ａ）から（ｇ）に示したように、３
層平坦化プロセスは、おおよそ次の１０工程にまで削減
し得る：（１）平坦化レジスト４２をトポグラフ３５上
に設ける工程；（２）平坦化レジスト４２をソフトベー
クする工程；（３）平坦化レジスト４２をＳＯＧ物質４
３で被覆する工程；（４）ＳＯＧ物質４３をベークし、
硬化する工程；（５）ＳＯＧ物質４３をイメージングレ
ジスト４４で被覆する工程；（６）イメージングレジス
ト４４をソフトベークする工程；（７）イメージングレ
ジスト４４を露光してエッチングマスクにする工程；
（８）イメージングレジスト４４を現像する工程；
（９）ＳＯＧ物質４３をエッチングする工程；および
（１０）平坦化物質４２をエッチングする工程。
【００２９】図５（ａ）から（ｆ）を参照して、本発明
の独特なプロセスを以下に説明する。本発明によれば利
用工程を８工程のみとし、かつ平坦化プロセス中に生じ
る粒子状の物質の量を削減することが可能となる。本発
明の他の利点は以下の説明により明らかになるだろう。
【００３０】図５（ａ）に示すように、平坦化レジスト
物質５２が、基板上のトポグラフ３５の上に設けられ
る。以下に詳細に記載するように、平坦化レジスト物質
は本発明のプロセスに適した新規な化学特性を有してい
る。
【００３１】図５（ｂ）に示すように、その後平坦化レ
ジスト５２は、適切に加熱された雰囲気中でソフトベー
クされると同時に、シリコン含有蒸気または液状のシリ
ル化剤を用いることによりシリル化される。ソフトベー
ク／シリル化工程により、平坦化レジスト５２の上部に
おいてシリコンリッチフォトレジストの層５５が形成さ
れる。ソフトベーク／シリル化工程は、シリコン含有雰
囲気に耐え得るように改変された従来の蒸気プライムオ
ーブンに平坦化レジスト５２で被覆された基板を入れる
ことにより行われ得る。
【００３２】その後、従来のイメージング層５７を平坦
化レジスト５２の上にスピン被覆し、図５（ｃ）に示す
構造を得る。引き続き、イメージングレジスト５７をソ
フトベークし、硬化する。
【００３３】その後、薄い（２０００から４０００オン
グストロームの）イメージングレジスト５７を露光し、
現像して（図５（ｄ））、選択パターン部分を取り除
く。
【００３４】次に図５（ｅ）に示すように、シリコンが
豊富に含まれた部分（シリコンリッチ部分）５５を含む
平坦化レジスト５２を、マスクとしてイメージングレジ
スト５７を用いることにより、トポグラフ３５までエッ
チングする。一般に、この工程の第１の部分は従来のシ
リコンエッチングプロセスに類似しており、ＣＦ3Ｈの
ようなフッ化炭化水素ガスまたはＣＦ4中で行われ得
る。露光した部分でシリコンリッチ層を取り除くと、エ
ッチングプロセスの化学は、酸素のような酸化プラズマ
の化学に変化し、その結果図５（ｆ）に示す構造が得ら
れる。酸化プラズマは、ウエハトポグラフ３５の下にあ
る基板までエッチングすることなく、従来のイメージン
グレジスト層５７を取り除き、シリコン含有層５５をＳ
ｉＯ2に転化するため（図５（ｆ）の層５５ａ）、この
酸化プラズマエッチング工程はシリコン含有レジスト層
５５をマスクとして利用することを可能にする。その結
果、８工程を利用するだけで、３層機構と同等の解像度
を可能とし、従来の３層プロセス、とりわけＳＯＧ層の
プロセスと比較して粒子状の物質の生成量がかなり少な
い平坦化プロセスが得られる。
【００３５】シリル化平坦化レジスト５２の顕著な特徴
は、その独特な化学特性にある。シリル化剤と反応する
に適切である酸を生成する光活性成分を含有する従来の
シリル化レジストとは異なり、本発明の平坦化膜組成物
は光感受性でない。適切な酸は基板を平坦化レジストで
被覆した時に得られる；すなわち酸はレジスト組成物を
不安定にすることなくはじめから存在する。その結果、
均一な平坦化レジスト溶液が基板上に提供される。
【００３６】とりわけ、平坦化レジストの構成物は、リ
ソグラフィプロセスに用いられる有機ポリマーであれば
よく、すなわち従来のノボラック（または機能的に同等
であるポリマー）、ポリイミド、ＰＭＭＡ、ポリジメチ
ルグルタルイミド（ＰＭＧＩ）、またはポリヒドロキシ
スチレンの単独、またはそれらの組み合わせを含めた従
来より公知の有機ポリマーである。ガラス転移温度、Ｔ
gを超えた温度で平坦化プロセスを行うと、酸がレジス
トの空気界面に向かって拡散しやすくなるため、ガラス
転移温度、Ｔgはポリマーを選択する際の重要な要素で
ある。とりわけ、ソフトベークおよびシリル化工程後、
平坦化レジストの水平面での酸の濃度は一定のままであ
る。
【００３７】本発明に用いられるレジスト組成物の付加
的利点は、ＩＰＡより比較的蒸発度の低い溶媒中にポリ
マー、酸、および感光剤、または他の付加剤が溶解して
いる点である。そのような溶媒としては、乳酸エチルお
よび酢酸プロピレングリコールモノメチルエーテル（Ｐ
ＧＭＥＡ）が挙げられる。これらの溶媒は容易にノボラ
ックおよび本発明に用いるに適した他のポリマーを溶解
させ、その結果さらに、平坦化層の欠陥密度を減少せし
める。
【００３８】ソフトベークの工程中（図５（ｂ））、酸
は平坦化膜５２の空気との界面に向かって拡散する。シ
リル化剤を用いることにより、シリコンは酸モイエッテ
ィと反応し、平坦化層の外気との界面にシリル化ポリマ
ーの層を形成する。ソフトベーク工程中の加熱の際に許
容し得るポリマーのフロー、従って酸の拡散率は、Ｔg
が約１００℃から約２００℃、好ましくはＴgが約１３
５℃から約１４５℃である樹脂を用いることにより得ら
れる。
【００３９】適切な有機酸モイエッティとしては、イン
ドール−３−カルボン酸のようなインドールの酸官能族
が挙げられる。それ以外の酸もその分子量、揮発度、お
よび用いるポリマーとの溶解度によっては用いられ得
る。約５−４０重量％（ポリマーに対する酸）が有効量
であり、２５−３０重量％が好適である。
【００４０】この分野で公知のように、ソフトベーク／
シリル化工程の間、ＨＭＤＳ、すなわちヘキサメチルジ
シラザンアミンのようなオルガノシランがシリル化剤と
して用いられ得る。液状またはガス状のオルガノシラン
が用いられるが、後者の方が前者よりろ過しやすいた
め、平坦化層における粒子形成量削減の一助となる。
【００４１】Yield Enhancement Systems Companyより
入手可能なモデルのような従来の蒸気プライムオーブン
チャンバを用いる場合、シリコン含有雰囲気は一般にガ
ス状である。そのようなオーブンを用いることにより、
オルガノシラン蒸気圧、およびそれに伴ってシリコン導
入の量および均一性を直接制御することが可能となる。
例えば、そのような制御は窒素ガス中シランを含有する
シリンダーを用いることにより行われ得る。平坦化レジ
ストで被覆された基板を約１時間、３ｐｓｉ窒素、１７
０℃で、オルガノシラン蒸気にさらすことにより、十分
なシリコン導入が成し遂げられる。代わりに、カリフォ
ルニア州サンホゼのシリコンバレーグループから商業的
に入手可能であるようなホットプレートのオーブンを用
いてもよい。被覆した基板を約６０秒、１７０℃、３ｐ
ｓｉの窒素キャリアで、オルガノシラン蒸気にさらして
もよい。代わりに、液状オルガノシランの「パッドル」
または「プール」を平坦化膜の上に設けてもよい。
【００４２】本発明の２層プロセスにおいては、薄いシ
リル化層が酸化プラズマの存在中で二酸化シリコンに転
化するように、３層プロセスの本質的要素が繰り返され
る。平坦化レジスト上のシリル化表面を加工して、従来
の３層プロセスにおけるＳＯＧ物質と同様の働きをもた
せることが出来る。転写されるべきパターンの鮮明なポ
ジおよびネガの転写を行うために、平坦化レジスト全体
に均一である酸の密度、および薄いイメージングレジス
ト層の使用は、所望の鮮明なパターンを基板に転写する
一助となる。
【００４３】平坦化レジスト層５２の別の特徴は、一般
に１８０から２８０ｎｍの波長を有する遠紫外線輻射を
吸収することである。素子製造の最終段階で、チップの
トポグラフはかなり顕著となる。その結果、金属層をチ
ップ上に蒸着する時には、表面はもはや完全に平坦でな
く、望まない反射が次のリソグラフィ工程において生じ
るかもしれない。遠紫外線（１８０−２８０ｎｍ）にお
いて、レジスト層が露光波長を吸収する。これにより、
プロセス中の露光工程における反射を排除しないまでも
大幅に減少せしめる傾向が生じる。より従来的な露光、
例えば３６５−４３６ｎｍの長い波長での露光が所望で
あるなら、平坦化層が所望の露光波長で吸収するよう
に、その露光波長で吸収する色素（染料）が平坦化層と
共に混合され得る。適切な色素としては、多くの商業的
に入手可能であるクマリンレーザ色素および同等物が挙
げられる。代わりに、露光波長で吸収し得る有機酸を選
択してもよい。
【００４４】
【発明の効果】本発明のプロセスは従来の有機レジスト
を用いつつ、プロセス能力を高めている。加えて、改良
されたレジスト組成物を用い、レジスト物質の被覆を最
適にし、かつ平坦化プロセスの工程数を３から２へ削減
することにより欠陥密度を低くしている。さらに、比較
的低いガラス転移温度を有する従来のリソグラフィポリ
マーが用いられ得るため、過剰なプロセス条件にたよる
ことなく、平坦化の改良が成し遂げられる。
【図面の簡単な説明】
【図１】集積回路デバイスに用いられるトランジスタの
一例を示す断面図である。
【図２】（ａ）から（ｆ）は、従来技術のフォトリソグ
ラフィプロセスの一例を示す断面図である。
【図３】（ａ）から（ｅ）は、従来技術の２層平坦化技
術の一例を示す断面図である。
【図４】（ａ）から（ｇ）は、従来技術の３層平坦化技
術の一例を示す断面図である。
【図５】（ａ）から（ｆ）は、本発明の平坦化法を示す
断面図である。
【符号の説明】
３５ トポグラフ ５２ 平坦化レジスト ５５ シリコン含有レジスト層 ５７ イメージングレジスト
フロントページの続き (72)発明者 デイビッド アーサー ビドゥセック アメリカ合衆国 ワシントン 98607, キャマス，エスイー 195ティーエイチ アベニュー 1305 (56)参考文献 特開 昭63−184332（ＪＰ，Ａ) 特開 平３−154062（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/027 H01L 21/3065 H01L 21/312

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 以下の工程を包含する２層平坦化方法： （ａ）基板上のトポグラフを平坦化レジスト層で被覆す
    る工程； （ｂ）シリコン含有蒸気または液体の存在中で該平坦化
    レジスト層をソフトベークする工程； （ｃ）該平坦化レジスト層をイメージングレジスト層で
    被覆する工程； （ｄ）該イメージングレジスト層をソフトベークする工
    程； （ｅ）該イメージングレジスト層を選択的に輻射に露光
    する工程； （ｆ）該イメージングレジスト層を現像する工程；およ
    び （ｇ）該平坦化層をエッチングする工程。
  2. 【請求項２】 前記平坦化層がリソグラフィ工程におい
    て従来より用いられている有機ポリマーを含む請求項１
    に記載の平坦化方法。
  3. 【請求項３】 前記工程（ａ）より前に、色素を前記平
    坦化レジスト層と予め混合する工程をさらに包含し、該
    色素は前記工程（ｅ）において入射する輻射を吸収する
    ものが選択される、請求項２に記載の平坦化方法。
  4. 【請求項４】 前記平坦化層がノボラック、ポリメチル
    メタクリレート、ポリジメチルグルタルイミド、および
    ポリヒドロキシスチレンからなる群から選択されるポリ
    マーを包含する、請求項２に記載の平坦化方法。
  5. 【請求項５】 前記平坦化層が有機酸モイエッティを包
    含する、請求項４に記載の平坦化方法。
  6. 【請求項６】 前記平坦化層が選択的露光工程において
    入射する輻射を吸収する、請求項５に記載の平坦化方
    法。
  7. 【請求項７】 前記平坦化層がインドール−３−カルボ
    ン酸を包含する、請求項６に記載の平坦化方法。
  8. 【請求項８】 前記基板表面まで前記トポグラフをエッ
    チングする工程（ｈ）をさらに包含する、請求項１に記
    載の方法。
  9. 【請求項９】 前記工程（ｂ）により、前記平坦化層に
    平坦化レジストのシリコンリッチ層が生じる、請求項１
    に記載の平坦化方法。
  10. 【請求項１０】 前記工程（ｇ）が酸化プラズマ中で前
    記平坦化層をエッチングする工程を包含し、該工程中に
    前記シリコンリッチ層が二酸化シリコンに変化し、前記
    平坦化層をエッチングするためのマスクとして機能す
    る、請求項９に記載の方法。
  11. 【請求項１１】 集積回路デバイスを製造する方法であ
    って、該デバイスは複数の半導体素子が形成された基板
    を含み、基板上にトポグラフを生じさせ、 （ａ）第１レジスト層を該トポグラフに積層する工程； （ｂ）シリコン含有蒸気または液体の存在中において、
    該第１レジスト層を加熱する工程； （ｃ）該第１レジスト層上に第２レジスト層を積層する
    工程； （ｄ）該第２レジスト層中に所望のフォトリソグラフィ
    パターンを形成する工程； （ｅ）該所望のフォトリソグラフィパターンを該第１レ
    ジスト層中に形成する工程；および （ｆ）該フォトリソグラフィパターンを該トポグラフ中
    に形成する工程； を包含する方法。
  12. 【請求項１２】 集積回路デバイスを製造するフォトリ
    ソグラフィ方法であって、 （ａ）ノボラックポリマーおよび酸の均一溶液を含む平
    坦化フォトレジスト組成物を半導体基板の表面トポグラ
    フに塗布する工程； （ｂ）該平坦化フォトレジスト組成物をシリコン含有環
    境中において、ソフトベークする工程； （ｃ）該平坦化フォトレジスト組成物をイメージングレ
    ジスト層で被覆する工程； （ｄ）該イメージングレジストをソフトベークする工
    程； （ｅ）該イメージングレジスト層を選択的に露光する工
    程； （ｆ）該イメージングレジスト層を現像する工程； （ｇ）該平坦化層をエッチングする工程；および （ｈ）該表面トポグラフをエッチングする工程；を包含
    する方法。
  13. 【請求項１３】 フォトリソグラフィプロセスにおいて
    従来用いられる有機ポリマーと、該ポリマーを含有する
    溶液中の酸とを含むシリル化平坦化レジストであって、 該溶液は該レジストの水平面において均一であり、該溶
    液は該レジスト層の表面に隣接してシリコンリッチ部分
    を形成し、該シリコンリッチ部分はオルガノシランと該
    酸との反応によって形成される、シリル化平坦化レジス
    ト。
  14. 【請求項１４】 前記酸がインドール−３−カルボン酸
    である、請求項１３に記載のシリル化平坦化レジスト。
  15. 【請求項１５】 前記酸の濃度がポリマーに対して約５
    から４０重量％である、請求項１４に記載のシリル化平
    坦化レジスト。
  16. 【請求項１６】 前記オルガノシランがガス状である、
    請求項１３に記載のシリル化平坦化レジスト。
  17. 【請求項１７】 前記オルガノシランが液状である、請
    求項１３に記載のシリル化平坦化レジスト。
  18. 【請求項１８】 ポリマーおよび酸の溶液であって、該
    ポリマーはフォトリソグラフィプロセスにおいて従来用
    いられているどのような有機ポリマーでもよく、該酸の
    濃度は該溶液が塗布される基板の水平面において均一で
    ある溶液と、 シリコンが豊富に含まれる層であって、オルガノシラン
    と酸との反応により該溶液の上に形成される層と、 を備えたシリル化平坦化レジスト。
  19. 【請求項１９】 前記ポリマーがノボラック、ポリメチ
    ルメタクリレート、ポリヒドロキシスチレン、およびポ
    リジメチルグルタルイミドからなる群から選択され、前
    記酸の濃度は前記溶液が塗布される基板の水平面におい
    て均一である、請求項１８に記載のシリル化平坦化レジ
    スト。
  20. 【請求項２０】 前記酸がインドール−３−カルボン酸
    である、請求項１９に記載のシリル化平坦化レジスト。
  21. 【請求項２１】 前記酸の濃度が前記ポリマーに対して
    約５から４０重量％である、請求項１８に記載のシリル
    化平坦化レジスト。
JP13493693A 1992-06-05 1993-06-04 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法 Expired - Fee Related JP2951504B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89370292A 1992-06-05 1992-06-05
US07/893,702 1992-06-05

Publications (2)

Publication Number Publication Date
JPH06267810A JPH06267810A (ja) 1994-09-22
JP2951504B2 true JP2951504B2 (ja) 1999-09-20

Family

ID=25401934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13493693A Expired - Fee Related JP2951504B2 (ja) 1992-06-05 1993-06-04 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法

Country Status (2)

Country Link
US (2) US5486424A (ja)
JP (1) JP2951504B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
US6485576B1 (en) * 1996-11-22 2002-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing coating bead at wafer flat edge
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
US5968710A (en) * 1998-02-19 1999-10-19 Micron Technology, Inc. Controlled removal of electron beam curable coatings and articles formed thereby
US6586162B2 (en) 1998-03-05 2003-07-01 Taiwan Semiconductor Manufacturing Company Simple photo development step to form TiSix gate in DRAM process
JP2000058506A (ja) 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6379872B1 (en) * 1998-08-27 2002-04-30 Micron Technology, Inc. Etching of anti-reflective coatings
US6258514B1 (en) * 1999-03-10 2001-07-10 Lsi Logic Corporation Top surface imaging technique using a topcoat delivery system
US6255022B1 (en) 1999-06-17 2001-07-03 Taiwan Semiconductor Manufacturing Company Dry development process for a bi-layer resist system utilized to reduce microloading
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
AU2001247687A1 (en) * 2000-03-30 2001-10-15 Tokyo Electron Limited Dry silylation plasma etch process
US6451512B1 (en) 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
JP4654544B2 (ja) * 2000-07-12 2011-03-23 日産化学工業株式会社 リソグラフィー用ギャップフィル材形成組成物
US6645677B1 (en) * 2000-09-18 2003-11-11 Micronic Laser Systems Ab Dual layer reticle blank and manufacturing process
US6472332B1 (en) * 2000-11-28 2002-10-29 Xerox Corporation Surface micromachined structure fabrication methods for a fluid ejection device
KR100687856B1 (ko) * 2000-12-02 2007-02-27 주식회사 하이닉스반도체 반도체 소자의 평탄화방법
US6602794B1 (en) * 2001-03-09 2003-08-05 Advanced Micro Devices, Inc. Silylation process for forming contacts
US20030054616A1 (en) * 2001-08-29 2003-03-20 Honeywell International Inc. Electronic devices and methods of manufacture
US6566280B1 (en) * 2002-08-26 2003-05-20 Intel Corporation Forming polymer features on a substrate
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US7601246B2 (en) * 2004-09-29 2009-10-13 Lam Research Corporation Methods of sputtering a protective coating on a semiconductor substrate
US7309659B1 (en) 2005-04-01 2007-12-18 Advanced Micro Devices, Inc. Silicon-containing resist to pattern organic low k-dielectrics
US8093150B2 (en) 2006-09-19 2012-01-10 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7867913B2 (en) * 2007-09-28 2011-01-11 Hynix Semiconductor Inc. Method for fabricating fine pattern in semiconductor device
US8479464B2 (en) * 2009-02-26 2013-07-09 Leonard Holzworth Modular and portable target range shelter
US8323868B2 (en) * 2009-11-06 2012-12-04 International Business Machines Corporation Bilayer systems including a polydimethylglutarimide-based bottom layer and compositions thereof
US9741586B2 (en) 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568632A (en) * 1982-10-07 1986-02-04 International Business Machines Corporation Patterning of polyimide films with far ultraviolet light
US4414059A (en) * 1982-12-09 1983-11-08 International Business Machines Corporation Far UV patterning of resist materials
US4810601A (en) * 1984-12-07 1989-03-07 International Business Machines Corporation Top imaged resists
US4745018A (en) * 1987-09-08 1988-05-17 Gencorp Inc. Treatment of FRP surfaces for bonding
JP2623309B2 (ja) * 1988-02-22 1997-06-25 ユーシービー ソシエテ アノニム レジストパターンを得る方法
US4882008A (en) * 1988-07-08 1989-11-21 Texas Instruments Incorporated Dry development of photoresist
US5108875A (en) * 1988-07-29 1992-04-28 Shipley Company Inc. Photoresist pattern fabrication employing chemically amplified metalized material
JPH02151865A (ja) * 1988-11-22 1990-06-11 Ucb Sa 高温反応処理方法
US5024896A (en) * 1989-07-06 1991-06-18 International Business Machines Corporation Collimated metal deposition
US5024876A (en) * 1990-02-28 1991-06-18 Phillips Petroleum Company Reinforced plastic comprising poly(arylene sulfide sulfone) polymer containing ether groups matrix
US5286607A (en) * 1991-12-09 1994-02-15 Chartered Semiconductor Manufacturing Pte Ltd. Bi-layer resist process for semiconductor processing

Also Published As

Publication number Publication date
US5545512A (en) 1996-08-13
JPH06267810A (ja) 1994-09-22
US5486424A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
JP2951504B2 (ja) シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
JP2846761B2 (ja) 伝導層パターン形成方法
US5756256A (en) Silylated photo-resist layer and planarizing method
US4738916A (en) Intermediate layer material of three-layer resist system
US8647817B2 (en) Vapor treatment process for pattern smoothing and inline critical dimension slimming
JP3440122B2 (ja) 反射防止膜およびこれを使用した半導体装置の製造方法
US8105954B2 (en) System and method of vapor deposition
EP0599539B1 (en) Method for forming a pattern by silylation
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
JPH0220869A (ja) 乾式現像用レジスト
KR20130123408A (ko) 측벽 화상 전사 피치 더블링 및 인라인 임계 치수 슬리밍
US5286607A (en) Bi-layer resist process for semiconductor processing
US6258514B1 (en) Top surface imaging technique using a topcoat delivery system
JP2003249437A (ja) パターン形成方法および半導体装置の製造方法
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JP4219348B2 (ja) 微細加工方法
JPH0684787A (ja) 多層レジストのパターン形成方法
JPH09134862A (ja) レジストパターンの形成方法
US5316895A (en) Photolithographic method using non-photoactive resins
KR100520669B1 (ko) Ｔｓｉ 공정에 의한 초미세 패턴의 형성방법
JPH03283418A (ja) レジストパターン形成方法
JPH09115810A (ja) 半導体集積回路装置の製造方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JP2766268B2 (ja) パターン形成方法
JPH0513325A (ja) パターン形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees