JP2011517104A - 基板によるチップの自己組立 - Google Patents

基板によるチップの自己組立 Download PDF

Info

Publication number
JP2011517104A
JP2011517104A JP2011503417A JP2011503417A JP2011517104A JP 2011517104 A JP2011517104 A JP 2011517104A JP 2011503417 A JP2011503417 A JP 2011503417A JP 2011503417 A JP2011503417 A JP 2011503417A JP 2011517104 A JP2011517104 A JP 2011517104A
Authority
JP
Japan
Prior art keywords
substrate
chip
component
amorphous carbon
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011503417A
Other languages
English (en)
Other versions
JP5656825B2 (ja
Inventor
レア・ディ・チオッチオ
フランソワ・グロッシ
ピエリック・ゲゲン
ローラン・ヴァンドルー
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2011517104A publication Critical patent/JP2011517104A/ja
Application granted granted Critical
Publication of JP5656825B2 publication Critical patent/JP5656825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80004—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本発明は、基板（２）の表面上に、構成部品またはチップ（３）の自己組立のための少なくとも１つの親水性貼付けゾーン（１２）を形成し、その中に前記親水性貼付けゾーンの境界を定める疎水性ゾーン（２０）を生成する方法に関する。

Description

本発明は、基板上のチップまたは構成部品またはＭＥＭＳまたは集積回路の組立に関し、詳細にはマイクロエレクトロニクスの分野に関する。
本発明は、これらの構成部品またはチップまたはＭＥＭＳまたは集積回路の３Ｄ集積化ならびに統合マイクロシステムの設計に適用される。
基板上のチップ（説明および特許請求の範囲を通じて、この用語または用語「構成部品」は、以下、ＭＥＭＳまたは集積回路を含む前述のデバイスのすべてに関して用いられる）の位置決めは、「ピックアンドプレイス」タイプのロボット式の方法によって通常実行される。３Ｄ集積化における寸法の縮小および生産速度の要求により、この技法は、ますます適合しなくなっている。さらに、その実施は、コストのかかる複雑な機械類の使用を含む。最後に、この技法は逐次の技法であり、したがって時間の点で損失が大きい。
自己組立技法は、ますます、ロボット工学に対する代替形態または補完と考えられるようになっている。そのような技法は、例えばＴ． Ｆｕｋｕｓｈｉｍａらによって「Ｎｅｗ ｔｈｒｅｅ ｄｉｍｅｎｓｉｏｎａｌ ｉｎｔｅｇｒａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｕｓｉｎｇ ｓｅｌｆ ａｓｓｅｍｂｌｙ ｔｅｃｈｎｉｑｕｅ」という表題のＩＥＥＥの２００５年の論文で説明されているものである。
このタイプの技法の利点は、多くのチップを並行して処理することが可能になり、したがって、具体的には「ピックアンドプレイス」タイプのものほどコストがかからない。
しかし、現行の大部分の自己組立方法は、水性の環境で流体の方法を実施し、形状認識による位置合わせおよび材料（有機的接着剤）の追加による結合を用いるものである。チップが混成されることになる領域の局所化は、ＳＡＭタイプ分子（アルカンチオール）の局所的吸着によって達成され、換言すれば、異なる表面状態を有する領域を生成することにより、分子自体が基板の一部分上に優先的に定着する。
そのような方法の問題は、米国特許第６，６２３，５７９号の文献にあるように、取付け基板を、金など特定の結合材料の表面上に構成しなければならない、あるいは組立を促進するために中空にしなければならないということである。さらに、チップと基板との間のリンクとして働く特定の材料は有機であり、したがって汚染源である。すべての場合において、温度の制約のために可能な用途が制限されている。例えば、チップと基板とが有機分子によって連結されている場合、機能的（光学的、電気的、熱的）接触を作り出すのがより複雑である。
米国特許第６，６２３，５７９号 米国特許第６，５０７，９８９号
Ｔ． Ｆｕｋｕｓｈｉｍａら、「Ｎｅｗ ｔｈｒｅｅ ｄｉｍｅｎｓｉｏｎａｌ ｉｎｔｅｇｒａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｕｓｉｎｇ ｓｅｌｆ ａｓｓｅｍｂｌｙ ｔｅｃｈｎｉｑｕｅ」、ＩＥＥＥ、２００５年 Ｑ． Ｙ． Ｔｏｎｇ、Ｕ． Ｇｏｓｅｌｅ、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ、Ｊｏｈｎ Ｗｉｌｅｙ ａｎｄ Ｓｏｎｓ、５７〜６７頁、１９９９年
したがって、課題は、上記制約のない方法を見つけること、具体的には迅速で正確な組立の実行を可能にすることである。
本発明は、基板表面上に、構成部品またはチップの位置合わせまたは自己組立のための領域を形成するための新規の方法、ならびにこの構成部品またはこのチップを組み立てるための技法を提案する。
第１に、本発明による、構成部品またはチップの自己組立のための少なくとも１つの親水性貼付け領域を基板表面上に形成する方法は、疎水性領域の形成を含み、この疎水性領域が、前記親水性貼付け領域の境界を定める、あるいは画定する。
疎水性領域および親水性領域（貼付け領域）の２つの領域は、異なる湿潤特性を有する少なくとも２つの材料を基板表面上に用いることから得られ、異なる湿潤特性は、前記材料の本来の性質または前記材料の特定の処理のいずれかに由来するものである。異なる湿潤性から、一方の領域に、貼付け領域を構成することができる親水性の特性がもたらされ、他方の領域には貼付け領域の境界を定めることができる疎水性の特性がもたらされる。
複数の親水性貼付け領域が形成され得る。
本発明による表面処理は局所的であり得る。したがって、貼付け領域は容易に局所化することができる。
そのような貼付け領域およびその境界を定めるその疎水性領域は、例えばプラスチック製である任意の基板上に形成することができる。
本発明による方法は、少なくとも親水性貼付け領域に、構成部品またはチップの結合または結合の支援のための層を堆積するステップを含むことができる。
貼付け領域の表面は、例えば酸化物または窒化物の層を（この層を親水性にする処理と組み合わせて）形成することにより、親水性に変換され得る。
基板表面は、最初は均質でも不均質でもよい。
不均質の場合、基板表面は、基板表面と同一平面の少なくとも１つのパッドおよび／またはビアおよび／または接点を含むことができ、電気的接続および／または光学的接続および／または熱的接続を保証する。パッドおよび／またはビアおよび／または接点の少なくとも１つは、貼付け領域に局所化される。基板は、電気的および／または光学的および／または熱的接続の層をさらに備えることができる。
ひとたび本発明による基板が形成されると、親水性領域上に位置合わせすることが可能であり、次いで、この同じ領域上で、チップまたは構成部品を、例えばダイレクトボンディングまたは分子付着または熱圧着によって、所望の局所的湿潤性コントラストを有する自己組立領域上に結合することが可能である。
本発明による、構成部品またはチップの組立の方法は、したがって、
ａ） 上記で説明されたように、本発明による基板を準備するステップと、
ｂ） 基板の疎水性領域と他方の親水性領域との間の湿潤性の差を利用する、準備された貼付け領域上でのチップのセルフアライメントのステップと、
ｃ） 準備した領域上で位置合わせされたチップの、分子結合または熱圧着による組立のステップとを含むことができる。
本発明による、構成部品またはチップの組立の方法は、構成部品をその貼付け領域の近くへ位置決めするための形状認識技法を必要とせず、実施することもない。
本発明による構成部品またはチップの組立の方法は、空気中で実行することができる。
位置合わせのステップは、例えば水である液体の滴下によって行うことができ、親水性領域上に堆積される。
構成部品またはチップは、１つまたは複数のパッドおよび／またはビアおよび／または接点および／または低温溶解材料で作製された１つまたは複数の層を備えることができる。後者の場合、この方法は、前記低温溶解材料が溶解するように温度を上昇させるステップをさらに含むことができる。
例えば前述の技法により、低温溶解材料で作製された接点または接続部が、構成部品またはチップと基板表面との間に形成され得る。
本発明による方法は、構成部品またはチップの位置合わせの前に、研磨および／または酸素プラズマによる処理および／またはＵＶ−オゾン処理など、この構成部品またはこのチップを組立させる表面の準備のステップをさらに含むことができる。
本発明の特定の実施形態によれば、疎水性領域は、非晶質炭素から例えば薄膜の形で形成される。非晶質炭素は、導電性にドープされ得る。
非晶質炭素の支持体層が基板上に堆積され、親水性領域が準備される。
貼付け領域は、疎水性の非晶質炭素層をエッチングすることにより境界を定められ得る。
したがって、上記で説明された処理のうちの１つを必要に応じて受けた基板上に、非晶質炭素の支持体層を堆積することが可能であり、また、非晶質炭素の領域によって境界を定められた親水性領域が準備される。
上記のステップｃ）の後、炭素層を除去することができる。
代替形態では、構成部品の少なくとも１つのパッドと基板表面との間に非晶質炭素の接続を残しておくように、非晶質炭素が部分的に除去されてよい。
非晶質炭素の少なくとも部分的な除去の後、誘電材料または非晶質炭素の層を堆積することにより、基板上に組立されていない構成部品またはチップの面の高さに、またはこの面の上に、新しい平坦面を形成することが可能である。
この新しい平坦面は、基板の表面を形成することができ、次いで、本発明による少なくとも１つの親水性貼付け領域をこの表面上に形成することが可能である。
この新しい表面上で、本発明による構成部品の組立の新しいステップを実行することが可能である。
このように、本発明による方法によって得られるデバイスを、これも本発明による方法によって得られた別のデバイス上に形成することができる。この目的のために、既に基板上に組み立てられた１つまたは複数の構成部品の上部面の高さで、例えばチップを重ねて組み立てるために、組立がもう一度可能な表面が形成される。
本発明の別の特定の実施形態によれば、疎水性領域は、例えば基板の表面上に既存の導体の材料または金属アンテナの一部のうちの１つである金属材料から形成される。金属材料は、基板の表面に１つまたは複数のレリーフを形成するパターンを構成することができる。
導電材料は、銀または銅または金またはアルミニウムまたはタングステンでよい。より一般的には、導電材料は、マイクロエレクトロニクスまたはマイクロシステム用の電気接点の形成に使用可能な任意の導電材料でよい。
したがって、疎水性領域により、チップまたは構成部品を取り付けるための領域の境界を定めることがもう一度可能になる。本発明の範囲内で、既に上記で説明された技法のうちの１つにより、チップまたは構成部品を親水性領域の上に持ってきて次いで固定することができる。
本発明によって基板上に組み立てられた構成部品を示す図である。 本発明によって基板上に組み立てられた構成部品を示す図である。 本発明によって基板上に組み立てられた構成部品を示す図である。 本発明によって基板上に組み立てられた構成部品を示す図である。 本発明によって基板上に組み立てられた構成部品を示す図である。 本発明によって基板上に組み立てられた構成部品を示す図である。 本発明によって基板上に組み立てられた構成部品を示す図である。 本発明を実施するための基板を示す図である。 本発明を実施するための基板を示す図である。 本発明を実施するための基板を示す図である。 本発明を実施するための基板を示す図である。 本発明を実施するための基板を示す図である。 必要に応じて１つまたは複数の組立領域を局所化するための非晶質炭素の堆積を伴う、本発明を実施するための基板を示す図である。 必要に応じて１つまたは複数の組立領域を局所化するための非晶質炭素の堆積を伴う、本発明を実施するための基板を示す図である。 必要に応じて１つまたは複数の組立領域を局所化するための非晶質炭素の堆積を伴う、本発明を実施するための基板を示す図である。 本発明による基板を用いたチップの局所化を示す図である。 本発明による基板を用いたチップの局所化を示す図である。 本発明による基板を用いたチップの局所化を示す図である。 本発明による基板を用いたチップの組立を示す図である。 本発明による基板を用いたチップの組立を示す図である。 本発明による基板を用いたチップの組立を示す図である。 本発明による基板を用いたチップの組立の、非晶質炭素層を少なくとも部分的に除去した後の様子を示す図である。 本発明による基板を用いたチップの組立の、非晶質炭素層を少なくとも部分的に除去した後の様子を示す図である。 本発明による基板を用いたチップの組立の、非晶質炭素層を少なくとも部分的に除去した後の様子を示す図である。 非晶質炭素の層上への非晶質炭素の再堆積または誘電材料の堆積の後の、本発明による基板を用いたチップの組立を示す図である。 非晶質炭素の層上への非晶質炭素の再堆積または誘電材料の堆積の後の、本発明による基板を用いたチップの組立を示す図である。 非晶質炭素の層上への非晶質炭素の再堆積または誘電材料の堆積の後の、本発明による基板を用いたチップの組立を示す図である。 非晶質炭素の層上への非晶質炭素の再堆積または誘電材料の堆積の後の、本発明による基板を用いたチップの組立を示す図である。 非晶質炭素の層上への非晶質炭素の再堆積または誘電材料の堆積の後の、本発明による基板を用いたチップの組立を示す図である。 本発明による基板を金属疎水性領域と共に用いたチップの局所化を示す図である。 本発明による基板を金属疎水性領域と共に用いたチップの局所化を示す図である。 金属の輪郭によって局所化された貼付け領域を有する基板の上面図である。 金属の輪郭によって境界を定められた貼付け領域内に局所化されたチップを有する図９Ａの基板の上面図である。 金属の輪郭によって局所化された貼付け領域を有する基板の上面図である。 金属の輪郭によって境界を定められた貼付け領域内に局所化されたチップを有する図１０Ａの基板の上面図である。 本発明による構成部品のステージのスタックを示す図である。 本発明による構成部品のステージのスタックを示す図である。
以下で、分子付着による結合技法の実施に言及する。そのような技法は、例えばＱ． Ｙ． Ｔｏｎｇ、Ｕ． Ｇｏｓｅｌｅ、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ、Ｊｏｈｎ Ｗｉｌｅｙ ａｎｄ Ｓｏｎｓ、５７〜６７頁、１９９９年に記載されている。
本発明によって形成されたデバイスの実施例が図１Ａ〜図１Ｇに示されている。
それぞれの場合で、デバイスは支持基板２を備え、チップ３は、支持基板２を用いて、あるいは支持基板２の表面に組み立てられる。
代替形態では、基板１上の支持層がこの働きをする。そのとき、支持層は、例えばプラスチック、半導体、または非半導体といった任意の材料で作製され得る。
基板２または支持層は、例えば以下のリストからの、非官能基の誘電体材料または半導体材料で作製される。より詳細には、本発明は、この基板２または支持層の表面の親水性部分を実施するものであり、以下、この親水性部分は、例えば誘電材料または半導体、例えばＳｉ、またはＧｅまたはＧａＡｓまたはＩｎＰまたはＧａＮ、またはＳｉＯ２、または非晶質Ｓｉ、または窒化シリコン、またはＳｉＯＣ、または導電性酸化物ＩＴＯで作製される。親水性の特性は、適切な処理、例えば層の追加またはプラズマ処理（ＣＡＲＯ、Ｏ２プラズマ、熱酸化）によって生成および／または強化され得る。
図１Ａ、図１Ｄ、図１Ｆおよび図１Ｇの場合、この基板２およびその表面は均質である。
図１Ｂおよび図１Ｅに示された代替形態によれば、この基板２またはその表面は不均質でよい。具体的には、そのとき基板２またはその表面は、複数の電気的機能および／または光学的機能および／または熱的機能の１つまたは複数を保証するパッドおよび／またはビアおよび／または接点などの手段を有することができる。また、基板２またはその表面は、例えばＣＭＯＳである構成部品を備えることができる。ビア４、６の場合が、図１Ｂおよび図１Ｅに示されている。
図２Ｃに示されるように、１つまたは複数の層７、９、７’、９’もこれらの機能の１つまたは複数を保証することができる。図２Ｃの実施例では、層７、７’がパッド４、６とパッド４’、６’との間の電気的接続を保証し、層９、９’がこの接続の絶縁を保証する。
パッドまたはビア、あるいは接点または層は、例えば銅またはＳｉＯ２で作製された基板または層２の残りの材料とは異なる材料で作製されてよい。
図１Ａ〜図１Ｃで、参照２０は非晶質炭素層を示す。この層は、構成部品またはチップ３の移送が実行されている領域１２の境界を定める。
図１Ｄから図１Ｇで、参照１２０は、構成部品またはチップ３の移送が実行されている領域１２の境界を定める１つまたは複数の金属疎水性領域を示す。これらの金属疎水性領域は、基板２の表面２’に対して１つまたは複数のレリーフを形成する。
図１Ｄおよび図１Ｅで、領域１２０は肩部を備える。しかし、図１Ｆおよび図１Ｇのように、これらの領域が肩部を有しないこともあり得る。
その上、図１Ｇは、チップ３と領域１２０との間の接触領域の高さでの混成の場合を示す。そのとき、チップ３は、これらの領域１２０を用いた接続の保証を可能にする金属パッドを有する。
基板または層２の表面２’の性質が何であれ、すなわち均質であっても不均質であっても、また疎水性領域（非晶質炭素または金属製）の性質が何であれ、基板または層２の表面２’（図２Ａ〜図２Ｅを参照）は、それを機能的にし（換言すれば位置合わせおよび結合の目的で準備し）、自己組立領域を用いて構成部品またはチップ３の位置合わせを実行して、次いでこの領域上の構成部品またはチップ３を結合によって組み立てるために１つまたは複数の処理を受けていてよい。チップ３は、図１Ａ〜図１Ｇに組み立てられた位置で示されている。基板の表面２’は、追加の層８を備えることもでき、構成部品またはチップの結合が容易になり、かつ／または領域１２と層２０との間の湿潤性コントラストを強化することが可能になる。例えば、薄い酸化物で作製された結合層８（図１Ａ〜図１Ｇには見られないが図２Ａ〜図２Ｅに見られる）は、酸素プラズマによって表面２’上に形成される。
図１Ｂ、図１Ｃおよび図１Ｅの実施形態では、チップ３は、例えば処理されたシリコンチップであり、貼付け領域１２と同一平面である基板２のパッド４、６との接触を形成するために接触パッド１４、１６を有する。図１Ｄおよび図１Ｅのチップは、金属の疎水性領域との接触領域を有する。
図１Ａおよび図１Ｂに示されるように、非晶質炭素で作製された疎水性領域の場合には、チップ３の組立の後に炭素の残存厚２０があり得る。図１Ａおよび図１Ｂの組立は、層２０の除去のさらなるステップを受けてよい。そのような部分的または完全な除去は、酸素プラズマまたは酸素を十分に含むプラズマによって実行され得る。図６Ａ〜図６Ｃの構造などが、その結果である。
図１Ｃは、本発明によるものであるが２つのステージを有する別の組立を示し、１つは、その中の構成部品が上記で既に説明されたものと同一または同様のものであり、したがって同一の参照によって示され、もう１つは、第１の層上に堆積された非晶質炭素の層２００、およびこの層２００の開口内に局所化された構成部品またはチップ３００を備える。この第２のステージを実施するために、非晶質炭素の堆積２００を備える疎水性領域と、図１Ｃで一部が構成部品３の上に形成され一部が下ステージの非晶質層２０の上に形成された親水性領域との間の湿潤性コントラストによる構成部品の局所化がもう一度用いられる。この親水性領域は、後で説明される第１ステージ上の親水性層の形成および非晶質炭素層３００のエッチングによる貼付け領域の境界決定によって得ることができる。この実施形態は、図１Ｄおよび図１Ｅの構造を用いることでも可能であり、次いで、これらの構造上に非晶質炭素層が堆積され、次いで、この層は、その面上に新しい構成部品を移転することができるように平坦化される。
このように、任意数のステージを積み重ねることができる。
図２Ａ〜図２Ｅは、本発明による支持基板が形成され得ることになるベース基板２を示す。
図２Ａの基板は、均質で、半導体材料または既に上記で示された他の材料で作製される。表面２’は、均一でトポロジがない。
図２Ｄの基板も、均質で、半導体材料または既に上記で示された他の材料で作製される。しかし、その表面２’は均一でなく、その一部分または金属導線１２０によるトポロジを有する。
図２Ｂ、図２Ｃおよび図２Ｅの基板は不均質である。
したがって、図２Ｂの基板は、機能および性質が既に上記で説明されているパッド４、６を備える。
図２Ｃおよび図２Ｅのそれぞれの基板は、第１のパッド４、６とは別に一連の接続パッド４’、６’を備え、これらの一方または他方の特定の機能（光学的機能、電気的機能など）は、既に上記で説明されている。これらのパッドにより、相互接続を有する１つまたは複数のチップの位置決めが可能になる。これらのパッドに加えて、１つまたは複数の層または層７、９、７’、９’のスタックを、基板に、例えばパッド４、４’と６’、６との間に形成することができる。
図２Ｂ、図２Ｃおよび図２Ｅの基板のそれぞれの表面２’は不均質である。表面２’は、第１に、材料に関して不均質であり、そのような基板は、例えば、導電性金属（ＳｉＯＣおよびＣｕの層）のパッド４、６を取り囲む誘電体材料または半導体材料で作製される。表面２’は、表面状態に関しても不均質であり、パッドが出現する領域は、誘電材料領域の表面条件と異なる表面状態を有する。１つまたは複数の表面処理（特に研磨）により、この表面状態を標準に合わせることが可能になる。
チップまたは構成部品を受けるように意図された領域では、これらの構造のそれぞれの表面２’は、例えば、基板２に用いられる材料を、適切であればパッド４、６、４’、６’に用いられる材料も選択することによって親水性であり、あるいは、その代りに、表面２’は、構成部品またはチップ３の組立の前に、既に上記で述べられた処理のうちの１つによって親水性にされる。
同様に、この表面は、少なくともチップまたは構成部品を受けるように意図されたこれら同一の領域では、用いられるタイプの結合（好ましくはダイレクトボンディング）向けの必要な特性を有することが意図される。この表面は、（上記で引用したＴｏｎｇの著作物に説明されているように）ダイレクトボンディングまたは熱圧着による結合を可能にするように（研磨および／または洗浄によって）準備され得る。
不均質基板または層２の場合には、その構成材料は、適切な処理、例えば研磨および／または洗浄によって表面２’上にこれらの特性を得ることができるように選択されることが好ましい。材料を選択する基準は、対象となる材料を研磨する速度である。
これらの構造のうちの１つから、疎水性コーティングは、１つまたは複数の構成部品の取付けまたは組立のための１つまたは複数の領域１２を局所化する、あるいは境界を定めるのを可能にすることになる。
図２Ｄは、その表面上に、例えば導体の一部分またはアンテナの一部分である金属領域１２０を備える基板の場合を示す。基板自体は、均質（図２Ｄ）でも不均質（図２Ｅ）でもよい。図２Ｄに示されるように、領域１２０は、肩部も備えなくてよく、破線まで延びる形状を有する。
図２Ｃおよび図２Ｅの構造は、図１１Ｂのものなどのスタックに使用することができる。すなわち、構成部品３、３００の２つのステージが基板２上に重ねられる。基板２と、この基板の最も遠い構成部品（ここでは構成部品３００）との間は、第１および第２のステージの構成部品をカプセル化する領域によって接続される。接触ピックアップ３０１により、最終ステージの構成部品を中間ステージの接続点へ接続することが可能になる。
図１１Ａの場合には、やはり基板２上に２つの重なったステージがあるが、第１ステージの構成部品３を介して重なっている。
どちら（図１１Ａおよび図１１Ｂ）の場合も、ｎ＞２のより高い数のステージを設けることができ、したがって、ｎ−１の最初のステージのｎ−１の構成部品またはｎ−１の最初のステージの構成部品をカプセル化する領域のいずれかを介して、基板２と、この基板から最も遠い構成部品（ステージｎの構成部品）との間の接続を形成することが可能である。次に、非晶質炭素の疎水性材料の層を用いて図２Ａ〜図２Ｃの構造から基板構造を形成する方法が、図３Ａから図３Ｃを参照しながら説明される。
図３Ａは１つの貼付け領域１２を示すが、図３Ｂに示されるように、１つのステージに対していくつかの貼付け領域１２、１２’があってよい。これらの図は、図２Ａのタイプの初期基板に基づくものであるが、疎水性材料の層で図２Ｂおよび図２Ｃの基板をコーティングし、次いでこの層に１つまたは複数の貼付け領域を形成することも可能である。図１Ｂは、親水性領域に固定された構成部品を有する基板をさらに示すが、図２Ｂのタイプの基板を用いている。
このステップの間、例えば非晶質炭素の薄膜２０の堆積が実行される。
貼付け領域は、この薄膜をエッチングすることによって得ることができるパターンによって画定される。同様に、この層をエッチングすることにより、細長片２０’、２１’（図３Ｂ）が画定され得る（親水性表面上に炭素の堆積が実施済みであり、それをエッチングして、酸化メカニズム（例えば局所的なプラズマまたはＵＶ処理など）によって炭素の除去を可能にすると、貼付け領域の放出を可能にすることになり、それによってむき出しになる領域の親水性の特性は変わることがなく、したがって、後続の自己組立を保証するのにさらなる処理が必要になることはない）。
貼付け領域１２、１２’のそれぞれに対応する非晶質炭素コーティングは、表面２’の小部分に限定される。貼付け領域１２、１２’は、非晶質炭素によって覆われない、すなわちマスクされないが、この材料（この上では混成または構成部品の付着は起こらない）によって取り囲まれた、すなわち境界を定められた領域である。
図３Ｂの場合、各貼付け領域１２、１２’およびその細長片２０’、２１’によって構成された組立物は、基板２の表面上に限定された水平の広がりＬを有する。そのような限定された幅の組立体を形成することにより、いくつかの組立領域を形成することが可能になる。これは、別の非晶質炭素細長片２１’を形成することによって第２の組立領域１２’が形成される図３Ｂの場合である。
そのような限定された水平の広がりも、層または支持基板２の限定された広がりまたは表面上しか、領域１２に局所化されることになるチップの表面状態と同等（しかし上回る）に十分な表面状態がないときには、望ましいものであり得る。
ここでは非晶質炭素で作製された疎水性層は、基板２の表面の残りと比較して、表面張力のコントラスト−したがって湿潤性のコントラスト−を誘起し、これによって、組み立てられるべきチップまたは構成部品の自己組立の実施が可能になる。
必要に応じて、表面エネルギーおよび／または湿潤性の差によってチップまたは構成部品の局所化を強めるために、基板２のそれぞれの相補的表面処理を実施してよい。この目的のために、基板２の材料の酸化物から、酸素プラズマによって表層１５を形成することができる。この処理は、非晶質炭素層のわずかな表面的エッチングをもたらすが、その疎水性には影響を及ぼさない。酸素を含むプラズマへの露光後の非晶質炭素の表面が酸化物を形成しないことは、本発明に関する非晶質炭素のさらに有利な態様である。
この処理の後、非晶質炭素および親水性材料を含む表面は、高い湿潤性コントラストを有し、セルフアライメントの実行が可能になる。非晶質炭素層上に位置決めされた液体の滴下の接触角と親水性材料上に位置決めされた同じ液体の滴下の接触角との間の差は、（例えば０．３μｌの水を有する水滴、および５×５ｍｍ２で厚さが５２５μｍのチップの場合）少なくとも約４０°である。例えばＰＤＭＳ基板上の１μｌの水滴の場合は８０°である。
次いで、分子結合などのダイレクトボンディングによって構成部品またはチップの組立を実行することが意図される。
図４Ａ〜図４Ｃは、上記で説明されたように準備された本発明による基板の領域上の構成部品またはチップの位置合わせのステップを示す。図４Ａ〜図４Ｃは、図２Ａのタイプの初期基板に基づくものであるが、位置合わせは、それぞれが疎水性層によって境界を定められた１つまたは複数の貼付け領域が備わっている図２Ｂおよび図２Ｃの基板のうちの１つと同じやり方で実行され得る。
この位置合わせは、以前に説明された基板処理によって得られた湿潤性コントラストの結果、実行される。構成部品は、「ピックアンドプレイス」として既知の技法、またはより一般的には任意の機械的手段によって基板の近くに持ってこられる。
組立られることになるこの構成部品またはこのチップ３は、基板２のこの表面上で意図された組立または結合のタイプに適合した特性、例えば組み立てられることになる基板２の表面３’の全体にわたる正確な均一性、および特定の汚染ができるだけ低レベルであること、をさらに有する。そうでない場合、例えば研磨し、次いで清浄化する表面３’の準備により、所望の特性を得ることが可能になる。親水性の分子結合のための別の可能な処理に、酸素プラズマタイプまたはＵＶ／オゾン下の処理がある。
しかし、チップは、最小限の処理、例えば表面処理しか受けないのが好ましい。このことは、様々なトポロジを有する多数の規格のチップを組み立てること、および非晶質炭素層２０の形状によって基板を適合することが望まれるとき、特に当てはまる。
チップの準備に関する上記の注釈は、図８Ａ〜図８Ｂに関連して以下で説明される金属の疎水性領域を用いる実施形態の場合にも当てはまる。
図４Ａの場合には、組立領域１２からチップ３にアプローチする。したがって、ランダム法などの方法による大まかな位置合わせまたはチップの位置決めを実施することが可能であり、この方法により、迅速ではあるがそれほど正確でない分配を実行することができる。
必要に応じて、貼付け領域上に好ましくは水である界面液の滴下１３が存在することにより、チップ３をパターン１２上で正確に位置合わせすることができる。
チップ３が、層２０の材料を介して基板と接続するための相互接続パッド５を備えることを除けば、図４Ｂと図４Ｃとは同一のステップを示す。
図４Ｃの場合には、チップが、低温で溶解する金属の薄層５’を相互接続パッド５の表面上にさらに有し、これによって、例えば熱圧着によって基板と接続するための相互接続を形成することが可能になる。代替形態では、これらのパッドはインジウムまたは銅のビードである。これらのパッドも、固定パッドではなく単なる接続パッドまたは接触パッドでよく、前記固定は、チップの組立領域１２に面する部分によって保証される。
図４Ａを参照しながら既に示されたように、この位置合わせステップの実行を促進するために界面液の滴下１３を用いることができる。
図５Ａ〜図５Ｃは、図４Ａ〜図４Ｃで示された状況のそれぞれによって達成された、基板を用いたチップの組立を示す。構成部品またはチップ３は、以前に生成された貼付け領域１２に局所化される。既に上記で示されたように、好ましくは分子結合による組立が実行される。酸化物層１５が存在する場合は、そのような結合を促進する。チップの接続５、５’の形成は、様々な方法（例えば銅のビードまたは接続を用いる方法）で達成することができる。
代替形態では、構成部品またはチップは、熱圧着によって（具体的には例えば銅を用いる金属結合によって）結合することができる。熱圧着によるこの結合は、親水性領域で行われても、そうでなくてもよい。後者の場合、一方では例えば電気的なタイプの接触領域と、他方では機械的固定領域（熱圧着による）との違いがある。
次いで、疎水性層２０、２０’、２１’の少なくとも部分的な除去が実行されてよい。図６Ａ〜図６Ｃの構造は、図５Ａ〜図５Ｃの組立のそれぞれに関してそれぞれもたらされる。繰り返しになるが、１つのステージ上にいくつかのチップまたは構成部品が存在し得る。
次いで、必要に応じて、構成部品またはチップ（あるいは諸構成部品または諸チップ）と基板との間の接続が確立され得る。
図６Ａおよび図６Ｃの場合には、化学的表面処理によって、構成部品３−基板２の組立を変更せずに層２０の一体型除去が実行される。そのような化学処理は、例えば酸素プラズマまたは十分な酸素の割合を含むプラズマによる処理である。
図６Ｂは、やはり化学的表面処理によって、組立を変更せずにこの層２０を部分的に除去する場合を示す。層２０の一部分２０１は、パッド５と基板２の表面２’、より詳細にはそのパッド４とパッド６との間の接続または機能的リンクを形成するために維持される。そのような機能を保証するために、例えば導電性にするために炭素がドープされていてよい。
図６Ｃで、層２０の一体型除去の後、パッド５と基板２の表面２’、より詳細にはそのパッド４とパッド６との間の接続または機能的リンク５”を形成するために、金属５’の低温溶解が可能になるレベルまで温度を上昇させる。
いかなる実施形態でも、混成チップの上で集積化の第２のステップを実行することが可能である。具体的には、非晶質炭素が除去された領域で、材料の新しい層の堆積を実行することができ、機能化可能な平坦面を回復することが可能になり、これから、新しいチップ−基板スタックを形成することができることになり、この場合、基板は材料の再堆積の後に得られる。
したがって、図７Ａでは、図６Ａで得られた組立物上で非晶質炭素の再堆積２０１が実行される。特定の場合には、この非晶質炭素層を除去しない（したがって図５Ａの構造体をそのままにしておく）ことも可能であり、これによって、次に再堆積を実行しなくてよくなる。この層２０１の研磨ステップの後、機能化可能な平坦面が回復し、その上にスタックの新しいステージを形成することができる。
図７Ｂおよび図７Ｃは、貼付け領域の外部に平坦な非導電面を回復するために、非晶質炭素層２０１上に誘電材料の層２０２を堆積する場合を示す。図７Ｃは、同一の技法であるが、図４Ｂで説明されたチップが実施されている。
図７Ｄに示された代替形態では、非晶質炭素層２０の除去後に、非晶質炭素とは別の材料の堆積２０２が基板２上に直接実行され得る。この層２０２の材料は、機能的リンクがそれを通過することができるように変更されてよい。したがって、図７Ｅで、ビア６−２を介して基板２に届くように、層２０−２にビア４−２および６−２が形成されている。図７Ｂおよび図７Ｃの構造体を用いてビアを形成することも可能である。
換言すれば、チップの組立の後（図６Ａ〜図６Ｃで構造体が得られる）、新しい集積化のステップのために、誘電体または非晶質炭素などの材料を堆積し、それに続いてＣＭＰタイプの研磨を行うことにより、基板２上に集積されたチップ３の上面（または基板に対して組み立てられなかった面）の高さに、またはこの上面の上に新しい平坦面を形成することが可能である。したがって、最初のステップ、換言すれば、特定の材料（誘電体または非晶質炭素）に取り囲まれた構成部品３によって画定された新しい支持基板を扱うステップに戻る。
この新しい支持基板上で、疎水性領域によって境界を定められた親水性領域を形成し、次いで親水性領域上でチップまたは構成部品の位置合わせおよび組立を行う、といった前述のステップが実行され得る。それによって、図１Ｃのものなどの構造体が得られる。
次に、図８Ａ〜図８Ｂを参照しながら、図２Ｄおよび図２Ｅの構造体から、ここでは金属材料の疎水性材料の層を用いて基板構造体を形成する方法が説明されることになり、したがって、基板構造体は、必要に応じてパッドを有し、さらに必要に応じて層７、９、７’、９’を有し、これらは電気的および／または光学的および／または熱的機能を保証する。
既に上記で説明されたように、
− 基板または層２の表面２’は、均質または不均質であり、これを位置合わせおよび結合の目的で準備し、自己組立領域を用いて構成部品またはチップ３の位置合わせを実行して、次いでこの領域上の構成部品またはチップ３を結合によって組立させるために１つまたは複数の処理を受けていてよく、
− 基板の表面２’は、構成部品またはチップの結合の促進および／または領域１２とその全周との間の湿潤性コントラストの強化を可能にする追加の層を備えることができる。
ここでもやはり、基板２の表面２’は、材料の性質あるいは表面のすべてまたは一部分の特定の処理のいずれかに起因して湿潤性特性が異なる２つの別々の材料（そのうちの１つは金属である）がこの表面上に存在することにより、表面上に湿潤性の変化を有する。
金属材料１２０は、導体の材料でよく、特定の電気的機能を実行するために基板の表面上に設けられる。例えば、その機能は、基板２の表面上のアンテナ形状の定義であり得る。
例えば、この表面は、ＰＥＴで作製され、金属アンテナが備わっていてよく、または、その代りに、酸化シリコンで作製されて金属の領域を有する表面でよい。
どちらの場合も、構成部品またはチップを取り付けるように意図された目標領域を取り囲む金属の部分は、自己組立を実行するのに利用することができ、構成部品３は、親水性の貼付け領域１２に局所化されることになり、貼付け領域１２は、これを取り囲む金属製の疎水性部分１２０によって境界を定められる。
本発明によって形成されるデバイスの一実施例が、図１Ｄから図１Ｇを参照しながら上記で説明されてきた。
既に上記で示されたように、組立されることになる構成部品またはチップ３は、基板２上に意図された組立または結合のタイプに適合した特性を有し、組立または結合のタイプは、必要に応じて、所望の特性を得ることを可能する表面３’の準備に由来する。
貼付け領域上のチップ３の所望の位置合わせを実行するために、好ましくは水である界面液の滴下は、貼付け領域上またはその近傍で、手動またはロボット式手段によって配置されてよい。
湿潤性のコントラストにより、貼付け領域上またはその近傍に堆積された流体の滴下は、それ自体がこの領域に局所化する。堆積された流体の体積は、例えば親水性領域１２の境界を定める金属パターンによるいかなるトポロジの厚さをも上回る水分の厚さを誘起することができる。
ひとたび空気にさらすと、重力などの外力がかかり、あるいは空気流の通過または振動によって、流体１３の滴下自体が貼付け領域１２内で絶縁される。
配置して正確に局所化された滴下１３は、滴下の表面エネルギーの最小化によって復元力として働く。
次いで、チップ３は、手動で、またはロボット式デバイスによって、または「ピックアンドプレイス」として既知の技法によって、またはより一般的には任意の機械的手段によって持ってこられてよい。あるいは、その代りに、ランダム法などの方法による大まかな位置合わせまたはチップの位置決めが実施され、この方法により、迅速ではあるがそれほど正確でない分配を実行することができる。図８Ａおよび図８Ｂは、それぞれが図１Ｄまたは図１Ｅのタイプの基板およびチップの場合の、このステップを示す。
領域１２に関するチップ３の位置合わせは、隔離状態の質に依存し、したがって２つの材料間の湿潤性の差に依存する。
チップが水滴上に配置された後に、これが、復元力によって誘起された不整合を補正する。このコントラストが自然のものであるか、あるいは可能な表面処理によって誘起されたものであるかということにかかわらず、この力は、構成部品３と位置合わせ領域１２との最終位置合わせのための動力であり、貼付け領域１２とその疎水性の周辺との湿潤性コントラストに依存する。
次いで、界面液が除去される。
チップの、その貼付け領域１２上での分子結合による組立が、好ましく実行される。貼付け領域１２における可能な酸化物層１５が、そのような結合を促進する。
構成部品またはチップは、熱圧着によって（例えば銅を用いる金属結合によって）結合することもできる。
それによって、図１Ｄから図１Ｇのものなどの構造体が得られる。
図９Ａおよび図１０Ａは、それぞれが、貼付け領域１２およびその境界を定めるその疎水性領域１２０、１２０’の上面図を示す。図１０Ａで、領域１２０は、他の導体１２１に接続される。
図９Ｂおよび図１０Ｂは、それぞれが、図９Ａおよび図１０Ａと同じ領域を示すが、構成部品３は、親水性領域上に位置決めして固定されている。
本発明の範囲内で、自己組立を支援する流体１３は親水性である。次いで、数マイクロの滴下である非常に小さな体積が、その上に配置される。一方、米国特許第６，５０７，９８９号の文献では、組立は液体の中で実行され（液体が表面をすべて浸漬する）、それでは、本発明の範囲内で実施されるタイプの（分子結合または熱圧着による）結合は不可能である。
ＦＵＫＵＳＨＩＭＡ Ｔら、「Ｎｅｗ ｔｈｒｅｅ−ｄｉｍｅｎｓｉｏｎａｌ ｉｎｔｅｇｒａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｕｓｉｎｇ ｓｅｌｆ−ａｓｓｅｍｂｌｙ ｔｅｃｈｎｉｑｕｅ」、Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｍｅｅｔｉｎｇ、２００５年１２月５日、３４８〜３５１頁では、取付けパッドの高さでの分子結合による組立は行われない。この文献の図４ｃに示されたように、第１の領域（「マイクロバンプ」）の高さで位置合わせが実行され、次いで、これら第１の領域の高さ以外はどこへでも広がる粘着物質を注入すること（例えば図４ｄを参照されたい。具体的には図９で説明されている）によって組立が実行される。したがって、本発明では、位置合わせ領域の高さでの分子結合または熱圧着による組立は行われない。その上、既に上記で説明されたように、用いられる接着剤はさらなる汚染源であり、後続の技術的ステップの高温での実行が不可能になる。
１ 基板
２ 支持基板
２’ 表面
３ 支持層
４ ビア
４−２ ビア
４’ パッド
５ 相互接続パッド
５’ 相互接続パッド
５” 機能的結合
６ ビア
６−２ ビア
６’ パッド
７ 層
７’ 層
９ 層
９’ 層
１２ 貼付け領域
１２’ 貼付け領域
１３ 滴下
１４ 接続パッド
１５ 表層
１６ 接続パッド
２０ 非晶質炭素層
２０−１ 接続
２０−２ 層
２０’ 細長片
２１’ 細長片
１２０ 疎水性領域
１２０’ 疎水性領域
１２１ 導体
２０１ 層の一部分
２０２ 層
３００ 構成部品
３０１ 接触ピックアップ

Claims (20)

  1. １つまたは複数の構成部品またはチップ（３、３００）および基板（２）を組み立てる方法であって、
    ａ） 前記基板（２）の表面（２’）上に、前記構成部品または前記チップ（３、３００）の自己組立のための少なくとも１つの親水性貼付け領域（１２、１２’）および前記親水性貼付け領域の境界を定める疎水性領域（２０）を形成するステップと、
    ｂ） 親水性の液体を滴下（１３）することにより、前記貼付け領域（１２、１２’）上で前記構成部品または前記チップ（３）の位置合わせおよび組立が実行され、分子結合または熱圧着によって前記組立が実行されるステップとを含む方法。
  2. 少なくとも１つの親水性貼付け領域に、構成部品またはチップの結合または結合の支援のための層（８）を堆積するステップを含む請求項１に記載の方法。
  3. 前記貼付け領域（１２）に酸化物層（１５）を形成するステップをさらに含む請求項１または２に記載の方法。
  4. 前記基板（２）の前記表面（２’）が、最初に均質であるか、または最初に不均質である請求項１から３のいずれか一項に記載の方法。
  5. 前記基板（２）の前記表面（２’）が最初は不均質であり、少なくとも１つのパッド（４、６、４’、６’）および／または１つのビアおよび／または１つの接点が、前記基板（２）の前記表面（２’）と同一平面であり、電気的接続および／または光学的接続および／または熱的接続を保証し、前記パッド（４、６、４’、６’）および／またはビアおよび／または接点の少なくとも１つが、前記貼付け領域（１２）内に局所化され得る請求項１から３のいずれか一項に記載の方法。
  6. 前記基板が、１つまたは複数の電気的および／または光学的および／または熱的な接続層（７、９、７’、９’）をさらに備える請求項４または５に記載の方法。
  7. 前記疎水性領域が、少なくとも部分的に１つの非晶質炭素領域を備える請求項１から６のいずれか一項に記載の方法。
  8. 前記疎水性の非晶質炭素領域が、薄膜（２０）の形で生成される請求項７に記載の方法。
  9. 前記貼付け領域（１２）が、前記疎水性の非晶質炭素領域（２０）のエッチングによって境界を定められる請求項７または８に記載の方法。
  10. 前記非晶質炭素が、１つまたは複数の構成部品またはチップの組立の後に少なくとも部分的に除去される請求項７から９のいずれか一項に記載の方法。
  11. 前記非晶質炭素が、構成部品の少なくとも１つのパッドと基板表面との間に非晶質炭素の接続（２０−１）を残しておくように部分的に除去される請求項１０に記載の方法。
  12. 前記非晶質炭素の少なくとも部分的な除去の後、誘電材料または非晶質炭素の層（２０−２）を堆積することにより、前記基板（２）上に組み立てられていない構成部品またはチップ（３）の前記面の高さに、あるいはこの面の上に、新しい平坦面を形成するステップを含む請求項１０または１１に記載の方法。
  13. 基板の前記表面を形成する前記新しい平坦面が、この面上に、少なくとも１つの親水性貼付け領域（１２、１２’）および前記親水性貼付け領域の境界を定める疎水性領域（２０）の形成をさらに備える請求項１２に記載の方法。
  14. 基板の表面を形成する前記新しい平坦面が、この新しい表面上に構成部品を組み立てる方法の実行をさらに含む請求項１３に記載の方法。
  15. 前記疎水性領域が、例えばＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｗの中から選択された金属で作製された１つの領域を少なくとも部分的に備える請求項１から１４のいずれか一項に記載の方法。
  16. 前記金属が、前記基板の前記表面上に形成された１つまたは複数のアンテナあるいは前記基板の前記表面上に形成された１つまたは複数の導体である請求項１５に記載の方法。
  17. 構成部品またはチップ（３）の位置合わせの前に、研磨および／または酸素プラズマによる処理ならびに／あるいはＵＶおよびオゾンでの処理を含み得る、この構成部品および／またはこのチップが組み立てられることになる前記表面の準備のステップを含む請求項１から１６のいずれか一項に記載の方法。
  18. 前記構成部品および／または前記チップが、１つまたは複数の、パッド（５、１４、１６）および／またはビアおよび／または接点を備える請求項１から１７のいずれか一項に記載の方法。
  19. 前記構成部品および／または前記チップが、低温溶解材料で作製された１つまたは複数の層（５’）を備える方法であって、前記材料を低温で溶解するステップをさらに含む請求項１から１８のいずれか一項に記載の方法。
  20. 低温溶解材料製の接続（５”）が、前記構成部品の少なくとも１つのパッドと前記基板の前記表面との間に作製される請求項１９に記載の方法。
JP2011503417A 2008-04-09 2009-04-07 基板によるチップの自己組立 Expired - Fee Related JP5656825B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0852370A FR2929864B1 (fr) 2008-04-09 2008-04-09 Auto-assemblage de puces sur un substrat
FR0852370 2008-04-09
PCT/EP2009/054115 WO2009124921A1 (fr) 2008-04-09 2009-04-07 Auto-assemblage de puces sur un substrat

Publications (2)

Publication Number Publication Date
JP2011517104A true JP2011517104A (ja) 2011-05-26
JP5656825B2 JP5656825B2 (ja) 2015-01-21

Family

ID=40010852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011503417A Expired - Fee Related JP5656825B2 (ja) 2008-04-09 2009-04-07 基板によるチップの自己組立

Country Status (5)

Country Link
US (1) US8642391B2 (ja)
EP (1) EP2260508A1 (ja)
JP (1) JP5656825B2 (ja)
FR (1) FR2929864B1 (ja)
WO (1) WO2009124921A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
JPWO2014046052A1 (ja) * 2012-09-23 2016-08-18 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
WO2017159401A1 (ja) * 2016-03-17 2017-09-21 東京エレクトロン株式会社 液体を用いて基板に対するチップ部品のアライメントを行う方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007127B2 (ja) 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
DE102009050703B3 (de) * 2009-10-26 2011-04-21 Evonik Goldschmidt Gmbh Verfahren zur Selbstassemblierung elektrischer, elektronischer oder mikromechanischer Bauelemente auf einem Substrat und damit hergestelltes Erzeugnis
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置
TWI446420B (zh) * 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
FR2993096B1 (fr) 2012-07-03 2015-03-27 Commissariat Energie Atomique Dispositif et procede de support individuel de composants
JP6044592B2 (ja) * 2014-05-29 2016-12-14 トヨタ自動車株式会社 多層配線基板及びその製造方法
KR101713818B1 (ko) 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR101730977B1 (ko) 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
US9947611B2 (en) * 2016-01-29 2018-04-17 Palo Alto Research Center Incorporated Through hole arrays for flexible layer interconnects
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
KR102513267B1 (ko) 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10777527B1 (en) * 2019-07-10 2020-09-15 Mikro Mesa Technology Co., Ltd. Method for transferring micro device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125571A (ja) * 1996-10-14 1998-05-15 Daewoo Electron Co Ltd パターン形成方法
JPH10198038A (ja) * 1997-01-06 1998-07-31 Samsung Electron Co Ltd ウェーハプライム用のジヒドロピラン及びそれを用いたウェーハプライム方法
JP2002525573A (ja) * 1998-09-16 2002-08-13 コミツサリア タ レネルジー アトミーク キャリアーに複数の分析部位を備えた化学的または生物学的分析のための装置およびその製造方法
US6507989B1 (en) * 1997-03-13 2003-01-21 President And Fellows Of Harvard College Self-assembly of mesoscale objects
JP2004537158A (ja) * 2001-02-08 2004-12-09 インターナショナル・ビジネス・マシーンズ・コーポレーション チップ転写方法および該装置
WO2006077739A1 (ja) * 2004-12-28 2006-07-27 Mitsumasa Koyanagi 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2006259687A (ja) * 2005-02-17 2006-09-28 Seiko Epson Corp 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
US6338901B1 (en) * 1999-05-03 2002-01-15 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
WO2003023401A1 (en) * 2001-09-12 2003-03-20 Eidgenössische Technische Hochschule Zürich Device with chemical surface patterns
WO2003093791A2 (en) * 2002-05-03 2003-11-13 The Regents Of The University Of California Fast electrical lysis of cells and rapid collection of the contents thereof using capillary electrophoresis
KR100455293B1 (ko) * 2002-05-15 2004-11-06 삼성전자주식회사 친수성 영역과 소수성 영역으로 구성되는 생물분자용어레이 판의 제조방법
US6946322B2 (en) * 2002-07-25 2005-09-20 Hrl Laboratories, Llc Large area printing method for integrating device and circuit components
JP4484578B2 (ja) * 2004-05-11 2010-06-16 株式会社リコー パターン形状体及びその製造方法
US7153765B2 (en) * 2005-03-31 2006-12-26 Intel Corporation Method of assembling soldered packages utilizing selective solder deposition by self-assembly of nano-sized solder particles
JP2012503873A (ja) * 2008-09-26 2012-02-09 アイメック 並列確率的組織化の実施方法
US7898074B2 (en) * 2008-12-12 2011-03-01 Helmut Eckhardt Electronic devices including flexible electrical circuits and related methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125571A (ja) * 1996-10-14 1998-05-15 Daewoo Electron Co Ltd パターン形成方法
JPH10198038A (ja) * 1997-01-06 1998-07-31 Samsung Electron Co Ltd ウェーハプライム用のジヒドロピラン及びそれを用いたウェーハプライム方法
US6507989B1 (en) * 1997-03-13 2003-01-21 President And Fellows Of Harvard College Self-assembly of mesoscale objects
JP2002525573A (ja) * 1998-09-16 2002-08-13 コミツサリア タ レネルジー アトミーク キャリアーに複数の分析部位を備えた化学的または生物学的分析のための装置およびその製造方法
JP2004537158A (ja) * 2001-02-08 2004-12-09 インターナショナル・ビジネス・マシーンズ・コーポレーション チップ転写方法および該装置
WO2006077739A1 (ja) * 2004-12-28 2006-07-27 Mitsumasa Koyanagi 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2006259687A (ja) * 2005-02-17 2006-09-28 Seiko Epson Corp 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FUKUSHIMA T. ET AL.: "New Three-Dimensional Integration Technology Using Self-Assembly Technique", TECHNICAL DIGEST OF 2005 INTERNATIONAL ELECTRON DEVICES MEETING, JPN6013046969, 5 December 2005 (2005-12-05), pages 348 - 351, XP010903478, ISSN: 0002923957, DOI: 10.1109/IEDM.2005.1609347 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
JPWO2014046052A1 (ja) * 2012-09-23 2016-08-18 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
WO2017159401A1 (ja) * 2016-03-17 2017-09-21 東京エレクトロン株式会社 液体を用いて基板に対するチップ部品のアライメントを行う方法
KR20180124869A (ko) * 2016-03-17 2018-11-21 도쿄엘렉트론가부시키가이샤 액체를 사용해서 기판에 대한 칩 부품의 얼라인먼트를 행하는 방법
JPWO2017159401A1 (ja) * 2016-03-17 2018-12-27 東京エレクトロン株式会社 液体を用いて基板に対するチップ部品のアライメントを行う方法
KR102349884B1 (ko) 2016-03-17 2022-01-12 도쿄엘렉트론가부시키가이샤 액체를 사용해서 기판에 대한 칩 부품의 얼라인먼트를 행하는 방법

Also Published As

Publication number Publication date
US20110033976A1 (en) 2011-02-10
US8642391B2 (en) 2014-02-04
WO2009124921A1 (fr) 2009-10-15
FR2929864A1 (fr) 2009-10-16
JP5656825B2 (ja) 2015-01-21
EP2260508A1 (fr) 2010-12-15
FR2929864B1 (fr) 2020-02-07

Similar Documents

Publication Publication Date Title
JP5656825B2 (ja) 基板によるチップの自己組立
US10930617B2 (en) Packaging method and package structure of wafer-level system-in-package
JP2024504035A (ja) 直接接合構造体
TWI569408B (zh) 微型元件穩定結構
US10153252B2 (en) Wafer to wafer structure and method of fabricating the same
JP5052130B2 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
CN107644870A (zh) 半导体组件及封装方法
CN106158824B (zh) 集成电路封装件及其形成方法
KR20180086501A (ko) 직접 접합을 위한 증가된 접촉 정렬 허용오차
JP2017536248A (ja) ３次元集積回路（３ｄ ｉｃ）集積化のためのマイクロ電気機械システム（ｍｅｍｓ）結合剥離構造およびウェハ移載の方法
US20100248424A1 (en) Self-Aligned Chip Stacking
CN104867895A (zh) 晶圆接合工艺和结构
KR20150099736A (ko) 백투백 적층된 집적회로 조립체 및 그 제조 방법
JP5663607B2 (ja) 半導体装置
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
TW200935579A (en) Stacked chip structure and fabrication method thereof
US7514340B2 (en) Composite integrated device and methods for forming thereof
CN106252279A (zh) 半导体结构及其制造方法
CN110690163B (zh) 半导体器件及其制作方法
JP6626504B2 (ja) 転写印刷方法
WO2011148445A1 (ja) 半導体装置及びその製造方法
JP2010515275A (ja) スルーチップ接続を有するフロントエンドプロセス済ウェハ
US8969176B2 (en) Laminated transferable interconnect for microelectronic package
WO2012081144A1 (ja) 半導体装置及びその製造方法
CN102646655B (zh) 用于增加微电子封装中电触点表面面积的结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140925

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141125

R150 Certificate of patent or registration of utility model

Ref document number: 5656825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees