JP4484578B2 - パターン形状体及びその製造方法 - Google Patents

パターン形状体及びその製造方法 Download PDF

Info

Publication number
JP4484578B2
JP4484578B2 JP2004141085A JP2004141085A JP4484578B2 JP 4484578 B2 JP4484578 B2 JP 4484578B2 JP 2004141085 A JP2004141085 A JP 2004141085A JP 2004141085 A JP2004141085 A JP 2004141085A JP 4484578 B2 JP4484578 B2 JP 4484578B2
Authority
JP
Japan
Prior art keywords
pattern
support member
shape body
mold
metal nanoparticles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004141085A
Other languages
English (en)
Other versions
JP2005322834A (ja
Inventor
秀章 大倉
武 佐野
寛史 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004141085A priority Critical patent/JP4484578B2/ja
Priority to US11/114,029 priority patent/US20050252398A1/en
Priority to EP05252795.9A priority patent/EP1596435B1/en
Priority to CNB2005100690864A priority patent/CN100401860C/zh
Publication of JP2005322834A publication Critical patent/JP2005322834A/ja
Application granted granted Critical
Publication of JP4484578B2 publication Critical patent/JP4484578B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Optical Filters (AREA)
  • Laminated Bodies (AREA)

Description

この発明は、支持部材上に任意のパターンを形成したパターン形状体及びその製造方法に関するものであり、さらに具体的にはプリント基板等の基材上に配線パターンが形成されたパターン形状体、又はディスプレイ用カラーフィルタ等のパターンが形成されたパターン形状体、及びそれらの製造方法に関するものである。これらの技術は、印刷技術に応用することができる。
プリント基板やプラスチックフィルムコネクタのように基材上に配線を形成する場合や、ディスプレイ用のカラーフィルタ、有機半導体デバイス等のパターンを形成する場合において、任意のパターンを形成する方法として、スクリーン印刷やフォトリソグラフィのように各種の印刷技術が存在する。基板や基材にパターンを形成するときの課題としては、パターンの寸法精度や膜厚、電気光学特性、機械特性など様々なものが挙げられるが、基板に対するパターンの密着性の問題もある。
最近、パターン形成の簡便性から、ナノ粒子により構成されている各種材料が開発されてきている。特に、配線形成用にＡｇナノ粒子をベースとしたインクの開発が各社で進められており、インクジェットやその他印刷方法による簡便なパターン形成技術が提案されてきている。このようなナノ粒子は、基板上に塗布や印刷をした後で乾燥、硬化させることにより基板上にパターンを形成するが、ナノ粒子自体は基材に対する密着性を有していないため、パターンの基板に対する密着性を大きくする何らかの対策が必要である。
この課題を解決する方法のひとつとして、基材に対してアンカー効果等の物理的接合を意図的に形成する方法が挙げられる。このような従来技術は、特開平１０−５１０８９号公報（配線基板およびその製造方法）に記載されているが、このものでは、針侵入硬度が１０〜１００μｍの絶縁層に低抵抗金属粉末を主体とする導体組成物を印刷した後、圧力を印加することによって、絶縁層１側から、導体組成物３と絶縁層１中の有機樹脂４とからなる第１層５と、導体組成物３からなる第２層６とを具備し、第１層５の厚みが低抵抗金属粒子の平均粒径の０．３倍以上であり且つ第２層６よりも薄い配線層２を形成することにより、密着力を向上させている（上記公開公報の図１参照）。
しかし、この従来技術においては、パターン自体が粉体の場合には浸透を利用することができるが、パターン部の導電性を得るためには高荷重条件下での粒子の圧縮を行わないと特性が得られないことや、圧縮による体積収縮が起こるため微細なパターン形成には適応できないことが問題である。また、微細化に対して粒径を小さくすると導電部の導電率が小さくなってしまうだけでなく、微細になるほど密着力を確保するのに必要な膜厚が大きくなるため、限界がある。
また、他の従来技術としては、特開２０００−３６６５０号公報（回路板製造法）に記載されたものがある。このものでは、絶縁性基材１の光沢を有する表面の回路となる部位に金属粒子２が埋設される多数の凹所３を形成し、各凹所３に埋設される金属粒子２と一体となる回路金属膜４を該回路となる部位にメッキを施して形成している。
しかし、この方法では、金属粒子を埋設するために基材を加工しなければならず、特に加工形状を壷形状にするのが困難であり、金属粒子と基材の密着性を確保するのに問題がある。そして、微細パターンでは、加工精度の観点から製造コストが高くなってしまう。
さらに、別の従来技術としては、特許第３４３１５５６号公報（転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法）に記載されたものがある。このものでは、転写媒体用アルミニュウム基板１０１の表面に感光性樹脂によるフォトレジスト技術により基板表面を選択的に露出させ、露出した基板表面に光沢めっきにより金属粒塊成長方向が該基板表面とほぼ平行な金属層１０４を形成し、その上に非光沢めっきにより金属粒塊成長方向が該基板表面とほぼ垂直な金属層１０５を形成し、得られた転写媒体を表面に接着剤２０２を有する絶縁性基板２０１に圧着し、導体配線となる金属層１０４、１０５を絶縁性基板表面に転写して埋設し、転写媒体の基板１０１を化学的にエッチング除去して、配線基板を得ている。
しかし、この方法では、金属層１０５の粗化処理が必要であり、プロセスが煩雑となる。
特開平１０−５１０８９号公報 特開平２０００−３６６５０号公報 特許第３４３１５５６号公報
本発明は、パターンが支持部材に対して良好な密着性を有することができるパターン形状体とすることであり、またこのようなパターン形状体を安価で比較的簡単に製作することができるようにして、従来技術の問題を解決することである。
上記課題を解決するための手段は、金属ナノ粒子からなる粒状の集合体にて構成されたパターンと、該パターンを支持している支持部材とから成るパターン形状体において、該パターン中に存在する粒子の大きさが、該粒状の集合体と支持部材との混合層に存在する粒子に比べて大きいことを基本とするものである。
〔解決手段１〕（請求項１に対応）
上記課題を解決するために講じた解決手段１は、金属ナノ粒子からなる粒状の集合体にて構成されたパターンと、該パターンを支持している支持部材とを備え、該支持部材とパターンとが接触している界面において、該パターンを構成している粒状の集合体と該支持部材との混合層が形成されているパターン形状体を前提として、該パターン中の混合層を除く部分に存在する粒子の大きさが、該混合層に存在する粒子に比べて大きいことである。
〔作 用〕
上記支持部材が流動性を有する状態において、パターンを構成している粒子の粒間に浸透することによって、簡易的にパターンの支持部材（基材）への密着性を向上させることができる。この場合、支持部材が流動性を有する状況としては、熱硬化性樹脂や紫外線硬化型樹脂を用いた場合では、パターンに接触後に硬化させることにより容易に形成することが可能である。また、熱可塑樹脂の場合には加熱することで流動性が発現し、そのときにパターンと接触させることによって形成することができる。この場合には、特に成型による形成方法が有用である。
上記金属ナノ粒子からなる粒状の集合体と樹脂から成る支持部材との混合層では導電性よりも密着性が重視されるため、該粒状の集合体における粒径は小さい方が望ましく、該支持部材と接触する表面積を稼ぐことができて密着力を向上させることができる。導電性が必要とされるパターン中の混合層を除く部分では、できる限り粒界を抑えることによって、配線として実用的な導電性を得ることができる。
また、金属ナノ粒子を供給後加熱融着させることにより、容易に導電性を得ることができる。そのため、配線を形成する方法として、従来のようにメッキ、蒸着又はスパッタ等の工程に限定されるがことなく、オフセット印刷やインクジェットのような汎用の印刷技術により形成することも可能であり、製造方法の選択肢が大きくなるという利点がある。
〔実施態様１〕（請求項２に対応）
実施態様１は、上記解決手段１のパターン形状体において、粒状の集合体は金属ナノ粒子の融着状態にて構成されていることである。
〔作 用〕
粒状の集合体が金属ナノ粒子により構成している場合、混合層においては樹脂（支持部材）の浸透によりナノ粒子間隔が変わるため、混合層とそれ以外では融着時に形成される粒径が異なることになる。混合層以外では、予め粒子状態により構成されている場合に比べて、導電性の障害となる粒界の形成がより緻密になるため、バルク材に近い導電性が得られる。また、混合層では粒子の融着が進まないため、導電性は確保できないが、融着時に発生するボイドを減少させることができて良好な密着性を得ることができる。
（削 除）
〔実施態様２〕（請求項３に対応）
実施態様２は、上記解決手段１、又は実施態様１のパターン形状体において、支持部材の材料が流動性樹脂を硬化させたものであることである。
〔作 用〕
流動性樹脂としては、溶融状態での熱可塑性樹脂、又は硬化前の熱硬化性樹脂や光硬化性樹脂が挙げられる。浸透による密着性を向上させることにより、パターン材料自体に特別な処理をすることなく密着力を向上させることができる。特に、銀ナノ粒子の場合には、材料自体に密着性がないため有効である。
〔実施態様３〕（請求項４に対応）
実施態様３は、上記解決手段１、実施態様１、又は実施態様２のパターン形状体において、パターンがその表面を除いて支持部材の中に埋め込まれていることである。
〔作 用〕
パターンが支持部材中に埋め込まれることにより、該パターンを囲むように支持部材に密着することになるので、該パターンの密着性が向上する。例えば、平板上にパターンを形成し、接着剤転写により支持部材上に形成した場合には、該パターンの接触部はパターンの側面も加わることになるから、密着力が向上する。
〔実施態様４〕（請求項５に対応）
実施態様４は、上記解決手段１、又は実施態様１〜実施態様３のいずれかのパターン形状体において、パターンが多面にまたがって形成されていることである。
〔作 用〕
立体的なパターンを形成する場合には、面をまたがる領域でパターン形成する必要があるが、このようなパターン形成は困難である。このような立体的な形状体に対して、単純にバルク状態のパターンを転写シート上に形成して、転写等により支持部材に貼り付けるだけでは、パターン自体の可とう性の点から断線等の問題が発生することになる。また、荷重を掛けて導電性を得る方法では、荷重のばらつきとパターン形状の崩れが発生するために問題がある。本発明では、加熱することによって、ナノ粒子が融着して連続性を発現するため、下地の形状に影響を受けない利点がある。
〔実施態様５〕（請求項６に対応）
実施態様５は、上記解決手段１、又は実施態様１〜実施態様４のいずれかのパターン形状体において、支持部材が複数の部材にて構成されていることである。
〔作 用〕
支持部材が複数の部材によって構成されている場合には、パターンが接触している領域に存在する支持部材と、この支持部材を補強するために存在する支持部材が挙げられる。具体的には、パターンとの密着には接着剤のような密着性に優れた支持部材を選択し、その接着剤を外形寸法や強度の観点から別の樹脂により補強することが挙げられる。このように構成することにより、支持部材に対する要求仕様を材料ごとに分離することができ、材料の選択性が大きくなる。また、パターンと接触する支持部材が加熱等により溶融する場合には、支持部材とパターンの分離を容易に行うことができるので、リサイクルの処理がやり易くなる。
〔実施態様６〕（請求項７に対応）
実施態様６は、上記解決手段１、又は実施態様１〜実施態様５のいずれかのパターン形状体において、支持部材が光透過性を有していることである。
〔作 用〕
支持部材が光透過性を有していることにより、光学部品を実装することが可能である。ガラス基板上に半導体レーザをフリップチップ実装する場合、発光部からガラスを介して発光する場合、又はガラス内あるいはガラス基板上に導光路を形成して光伝送するものと同様に、パターン形状体に実装した半導体レーザからの信号に対して、パターン形状体を透過する場合、支持部材内部を伝送する場合、又はパターン形状体に導光路を形成して伝送する場合が挙げられる。
〔実施態様７〕（請求項８に対応）
実施態様７は、上記実施態様６のパターン形状体において、支持部材が紫外線硬化型樹脂であることである。
〔作 用〕
支持部材として紫外線硬化樹脂を使うことにより、短時間で支持部材上にパターンを形成することができる。短時間に硬化する利点としては、パターンの粒間への接着剤の浸透を抑制することができるため、パターンの機能を損なわない点にある。例えば、配線を形成する場合には、接着剤が浸透することにより、金属ナノ粒子の融着が抑制され導電性が確保できなくなるため、接着剤がパターン中央まで浸透するのを防ぐことは重要である。また、上記実施態様６に記載しているように、紫外線硬化樹脂の光透過性を利用して、光学部品をパターン形状体に接着することもできる。
〔実施態様８〕（請求項９に対応）
実施態様８は、上記解決手段１、又は実施態様１〜実施態様７のいずれかのパターン形状体において、パターンが親疎水性を利用して形成されていることである。
〔作 用〕
親水性と疎水性を利用した版や型を用いることにより、容易に機能性材料をパターン状に形成することができる。例えば、ディピングや塗工のように大量の液体に浸して形成すること、又はインクジェットやディスペンサによる吹き付けによって形成することが可能であり、特に微細パターンを形成するのに有効である。特に、微細パターンの連続性を重視する場合に、インクジェット方式などでは、吐出ドット間の位置ずれや吐出量のムラによって連続性が確保できない場合があるが、予め親疎水性のパターンを施しておくことによって、インクジェット方式でも良好なパターンを形状することができる。
〔実施態様９〕（請求項１０に対応）
実施態様９は、上記解決手段１、又は実施態様１〜実施態様８のいずれかのパターン形状体において、パターンが複数のパターン層にて構成されていることである。
〔作 用〕
複数のパターンを順次積層することにより、多層パターンを形成することが可能である。配線の場合には多層配線となり、立体形状物における配線を小面積にて形成することができる。また、平面状に形成することにより多層配線板を形成することができる。
〔解決手段２〕（請求項１１に対応）
上記課題を解決するために講じた解決手段２は、型上に金属ナノ粒子を含んだインクでパターンを形成し、流動性の支持部材材料で該パターンを覆うように支持部材を形成し、該支持部材を硬化させた後に該金属ナノ粒子を加熱して融着させ粒を成長させて粒状の集合体を形成し、冷却した後に型から取り出すことにより、上記解決手段１、又は上記実施態様１〜実施態様９のいずれかに記載のパターン形状体を製造することである。
〔作 用〕
パターンを構成している金属ナノ粒子に対して、パターン支持部材となる流動性の支持部材材料を浸透させてから融着させることにより、上記解決手段１、又は上記実施態様１〜実施態様９のいずれかに記載のパターン形状体を製作することができる。このとき、該流動性の支持部材材料を金属ナノ粒子に浸透させて、流動性を失わせるまでの時間を制御することにより、浸透させる厚みを制御することができる。
〔解決手段３〕（請求項１２に対応）
上記課題を解決するために講じた解決手段３は、型上に金属ナノ粒子を含んだインクでパターンを形成し、流動性の支持部材材料で該パターンを覆うように支持部材を形成し、該金属ナノ粒子を加熱して融着させ粒を成長させて粒状の集合体を形成すると同時に該支持部材も硬化させた後、冷却させて型から取り出すことにより、上記解決手段１、又は上記実施態様１〜実施態様９のいずれかに記載のパターン形状体を製造することである。
〔作 用〕
上記解決手段２に記載するような方法では、流動性の支持部材材料のパターンへの浸透が著しい場合においては、この解決手段３のようにパターンの融着と同時に支持部材材料を硬化させることにより、パターン形状体を製作することが可能である。また、加熱時間を短縮することも可能であり、熱可塑性樹脂を成形する場合には、パターンに高温の樹脂が接触するため、瞬時に金属ナノ粒子の融着が起こり、より短時間で硬化させることができる。
〔実施態様１０〕（請求項１３に対応）
実施態様１０は、上記解決手段２又は解決手段３の製造方法において、パターン上に機能部品を一体に成型することである。
〔作 用〕
従来のパッケージングと同様に、立体形状物の内部に電子部品や光学部品を埋め込むことにより、高機能を有する立体形状物を容易に製作することができる。特に、立体形状物に後から実装することが困難な場合や、より小型化を達成する場合に有効な方法である。
〔実施態様１１〕（請求項１４に対応）
実施態様１１は、上記解決手段２又は解決手段３の製造方法において、パターンに沿って配線を形成することである。
〔作 用〕
パターンが粒状の集合体によって構成されているため、機能によっては問題になる場合がある。その場合には、パターンを支持部材に形成した後に、該パターン上に機能性材料を供給することによって問題を解決することもできる。支持部材（基材）上に形成したパターンを利用して、該パターン上に銅メッキをして配線を形成することが可能である。この場合、支持部材への密着性も確保することができると共に、様々な部材形状のものに形成可能であるため、立体形状物に配線を微細に形成することも可能である。銅配線を形成したい場合は、銅の微粒子は酸化し易いため、容易に形成することができない。この場合は、予め銀ナノ粒子によりパターンを形成して導電性を確保した上で、銅メッキをすることによって達成することができる。
また、メッキに限らず予め立体形状物に親疎水性のパターンを形成してから、インクジェットやディスペンサのように微細に供給することが困難な方式によっても、配線等の機能性パターンを形成することができる。特に、厚膜化のような場合には有効であり、製造プロセスの選択性が大きくなる。
本発明では、支持部材との密着性を向上させる手法として、特別な加工や処理を必要とせず、パターンを構成する金属粒子材料と支持部材との浸透性を活かしたパターン形成方法を提案している。即ち、パターンが支持部材と接する部分において、相互に混ざり合っている領域（混合層）を形成することにより密着性を向上させている。支持部材の浸透時には、パターンを構成する金属粒子材料をナノ粒子のような微小径にて構成することにより、均一な浸透が可能であり、さらにその状態にて加熱することにより、ナノ粒子の表面活性力によってパターンの内部では融着が促進し、連結した粒状の構造体ができるのに対して、支持部材が浸透している領域ではナノ粒子の融着が抑制され、パターンの内部に比べて連結領域が小さい粒状の構造となり、融着時における粒子の凝集による空洞の発生を抑制することができると共に、強固な界面密着性を得ることができる。
本発明の効果を請求項毎に整理すると、次ぎのとおりである。
(１) 請求項１に係る発明
パターンを形成する金属ナノ粒子と支持部材材料の浸透によって形成される混合層により、密着力の大きいパターンを形成することができる。特に、混合層に存在する粒子の大きさが、パターン中の混合層を除く部分に存在する粒子に比べて小さいので、支持部材に対するパターンの密着力をさらに大きくすることができる。
また、金属ナノ粒子の低温融着を利用することにより、容易に配線を形成することができる。
(２) 請求項２に係る発明
金属ナノ粒子の形状を利用することにより、容易に密着性の大きいパターンを形成することができる。また、金属ナノ粒子は融着させることが容易であるため、パターンの崩れが起こり難く微細パターンを形成することができる。
(３) 請求項３に係る発明
支持部材の材料である流動性樹脂の浸透を利用することにより、容易に密着性の大きいパターンを形成することができる。
(４) 請求項４に係る発明
パターンの側面に対しても流動性樹脂の浸透を利用することができるので、耐剥離性に優れたパターンを形成することができる。
(５) 請求項５に係る発明
粒子の融着を利用した粒状のパターンであるため、多面にまたがる場合でも断線することのないパターンを形成することができる。
(６) 請求項６に係る発明
複数の支持部材を選択して利用することにより、密着力の向上やパターン形状体の強度の増大を図ることができる。
(７) 請求項７に係る発明
支持部材に光透過性を持たせることにより光学部品の実装が可能である。また、導光路の形成も可能である。
(８) 請求項８に係る発明
支持部材に紫外線硬化型樹脂を用いることにより、短時間で硬化することが可能となり、パターン内部への樹脂の浸透を抑制することができる。
(９) 請求項９に係る発明
パターンが親疎水性を利用した版や型によって形成されるので、金属ナノ粒子の材料を該版や型に一括供給することにより簡単にパターンを形成することができる。
(１０) 請求項１０に係る発明
パターンを複数回転写することにより、立体形状物に多層のパターンを容易に形成することができる。また、パターンが配線の場合には多層配線となり、立体形状物における配線を小面積にて形成することができる。平面状に形成することにより多層配線板を形成することができる。
(１１) 請求項１１に係る発明
パターンを形成する金属ナノ粒子の粒間に流動性樹脂を浸透させ硬化した後に、該金属ナノ粒子を融着させることにより、ナノ粒子に荷重を掛けることが不要であり、容易に密着力に優れたパターンを形成することができる。
(１２) 請求項１２に係る発明
パターンを形成する金属ナノ粒子を融着させると同時に、流動性樹脂（支持部材材料）も硬化させることにより、加熱時間を短縮することができる。
(１３) 請求項１３に係る発明
機能部品と一体成形することができるため小型化が可能である。また、伝送路を短縮することができ高性能化を図ることが可能である。
(１４) 請求項１４に係る発明
パターンを厚膜化することによって、さらに導電性に優れた配線を形成することができる。
パターンの支持部材に対する密着性を大きくするという目的を、該パターンの内部に存在する粒子の大きさを混合層に存在する粒子に比べて大きくすることにより、比較的簡単で安価に実現することである。
本発明の実施例１（請求項１,２,５に対応）について、図１〜図３を参照しながら説明する。図１は支持部材上に形成されたパターン形状体を示しており、図２は実施例１のパターン形状体の効果を判断するための配線パターンの作製方法を示しており、図３は角部を有する支持部材上に形成されたパターン形状体を示している。
パターン形状体１０には、図１に示されているように、パターン１１が粒状の材料を集合して形成されており、その集合体１２と支持部材１３との界面において、該集合体１２の粒間に浸透するように支持部材１３が接触していて、界面に混合層１５が形成されている。このようなパターン１１の内部での粒間の結合は、分子間力や水素結合、局所的な共有結合、金属であれば金属結合のような結合により集合体を構成している。別な観点でみると、該パターン１１中に支持部材が浸透できるような構造体を形成していることを特徴としている。
本発明は、ナノ粒子を用いることにより達成することができる。ナノ粒子は粒径が数〜数１０ｎｍ程度の微粒子であり、表面の活性が高いので、バルク材料に比べて融点が低くなるという特徴を有している。そのために、パターン状にナノ粒子を供給した後で加熱することにより、粒同士が融着を開始する。そのことにより粒が成長していくが、粒がある大きさ以上になると融点が高くなるため、融着は起こらなくなる。
このような融着は温度や粒間の接触状態によって影響を受けるため、支持部材１３中に存在するナノ粒子は、該支持部材である樹脂の浸透によってナノ粒子の接近を抑制することになる。そのため、加熱時にはパターン１１の内部（混合層１５を除く部分）では融着が進むため粒径が大きくなるが、支持部材１３との界面の混合層１５では、融着の進行が小さいためパターン１１の内部に比べて粒径が余り大きくならない。このように、パターン１１に混合層１５を設けることによって、ナノ粒子自体の密着力が小さいという弱点を補うことにより、支持部材１３に対して密着力の大きいパターン１１を容易に形成することができる。
融着による粒径の増加割合は加熱温度と時間により異なるので、混合層１５とパターン１１の内部にそれぞれ存在する粒子の大きさは、加熱温度と時間を調整することによって制御することができる。例えば、混合層１５中の平均粒子径が５０ｎｍのとき、パターン１１の内部の平均粒子径は１００ｎｍ以上であり、粒径比は略１：２となっている。このように混合層１５中の粒子の大きさを、パターン１１の内部の粒子の大きさより小さくすることによって、パターンの支持部材に対する密着力をさらに増大することができる。
この実施例１のパターン形状体（粒子構造体）による効果を判断するために、図２に示されているように、白板ガラス（１００×１００×１ｍｍ）上に２００μｍ幅の配線パターンを形成したパターン形状体を作製した。
作製方法としては、先ず、ＰＥＴフィルム２１上に含フッ素アクリレート（TG-702、ダイキン工業製）をスプレーコートにより塗布して含フッ素アクリレート膜２２を形成し、その後、該ＰＥＴフィルム２１を９０℃に熱したエチレングリコールに３０秒間浸漬して親水化処理を行った。次に、半導体レーザ(L8933、浜松ホトニムス製)により描画して、該含フッ素アクリレート膜２２を疎水性に変化させる（疎水部２３を形成する）ことにより、２００μｍ幅のパターン（親水部２４から成るパターン）を形成した（図２(ａ)）。このようにして形成した版上に銀コロイド水溶液(ファインスフィアSVW102、日本ペイント製)をディッピングにより供給して、上記含フッ素アクリレート膜２２の親水部２４のみに銀粒子のパターン２５を形成した（図２(ｂ)）。
次に、紫外線硬化型樹脂２７(SD-2200、大日本インク製)をディスペンサにより白板ガラス基板２８上に供給し、これに上記銀粒子のパターン２５が形成された版を張り合わせて、該白板ガラス側から紫外線照射を行った。紫外線照射条件としては、１５ｍＷ／ｃｍ２で１０秒間行った（図２(ｃ)）。この紫外線硬化型樹脂２７の硬化後に版をガラス基板２８から剥がして、白板ガラス基板２８上に２００μｍ幅のパターン２５を形成した（図２(ｄ)）。その後、１５０℃で３０分間硬化を行い、導電性が得られることを確認してパターン形状体２０を製作した。
このようにして形成したパターン（配線）に対して、粘着テープのナイスタック(ニチバン製、商標)を用いて剥離試験を実施した。ここでは、紫外線硬化型樹脂へ転写した後と、１５０℃で３０分間硬化した後のいずれでも剥離試験を行った。その結果、どちらも粘着テープへの付着は見られず、導電性は確保されていた。
比較のために、白板ガラス上にディスペンサにより紫外線硬化型樹脂(SD-2200、大日本インク製)を供給し、スキージにて平坦化してから紫外線照射により硬化した後に、ディスペンサにより銀コロイド水溶液(ファインスフィアSVW102 日本ペイント製)を塗布して２００μｍ幅のパターンを形成した。その後、１５０℃で３０分間硬化を行い、導電性が得られることを確認した。この試験においても、１５０℃で３０分間硬化する前後において剥離試験を実施した。その結果、硬化前の剥離試験では粘着テープへのパターンの転写が見られ、一部のパターンは基板上に残ったが導電性は得られなかった。これに対して、硬化後の剥離試験では粘着テープへの付着は見られず、導電性を確保することができた。
また、白板ガラス基板上でも同様に銀コロイド水溶液にて２００μｍ幅のパターンをディスペンサにて形成した。硬化条件は上記と同様に１５０℃で３０分間実施したが、硬化前後における剥離試験ではいずれも剥離がみられ、導電性を確保することができなかった。
以上のことから、ナノ粒子の密着性を確保するためには樹脂とナノ粒子との界面に密着した層が必要であり、樹脂の浸透を利用することによって密着力を向上し得ることが確認できた。
走査型電子顕微鏡(ＳＥＭ)による観察結果では平均粒径が５０ｎｍ程度であり、パターン１１の内部では１００ｎｍ程度であるから、樹脂の浸透によって融着状態が変化していると考えられる。さらに、パターン１１の内部では融着によって粒界に空洞部が見られるが、混合層１５内では樹脂の浸透と融着の影響が小さいため空洞部が見られず、図１に示すような粒径の分布になることが確認できた。
また、本発明はパターン１１が粒状の材料から形成されていることによって、パターン１１が複数面にまたがる場合や曲面へ形成される際に、パターン１１の連続性という点において優れている。該パターンがバルク体の場合には、図３に示しているような面同士が接触している角の部分においてパターンの断線が発生するため、角を丸める処理や別な構造体により面同士を接続する必要性がでてくる。
これに対して、本発明では粒状体によってパターン１１が構成されているので、角の部分においてもパターン１１が断線することなく連続体として形成することが可能である。特に、金属ナノ粒子を用いて配線を形成する場合には、ナノ粒子を融着する前にパターン状に供給することが可能であるため、加熱することによって角の部分でも問題なく配線を形成することができる。同様に曲面体でのパターン形成においても、バルク体に比べて優れた連続性を得ることができる。
本発明の実施例２（請求項３〜５,７〜９,１１,１２,１４に対応）について、図４を参照しながら説明する。図４は立体形状のパターン形状体の製造方法を示している。
先ず、立体形状のパターン形状体を成型するために用いる型として、アルミニウム（Ａl）の金属ブロックである上型３１と下型３２を切削加工により製作した。
次に、このＡl製の下型３２に対して、含フッ素アクリレート(TG-702、ダイキン工業製)をスプレーコートによって塗布して含フッ素アクリレート膜２２を形成し、この下型３２を９０℃に熱したエチレングリコールに３０秒間浸漬することにより親水処理を行った。その後、半導体レーザ(L8933、浜松ホトニムス製)により描画して、含フッ素アクリレート膜２２を疎水性に変化させて疎水部２３のパターンを形成することによって、５０μｍ幅の親水部２４のパターンを形成した（図４(ａ)）。
次に、銀コロイド水溶液(ファインスフィアSVW102、日本ペイント製)の入った容器に親疎水パターンを形成した版（下型３２）をディッピングして、その親水部２４のみに銀ナノ粒子を付着させてパターン２５を形成した（図４(ｂ)）。その後、パターン２５として付着した銀ナノ粒子を乾燥させ、この下型３２に上型３１を取り付けてから、これらの型の中に２液性エポキシ樹脂３３のアラルダイト急速硬化タイプ(ハンツマン・アドバンスド・マテリアルズ製)を注入して、６０℃で５時間放置した（図４(ｃ)）。その後、立体形状物を型から離型して（図４(ｄ)）、１５０℃で３０分間硬化を行った。このようにして、立体形状物上に５０μｍ幅の配線パターンが形成されたパターン形状体３０を製作することができた。
そして、上記立体形状物上に配線パターンを形成した後に、ピロリン酸浴銅メッキにて電流密度４Ａ／ｄｍ２、２０℃で理論厚さ１０μｍとなるように配線パターンを厚膜化した。厚膜化するにはナノ粒子のみでは難しいので、このような方法により大電流や高導電性を確保することが可能になる。
この実施例２は、３次元筐体のような立体形状物に対してパターン形成をする場合について説明しているが、複数の面や曲面を有する筐体に限定されることはなく、プリント板のように平面形状物へのパターンの形成も同様のプロセスによって実施することができる。その場合には、パターンを平面上に形成すればいいため、微細化も容易に行えるなど自由度はかなり大きい。
この実施例２では、親疎水性のパターンを形成する方法として、親水性の膜に対してレーザ加熱により選択的に疎水部を形成することにより行っているが、このような方法に限定されるものではなく、次の方法によっても同様に親疎水性のパターンを形成することが可能である。親疎水性のパターンを形成する他の手法としては、親水層の上にシリコーン等の疎水層を塗布し、レーザ加熱にて疎水層を除去することにより、親疎水性のパターンを形成することができる。また、酸化チタンアナタース型の光触媒機構を使うことにより、親疎水性のパターンを形成することも可能である。具体的には、立体形状物を形成する型に酸化チタン膜を形成し、親水性パターンにしたい箇所に紫外線を照射することにより、親疎水性のパターンを形成することが可能である。
そして、パターンを型上に形成する方法としては、平面上において形成したパターンを型に貼り付ける方法も考えられる。この場合は、パターンをフィルム上に形成するため、曲面部へのパターンの形成が可能である。
本実施例２においては、一旦支持部材を完全に硬化してからパターン部を硬化しているが、パターン部の硬化と支持部材の硬化を同時に行うことも可能である。特に、パターン部に浸透する支持部材を制限する場合には有効である。また、プロセス時間の短縮を図ることができる。
また、本実施例では親疎水性のパターンを用いているため、パターンは支持部材に埋め込まれた形状になる。この場合、パターンは表面以外において支持部材に接触することになるので、より密着力に優れたパターンを形成することができる。
さらに、パターンの形成方法としては、親疎水性のパターンに限るものではなく、凸版や凹版により形成することも可能である。特に、凸部にパターンを形成した場合には、支持部材によりパターンが囲まれた状態のものが形成し易いという特徴を有する。
そして、パターンの形成方法としては、型に対してディスペンサやインクジェット方式により直接描画することによっても達成可能である。インクジェット方式によるパターン形成方法では、本実施例に用いている銀コロイド水溶液によっても形成することができる。特に、粘度が高くない限り溶媒が限定されないため、例えば銀コロイドエタノール溶媒(ファインスフィアSVE102、日本ペイント製)を選択すれば、溶媒の揮発時間を短縮することができる。
また、支持部材として紫外線硬化樹脂のように光透過性のある部材を選択することにより、光学部品を実装することが可能である。この場合には構造部材として、紫外線硬化型樹脂(SD-2200、大日本インク製)を供給して硬化させることにより形成することが可能である。
本実施例２では配線パターンを形成する方法について記載しているが、機能性として導電性用途のみに限定されるのではなく、形状物として形成されたもののパターンが粒状の集合体によって形成されているものであり、本発明における粒状態での密着力向上という本質的な課題を解決する構造を有していれば、構成される材料が金属、半導体、又は絶縁体であっても制限されるものではない。
本発明の実施例３（請求項６に対応）について、図５を参照しながら説明する。図５は立体形状のパターン形状体の製造方法を示している。
この実施例３の製造方法は、下型に３２にパターン２５を形成する工程（図５(ｂ)）まで、上記実施例２の場合と同じである（図４(ｂ)参照）。上記実施例２と同じ方法により形成された型（図５(ｂ)）に対して、パターン２５を囲むように接着剤４１である紫外線硬化型樹脂(SD-2200、大日本インク製)をディスペンサにて供給した後（図５(ｃ)）、紫外線硬化を行った。紫外線照射条件としては１５ｍＷ／ｃｍ２で１０秒間行った。その後、下型３２に上型３１を取り付けてから、これらの型の中に２液性エポキシ樹脂３３のアラルダイト急速硬化タイプ（ハンツマン・アドバンスド・マテリアルズ製)を注入し、６０℃で５時間放置した（図５(ｄ)）。その後、立体形状物を型から離型して（図５(ｅ)）、１５０℃で３０分間硬化を行った。このようにして、立体形状物上に５０μｍ幅の配線パターンが形成されたパターン形状体４０を製作することができた。
接着剤４１にて急速にパターン２５に接着させることにより、パターン２５自体の密着性を確保しつつ、パターン２５内部への接着剤の染み出しを抑制することができる。
本実施例３では、３次元筐体のような立体形状物に対してパターンを形成するものとして説明されているが、上記下型３２のような型の上にパターンを形成する場合に限定されるものではなく、プリント板のような平面形状体へパターンを形成することも同様に可能である。
本発明の実施例４（請求項１３に対応）について、図６を参照しながら説明する。図６はＳｉチップを接続した立体形状のパターン形状体の製造方法を示している。
この実施例４の製造方法は、上記実施例３の場合と同じように、下型３２に形成したパターン２５を囲むように接着剤５１を供給した後に、導電性接着剤ドータイト(XA-910、藤倉化成製)にてバンプ５３が形成されたＳｉチップ５２を実装した（図６(ｃ)）。ここで、型上でのパターン幅は２００μｍにて形成されており、上記接着剤５１にはアンダーフィル用エポキシ樹脂（ナミックス製）を用いている。版上へのＳｉチップ５２の実装においては、フリップチップボンダ(CB-500、ミスズFA製)により接続を行った。接続条件は２００℃で２分間のパルス加熱によりチップ側より仮硬化を行っている。ここで、用いたＳｉチップ５２は導通確認用にＡｕのベタパターンのチップを用いている。
その後、１５０℃で３０分間にて導電性接着剤、アンダーフィル用エポキシ樹脂、及び銀ナノ粒子を硬化した後に、下型３２に上型３１を取り付けてから、これらの型の中に２液性エポキシ樹脂３３のアラルダイト急速硬化タイプ(ハンツマン・アドバンスド・マテリアルズ製)を注入し、常温で２４時間放置した（図６(ｄ)）。その後、立体形状物を型から離型し（図６(ｅ)）、Ｓｉチップ５２が接続されていることを導通により確認した。このようにして、Ｓｉチップを接続した立体形状のパターン形状体５０を製作することができた。
本発明の実施例５（請求項１０に対応）について、図７を参照しながら説明する。図７は多層配線を形成した立体形状のパターン形状体の製造方法を示している。
この実施例５の製造方法は、上記実施例１において説明したように（図２(ａ),(ｂ)参照）、ＰＥＴフィルム６１上に含フッ素アクリレートにより親疎水性のパターンを形成し、その上に銀コロイド水溶液(ファインスフィアSVW102、日本ペイント製)を供給し乾燥して配線パターンである転写部材６２を形成した。その後、ディスペンサにて導電性接着剤ドータイト(XA-910、藤倉化成製)を該転写部材６２のナノ粒子上に供給して乾燥し、バンプ６３を形成した。（図７(ｂ)）
そして、型上には上記実施例３（図５(ｂ)）と同様にパターン２５を形成し（図７(ａ)）、そのパターン２５上に接着剤４１である紫外線硬化型樹脂をディスペンサにて供給して、さらに該パターン２５に対して上記転写部材６２が形成されたＰＥＴフィルム６１を貼り付けて、紫外線による硬化を行った。その後、ＰＥＴフィルム６１を剥離して、上記パターン２５上に別の配線パターン（転写部材６２）を形成した。このような別の配線パターン（転写部材６２）の形成を同様に順次繰り返すことによって、多層配線パターンを形成することができた（図７(ｂ)）。その後、下型３２に上型３１を取り付けてから、これらの型の中に２液性エポキシ樹脂３３のアラルダイト急速硬化タイプ(ハンツマン・アドバンスド・マテリアルズ製)を注入し、１５０℃で３０分間にて上記導電性接着剤と銀ナノ粒子を硬化した後、常温で２４時間放置した（図７(ｃ)）。その後、立体形状物を型から離型することによって（図７(ｄ)）、多層配線が形成された立体形状のパターン形状体６０を製作することができた。
は、本発明の実施例１のパターン形状体を示す模式図である。 は、実施例１のパターン形状体に関する効果を判断するための配線パターンの製造方法を説明する模式図である。 は、角部を有する支持部材上に形成されたパターン形状体を示す模式図である。 は、本発明の実施例２における立体形状のパターン形状体の製造方法を説明する模式図である。 は、本発明の実施例３における立体形状のパターン形状体の製造方法を説明する模式図である。 は、本発明の実施例４におけるＳｉチップを接続した立体形状のパターン形状体の製造方法を説明する模式図である。 は、本発明の実施例５における多層配線を形成した立体形状のパターン形状体の製造方法を説明する模式図である。
１０‥‥パターン形状体 １１‥‥パターン（配線パターン）
１２‥‥粒状材料の集合体 １３‥‥支持部材
１５‥‥混合層
２０‥‥パターン形状体 ２１‥‥ＰＥＴフィルム
２２‥‥含フッ素アクリレート膜 ２３‥‥疎水部
２４‥‥親水部 ２５‥‥パターン
２７‥‥紫外線硬化型樹脂（ＵＶ樹脂） ２８‥‥ガラス基板
３０‥‥立体形状のパターン形状体 ３１‥‥上型
３２‥‥下型 ３３‥‥２液性エポキシ樹脂
４０‥‥立体形状のパターン形状体 ４１‥‥接着剤（ＵＶ硬化型樹脂）
５０‥‥立体形状のパターン形状体
５１‥‥接着剤（アンダーフィル用エポキシ樹脂）
５２‥‥Ｓｉチップ ５３‥‥バンプ
６０‥‥立体形状のパターン形状体 ６１‥‥ＰＥＴフィルム
６２‥‥転写部材 ６３‥‥バンプ

Claims (14)

  1. 金属ナノ粒子からなる粒状の集合体にて構成されたパターンと、該パターンを支持している支持部材とを備え、該支持部材とパターンとが接触している界面において、該パターンを構成している粒状の集合体と該支持部材との混合層が形成されているパターン形状体であって、
    該パターン中の混合層を除く部分に存在する粒子の大きさが、該混合層に存在する粒子に比べて大きいことを特徴とするパターン形状体。
  2. 上記粒状の集合体は金属ナノ粒子の融着状態にて構成されていることを特徴とする請求項１記載のパターン形状体。
  3. 上記支持部材の材料が流動性樹脂を硬化させたものであることを特徴とする請求項１又は請求項２に記載のパターン形状体。
  4. 上記パターンが、該パターンの表面を除いて上記支持部材の中に埋め込まれていることを特徴とする請求項１〜請求項３のいずれかに記載のパターン形状体。
  5. 上記パターンが多面にまたがって形成されていることを特徴とする請求項１〜請求項４のいずれかに記載のパターン形状体。
  6. 上記支持部材が複数の部材にて構成されていることを特徴とする請求項１〜請求項５のいずれかに記載のパターン形状体。
  7. 上記支持部材が光透過性を有していることを特徴とする請求項１〜請求項６のいずれかに記載のパターン形状体。
  8. 上記支持部材が紫外線硬化型樹脂であることを特徴とする請求項７記載のパターン形状体。
  9. 上記パターンが親疎水性を利用して形成されていることを特徴とする請求項１〜請求項８のいずれかに記載のパターン形状体。
  10. 上記パターンが複数のパターン層にて構成されていることを特徴とする請求項１〜請求項９のいずれかに記載のパターン形状体。
  11. 型上に金属ナノ粒子を含んだインクでパターンを形成し、流動性の支持部材材料で該パターンを覆うように支持部材を形成し、該支持部材を硬化させた後に該金属ナノ粒子を加熱して融着させ粒を成長させて粒状の集合体を形成し、冷却した後に型から取り出すことを特徴とする請求項１〜請求項１０のいずれかに記載のパターン形状体の製造方法。
  12. 型上に金属ナノ粒子を含んだインクでパターンを形成し、流動性の支持部材材料で該パターンを覆うように支持部材を形成し、該金属ナノ粒子を加熱して融着させ粒を成長させて粒状の集合体を形成すると同時に該支持部材も硬化させた後、冷却させて型から取り出すことを特徴とする請求項１〜請求項１０のいずれかに記載のパターン形状体の製造方法。
  13. 上記パターン上に機能部品を一体に成型することを特徴とする請求項１１又は請求項１２に記載の製造方法。
  14. 上記パターンに沿って配線を形成することを特徴とする請求項１１又は請求項１２に記載の製造方法。
JP2004141085A 2004-05-11 2004-05-11 パターン形状体及びその製造方法 Expired - Fee Related JP4484578B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004141085A JP4484578B2 (ja) 2004-05-11 2004-05-11 パターン形状体及びその製造方法
US11/114,029 US20050252398A1 (en) 2004-05-11 2005-04-26 Pattern form object and a manufacturing method thereof
EP05252795.9A EP1596435B1 (en) 2004-05-11 2005-05-06 A pattern form object and a manufacturing method thereof
CNB2005100690864A CN100401860C (zh) 2004-05-11 2005-05-10 图案形状物及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004141085A JP4484578B2 (ja) 2004-05-11 2004-05-11 パターン形状体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005322834A JP2005322834A (ja) 2005-11-17
JP4484578B2 true JP4484578B2 (ja) 2010-06-16

Family

ID=34941175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004141085A Expired - Fee Related JP4484578B2 (ja) 2004-05-11 2004-05-11 パターン形状体及びその製造方法

Country Status (4)

Country Link
US (1) US20050252398A1 (ja)
EP (1) EP1596435B1 (ja)
JP (1) JP4484578B2 (ja)
CN (1) CN100401860C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법
DE102006017115B4 (de) * 2006-04-10 2008-08-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US8293121B2 (en) * 2006-09-27 2012-10-23 Samsung Electro-Mechanics Co., Ltd. Method for forming fine wiring
KR100961282B1 (ko) * 2008-03-14 2010-06-03 포항공과대학교 산학협력단 친수성 표면과 소수성 표면을 갖는 멤브레인의 제조방법
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
JP2010131936A (ja) * 2008-12-08 2010-06-17 Hitachi Chem Co Ltd 構造体包埋フィルム及びこの構造体包埋フィルムの製造方法
CN107567197B (zh) * 2017-08-29 2019-09-13 华中科技大学 一种自清洁柔性导电线路及其制备方法
CN108899278A (zh) * 2018-06-30 2018-11-27 昆山国显光电有限公司 图案化的纳米银线薄膜及触控面板的制造方法
JPWO2021132479A1 (ja) * 2019-12-27 2021-07-01
TWI781528B (zh) * 2021-02-02 2022-10-21 日商材料概念股份有限公司 配線基板及其製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2585700A (en) * 1949-02-12 1952-02-12 Charles E Bloom Method of making conductive designs
JPS62205687A (ja) * 1986-03-05 1987-09-10 大日本印刷株式会社 印刷回路を有する成形品の製造方法およびその製造に使用する転写シ−ト
JPS62282488A (ja) * 1986-05-30 1987-12-08 日本写真印刷株式会社 印刷配線板用転写材と該転写材を用いた印刷配線板およびその製造法
JPS63166109A (ja) * 1986-12-17 1988-07-09 シーメンス、アクチエンゲゼルシヤフト 絶縁基板に導電性の印刷画像を施す方法及びそのための被覆材
JPH0193149A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置
JPH03189605A (ja) * 1989-12-20 1991-08-19 Nippon Steel Corp 熱線反射板
JPH08191178A (ja) * 1991-09-10 1996-07-23 Sumitomo Bakelite Co Ltd 印刷配線板の製造方法
JPH1051089A (ja) * 1996-07-31 1998-02-20 Kyocera Corp 配線基板およびその製造方法
JP2003078171A (ja) * 2001-09-03 2003-03-14 Sony Corp 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2003141929A (ja) * 2001-10-30 2003-05-16 Mitsui Mining & Smelting Co Ltd 銅ペースト用の銅粉
US20030168639A1 (en) * 2001-12-29 2003-09-11 Cheon Jin Woo Metallic nanoparticle cluster ink and method for forming metal pattern using the same
JP2003261355A (ja) * 2002-03-06 2003-09-16 Central Glass Co Ltd 電波透過性波長選択膜の製法
JP2003279969A (ja) * 2002-03-26 2003-10-02 Seiko Epson Corp 反射膜の製造方法及びデバイスの製造方法、電気光学装置の製造方法、デバイス及び電気光学装置、電子機器
JP2003283123A (ja) * 2002-03-20 2003-10-03 Asahi Kasei Corp 積層基板及びその製造方法
JP2004130482A (ja) * 2002-10-11 2004-04-30 Ebara Corp マイクロ部品及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR840009026A (ko) * 1983-03-02 1984-12-20 아아르 미첼(외2) 데니스 전기 전도체를 절연 기판에 접착하는 방법
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
JP2000036650A (ja) * 1998-07-17 2000-02-02 Matsushita Electric Works Ltd 回路板製造法
JP3431556B2 (ja) * 1999-12-07 2003-07-28 松下電器産業株式会社 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
US6472247B1 (en) * 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
JP3951722B2 (ja) * 2002-02-04 2007-08-01 凸版印刷株式会社 導電性積層体及びその製造方法
JP2004051755A (ja) * 2002-07-18 2004-02-19 Ricoh Co Ltd 弾性導電樹脂及び弾性導電接合構造
US7364769B2 (en) * 2003-05-13 2008-04-29 Ricoh Company, Ltd. Apparatus and method for formation of a wiring pattern on a substrate, and electronic devices and producing methods thereof
JP4191567B2 (ja) * 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2585700A (en) * 1949-02-12 1952-02-12 Charles E Bloom Method of making conductive designs
JPS62205687A (ja) * 1986-03-05 1987-09-10 大日本印刷株式会社 印刷回路を有する成形品の製造方法およびその製造に使用する転写シ−ト
JPS62282488A (ja) * 1986-05-30 1987-12-08 日本写真印刷株式会社 印刷配線板用転写材と該転写材を用いた印刷配線板およびその製造法
JPS63166109A (ja) * 1986-12-17 1988-07-09 シーメンス、アクチエンゲゼルシヤフト 絶縁基板に導電性の印刷画像を施す方法及びそのための被覆材
JPH0193149A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置
JPH03189605A (ja) * 1989-12-20 1991-08-19 Nippon Steel Corp 熱線反射板
JPH08191178A (ja) * 1991-09-10 1996-07-23 Sumitomo Bakelite Co Ltd 印刷配線板の製造方法
JPH1051089A (ja) * 1996-07-31 1998-02-20 Kyocera Corp 配線基板およびその製造方法
JP2003078171A (ja) * 2001-09-03 2003-03-14 Sony Corp 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2003141929A (ja) * 2001-10-30 2003-05-16 Mitsui Mining & Smelting Co Ltd 銅ペースト用の銅粉
US20030168639A1 (en) * 2001-12-29 2003-09-11 Cheon Jin Woo Metallic nanoparticle cluster ink and method for forming metal pattern using the same
JP2003261355A (ja) * 2002-03-06 2003-09-16 Central Glass Co Ltd 電波透過性波長選択膜の製法
JP2003283123A (ja) * 2002-03-20 2003-10-03 Asahi Kasei Corp 積層基板及びその製造方法
JP2003279969A (ja) * 2002-03-26 2003-10-02 Seiko Epson Corp 反射膜の製造方法及びデバイスの製造方法、電気光学装置の製造方法、デバイス及び電気光学装置、電子機器
JP2004130482A (ja) * 2002-10-11 2004-04-30 Ebara Corp マイクロ部品及びその製造方法

Also Published As

Publication number Publication date
CN1697588A (zh) 2005-11-16
EP1596435B1 (en) 2015-03-18
EP1596435A3 (en) 2008-10-08
US20050252398A1 (en) 2005-11-17
JP2005322834A (ja) 2005-11-17
CN100401860C (zh) 2008-07-09
EP1596435A2 (en) 2005-11-16

Similar Documents

Publication Publication Date Title
EP1596435B1 (en) A pattern form object and a manufacturing method thereof
EP1720389B1 (en) Method for forming pattern and a wired board
JP4617978B2 (ja) 配線基板の製造方法
KR100702743B1 (ko) 전자 장치 및 그 제조 방법
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
US20140290059A1 (en) Anisotropic conductive film and method of making conductive connection
KR101087344B1 (ko) 도전성 범프와 그 제조 방법 및 전자 부품 실장 구조체
JP5585634B2 (ja) 電子部品とその製造方法
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
CN109937137B (zh) 双层纳米粒子粘着膜
JP2005079276A (ja) 回路基板及びその製造方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JP4675096B2 (ja) 三次元成形回路部品の製造方法およびこれにより製造された三次元成形回路部品
JP2007251084A (ja) 電極配線構造体及びその製造方法
CN105705336A (zh) 以低轮廓封装体封装键合线的方法
JP2006294983A (ja) 三次元成形回路部品及びその製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP5406241B2 (ja) 配線板の製造方法
JP2006222408A (ja) 導体配線構造体、及びその製造方法
JP5232893B2 (ja) 配線板の製造方法
JP2006319255A (ja) 多層配線基板の製造方法
KR101345084B1 (ko) 이방성도전필름과 그 제조용 도전입자 및 제조방법
JP2006024724A (ja) 立体配線構造体の製造方法、立体配線構造体および三次元実装部品
WO2008023666A1 (fr) Procédé de fabrication d'une carte de connexion et carte de connexion correspondante
TW202329364A (zh) 設計層中沖壓表面輪廓及使用圖案化電鍍保護結構在晶種層上定義電鍍結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees