KR100702743B1 - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100702743B1
KR100702743B1 KR20050003335A KR20050003335A KR100702743B1 KR 100702743 B1 KR100702743 B1 KR 100702743B1 KR 20050003335 A KR20050003335 A KR 20050003335A KR 20050003335 A KR20050003335 A KR 20050003335A KR 100702743 B1 KR100702743 B1 KR 100702743B1
Authority
KR
South Korea
Prior art keywords
nanoparticles
electronic device
members
layer
repair
Prior art date
Application number
KR20050003335A
Other languages
English (en)
Other versions
KR20050074921A (ko
Inventor
하시모토노부아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050074921A publication Critical patent/KR20050074921A/ko
Application granted granted Critical
Publication of KR100702743B1 publication Critical patent/KR100702743B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Abstract

신뢰성이 높은 전자 장치 및, 제조 비용이 낮고 접합 신뢰성이 높은 전자 장치의 제조 방법을 제공한다. 복수의 부재(1)가 나노 입자(4)에 의해 접합된 전자 장치로서, 접합된 부재(1)중 적어도 하나 이상의 부재에 나노 입자(4)가 유지되는 수리층(3)이 마련되어 있는 것이다. 또한, 복수의 부재(1)중 적어도 하나 이상의 부재(1)에 전극(2)이 마련되고, 해당 전극(2)의 표면에 수리층(3)이 마련되어 있는 것이다. 또한, 수리층(3)에 도전성 입자 등이 혼합되어 있는 것이다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR PRODUCING THE SAME}
도 1은 실시예 1에 따른 전자 장치의 제조 공정을 나타내는 종단면 모식도,
도 2는 도 1의 전자 장치의 제조 공정에 이어지는 공정을 나타내는 종단면 모식도,
도 3은 실시예 2에 따른 전자 장치의 제조 공정을 나타내는 종단면 모식도,
도 4는 실시예 3에 따른 전자기기의 예를 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 부재 2 : 전극
3 : 수리층 4 : 나노 입자
5 : 분산재 6 : 수지
7 : 전자 장치 8 : 수리 구조
100 : 노트형 퍼스널 컴퓨터 200 : 휴대 전화
본 발명은 전자 장치 및 그 제조 방법에 관한 것으로서, 특히 복수의 부재가 나노 입자에 의해 접합된 전자 장치 및 그 제조 방법에 관한 것이다.
종래의 초소형 전기 기계 시스템용 전기적 상호 접속부의 결정립 성장에서는, MEMS 디바이스의 제 1 층과 제 2 층 사이에 도전성 결정립을 성장시켜, 제 l 층과 제 2 층을 전기적으로 접속하고 있었다(예컨대, 특허 문헌 1 참조).
또한, 종래의 인쇄 기판 및 그 제조 방법에서는, 수지 필름에 마련된 비어홀 내에 주석 입자 및 은 입자를 충전하여 가열 소결시킴으로써, 도체 패턴 사이를 도통하도록 하고 있었다(예컨대, 특허 문헌 2 참조).
[특허 문헌 1] 일본 특허 공표 제 2003-519378 호 공보(도 1)
[특허 문헌 2] 일본 특허 공개 제 2002-359470 호 공보(도 3)
종래의 초소형 전기 기계 시스템용 전기적 상호 접속부의 결정 성장에서는(예컨대, 특허 문헌 1 참조), 진공 장치 등의 제조 장치가 필요하여 제조 비용이 높아져 버리는 문제점이 있었다. 또한, 이 결정 성장에서는, 제 1 층과 제 2 층의 전기적 접속을 행할 수는 있지만, 예컨대, 반도체 소자와 기판의 접합에는 적용할 수 없다는 문제점이 있었다.
또한, 종래의 인쇄 기판 및 그 제조 방법에서는(예컨대, 특허 문헌 2 참조), 주석 입자 및 은 입자를 가열 소결할 때에 고온에 가열할 필요가 있어, 제품의 신뢰성이 저하되어 버린다는 문제점이 있었다.
본 발명은, 신뢰성이 높은 전자 장치 및, 제조 비용이 낮고 접합 신뢰성이 높은 전자 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 전자 장치는, 복수의 부재가 나노 입자에 의해 접합된 전자 장치로서, 접합된 부재중 적어도 하나 이상의 부재에 나노 입자가 유지되는 수리층이 마련되어 있는 것이다.
복수의 부재를 용융 온도가 낮은 나노 입자로 접합하기 때문에, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한, 접합된 부재중 적어도 하나 이상의 부재에 나노 입자가 유지되는 수리층이 마련되어 있기 때문에, 접합 강도가 높아진다.
또한, 본 발명에 따른 전자 장치는, 상기 부재가 2개이며, 해당 2개의 부재의 양쪽에 상기 수리층이 마련되어 있는 것이다.
2개의 부재의 양쪽에 수리층이 마련되어 있기 때문에, 예컨대 양쪽의 수리층에 나노 입자를 도포하여 접합하도록 하면, 더욱 부재끼리의 접합 신뢰성이 향상된다.
또한, 본 발명에 따른 전자 장치는, 상기 수리층이 도전성을 갖는 것이다.
상기 수리층이 도전성을 갖기 때문에 전자 장치를 구성하는 부재끼리를 도통 시킬 수 있다.
또한, 본 발명에 따른 전자 장치는, 상기 복수의 부재중 적어도 하나 이상의 부재에 전극이 마련되고, 해당 전극의 표면에 상기 수리층이 마련되어 있는 것이다.
전극의 표면에 수리층이 마련되어 있기 때문에, 이 수리층에 나노 입자를 도포하여 부재끼리를 접합하도록 하면, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한 수리층이 마련되어 있기 때문에, 접합 신뢰성도 향상된다.
또한, 본 발명에 따른 전자 장치는, 상기 수리층에 도전성 입자가 혼합되어 있는 것이다.
수리층에 도전성 입자가 혼합되어 있기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다. 또한, 이 도전성 입자로서 나노 입자를 이용할 수 있다.
또한, 본 발명에 따른 전자 장치는, 상기 수리층에 도전성 파이버(fiber)가 혼합되어 있는 것이다.
수리층에 도전성 파이버가 혼합되어 있기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치는, 상기 수리층이 금속 도금에 의해 형성되어 있는 것이다.
수리층이 금속 도금에 의해 형성되어 있기 때문에, 전자 장치를 구성하는 부 재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치는, 상기 수리층이 도전성을 갖는 카본 나노 튜브로 형성되어 있는 것이다.
수리층이 도전성을 갖는 카본 나노 튜브로 형성되어 있기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치는, 복수의 부재가 나노 입자에 의해 접합된 전자 장치로서, 접합된 부재중 적어도 하나 이상의 부재에 전극이 마련되어 있고, 적어도 하나의 상기 전극의 표면에 나노 입자가 유지되는 수리 구조가 형성되어 있는 것이다.
접합된 부재중 적어도 하나 이상의 부재에 전극이 마련되어 있고, 적어도 하나의 전극의 표면에 나노 입자가 유지되는 수리 구조가 형성되어 있기 때문에, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한, 수리 구조가 마련되어 있기 때문에, 접합 강도가 높아진다.
또한, 본 발명에 따른 전자 장치는, 상기 수리 구조가 상기 전극의 표면을 화학적 또는 물리적으로 변화시킴으로써 형성되어 있는 것이다.
예컨대, 부재의 표면을 화학적으로 변화시킴으로써 친수기(親水基)를 도입하도록 하면, 나노 입자의 유지력이 향상되고, 부재의 접합 강도도 향상된다.
또한, 본 발명에 따른 전자 장치는, 복수의 부재가 나노 입자에 의해 접합된 전자 장치로서, 접합된 부재중 적어도 하나 이상의 부재에 나노 입자가 혼합되어 있는 수리층이 마련되어 있는 것이다.
복수의 부재를 용융 온도가 낮은 나노 입자로 접합하기 때문에, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한, 접합된 부재중 적어도 하나 이상의 부재에 나노 입자가 혼합되어 있는 수리층이 마련되어 있기 때문에, 접합 강도가 높아진다.
또한, 본 발명에 따른 전자 장치는, 상기 나노 입자의 일부 또는 전부가 서로 융착(融着)되어 있는 것이다.
예컨대, 나노 입자의 일부 또는 전부를 가열에 의해 서로 융착하도록 하면, 접합 강도가 높은 전자 장치를 실현할 수 있다.
또한, 본 발명에 따른 전자 장치는, 상기 나노 입자가 금속 물질을 포함하는 것이다.
금속 물질을 포함하는 나노 입자를 사용하여 부재를 접합하도록 하면 접합 강도가 높아지게 되고, 또한 저비용으로 부재를 접합할 수 있다.
또한, 본 발명에 따른 전자 장치는, 상기 나노 입자가 금, 은 또는 동인 것이다.
나노 입자로서, 금, 은 또는 동을 사용하여 부재의 접합을 하도록 하면 접합 강도가 높아진다. 또한, 금, 은 또는 동으로 이루어지는 나노 입자는 입수가 용이하여, 저비용화를 실현할 수 있다.
본 발명에 따른 전자 장치의 제조 방법은, 복수의 부재를 나노 입자에 의해 접합하는 전자 장치의 제조 방법으로서, 접합되는 부재중 적어도 하나 이상의 부재에 수리층을 마련하고, 적어도 하나의 상기 수리층의 표면에 상기 나노 입자를 도 포한 후에, 상기 복수의 부재끼리 대향시켜 가열하는 것이다.
복수의 부재를 용융 온도가 낮은 나노 입자로 접합하기 때문에, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한, 접합되는 부재중 적어도 하나 이상의 부재에 수리층을 마련하고, 적어도 하나의 수리층의 표면에 나노 입자를 도포하기 때문에, 접합 강도가 높아진다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 부재가 2개이며, 해당 2개의 부재의 양쪽에 상기 수리층을 마련하는 것이다.
2개의 부재의 양쪽에 수리층을 마련하기 때문에, 예컨대 양쪽의 수리층에 나노 입자를 도포하여 접합하도록 하면, 더욱 부재끼리의 접합 신뢰성이 향상된다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층을 도전성을 갖도록 마련하는 것이다.
상기 수리층을 도전성을 갖도록 마련하기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 복수의 부재중 적어도 하나 이상의 부재에 전극을 마련하고, 해당 전극의 표면에 상기 수리층을 마련하는 것이다.
전극의 표면에 수리층을 마련하기 때문에, 이 수리층에 나노 입자를 도포하여 부재끼리를 접합하도록 하면, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한 수리층을 마련하기 때문에 접합 신뢰성도 향상된다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층에 도전성 입자를 혼합하는 것이다.
수리층에 도전성 입자를 혼합하기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다. 또한, 이 도전성 입자로서 나노 입자를 이용할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층에 도전성 파이버를 혼합하는 것이다.
수리층에 도전성 파이버를 혼합하기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층을 금속 도금에 의해 형성하는 것이다.
수리층을 금속 도금에 의해 형성하기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층을 도전성을 갖는 카본 나노 튜브에 의해 형성하는 것이다.
수리층을 도전성을 갖는 카본 나노 튜브로 형성하기 때문에, 전자 장치를 구성하는 부재끼리를 도통시킬 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 복수의 부재를 나노 입자에 의해 접합하는 전자 장치의 제조 방법으로서, 접합되는 부재중 적어도 하나 이상의 부재에 전극을 마련하고, 적어도 하나의 상기 전극의 표면에 수리 구조를 형성하고, 해당 수리 구조에 상기 나노 입자를 도포한 후에, 상기 복수의 부재끼리 대향 시켜 가열하는 것이다.
접합되는 부재중 적어도 하나 이상의 부재에 전극을 마련하고, 적어도 하나의 전극의 표면에 나노 입자를 유지하는 수리 구조를 형성하기 때문에, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한, 수리 구조가 마련되어 있기 때문에, 접합 강도가 높아진다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리 구조를, 상기 전극의 표면을 화학적 또는 물리적으로 변화시킴으로써 형성하는 것이다.
예컨대, 부재의 표면을 화학적으로 변화시킴으로써 친수기를 도입하도록 하면, 나노 입자의 유지력이 향상되어, 부재의 접합 강도도 향상된다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 복수의 부재를 나노 입자에 의해 접합하는 전자 장치의 제조 방법으로서, 접합되는 부재중 적어도 하나 이상의 부재에 수리층을 마련하고, 적어도 하나의 상기 수리층에 상기 나노 입자를 혼합하고, 상기 복수의 부재를 대향시켜 가열하는 것이다.
복수의 부재를 용융 온도가 낮은 나노 입자로 접합하기 때문에, 비교적 저온에서 부재의 접합이 가능해져, 접합되는 부재로의 데미지가 줄어든다. 또한, 접합되는 부재중 적어도 하나 이상의 부재에 수리층을 마련하고, 적어도 하나의 수리층에 나노 입자를 혼합하기 때문에, 접합 강도가 높아진다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 나노 입자의 일부 또는 전부를 서로 융착시키는 것이다.
예컨대, 나노 입자의 일부 또는 전부를 가열에 의해 서로 융착하도록 하면, 접합 강도가 높은 전자 장치를 제조할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 나노 입자가 금속 물질을 포함하는 것이다.
금속 물질을 포함하는 나노 입자를 사용하여 부재의 접합을 하도록 하면, 접합 강도가 높아지게 되고, 또한 저비용으로 부재를 접합할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 나노 입자는, 금, 은 또는 동인 것이다.
나노 입자로서, 금, 은 또는 동을 사용하여 부재의 접합을 하도록 하면, 접합 강도가 높아진다. 또한, 금, 은 또는 동으로 이루어지는 나노 입자는 입수가 용이하여, 저비용화를 실현할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 나노 입자는 가열하기 전에 분산재로 코팅되어 있는 것이다.
상기 나노 입자가 가열하기 전에 있어 분산재로 코팅되어 있기 때문에, 안정된 상태로 나노 입자를 수리층 등에 도포할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층의 표면에 상기 나노 입자를 잉크젯 방식으로 도포하는 것이다.
수리층의 표면에 나노 입자를 잉크젯 방식으로 도포하기 때문에, 나노 입자를 균일하고 또한 정확하게 도포할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층의 표면에 상기 나노 입자를 인쇄 방식으로 도포하는 것이다.
예컨대, 수리층의 표면에 나노 입자를 스크린 인쇄로 도포하면, 나노 입자를 균일하고 또한 정확하게 도포할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층의 표면에 상기 나노 입자를 전사 방식으로 도포하는 것이다.
예컨대, 평판 형상인 것에 나노 입자를 배치하여 전사하도록 하면, 잉크젯 방식 등과 같이, 나노 입자를 균일하고 또한 정확하게 도포할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 수리층의 표면에 상기 나노 입자를 적하(滴下) 방식으로 도포하는 것이다.
수리층의 표면에 나노 입자를 적하 방식으로 도포하도록 하면, 잉크젯 방식 등에 비해서 짧은 시간에서 넓은 범위에 나노 입자를 도포할 수 있다.
또한, 본 발명에 따른 전자 장치의 제조 방법은, 상기 가열 시에, 가압을 행하는 것이다.
가열과 동시에 가압을 행하도록 하면, 더욱 부재의 접합 신뢰성을 향상시킬 수 있다.
(실시예 1)
도 1 및 도 2는 본 발명의 실시예 1에 따른 전자 장치의 제조 방법에 의해, 전자 장치를 제조할 때의 제조 공정을 나타내는 종단면 모식도이다. 또, 도 1 및 도 2에서는 2개의 부재를 접합하는 경우를 나타내고 있지만, 예컨대, 하나의 기판에 복수의 반도체 소자를 접합하는 경우 등, 3개 이상의 부재를 접합하는 경우에도 적응할 수 있다. 또한 도 1에서는, 접합 부분이 2개 있는 경우를 나타내고 있지만, 접합 부분이 1개이거나, 3개 이상이더라도 좋다. 또 본 발명에서 전자 장치란, 회로 기판에 반도체 소자(소위, IC(Integrated Circuit), 집적 회로)를 접합한 것, 반도체 소자끼리를 접합한 것, MEMS(Micro Electro Mechanical Systems, 미소 전자 기계 시스템) 등이 포함되는 것으로 한다.
우선, 2개의 부재(1)의 양쪽에 전극(2)을 형성하고, 그 표면에 수리층(3)을 형성한다(도 1(a)). 이 부재(1)는, 예컨대, 회로 기판, 반도체 소자, 반도체 소자를 탑재한 회로 기판 등이 생각된다. 또, 도 1에서는, 부재(1)가 평판 형상인 것으로 되어 있지만, 다른 형상을 갖는 것이라도 좋다. 또한 2개의 부재(1)는 각각 이종의 것이라도 좋고, 예컨대, 회로 기판과 반도체 소자이더라도 좋다. 또, 전극(2)은 일반적인 스퍼터 등에 의해 형성할 수 있고, 부재(1)의 제조 시에 미리 형성해 놓더라도 좋다.
수리층(3)으로서는, 주로, 폴리아믹산, 아크릴 수지, 알루미나수화물, 탄산칼슘, 탄산마그네슘, 합성 미립자 실리카, 탤크, 카올린, 황산칼슘, 황산바륨 등이 사용되고, 기계에 의한 도포나 분무 등에 의해 형성된다. 또, 전극(2)에 수리층(3)을 형성하기 전에, 전극(2)과 수리층(3)의 밀착력이 높아지도록, 전극(2)의 표면을 거칠게 해 놓더라도 좋다.
본 실시예 1에서는, 수리층(3)에 도전성을 갖게 하기 위해서 수리층(3)에 도전성 입자가 혼합되어 있다. 이 도전성 입자로서는 후에 나타내는 바와 같은 금속 물질로 이루어지는 나노 입자를 이용할 수도 있지만, 나노 입자보다도 입경이 큰 도전성 입자를 이용하여도 좋다. 또한, 도전성 입자 대신에 도전성 파이버를 이용해도 좋다. 또한, 수리층의 도전성을 더욱 높이기 위해서, 수리층 자신을 금속 가루, 도전성 세라믹 가루 등의 도전성 입자로 형성해도 좋다.
또, 수리층(3)을 금속 도금에 의해 형성하도록 하더라도 좋다. 이때, 금속 도금으로 이루어지는 수리층(3)의 표면을 적당히 거칠게 하거나, 다공성을 갖게 하거나, 친수성을 갖게 하도록 하여 나노 입자(후에 상술)의 유지력을 향상시키도록 하더라도 좋다.
또한, 수리층(3)을 도전성을 갖는 카본 나노 튜브나 카본 나노 혼에 의해 형성하도록 하여 수리층(3)에 도전성을 갖게 하도록 하더라도 좋다. 또한, 상술한 수리층은 1층이 아니더라도 좋아, 다층으로 해도 좋다. 이와 같이 수리층(3)에 도전성을 갖게 하는 것에 의해, 부재(1)끼리를 도통시켜 전자 장치로서 기능시킬 수 있다.
다음에, 전극(2)의 표면에 형성된 수리층(3)의 양쪽에 분산재(5)로 코팅된 나노 입자(4)를 도포한다(도 1(b)). 이 나노 입자(4)로서는, 예컨대, 직경 10㎚정도의 금속 물질이 사용되고, 특히, 금, 은 또는 동이 사용되는 경우가 많다. 이와 같은 금속 물질 물질로 이루어지는 나노 입자(4)를 사용하여 전자 장치를 구성하는 복수의 부재(1)를 접합하면, 접합 강도가 높아진다. 또한, 분산재(5)는 나노 입자(4)를 보호하기 위한 것으로서, 나노 입자(4)의 가열 전에 나노 입자(4)를 안정된 상태로 유지한다. 분산재(5)로서는 여러 가지 종류의 탄화수소 등을 이용할 수 있다.
분산재(5)로 코팅된 나노 입자(4)는, 예컨대, 용제에 섞여 페이스트 형상 또는 잉크 형상으로 되어 수리층(3)에 도포된다. 이와 같이 페이스트 형상 형상 또는 잉크 형상으로 되어 있는 나노 입자(4)는, 예컨대, 잉크젯 방식, 인쇄 방식, 전사 방식, 적하 방식 등에 의해 도포할 수 있다. 여기서 잉크젯 방식이란, 잉크젯 헤드를 이용하여 용제에 섞인 나노 입자(4)를 날려 도포하는 것이며, 인쇄 방식이란, 스크린 인쇄 등으로 용제에 섞인 나노 입자(4)를 인쇄하여 도포하는 것이다. 또한 전사 방식이란, 평판 형상인 것에 나노 입자(4)를 배치하여 전사함으로써 도포하는 것이다. 또 전사 방식에서는, 반드시 나노 입자(4)를 용제 등에 섞어 페이스트 형상 또는 잉크 형상으로 할 필요는 없다. 또한, 적하 방식이란, 디스펜서 등에 의해 용제에 섞인 나노 입자(4)를 날려 도포하는 것이다. 또 나노 입자(4)는, 수리층(3)의 표면에만 선택적으로 도포해도 좋지만, 전극(2)의 쇼트 등의 문제가 없으면, 부재(1)의 표면 전체에 도포하도록 해도 좋다.
그리고, 도 1(b)에서 수리층(3)에 나노 입자(4)가 도포된 부재(1)를 서로 접촉하는 형태로 대향시킨다(도 1(c)). 또한, 이 상태에서는, 나노 입자(4)는 분산재(5)로 보호되어 있기 때문에, 안정된 상태로 수리층(3)에 유지되어 있다.
그 후, 도 1(c)에서 서로 접촉시키는 형태로 대향시킨 2개의 부재(1)를 가열한다(도 2d)). 2개의 부재(1)를 가열함으로써, 수리층(3)에 도포되어 있는 나노 입자(4)의 일부 또는 전부가 서로 융착된다. 또한, 나노 입자(4)와 수리층(3)도, 나노 입자(4)가 일부 융해되어 밀착함으로써, 2개의 부재(1)가 접합되게 된다. 이 때의 가열 온도는, 나노 입자(4)가 부피에 대하여 표면적이 크고 반응성이 높기 때 문에, 예컨대, 150∼200℃ 정도의 저온에서 좋다. 또, 도 2(d)에서는 나노 입자(4)가 그대로의 형상으로 남아 있는 상태를 나타내고 있지만, 실제로는 나노 입자(4)의 일부 또는 전부가 서로 융착하여 연결된 상태로 된다.
이 도 2(d)의 공정에서 부재(1)가 가열되면, 일반적으로, 나노 입자(4)를 코팅하고 있는 분산재(5)의 대부분이 증발하여 없어지는 경우가 많다.
또, 부재(1)의 접합 강도를 높이기 위해서, 도 2(d)의 가열과 동시에 가압을 행하도록 하더라도 좋다. 또한 도 1에서는, 2개의 부재(1)의 양쪽에 마련된 수리층(3)의 양쪽에 나노 입자(4)를 도포하도록 하고 있지만, 한 쪽의 수리층(3)에만 나노 입자(4)를 도포하도록 해도 좋다. 나노 입자가 융해되기 전(용매에 혼합되어, 액체 형상으로 나노 입자로서의 기능을 갖는 동안)에, 또 한쪽의 수리층에 흡수되면 양측의 수리층에 도포한 것과 동일한 효과를 얻을 수 있다.
끝으로, 도 2(d)의 공정에서 접합된 2개의 부재(1) 사이의 공간을 수지 밀봉함으로써 전자 장치(7)가 완성된다(도 2(e)). 이 수지 밀봉을 행함으로써, 도 2(e)에 도시하는 바와 같이 수지(6)로 전자 장치(7)가 보호되어, 전자 장치의 신뢰성이 향상된다. 또, 이 도 2(e)의 수지 밀봉 공정은 반드시 행할 필요는 없다.
본 실시예 1에서는, 수리층(3)에 도전성 입자를 혼합하여 수리층(3)에 도전성을 갖도록 하고 있지만, 수리층(3)을 일반적인 전자 장치의 접합에 사용하도록 하여 수리층(3)이 도전성을 갖지 않도록 하더라도 좋다. 이것은 예컨대, MEMS 등의 유리 기판과 실리콘 기판을 접합하는 등의 경우이며, 이 경우에는 도 1의 전극(2)은 마련할 필요가 없다. 또한 도 1에서는, 부재(1)가 2개로서 2개의 부재(1)의 양쪽에 수리층(3)을 마련한 경우를 나타내고 있지만, 복수의 부재(예컨대, 3개 이상)를 접합할 때에 적어도 하나 이상의 부재에 수리층을 마련하도록 하더라도 좋다. 또한, 접합되는 부재(1)중 적어도 하나 이상의 부재에 나노 입자(4)가 혼합되어 있는 수리층(3)이 마련되도록 하더라도 좋다. 이 나노 입자(4)가 혼합된 수리층(3)은, 예컨대, 분말의 폴리아믹산과 나노 입자를 혼합하여, 도포나 분무에 의해 형성하면 좋다. 이 경우에는, 예컨대 수리층(3)끼리를 접촉시켜 가열함으로써 부재(1)를 접합하면 좋고, 수리층(3)의 표면에 다시 나노 입자(4)를 도포할 필요는 없다. 또한, 이 경우, 나노 입자(4)로서 금속 물질 등의 도전성을 갖는 것을 사용하면, 복수의 부재끼리 도통시킬 수 있어, 전극(2)은 반드시 마련할 필요가 없다.
본 실시예 1에서는, 복수의 부재(1)를 용융 온도가 낮은 나노 입자(4)로 접합하기 때문에, 비교적 저온에서 부재(1)의 접합이 가능해져, 접합되는 부재(1)로의 데미지가 줄어든다. 또한, 접합된 부재(1)중 적어도 하나 이상의 부재(1)에 나노 입자(4)가 유지되는 수리층(3)이 마련되어 있기 때문에, 접합 강도가 높아진다.
또한, 2개의 부재(1)의 양쪽에 수리층(3)을 마련하도록 하여, 양쪽의 수리층(3)에 나노 입자(4)를 도포하여 접합하도록 하면, 더욱 부재(1)끼리의 접합 신뢰성이 향상된다.
또한, 수리층(3)에 도전성 입자나 도전성 파이버를 혼합하거나, 수리층(3)을 금속 도금이나 도전성을 갖는 카본 나노 튜브로 형성하도록 하면, 전자 장치를 구성하는 부재(1)끼리 도통시킬 수 있다.
(실시예 2)
도 3은 본 발명의 실시예 2의 전자 장치의 제조 방법에 의해, 전자 장치를 제조할 때의 제조 공정을 나타내는 종단면 모식도이다. 또 본 실시예 2에서는, 실시예 1의 수리층(3) 대신에, 전극(2)의 표면에 나노 입자(4)가 유지되는 수리 구조(8)가 형성된다. 본 실시예 2에서는, 실시예 1의 도 1(a) 및 도 1(b)의 제조 공정이 도 3(a) 및 도 3(b)로 치환되고, 그 후의 제조 공정은 도 1(c), 도 2(d) 및 도 2(e)와 마찬가지다. 또한 그 밖의 점은 실시예 1과 마찬가지고, 동일한 부분은 실시예 1과 동일한 부호를 부여하여 설명한다.
우선, 2개의 부재(1)의 양쪽에 전극(2)을 형성하고, 그 표면에 수리 구조(8)를 형성한다(도 3(a)). 또, 전극(2)은 실시예 1과 같이 형성할 수 있다. 또한, 실시예 1과 같이, 접합되는 복수의 부재(1)중 적어도 l개 이상의 부재(1)에 전극(2) 및 수리 구조(8)를 형성하도록 하더라도 좋다.
이 수리 구조(8)는 페이스트 형상 또는 잉크 형상의 나노 입자(3)가 혼합되어 있는 용제 등의 습윤성이 향상되는 것이라면 어느 것이든 좋고, 예컨대, 전극(2)의 표면을 화학적 또는 물리적으로 변화시킴으로써 형성할 수 있다. 전극(2)의 표면을 화학적으로 변화시키는 방법으로서는, 예컨대, 산화 프로세스나 수산화 프로세스에 의해, 전극(2)의 표면에 친수기를 도입하는 방법이 생각된다. 또한, 커플링제 등을 도포하도록 하더라도 좋다. 또한, 전극(2)의 표면을 물리적으로 변화시키는 방법으로서는, 기계적 연마, 화학적 연마 등에 의해 전극(2)의 표면 거칠기를 증가시키거나, 전자 빔이나 광을 조사함으로써 전극(2)의 표면 에너지를 증가시 키는 방법이 생각된다.
또한, 부재(1)의 표면에 유기물이나, 무기물을 증착, 스퍼터 등의 방법으로 부착시킴으로써 수리 구조(8)로 해도 좋고, 무전해법이나 전해법에 의한 도금에 의해 수리 구조(8)를 형성하더라도 좋다. 이들 수리 구조(8)에 이용하는 물질은 상술한 용제 등의 습윤성이 향상되는 것이면 어느 것이든 좋다.
그리고, 실시예 1과 같이 전극(2)에 형성된 수리 구조(8)의 양쪽에, 분산재(5)로 코팅된 나노 입자(4)를 도포한다(도 2(b)). 그 후의 접합 공정은, 실시예 1의 도 1(c), 도 2(d) 및 도 2(e)와 마찬가지다.
본 실시예 2에서는, 접합된 부재(1)중 적어도 하나 이상의 부재에 전극(2)을 마련하고, 적어도 하나의 전극(2)의 표면에 나노 입자(4)가 유지되는 수리 구조(8)가 형성되어 있기 때문에, 실시예 1의 수리층(3)이 마련된 전자 장치와 같이, 접합 강도가 높아진다.
(실시예 3)
도 4는 본 발명의 실시예 3에 따른 전자기기의 예를 나타낸 도면이다. 또 본 실시예 3에 나타내는 전자기기는, 실시예 1 및 실시예 2의 전자 장치의 제조 방법으로 제조된 전자 장치를 탑재한 것이다. 도 4(a)는 전자기기의 예로서, 노트형 퍼스널 컴퓨터(100)가 표시되어 있고, 도 4(b)에서는, 그 밖의 전자 기기의 예로서, 휴대 전화(200)가 표시되어 있다. 또, 실시예 1 및 실시예 2에서 나타낸 전자 장치는, 그 밖의 가전 제품 등에도 사용할 수 있다.
상술한 본 발명에 의하면, 신뢰성이 높은 전자 장치 및, 제조 비용이 낮고 접합 신뢰성이 높은 전자 장치의 제조 방법을 제공할 수 있다.

Claims (34)

  1. 복수의 부재가 나노 입자에 의해 접합된 전자 장치로서,
    접합된 부재중 적어도 하나 이상의 부재에 나노 입자가 유지되는 수리층(receiving layer)이 마련되어 있는 것을 특징으로 하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 부재는 2개이며, 해당 2개의 부재 양쪽에 상기 수리층이 마련되어 있는 것을 특징으로 하는 전자 장치.
  3. 제 1 항에 있어서,
    상기 수리층은 도전성을 갖는 것을 특징으로 하는 전자 장치.
  4. 제 1 항에 있어서,
    상기 복수의 부재중 적어도 하나 이상의 부재에 전극이 마련되고, 해당 전극의 표면에 상기 수리층이 마련되어 있는 것을 특징으로 하는 전자 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 수리층에 도전성 입자가 혼합되어 있는 것을 특징으로 하는 전자 장치.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 수리층에 도전성 파이버(fiber)가 혼합되어 있는 것을 특징으로 하는 전자 장치.
  7. 제 3 항 또는 제 4 항에 있어서,
    상기 수리층은 금속 도금에 의해 형성되어 있는 것을 특징으로 하는 전자 장치.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 수리층은 도전성을 갖는 카본 나노 튜브로 형성되어 있는 것을 특징으로 하는 전자 장치.
  9. 복수의 부재가 나노 입자에 의해 접합된 전자 장치로서,
    접합된 부재중 적어도 하나 이상의 부재에 전극이 마련되어 있고, 적어도 하나의 상기 전극의 표면에 나노 입자가 유지되는 수리 구조(receiving structure)가 형성되어 있는 것을 특징으로 하는 전자 장치.
  10. 제 9 항에 있어서,
    상기 수리 구조는 상기 전극의 표면을 화학적 또는 물리적으로 변화시킴으로써 형성되어 있는 것을 특징으로 하는 전자 장치.
  11. 복수의 부재가 나노 입자에 의해 접합된 전자 장치로서,
    접합된 부재중 적어도 하나 이상의 부재에 나노 입자가 혼합되어 있는 수리층이 마련되어 있는 것을 특징으로 하는 전자 장치.
  12. 제 1 항, 제 9 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 나노 입자의 일부 또는 전부는 서로 융착(融着)되어 있는 것을 특징으로 하는 전자 장치.
  13. 제 1 항, 제 9 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 나노 입자는 금속 물질을 포함하는 것을 특징으로 하는 전자 장치.
  14. 제 13 항에 있어서,
    상기 나노 입자는, 금, 은 또는 동인 것을 특징으로 하는 전자 장치.
  15. 복수의 부재를 나노 입자에 의해 접합하는 전자 장치의 제조 방법으로서,
    접합되는 부재중 적어도 하나 이상의 부재에 수리층을 마련하고, 적어도 하나의 상기 수리층의 표면에 상기 나노 입자를 도포한 후에, 상기 복수의 부재끼리 대향시켜 가열하는 것을 특징으로 하는 전자 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 부재는 2개이며, 해당 2개의 부재의 양쪽에 상기 수리층을 마련하는 것을 특징으로 하는 전자 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 수리층을 도전성을 갖도록 마련하는 것을 특징으로 하는 전자 장치의 제조 방법.
  18. 제 15 항에 있어서,
    상기 복수의 부재중 적어도 하나 이상의 부재에 전극을 마련하고, 해당 전극의 표면에 상기 수리층을 마련하는 것을 특징으로 하는 전자 장치의 제조 방법.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 수리층에 도전성 입자를 혼합하는 것을 특징으로 하는 전자 장치의 제조 방법.
  20. 제 17 항 또는 제 18 항에 있어서,
    상기 수리층에 도전성 파이버를 혼합하는 것을 특징으로 하는 전자 장치의 제조 방법.
  21. 제 17 항 또는 제 18 항에 있어서,
    상기 수리층을 금속 도금에 의해 형성하는 것을 특징으로 하는 전자 장치의 제조 방법.
  22. 제 17 항 또는 제 18 항에 있어서,
    상기 수리층을 도전성을 갖는 카본 나노 튜브에 의해 형성하는 것을 특징으로 하는 전자 장치의 제조 방법.
  23. 복수의 부재를 나노 입자에 의해 접합하는 전자 장치의 제조 방법으로서,
    접합되는 부재중 적어도 하나 이상의 부재에 전극을 마련하고, 적어도 하나의 상기 전극의 표면에 수리 구조를 형성하고, 해당 수리 구조에 상기 나노 입자를 도포한 후에, 상기 복수의 부재끼리 대향시켜 가열하는 것을 특징으로 하는 전자 장치의 제조 방법.
  24. 제 23 항에 있어서,
    상기 수리 구조를, 상기 전극의 표면을 화학적 또는 물리적으로 변화시킴으 로써 형성하는 것을 특징으로 하는 전자 장치의 제조 방법.
  25. 복수의 부재를 나노 입자에 의해 접합하는 전자 장치의 제조 방법으로서,
    접합되는 부재중 적어도 하나 이상의 부재에 수리층을 마련하고, 적어도 하나의 상기 수리층에 상기 나노 입자를 혼합하고, 상기 복수의 부재를 대향시켜 가열하는 것을 특징으로 하는 전자 장치의 제조 방법.
  26. 제 15 항, 제 23 항 또는 제 25 항 중 어느 한 항에 있어서,
    상기 나노 입자의 일부 또는 전부를 서로 융착시키는 것을 특징으로 하는 전자 장치의 제조 방법.
  27. 제 15 항, 제 23 항 또는 제 25 항 중 어느 한 항에 있어서,
    상기 나노 입자는 금속 물질을 포함하는 것을 특징으로 하는 전자 장치의 제조 방법.
  28. 제 27 항에 있어서,
    상기 나노 입자는 금, 은 또는 동인 것을 특징으로 하는 전자 장치의 제조 방법.
  29. 제 15 항, 제 23 항 또는 제 25 항 중 어느 한 항에 있어서,
    상기 나노 입자는 가열하기 전에 분산재에 의해 코팅되어 있는 것을 특징으로 하는 전자 장치의 제조 방법.
  30. 제 15 항에 있어서,
    상기 수리층의 표면에 상기 나노 입자를 잉크젯 방식으로 도포하는 것을 특징으로 하는 전자 장치의 제조 방법.
  31. 제 15 항에 있어서,
    상기 수리층의 표면에 상기 나노 입자를 인쇄 방식으로 도포하는 것을 특징으로 하는 전자 장치의 제조 방법.
  32. 제 15 항에 있어서,
    상기 수리층의 표면에 상기 나노 입자를 전사 방식으로 도포하는 것을 특징으로 하는 전자 장치의 제조 방법.
  33. 제 15 항에 있어서,
    상기 수리층의 표면에 상기 나노 입자를 적하(滴下) 방식으로 도포하는 것을 특징으로 하는 전자 장치의 제조 방법.
  34. 제 15 항, 제 23 항 또는 제 25 항 중 어느 한 항에 있어서,
    상기 가열 시에 가압을 행하는 것을 특징으로 하는 전자 장치의 제조 방법.
KR20050003335A 2004-01-14 2005-01-13 전자 장치 및 그 제조 방법 KR100702743B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004006426A JP3997991B2 (ja) 2004-01-14 2004-01-14 電子装置
JPJP-P-2004-00006426 2004-01-14

Publications (2)

Publication Number Publication Date
KR20050074921A KR20050074921A (ko) 2005-07-19
KR100702743B1 true KR100702743B1 (ko) 2007-04-03

Family

ID=34737263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050003335A KR100702743B1 (ko) 2004-01-14 2005-01-13 전자 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7342179B2 (ko)
JP (1) JP3997991B2 (ko)
KR (1) KR100702743B1 (ko)
CN (1) CN100459829C (ko)
TW (1) TWI266576B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4069867B2 (ja) * 2004-01-05 2008-04-02 セイコーエプソン株式会社 部材の接合方法
US7525194B2 (en) * 2005-07-27 2009-04-28 Palo Alto Research Center Incorporated System including self-assembled interconnections
US7504331B2 (en) * 2005-07-27 2009-03-17 Palo Alto Research Center Incorporated Method of fabricating self-assembled electrical interconnections
US7662708B2 (en) * 2005-07-27 2010-02-16 Palo Alto Research Center Incorporated Self-assembled interconnection particles
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP4731340B2 (ja) * 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
JP4361572B2 (ja) 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US7768366B1 (en) * 2007-10-29 2010-08-03 The United States Of America As Represented By The Secretary Of The Air Force Nanoparticles and corona enhanced MEMS switch apparatus
JP5151584B2 (ja) * 2008-03-17 2013-02-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US8028621B2 (en) * 2008-05-02 2011-10-04 International Business Machines Corporation Three-dimensional structures and methods of fabricating the same using a printing plate
US20090278213A1 (en) * 2008-05-08 2009-11-12 International Business Machines Corporation Electrode arrays and methods of fabricating the same using printing plates to arrange particles in an array
JP2010098156A (ja) * 2008-10-17 2010-04-30 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電子機器
JP5307669B2 (ja) * 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法
DE102009050199A1 (de) * 2009-10-21 2011-04-28 Giesecke & Devrient Gmbh Herstellung von Leiterstrukturen auf Kunststoff-Folien mittels Nanotinten
FI124372B (fi) * 2009-11-13 2014-07-31 Teknologian Tutkimuskeskus Vtt Kerrostettuihin partikkeleihin liittyvä menetelmä ja tuotteet
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP2012069545A (ja) * 2010-09-21 2012-04-05 Toyoda Gosei Co Ltd 発光素子の搭載方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
WO2012081144A1 (ja) * 2010-12-15 2012-06-21 パナソニック株式会社 半導体装置及びその製造方法
US8426964B2 (en) * 2011-04-29 2013-04-23 Industrial Technology Research Institute Micro bump and method for forming the same
US8618647B2 (en) 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
CN103170617B (zh) * 2011-12-23 2016-04-27 比亚迪股份有限公司 一种改性Ag膏及其应用以及功率模块中芯片和基体连接的烧结方法
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN106449451B (zh) * 2016-11-29 2019-05-07 河南省科学院应用物理研究所有限公司 一种利用纳米结构的金属界面的键合方法
JP2020107711A (ja) * 2018-12-27 2020-07-09 日東電工株式会社 半導体装置製造方法
CN109943068B (zh) * 2019-03-28 2022-01-25 金旸（厦门）新材料科技有限公司 一种耐高温尼龙材料和电镀尼龙材料及其准备方法和应用
KR102521946B1 (ko) * 2022-02-24 2023-04-17 한국항공우주산업 주식회사 전자파흡수필름 제조방법 및 전자파흡수필름을 포함하는 항공기용 전자파흡수패널

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112057A (ko) * 2000-06-12 2001-12-20 가나이 쓰토무 반도체 모듈 및 반도체 장치를 접속한 회로 기판
KR20020063628A (ko) * 2000-01-14 2002-08-03 토레이 엔지니어링 컴퍼니, 리미티드 칩 실장 방법
JP2002359470A (ja) * 2000-12-26 2002-12-13 Denso Corp プリント基板およびその製造方法
JP2003519378A (ja) * 2000-01-06 2003-06-17 ローズマウント インコーポレイテッド 超小型電気機械システム用電気的相互接続部の結晶粒成長
KR20060099256A (ko) * 2005-03-11 2006-09-19 삼성전기주식회사 배선 재료, 배선 기판 및 배선 기판의 형성방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224855A (ja) * 1985-07-25 1987-02-02 Hitachi Ltd 接合方法
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
EP0248566A3 (en) * 1986-05-30 1990-01-31 AT&T Corp. Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
FR2657731A1 (fr) * 1990-02-01 1991-08-02 Corning Incorp Amplificateur optique integre.
JPH04323884A (ja) * 1991-04-24 1992-11-13 Fujitsu Ltd 圧電トランス
JPH05327202A (ja) * 1992-05-22 1993-12-10 Taiyo Yuden Co Ltd はんだバンプの形成方法
JPH06342795A (ja) * 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd Ｉｃのフリップチップ実装の接続構造
JP3116888B2 (ja) * 1998-02-17 2000-12-11 日本電気株式会社 ハンダボール・キャリアテープ及びその製作方法
JPH11245081A (ja) * 1998-02-27 1999-09-14 Fuji Xerox Co Ltd 熱溶融性接合部材およびこれを用いた半導体実装装置
JP2000031387A (ja) * 1998-07-14 2000-01-28 Fuji Electric Co Ltd 誘電体薄膜コンデンサの製造方法
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP3942816B2 (ja) * 2000-10-25 2007-07-11 ハリマ化成株式会社 金属間のロウ付け接合方法
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
JP4627376B2 (ja) * 2001-02-20 2011-02-09 バンドー化学株式会社 金属コロイド液及びその製造方法
CN1412782A (zh) * 2001-10-19 2003-04-23 聚鼎科技股份有限公司 具有正温度系数的导电复合材料
JP2003203450A (ja) * 2001-12-28 2003-07-18 Alps Electric Co Ltd 磁気ヘッド
JP3886401B2 (ja) * 2002-03-25 2007-02-28 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体の製造方法
TWI220163B (en) * 2003-04-24 2004-08-11 Ind Tech Res Inst Manufacturing method of high-conductivity nanometer thin-film probe card
JP3904210B2 (ja) * 2003-04-28 2007-04-11 株式会社リコー 光学電子デバイスの接合方法及び接合構造
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
US6982492B2 (en) * 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519378A (ja) * 2000-01-06 2003-06-17 ローズマウント インコーポレイテッド 超小型電気機械システム用電気的相互接続部の結晶粒成長
KR20020063628A (ko) * 2000-01-14 2002-08-03 토레이 엔지니어링 컴퍼니, 리미티드 칩 실장 방법
KR20010112057A (ko) * 2000-06-12 2001-12-20 가나이 쓰토무 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP2002359470A (ja) * 2000-12-26 2002-12-13 Denso Corp プリント基板およびその製造方法
KR20060099256A (ko) * 2005-03-11 2006-09-19 삼성전기주식회사 배선 재료, 배선 기판 및 배선 기판의 형성방법

Also Published As

Publication number Publication date
KR20050074921A (ko) 2005-07-19
JP3997991B2 (ja) 2007-10-24
TWI266576B (en) 2006-11-11
TW200524503A (en) 2005-07-16
US20050150684A1 (en) 2005-07-14
CN100459829C (zh) 2009-02-04
US7342179B2 (en) 2008-03-11
JP2005203468A (ja) 2005-07-28
CN1642394A (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
KR100702743B1 (ko) 전자 장치 및 그 제조 방법
KR100610988B1 (ko) 부재의 접합 구조 및 접합 방법
US7214569B2 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
KR101883577B1 (ko) 도전성 접착 필름의 제조 방법, 도전성 접착 필름, 접속체의 제조 방법
JP4617978B2 (ja) 配線基板の製造方法
KR102028900B1 (ko) 이방성 도전 필름, 그 제조 방법 및 접속 구조체
US20100202126A1 (en) Stacked Mounting Structure and Method of Manufacturing Stacked Mounting Structure
US20060249301A1 (en) Anisotropic conductive coatings and electronic devices
TWI667950B (zh) 立體配線基板的製造方法、立體配線基板以及立體配線基板用基材
US8327534B2 (en) Method of fabricating printed circuit board assembly
CN111328192A (zh) 加法制造玻璃基板pcb板及led显示器的方法
JP2007235111A (ja) プリント配線板集合体及びプリント配線板集合体の製造方法
CN103004294B (zh) 电子部件的表面安装方法以及安装有电子部件的基板
JP2005322834A (ja) パターン形状体及びその製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP4720767B2 (ja) フレキシブル基板およびその製造方法
JP2011077125A (ja) 配線板、配線板の製造方法、配線板の接続構造及び配線板の接続方法
US10912201B2 (en) Electronic device and production method thereof
WO2016170901A1 (ja) 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
JP4637591B2 (ja) 配線形成体の製造方法
KR20050026327A (ko) 도전성 실리콘 파우더와 그 제조방법 및 이를 적용한 이방도전성 필름 및 도전성 페이스트
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JP2005317500A (ja) 導電性シリコンパウダーとその製造方法、並びにこれを適用した異方導電性フィルム及び導電性ペースト
JPH10308121A (ja) 導電性微粒子、異方性導電接着剤及び導電接続構造体
JP2006253512A (ja) 配線基板、製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee