DE10359424B4 - Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben - Google Patents

Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10359424B4
DE10359424B4 DE10359424A DE10359424A DE10359424B4 DE 10359424 B4 DE10359424 B4 DE 10359424B4 DE 10359424 A DE10359424 A DE 10359424A DE 10359424 A DE10359424 A DE 10359424A DE 10359424 B4 DE10359424 B4 DE 10359424B4
Authority
DE
Germany
Prior art keywords
contact pads
carbon nanotubes
channels
plate
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10359424A
Other languages
English (en)
Other versions
DE10359424A1 (de
Inventor
Alfred Haimerl
Gottfried Beer
Jochen Dangelmaier
Klaus Müller
Klaus Pressel
Manfred Mengel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10359424A priority Critical patent/DE10359424B4/de
Priority to US11/013,851 priority patent/US7268423B2/en
Publication of DE10359424A1 publication Critical patent/DE10359424A1/de
Application granted granted Critical
Publication of DE10359424B4 publication Critical patent/DE10359424B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Umverdrahtungsplatte für Bauteile mit engem Anschlussraster, die einen Grundkörper (4) und Kanäle (5) mit Kohlenstoff-Nanoröhren (7) aufweist, wobei das untere Ende der Kanäle (5) in Kontaktanschlussflächen (2, 3) mündet, dadurch gekennzeichnet, dass der Durchmesser der Kontaktanschlussflächen (2, 3) und der Abstand zwischen den Kontaktanschlussflächen (2, 3) im Bereich von ca. 100 nm bis ca. 10 μm liegt, dass die Kohlenstoff-Nanoröhren (7) eine elektrisch leitende Verbindung von den Kontaktanschlussflächen (2, 3) zur Vorderseite (6) des Grundkörpers (4) bilden und dass die Kontaktanschlussflächen (2, 3) zumindest teilweise in den Grundkörper (4) eingebettet sind.

Description

  • Die Erfindung betrifft eine Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster, welche zur Absorption von mechanischen Belastungen in der Kontaktierungsebene und/oder als Umverdrahtungsebene dient und ein Verfahren zur vereinfachten Herstellung derselben.
  • Unter einem "Halbleiterbauteil mit engem Anschlussraster" wird in der vorliegenden Erfindung ein Halbleiterbauteil verstanden, dessen Halbleiterchip-Kontaktanschlussflächen und Abstände zwischen diesen Kontaktanschlussflächen eine Größe von ca. 100 Nanometern bis ca. 10 Mikrometern besitzen.
  • Für integrierte Schaltkreise (integrated circuits, ICs) gewinnen Bauteilformen mit engem Anschlussraster immer mehr an Bedeutung. Ein typisches Problem dieser Bauteile ist, dass während des Betreibens, aufgrund der unterschiedlichen Wärmeausdehnung von Halbleiterchip und Substrat, Probleme bei der Zuverlässigkeit der entsprechenden Kontaktierungen auftreten.
  • Der Begriff "Substrat" wird im vorliegenden Text insbesondere für Leiterplatten verwendet, wie sie bei der Flip-Chip-Montage zum Einsatz kommen. Es ist jedoch auch denkbar und möglich, dass als Substrat ein metallischer Flachleiter oder ein keramischer Träger verwendet wird. Die genau Art und/oder das Material des Substrats ist jedoch für die vorliegende Erfindung ohne Bedeutung.
  • Um das oben genannte Problem zu beheben, wird heute typischerweise zwischen Halbleiterchip und Substrat eine Umverdrahtungsplatte eingesetzt, deren Material, Geometrie und Anordnung der Kontaktierungen so gewählt wird, dass die mechanische Belastung der ursprünglichen Kontaktierungen reduziert und so die Zuverlässigkeit des Bauteils erhöht wird.
  • Aus dem Stand der Technik sind eine Vielzahl von Umverdrahtungsplatten bekannt, die sich entweder in ihrem Grundmaterial, ihrer Kontaktanordnung und/oder ihrer Geometrie unterscheiden. Alle diese Umverdrahtungsplatten haben jedoch den Nachteil, dass sie für Anschlussraster mit Kontaktgrößen im Bereich von einigen Hundert Mikrometern bis minimal ca. 50 μm, entsprechend dem heutigen Halbleiterchip-Design, gedacht sind. Eine weitere Miniaturisierung ist zwar beabsichtigt, aber aufgrund der verwendeten Materialen und Geometrien, bzw. Herstelltechniken, nicht oder nur mit sehr hohem Aufwand möglich.
  • Aus einer Pressemitteilung vom 16. September 2003 des AIST (National Institute of Advanced Industrial Science and Technology, Japan) ist eine Umverdrahtungsplatte mit sehr engem Anschlussraster (high density fine wiring interposer) bekannt, die aus feinsten Drähten mit einem Durchmesser von ca. 7,5 μm und einer speziellen, nicht-leitenden Matrix besteht und welche für Anschlussraster in der Größenordnung von ca. 20 μm gedacht ist.
  • Da es jedoch absehbar ist, dass sich die Anschlussdichten noch weiter erhöhen werden, bzw. dass die Größe der Anschlussflächen und die Abstände dazwischen noch weiter verkleinert werden, besteht das Bedürfnis nach Umverdrahtungsplatten für zukünftige Bauteile mit Anschlussrastern mit einer Größenordnung zwischen ca. 100 nm und ca. 10 μm.
  • Aus der EP 0 726 621 A2 ist eine Umverdrahtungsplatte für Halbleiterbauteile bekannt, die mit Kohlenstoff gefüllte vertikale Durchkontakte aufweist.
    •
  • Aufgabe der vorliegenden Erfindung ist es, eine neue Umverdrahtungsplatte bereitzustellen, die besonders für sehr enge Anschlussraster geeignet ist.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen abhängigen Patentansprüchen.
  • Eine Umverdrahtungsplatte gemäß der vorliegenden Erfindung weist die folgenden Merkmale auf:
    Ein flexibler oder starrer Grundkörper besitzt Kanäle, welche senkrecht zur Oberfläche des Grundkörpers verlaufen. Der Durchmesser der Kanäle und der Abstand zwischen zwei Kanälen ist vorgegeben durch das Anschlussraster des Halbleiterbauteils, für welches die Umverdrahtungsplatte verwendet werden soll.
  • Aufgabe des Grundkörpers ist es, die mechanischen Belastungen, die auf die Kontaktierungen zwischen Halbleiterchip und Substrat wirken und die durch die unterschiedlichen Ausdehnungen von Halbleiterchip und Substrat beim Betrieb des Bauteil bedingt sind, zu reduzieren. Daneben stellt der Grundkörper einen Träger für die in ihm eingebetteten Kontaktierungen dar, der es ermöglicht, die gemäß der vorliegenden Erfindung ver wendeten sehr feinen Kontaktierungen ohne Beschädigung zu handhaben.
  • Für den Grundkörper können alle Materialien verwendet werden, die elektrisch isolierend sind. Des Weiteren ist es von Vorteil, wenn sich der gewählte Kunststoff leicht entsprechend der gemäß der vorliegenden Erfindung benötigten Geometrien verarbeiten lässt. Des Weiteren sollte der gewählte Kunststoff chemisch inert gegenüber den Materialen sein, mit welchen er im Halbleiterbauteil in Kontakt steht. Des Weiteren wird der Kunststoff für den Grundkörper so gewählt, dass seine Elastizität ausreichend ist, um die zu erwartenden mechanischen Belastungen absorbieren zu können. Die Wahl des Kunststoffs hängt deshalb zum Beispiel auch von der Größe der Halbleiterchips und der maximalen Betriebstemperatur der Halbleiterbauteils ab.
  • Ein geeignetes Material gemäß der vorliegenden Erfindung für den Grundkörper ist beispielsweise Silikon. Silikon ist ein elektrisch isolierender und elastischer Kunststoff, der seine Eigenschaften, wie zum Beispiel seine Elastizität, auch bei höheren Temperaturen, das heißt während des Betriebs des Bauteils, nicht verliert.
  • In den im Grundkörper eingearbeiteten Kanälen befinden sich entweder jeweils ein oder jeweils mehrere Kohlenstoff-Nanoröhren. Die Anzahl der Kohlenstoff-Nanoröhren pro Kanal richtet sich nach der beabsichtigten Anwendung und hängt deshalb wiederum vom Anschlussraster des entsprechenden Halbleiterbauteils ab.
  • Typische Anschlussraster, für welche vorteilhaft Umverdrahtungsplatten gemäß der vorliegenden Erfindung verwendet werden, besitzen eine Größenordnung von ca. 100 nm bis ca. 10 μm.
  • Das untere Ende der Kanäle mündet in elektrische Kontaktanschlussflächen, die mit den Kohlenstoff-Nanoröhren in elektrisch leitendem Kontakt stehen.
  • Der Durchmesser der Kontaktanschlussflächen und der Abstand zwischen den Kontaktanschlussflächen liegt im Bereich von ca. 100 nm bis ca. 10 μm. Die Kohlenstoff-Nanoröhren bilden eine elektrisch leitende Verbindung von den Kontaktanschlussflächen zur Vorderseite des Grundkörpers. Die Kontaktanschlussflächen sind zumindest teilweise in den Grundkörper eingebettet.
  • Es ist ein weiterer Vorteil der vorliegenden Erfindung, dass die zur Bildung der Kontaktierung verwendeten Kohlenstoff-Nanoröhren nicht nur sehr gute elektrische, sondern auch hervorragende thermische Leiter sind. Eine Umverdrahtungsplatte gemäß der vorliegenden Erfindung ermöglicht deshalb, neben einer sehr schnellen Signalleitung, einen optimierten Wärmeabtransport vom Halbleiterchip zum Substrat bei gegebenem engem Anschlussraster.
  • Eine Umverdrahtungsplatte gemäß der vorliegenden Erfindung kann für verschiedene Anschlussraster verwendet werden. Die Größe der Kanäle und die Anzahl der Kohlenstoff-Nanoröhren pro Kanal richten sich dabei nach dem Anschlussraster des entsprechenden Halbleiterbauteils, für welches die Umverdrahtungsplatte bestimmt ist. Es ist dabei wegen der maximal möglichen elektrischen und thermischen Leitfähigkeit von Vorteil, wenn die Kanäle genau auf das Anschlussraster abgestimmt sind und sich mehrere Kohlenstoff-Nanoröhren bzw. Kohlenstoff-Nanoröhren-Bündel in jedem Kanal befinden.
  • Ist das Anschlussraster sehr eng, also in einer Größenordnung von kleiner als ca. 1 Mikrometer, ist es gemäß der vorliegenden Erfindung aber ebenfalls möglich, eine Umverdrahtungsplatte mit kleinsten Kanälen, die nur jeweils eine Kohlenstoff-Nanoröhre beinhalten, herzustellen.
  • Je nach Anwendung kann der Grundkörper mit den Kanälen und den Kohlenstoff-Nanoröhren auf eine Trägerplatte aufgebracht sein, welche die mechanische Stabilität der Umverdrahtungsplatte erhöht und somit die Handhabung in einer automatisierten Fertigungsumgebung erleichtert. Dies ist besonders von Vorteil, wenn es sich bei der Umverdrahtungsplatte um eine Umverdrahtungsplatte mit feinsten Kanälen und nur einer oder wenigen Kohlenstoff-Nanoröhren handelt.
  • Umverdrahtungsplatten gemäß der vorliegenden Erfindung können entweder permanent zwischen Halbleiterchip und Substrat montiert werden oder, für spezielle Bauteile, als wiederentfernbares und wiederverwendbares Kontaktelement ausgelegt werden. Soll die Umverdrahtungsplatte nur zur Herstellung einer temporären Verbindung dienen, ist es von Vorteil, wenn auf die Oberseiten der Kanäle zum Schutz der Kohlenstoff-Nanoröhren und zur vereinfachten Kontaktierung eine elektrisch leitende Schicht aufgebracht wird in Form von Kontaktanschlussflächen, die der Kanalgröße angepasst sind.
    •
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen entsprechend der Zeichnung beschrieben.
  • 1 zeigt eine Trägerplatte mit elektrischen Kontaktanschlussflächen mit Nanometer-Anschlussraster,
  • 2 zeigt eine Trägerplatte mit elektrischen Kontaktanschlussflächen mit Mikrometer-Anschlussraster,
  • 3 zeigt die Trägerplatte aus 1 nach Aufbringen eines Grundkörpers,
  • 4 zeigt die Trägerplatte aus 1 nach Aufbringen eines Grundkörpers und Ätzen von Kanälen,
  • 5 zeigt die erfindungsgemäße Umverdrahtungsplatte gemäß 1 mit jeweils einer Kohlenstoff-Nanoröhre pro Kanal,
  • 6 zeigt die erfindungsgemäße Umverdrahtungsplatte gemäß 2 mit mehreren Kohlenstoff-Nanoröhren pro Kanal,
  • 7 zeigt die erfindungsgemäße Umverdrahtungsplatte gemäß 1 nach Entfernung der Trägerplatte,
  • 8 zeigt die erfindungsgemäße Umverdrahtungsplatte gemäß 2 nach Entfernung der Trägerplatte,
  • 9 zeigt ein Anwendungsbeispiel für eine Umverdrahtungsplatte gemäß 5,
  • 10 zeigt ein Anwendungsbeispiel für eine Umverdrahtungsplatte gemäß 6,
  • 11 zeigt ein weiteres Anwendungsbeispiel der vorliegenden Erfindung.
  • 1 zeigt eine Trägerplatte 1, auf der elektrische Kontaktanschlussflächen 2 mit Nanometer-Anschlussraster aufgebracht sind. Der Abstand zwischen zwei Kontaktanschlussflächen 2 entspricht in etwa der Größe der Kontaktanschlussflächen 2 selber.
  • 2 zeigt eine Trägerplatte 1 ähnlich der in 2 gezeigten, allerdings mit dem Unterschied, dass der Durchmesser von Kontaktanschlussflächen 3 im Mikrometerbereich liegt. Der Abstand zwischen den Kontaktanschlussflächen 3 ist etwas kleiner als der Durchmesser der Kontaktanschlussflächen 3.
  • 3 zeigt die Trägerplatte 1 aus 1 nach Aufbringen eines Grundkörpers 4. Der Grundkörper 4 befindet sich auf der Seite der Trägerplatte 1, die auch die Kontaktanschlussflächen 2 aufweist. Der Grundkörper 4 bedeckt die Kontaktanschlussflächen 2 vollständig und besitzt eine ebene Oberfläche 6, die parallel zu der Trägerplatte 1 verläuft.
  • 4 zeigt die Trägerplatte 1 aus 1 mit Kanälen 5, die von der Oberseite 6 des Grundkörpers 4 durch den Grundkörper 4 zu den Kontaktanschlussflächen 2 führen. Die Kanäle 5 stehen dabei auf den Kontaktanschlussflächen 2, bzw. auf der Trägerplatte 1, senkrecht. Der Durchmesser der Kanäle 5 entspricht in etwa der Größe der Kontaktanschlussflächen 2.
  • 5 zeigt eine erfindungsgemäße Umverdrahtungsplatte mit den Kanälen 5, die jeweils eine Kohlenstoff-Nanoröhre 7 pro Kanal 5 enthalten. Die Kohlenstoff-Nanoröhren 7 stehen an einem Ende mit der Vorderseite der Kontaktanschlussflächen 2 in elektrisch leitendem Kontakt und ragen mit dem anderen Ende leicht aus dem Kanal 5 und damit über die Oberfläche 6 des Grundkörpers 4 heraus.
  • 6 zeigt eine weitere erfindungsgemäße Umverdrahtungsplatte mit Kontaktanschlussflächen 3 mit Mikrometer-Anschlussraster. Die Kanäle 5 entsprechen in ihrem Durchmesser wiederum den Kontaktanschlussflächen 3. In jedem Kanal 5 befinden sich jetzt aber, im Gegensatz zu der in 5 gezeigten Umverdrahtungsplatte, mehrere Kohlenstoff-Nanoröhren 7, bzw. Kohlenstoff-Nanoröhren-Bündel. Die Kohlenstoff-Nanoröhren 7 stehen an einem Ende mit der Vorderseite der Kontaktanschlussflächen 2 in elektrisch leitendem Kontakt und ragen mit dem anderen Ende leicht aus dem Kanal 5 und damit über die Oberfläche 6 des Grundkörpers 4 heraus.
  • 7 zeigt eine weitere Ausführungsform der vorliegenden Erfindung, die sich von der in 5 gezeigten dadurch unterscheidet, dass die Trägerplatte 1 entfernt worden ist.
  • In diesen Grundkörper sind die Kanale 5 mit einzelnen Kohlenstoff-Nanoröhren 7 und die Kontaktanschlussflächen 2 eingebettet. Die Rückseiten der Kontaktanschlussflächen 2 schließen mit der Rückseite 8 des Grundkörpers 4 ab. Die Kohlenstoff-Nanoröhren 7 stehen an einem Ende mit der Vorderseite der Kontaktanschlussflächen 2 in elektrisch leitendem Kontakt und ragen mit dem anderen Ende leicht aus dem Kanal 5 und damit über die Oberfläche 6 des Grundkörpers 4 heraus.
  • 8 zeigt eine weitere Ausführungsform der erfindungsgemäßen Umverdrahtungsplatte. Diese Umverdrahtungsplatte entspricht der in 7 gezeigten, weist jedoch Kontaktanschlussflächen 3 mit Mikrometer-Anschlussraster auf. Die Kanäle 5 enthalten im Gegensatz zu der in 7 gezeigten Umverdrahtungsplatte statt einer einzelnen Kohlenstoff-Nanoröhre 7 mehrere Kohlenstoff-Nanoröhren, bzw. Kohlenstoff-Nanoröhren-Bündel.
  • 9 zeigt ein Anwendungsbeispiel für die erfindungsgemäße Umverdrahtungsplatte aus 5. Auf der Umverdrahtungsplatte ist ein Halbleiterchip 9 mit chipseitigen Kontaktanschlussflächen 10 aufgebracht. Die chipseitigen Kontaktanschlussflächen 10 stehen dabei über Zwischenkontakte 11 in elektrisch leitendem Kontakt mit den Kohlenstoff-Nanoröhren 7.
  • 10 zeigt ein weiteres Anwendungsbeispiel für die erfindungsgemäße Umverdrahtungsplatte aus 5. Die chipseitigen Kontaktanschlussflächen 10 stehen hier in direktem Kontakt mit den Kohlenstoff-Nanoröhren 7 der Umverdrahtungsplatte. Der Halbleiterchip 9 ruht, im Gegensatz zum Anwendungsbeispiel aus 9, direkt auf dem Grundkörper 4.
  • 11 zeigt ein weiteres Anwendungsbeispiel für die erfindungsgemäße Umverdrahtungsplatte. Die Kohlenstoff-Nanoröhren 7 verlaufen hier nicht senkrecht zu der Oberfläche der Trägerplatte 1 wie in den vorher gezeigten Ausführungsbeispielen, sondern parallel dazu. Die Kohlenstoff-Nanoröhren 7 beginnen an inneren Kontaktanschlussflächen 13, die in ihrer räumlichen Anordnung der Anordnung der chipseitigen Kontaktanschlussflächen (hier nicht gezeigt) entsprechen. Von den inneren Kontaktanschlussflächen 13 führen die Kohlenstoff-Nanoröhren 7 zu äußeren Kontaktanschlussflächen 12 am Rande der Umverdrahtungsplatte. Dabei ist das Anschlussraster, bzw. der Abstand zwischen den inneren Kontaktanschlussflächen 13 kleiner als der Abstand zwischen den äußeren Kontaktanschlussflächen 12.
  • 1–8 dienen der Veranschaulichung der Herstellung und des schematischen Aufbaus einer Umverdrahtungsplatte gemäß der vorliegenden Erfindung.
  • 1 und 2 zeigen die Trägerplatte 1, auf welche mit herkömmlichen Mitteln der Metallabscheidung Kontaktanschlussflächen 2 mit Nanometer-Anschlussraster oder Kontaktanschlussflächen 3 mit Mikrometer-Anschlussraster aufgebracht werden.
  • Wie in 3 gezeigt, wird auf die so vorbereitete Trägerplatte 1 anschließend ein Grundkörper 4 aufgebracht, welcher die Kontaktanschlussflächen 2 bzw. 3 vollständig einschließt und eine gewisse Höhe besitzt, so dass in diesen Grundkörper 4, wie in 4 gezeigt, Kanäle 5 geätzt oder gebrannt werden können, die zur Aufnahme der Kohlenstoff-Nanoröhren 7 bzw. der Kohlenstoff-Nanoröhren-Bündel bestimmt sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist der Grundkörper 4 Silikon auf. Aufgrund der elastischen Eigenschaften des Silikons ist der Grundkörper 4 in der Lage, mechanische Belastungen, welche durch die unterschiedlichen Ausdehnungen von Halbleiterchip und Substrat während des Betriebs des Halbleiterbauteils bedingt sind, zu absorbieren.
  • Es sind jedoch auch Ausführungsformen denkbar und möglich, bei welchen der Grundkörper 4 andere Materialien aufweist. Geeignete sind alle Materialien, welche elektrisch isolierend, ihrer Umgebung im Halbleiterbauteil gegenüber inert und welche elastisch verformbar sind.
  • Die Kohlenstoff-Nanoröhren 7 aus 5 und 6 werden durch direktes Aufwachsen auf die Kontaktanschlussflächen 2 bzw. 3 in den Kanälen 5 aufgebracht.
  • Hierzu wird zuerst eine Katalysatorschicht (nicht dargestellt) auf die Oberfläche der Kontaktanschlussflächen 2 bzw. 3 aufgebracht. Die Katalysatorschicht weist typischerweise Eisen, Nickel und/oder Kobalt oder eine Mischung hiervon auf.
  • Anschließend werden unter Verwendung eines Gasphasenabscheidungsprozesses (CVD, chemical vapor deposition) oder eines plasmaunterstützten Gasphasenabscheidungsprozesses (PECVD, plasma enhanced chemical vapor deposition) die Kohlenstoff-Nanoröhren 7 in den Kanälen 5 auf den mit dem Katalysator beschichteten Kontaktanschlussflächen 2 bzw. 3 aufgewachsen. Danach werden mittels eines Kurzzeittemperverfahrens die jeweiligen Enden der Kohlenstoff-Nanoröhren 7 mit den Kontaktanschlussflächen 2 bzw. 3 verlötet.
  • Nach dem Aufwachsen der Kohlenstoff-Nanoröhren 7 wird die Oberfläche 6 der Umverdrahtungsplatte gelappt bzw. geschliffen, um die aus dem Grundkörper 4 hervorragenden Enden der Kohlenstoff-Nanoröhren 7 auf gleiche Länge zu bringen.
  • Nach dem Aufbringen der Kohlenstoff-Nanoröhren 7 besteht die Möglichkeit, je nach Verwendungsart, bzw. je nach gewünschten mechanischen Eigenschaften der so hergestellten Umverdrahtungsplatte, die Trägerplatte 1 zum Beispiel durch Ätzen zu entfernen. Die in den 7 und 8 gezeigten Ausführungsformen stellen eine Umverdrahtungsplatte dar, die sowohl aufgrund der fehlenden Trägerplatte 1 als auch wegen des hohen Elastizitätsmoduls der Kohlenstoff-Nanoröhren 7 eine hohe Flexibilität besitzt.
  • 9 zeigt die Umverdrahtungsplatte mit Trägerplatte 1 in einer möglichen Anwendung, für welche die Umverdrahtungsplatte zur Herstellung einer temporären elektrischen Verbindung zwischen dem Halbleiterchip 9, bzw. dessen Kontaktflächen 10 verwendet wird.
  • Auf die Umverdrahtungsplatte sind zu diesem Zweck metallische Zwischenkontakte 11 aufgebracht worden, welche die Kanäle 5, die die Kohlenstoff-Nanoröhren 7 enthalten, durch ein Kurzzeittemperverfahren versiegeln und welche vor allem dem Schutz der Kohlenstoff-Nanoröhren 7 vor Beschädigung durch mechanische Belastungen dienen. Eine derartige Umverdrahtungsplatte wird für die Kontaktierung des Halbleiterchips 9 mit diesem in formschlüssigen Kontakt gebracht und kann bei Bedarf wieder entfernt werden.
  • Wie in 9 gezeigt, besitzt die Umverdrahtungsplatte mehr leitende Kanäle 5 als der Halbleiterchip 9 Kontaktflächen 10 besitzt. Die Anordnung der Kanäle 5 ist so gestaltet, dass die gleiche Umverdrahtungsplatte für verschiedene Halbleiterchips 9 mit jeweils verschiedener Anordnung der Kontaktflächen 10 verwendet werden kann.
  • 10 zeigt die Umverdrahtungsplatte, die zum Zwecke einer permanenten Kontaktierung stoffschlüssig auf den Halbleiterchip 9 aufgebracht ist. Die Kohlenstoff-Nanoröhren 7 stehen jetzt in direktem, elektrisch leitenden Kontakt mit den chipseitigen Kontaktflächen 10 und die Umverdrahtungsplatte lässt sich nicht mehr zerstörungsfrei vom Halbleiterchip 9 entfernen.
  • Wie bei der in 9 gezeigter Umverdrahtungsplatte besitzt die Umverdrahtungsplatte mehr leitende Kanäle 5, als der Halbleiterchip 9 Kontaktanschlussflächen 10 besitzt. Die Idee ist, dass derselbe Typ Umverdrahtungsplatte für verschiedene Halbleiterchips 9 mit jeweils verschiedenen Kontaktflächenanordnungen verwendet werden kann.
  • In der in 11 dargestellten Anwendungsform der vorliegenden Erfindung wird die Umverdrahtungsplatte als Umverdrahtung sebene verwendet. Eine derartige Umverdrahtungsebene wird benötigt, um sehr kleine Kontaktanschlussflächen 10, also mit Durchmessern im Mikrometer- und Nanometerbereich, mit konventionellen Methoden kontaktieren zu können.
    • 1
    Trägerplatte
    2
    Kontaktflächen Nanometer-Anschlussraster
    3
    Kontaktflächen Mikrometer-Anschlussraster
    4
    Silikonschicht
    5
    Kanal
    6
    Vorderseite der Silikonschicht
    7
    Kohlenstoff-Nanoröhre
    8
    Rückseite der Silikonschicht
    9
    Halbleiterchip
    10
    Kontaktanschlussflächen
    11
    Zwischenkontakte
    12
    äußere Kontaktflächen
    13
    innere Kontaktflächen
    14
    Auflagefläche für den Halbleiterchip

Claims (11)

  1. Umverdrahtungsplatte für Bauteile mit engem Anschlussraster, die einen Grundkörper (4) und Kanäle (5) mit Kohlenstoff-Nanoröhren (7) aufweist, wobei das untere Ende der Kanäle (5) in Kontaktanschlussflächen (2, 3) mündet, dadurch gekennzeichnet, dass der Durchmesser der Kontaktanschlussflächen (2, 3) und der Abstand zwischen den Kontaktanschlussflächen (2, 3) im Bereich von ca. 100 nm bis ca. 10 μm liegt, dass die Kohlenstoff-Nanoröhren (7) eine elektrisch leitende Verbindung von den Kontaktanschlussflächen (2, 3) zur Vorderseite (6) des Grundkörpers (4) bilden und dass die Kontaktanschlussflächen (2, 3) zumindest teilweise in den Grundkörper (4) eingebettet sind.
  2. Umverdrahtungsplatte nach Anspruch 1, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (7) elektrisch leitend sind.
  3. Umverdrahtungsplatte nach Anspruch 1, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (7) halbleitende Eigenschaften aufweist.
  4. Umverdrahtungsplatte nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der Grundkörper (4) Silikon aufweist.
  5. Umverdrahtungsplatte nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die Kanäle (5) jeweils eine Kohlenstoff-Nanoröhre (7) enthalten.
  6. Umverdrahtungsplatte nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die Kanäle (5) jeweils mehrere Kohlenstoff-Nanoröhren (7), bzw. ein Kohlenstoff-Nanoröhren-Bündel enthalten.
  7. Umverdrahtungsplatte nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass der Grundkörper (4) auf einer Trägerplatte (1) aufgebracht ist.
  8. Umverdrahtungsplatte nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass das obere Ende des Kanals (5) mit einer elektrisch leitenden Schicht (11) bedeckt ist.
  9. Verfahren zur Herstellung einer Umverdrahtungsplatte für Bauteile mit engem Anschlussraster, gekennzeichnet durch folgende Schritte: – Bereitstellen einer Trägerplatte (1), – Aufbringen von Kontaktanschlussflächen (2, 3) eines Nanometer- bzw. Mikrometeranschlussrasters durch Metallabscheidung, – Aufbringen eines Grundkörpers (4) aus isolierendem Material, der die Kontaktanschlussflächen einschließt, – Ätzen oder Brennen von Kanälen (5) in den Grundkörper (4), – direktes Aufwachsen von Kohlenstoff-Nanoröhren (7) auf den Kontaktanschlussflächen (2, 3) unter Verwendung einer Katalysatorschicht auf den Oberflächen der Kontaktanschlussflächen (2, 3), – Verlötung der unteren Enden der Nanoröhren (7) mit den Kontaktanschlussflächen (2, 3), – Läppen oder Schleifen der Oberfläche der Umverdrahtungsplatte, bis die oberen Enden der Nanoröhren (7) für den Anschluss elektrischer Kontaktflächen (10, 11) mit der Oberfläche der Umverdrahtungsplatte fluchten.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in einem weiteren Schritt die Trägerplatte (1) entfernt wird.
  11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass als isolierendes Material für den Grundkörper Silikon verwendet wird.
DE10359424A 2003-12-17 2003-12-17 Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben Expired - Fee Related DE10359424B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10359424A DE10359424B4 (de) 2003-12-17 2003-12-17 Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US11/013,851 US7268423B2 (en) 2003-12-17 2004-12-16 Flexible rewiring plate for semiconductor components, and process for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10359424A DE10359424B4 (de) 2003-12-17 2003-12-17 Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10359424A1 DE10359424A1 (de) 2005-07-28
DE10359424B4 true DE10359424B4 (de) 2007-08-02

Family

ID=34683503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10359424A Expired - Fee Related DE10359424B4 (de) 2003-12-17 2003-12-17 Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US7268423B2 (de)
DE (1) DE10359424B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置
TWI463615B (zh) * 2004-11-04 2014-12-01 Taiwan Semiconductor Mfg Co Ltd 以奈米管為基礎之具方向性導電黏著
US7989349B2 (en) * 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
US7402909B2 (en) * 2005-04-28 2008-07-22 Intel Corporation Microelectronic package interconnect and method of fabrication thereof
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
US8545962B2 (en) * 2006-08-07 2013-10-01 Paradigm Energy Research Corporation Nano-fiber arrayed surfaces
FR2910706B1 (fr) 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
CN101668383B (zh) * 2008-09-03 2013-03-06 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构
DE102009035436B4 (de) * 2009-07-31 2013-09-05 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle
CN102544804B (zh) * 2010-12-16 2015-08-12 富士康(昆山)电脑接插件有限公司 电连接器及其制造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
US9041171B2 (en) * 2011-12-29 2015-05-26 Broadcom Corporation Programmable interposer with conductive particles
TWI738638B (zh) * 2015-01-27 2021-09-11 日商信越化學工業股份有限公司 中介層基板積層體及其製造方法
JP6864009B2 (ja) * 2016-05-06 2021-04-21 スモルテク アクティエボラーグ 組立プラットフォーム
US10833048B2 (en) * 2018-04-11 2020-11-10 International Business Machines Corporation Nanowire enabled substrate bonding and electrical contact formation
US11195811B2 (en) 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
EP3761347A1 (de) * 2019-07-04 2021-01-06 Hypertac S.p.a. Elektrische open-web-unterstützung für kontaktpad und verfahren zur herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529950A (en) * 1994-02-07 1996-06-25 Siemens Aktiengesellschaft Method for manufacturing a cubically integrated circuit arrangement
EP0726621A2 (de) * 1995-02-10 1996-08-14 AT&T Corp. Anisotropische leitfähige Verbund-Element und Vorrichtung zu dessen Zwischenverbindung
US5805424A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
WO2001057917A2 (en) * 2000-02-07 2001-08-09 Xidex Corporation System and method for fabricating logic devices comprising carbon nanotube transistors
DE10006964A1 (de) * 2000-02-16 2001-09-13 Infineon Technologies Ag Elektronisches Bauelement, Verfahren zum Herstellen einer leitenden Verbindung in einem elektronischen Bauelelent und Verfahren zum Herstellen eines elektronischen Bauelements
DE10144704A1 (de) * 2001-09-11 2003-03-27 Infineon Technologies Ag Verfahren zum Verbinden eines Bauelements mit einem Träger und Anschlussfläche zur Herstellung einer Verbindung zwischen einem Bauelement und einem Träger

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246650A1 (en) * 1998-08-06 2004-12-09 Grigorov Leonid N. Highly conductive macromolecular materials and improved methods for making same
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
CN1720606A (zh) * 2002-11-29 2006-01-11 日本电气株式会社 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529950A (en) * 1994-02-07 1996-06-25 Siemens Aktiengesellschaft Method for manufacturing a cubically integrated circuit arrangement
EP0726621A2 (de) * 1995-02-10 1996-08-14 AT&T Corp. Anisotropische leitfähige Verbund-Element und Vorrichtung zu dessen Zwischenverbindung
US5805424A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
WO2001057917A2 (en) * 2000-02-07 2001-08-09 Xidex Corporation System and method for fabricating logic devices comprising carbon nanotube transistors
DE10006964A1 (de) * 2000-02-16 2001-09-13 Infineon Technologies Ag Elektronisches Bauelement, Verfahren zum Herstellen einer leitenden Verbindung in einem elektronischen Bauelelent und Verfahren zum Herstellen eines elektronischen Bauelements
DE10144704A1 (de) * 2001-09-11 2003-03-27 Infineon Technologies Ag Verfahren zum Verbinden eines Bauelements mit einem Träger und Anschlussfläche zur Herstellung einer Verbindung zwischen einem Bauelement und einem Träger

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Successful Development of LSI Chip-Connecting Interposer Realizing Ultra-High Speed Transmission and Ultra-High Density Packaging. Translation of the AIST press release on the 16 Sept. 2003 *

Also Published As

Publication number Publication date
US7268423B2 (en) 2007-09-11
DE10359424A1 (de) 2005-07-28
US20050142933A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
DE10359424B4 (de) Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
DE60035667T2 (de) Kontaktor mit Kontaktelement auf der LSI-Schaltungsseite, Kontaktelement auf der Testplattinenseite zum Testen von Halbleitergeräten und Herstellungsverfahren dafür
EP1393370A2 (de) Elektronischer chip und elektronische chip-anordnung
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE10248644B4 (de) Leistungshalbleitermodul
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP1295336A2 (de) Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
DE112013001425T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2009152790A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102021209656B3 (de) Thermoelektrisches Element, thermoelektrischer Generator und Verfahren zu deren Herstellung
DE112016007096T5 (de) Halbleitervorrichtung
DE102009012643A1 (de) Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE10017746B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE102004035368B4 (de) Substrat mit Leiterbahnen und Herstellung der Leiterbahnen auf Substraten für Halbleiterbauteile
DE2536624A1 (de) Traegeranordnung fuer integrierte halbleiterschaltungen
DE102011004543A1 (de) Impulswiderstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE102008030348A1 (de) Chipstapelstruktur und Verfahren zu ihrer Herstellung
DE102019118688A1 (de) Verfahren zum Bearbeiten einer Schaltungsträgerplatte und Schaltungsträgerplatte
DE10149688B4 (de) Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE102011006445B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: MUELLER, KLAUS, 93051 REGENSBURG, DE

Inventor name: BEER, GOTTFRIED, 93152 NITTENDORF, DE

Inventor name: MENGEL, MANFRED, 93077 BAD ABBACH, DE

Inventor name: HAIMERL, ALFRED, 93161 SINZING, DE

Inventor name: PRESSEL, KLAUS, 93049 REGENSBURG, DE

Inventor name: DANGELMAIER, JOCHEN, 93176 BERATZHAUSEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee