DE112013001425T5 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112013001425T5
DE112013001425T5 DE112013001425.4T DE112013001425T DE112013001425T5 DE 112013001425 T5 DE112013001425 T5 DE 112013001425T5 DE 112013001425 T DE112013001425 T DE 112013001425T DE 112013001425 T5 DE112013001425 T5 DE 112013001425T5
Authority
DE
Germany
Prior art keywords
conductive
semiconductor device
concave portion
distal end
metal nanoparticles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013001425.4T
Other languages
English (en)
Inventor
c/o Fuji Electric Co. Ltd. Nashida Norihiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013001425T5 publication Critical patent/DE112013001425T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/13294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13369Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1623Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16505Material outside the bonding interface, e.g. in the bulk of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81054Composition of the atmosphere
    • H01L2224/81065Composition of the atmosphere being reducing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81091Under pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81095Temperature settings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134Bonding interfaces of the bump connector
    • H01L2224/81359Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8184Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20105Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20106Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20107Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20108Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Wenn ein leitfähiger Stift (8) mit einem Kontaktierungszielelement, wie etwa einem Halbleiter-Chip (6) oder einem Isoliersubstrat (4) mit leitfähigen Mustern, unter Verwendung von Metallnanopartikeln kontaktiert wird, kann man eine feste Kontaktierungsschicht erzielen, indem man eine untere Oberfläche (12) des distalen Endes des leitfähigen Stifts (8) in einer konkaven Form bildet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, auf der ein Halbleiterchip und leitfähige Stifte montiert sind, und ein Verfahren zum Herstellen derselben, und genauer gesagt eine Halbleitervorrichtung, bei der leitfähige Stifte durch Metallpartikel-Kontaktierung unter Verwendung von Metallnanopartikeln kontaktiert werden, und ein Verfahren zum Herstellen derselben.
  • ALLGEMEINER STAND DER TECHNIK
  • 6A und 6B sind Diagramme, die eine Konfiguration einer herkömmlichen Halbleitervorrichtung abbilden, die in dem Patentdokument 1 offenbart wird, in dem 6A eine allgemeine Querschnittsansicht eines Hauptteils ist und 6B eine vergrößerte Ansicht eines Abschnitts ist, der in 6A durch B angegeben ist. Ein Halbleiter-Leistungsmodul, bei dem es sich um eine herkömmliche Halbleitervorrichtung handelt, verfügt über eine Struktur, in der ein Halbleiter-Chip 106 mit einem Direct-Copper-Bonding-(DCB)Substrat 104 kontaktiert wird, wobei es sich um ein Isoliersubstrat mit leitfähigen Mustern aus einem Kontaktierungsmaterial 105, wie etwa Lötmetall, und elektrischen Drähten auf der Oberfläche des Halbleiter-Chips 106 handelt, die mit einer Leiterplatte 109 kontaktiert sind, die leitfähige Stifte 108 aus einem Kontaktierungsmaterial 107, wie etwa Lötmetall, aufweist. Bei dieser Struktur sind der Halbleiter-Chip 106 und das DCB-Substrat 104 durch ein Vergussharz 111 vergossen, um das Halbleiter-Leistungsmodul zu bilden.
  • Das DCB-Substrat 104 umfasst eine Wärmesenke 101, ein Isoliersubstrat 102 und ein Schaltungsmuster 103.
  • 7 ist eine Querschnittsansicht eines Hauptteils einer anderen herkömmlichen Halbleitervorrichtung, die in dem Patentdokument 2 offenbart wird. Ein Halbleiter-Leistungsmodul, das eine andere herkömmliche Halbleitervorrichtung ist, ist ein harzvergossenes Halbleiter-Leistungsmodul ähnlich wie 6A und 6B. Das Patentdokument 2 offenbart eine Trägerplatte 206, die der Leiterplatte 109 aus 6A und 6B und den damit verbundenen leitfähigen Stiften 205 entspricht, und ein Verfahren zum Herstellen derselben. In der Zeichnung ist die Bezugsnummer 201 eine Wärmesenke, die Bezugsnummer 202 ist ein leitfähiges Material, die Bezugsnummer 203 ist ein Halbleiter-Chip, die Bezugsnummer 204 ist ein leitfähiges Material, die Bezugsnummer 207 ist ein Verbindungssubstrat, und die Bezugsnummer 208 ist ein externer Ausleitungsanschluss.
  • Des Weiteren gibt das Patentdokument 3 an, dass mindestens ein distaler Endabschnitt oder ein ganzer Abschnitt eines leitfähigen Stifts, bei dem es sich um eine Vielzahl von Anschlussstiften handelt, in einer hohlen Röhrenform gebildet ist, und eine Lötkehlnaht auf den äußeren und inneren Oberflächen des leitfähigen Stifts gebildet ist, wodurch sich eine Kontaktierungsfläche eines Lötkontaktierungsabschnitts vergrößert und eine Kontaktierungsfestigkeit verbessert werden kann. Des Weiteren wird ebenfalls angegeben, dass eine Lötpaste oder ein Lötmetall im Voraus an dem distalen Endabschnitt des hohlen, röhrenförmigen, leitfähigen Stifts angebracht wird und die Montage erfolgt, wodurch Lötfehler verhindert werden können. Des Weiteren wird auch angegeben, dass ein kugelförmiger oder halbkugelförmiger Abschnitt in dem distalen Ende des leitfähigen Stifts gebildet wird, wodurch die Mantelfläche des distalen Endabschnitts des leitfähigen Stifts vergrößert wird, eine Lötkontaktierungsfläche vergrößert wird, und ein Nachlassen der Zuverlässigkeit des Lötkontaktierungsabschnitts verhindert werden kann.
    • Patentdokument 1: Japanische Patentanmeldung Nr. 2009-64852
    • Patentdokument 2: Japanische Patentanmeldung Nr. 2011-114040
    • Patentdokument 3: Japanische Patentanmeldung Nr. H7-106491
  • In dem Halbleiter-Leistungsmodul, das die Halbleitervorrichtung aus dem Patentdokument 1 ist, werden der Halbleiter-Chip 106 und das DCB-Substrat 104 kontaktiert, und die Elektroden auf der Oberfläche des Chips werden insgesamt durch die leitfähigen Stifte 108 anstelle von Aluminiumdrähten verbunden, um Verkabelungen zu bilden. Somit wird ein Stromweg des DCB-Substrats 104, des Halbleiter-Chips 106 und der Leiterplatte 109 gebildet. Wenn Lötmetall als Kontaktierungsmaterial 107 verwendet wird, wird Lötmetall in den Kontaktierungsabschnitten der oberen und unteren Elektroden des Chips angeordnet und wird erhitzt und abgekühlt, wodurch die Kontaktierung fertiggestellt wird.
  • Wenn jedoch eine Halbleitervorrichtung mit breiter Bandlücke (WBG), wie etwa eine Siliziumcarbid-(SiC) oder Galliumnitrid-(GaN)Vorrichtung montiert wird, muss das Halbleiter-Leistungsmodul auf hohen Temperaturen funktionieren, um die Vorteile derselben auszunutzen. Wenn die Betriebstemperatur 200°C oder mehr erreicht, ist die Verwendung von Lötmetall aus Sicht der Zuverlässigkeit problematisch.
  • Des Weiteren weist eine Siliziumcarbid-(SiC)Vorrichtung, wie etwa ein SiC-MOSFET (MOS-artiger Feldeffekttransistor) oder eine SiC-SBD (Schottky-Sperrdiode) eine kleine Chip-Größe auf (beispielsweise ungefähr 3 mm mal 3 mm). Deshalb ist eine Gate-Kontaktfläche eines SiC-MOSFET sehr klein, und ihre Größe beträgt beispielsweise ungefähr 200 μm mal 200 μm. Es ist schwierig, leitfähige Stifte an einer derart kleinen Gate-Kontaktfläche mit hoher Genauigkeit zu befestigen.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß den leitfähigen Stiften der Halbleitervorrichtungen, die in den Patentdokumenten 1 bis 3 offenbart werden, und ihrem Kontaktierungsverfahren, ist es schwierig, diese Probleme zu lösen.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, die obigen Probleme zu lösen und eine Halbleitervorrichtung, die in der Lage ist, leitfähige Stifte fest mit einem Kontaktierungszielelement, wie etwa einem Halbleiter-Chip oder einem Isoliersubstrat mit leitfähigen Mustern, unter Verwendung von Metallnanopartikeln zu kontaktieren, und ein Verfahren zum Herstellen derselben bereitzustellen.
  • Um die Aufgabe zu lösen, wird gemäß einem Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt, die einen Halbleiter-Chip und ein leitfähiges Verbindungsstück einschließt, in dem ein konkaver Abschnitt in einer unteren Oberfläche eines distalen Endes des leitfähigen Verbindungsstücks gebildet ist, das an einem Kontaktierungszielmaterial befestigt ist, und das leitfähige Verbindungsstück wird mit dem Kontaktierungszielmaterial in dem konkaven Abschnitt unter Verwendung von Metallnanopartikeln kontaktiert.
  • Des Weiteren kann das leitfähige Verbindungsstück ein leitfähiger Stift oder ein externer Ausleitungsanschluss, der an einer Leiterplatte befestigt ist, sein.
  • Des Weiteren kann ein distales Ende des leitfähigen Stifts eine Form aufweisen, die aus einer Kegelform, einer Stufenform und einer Kombination der Stufenform und der Kegelform ausgewählt wird.
  • Des Weiteren kann ein konkaver Abschnitt auf einer unteren Oberfläche eines distalen Endes des leitfähigen Stifts eine Form aufweisen, die zu einer Kugelform gekrümmt ist.
  • Des Weiteren kann das Kontaktierungszielmaterial eine Oberflächenelektrode des Halbleiter-Chips oder ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern, an dem der Halbleiter-Chip befestigt ist, sein.
  • Des Weiteren kann eine Tiefe des konkaven Abschnitts auf der unteren Oberfläche des distalen Endes des leitfähigen Verbindungsstücks zwischen 10 μm und 200 μm liegen.
  • Um die Aufgabe zu lösen, wird gemäß einem anderen Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt, die mindestens Folgendes umfasst: ein leitfähiges Verbindungsstück, das einen konkaven Abschnitt aufweist, der in einem distalen Ende desselben gebildet ist; und ein Kontaktierungszielmaterial, wobei das leitfähige Verbindungsstück und das Kontaktierungszielmaterial durch einen gesinterten Metallpartikelabschnitt kontaktiert werden, der in dem konkaven Abschnitt dicht eingefüllt ist.
  • Des Weiteren kann das leitfähige Verbindungsstück ein stabförmiger leitfähiger Stift sein, der einen konkaven Abschnitt aufweist, der in einem Ende desselben gebildet ist, und das Kontaktierungszielmaterial kann eine Oberflächenelektrode eines Halbleiter-Chips sein.
  • Des Weiteren kann das leitfähige Verbindungsstück ein stabförmiger externer Ausleitungsanschluss sein, bei dem der konkave Abschnitt an einem Ende desselben gebildet ist, und das Kontaktierungszielmaterial kann ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern sein.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, umfassend: einen Auftragschritt des Auftragens einer Paste, die Metallnanopartikel enthält, auf ein Kontaktierungszielmaterial; einen Platzierungsschritt des Vorbereitens eines leitfähigen Verbindungsstücks, das einen konkaven Abschnitt in einem distalen Ende desselben aufweist, und des Platzierens des leitfähigen Verbindungsstücks, so dass der konkave Abschnitt auf der Paste positioniert ist; und einen Sinterschritt des Erhitzens der Metallnanopartikel und des Ausübens von Druck auf die Metallnanopartikel mit dem leitfähigen Verbindungsstück, um die Metallnanopartikel zu sintern und das Kontaktierungszielmaterial und den konkaven Abschnitt zu kontaktieren.
  • Des Weiteren kann in dem Sinterschritt eine Heiztemperatur zwischen 150°C und 300°C liegen, und der Druck kann zwischen 10 MPa und 50 MPa liegen.
  • Des Weiteren kann das Verfahren ferner vor dem Sinterschritt einen Vorbrennschritt des Erhitzens eines Lösemittels, das in der Paste enthalten ist, um das Lösemittel verdampfen zu lassen, einschließen.
  • Gemäß der vorliegenden Erfindung werden Metallnanopartikel in den konkaven Abschnitt eingefüllt, der in dem distalen Ende des leitfähigen Verbindungsstücks gebildet ist, und das leitfähige Verbindungsstück und das Kontaktierungszielmaterial werden durch Metallpartikel-Kontaktierung unter Verwendung von Metallnanopartikeln kontaktiert, wodurch das leitfähige Verbindungsstück und das Kontaktierungszielmaterial fest miteinander kontaktiert werden können.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1A bis 1C Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 1 der vorliegenden Erfindung abbilden, wobei 1A eine allgemeine Querschnittsansicht eines Hauptteils ist, 1B eine vergrößerte Ansicht eines Abschnitts ist, der in 1A durch A angegeben ist, und 1C eine Draufsicht einer unteren Oberfläche eines distalen Endes eines leitfähigen Stifts in 1B ist.
  • 2A bis 2C die Schritte des Kontaktierens eines leitfähigen Stifts 8 und einer oberen Elektrode 6a eines Halbleiter-Chips 6, wobei 2A bis 2C Querschnittsansichten sind, die Hauptschritte der Reihe nach abbilden.
  • 3A und 3B Querschnittsansichten eines Hauptteils, welche die Form eines konkaven Abschnitts einer unteren Oberfläche 12 eines distalen Endes gemäß einer Änderung des leitfähigen Stifts 8 aus 1A bis 1C abbilden, wobei die Form anders als die des konkaven Abschnitts in 1A bis 1C ist, wobei 3A eine Ansicht ist, wenn die Form des konkaven Abschnitts durch vier Ebenen gebildet wird, und 3B eine Ansicht ist, wenn die Form des konkaven Abschnitts durch eine gewisse Anzahl von Ebenen gebildet wird.
  • 4A und 4B Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 2 der vorliegenden Erfindung abbilden, wobei 4A eine Querschnittsansicht eines Hauptteils eines leitfähigen Stifts 21 ist, und 4B eine Draufsicht einer unteren Oberfläche 23 eines distalen Endes des leitfähigen Stifts 21 ist.
  • 5A und 5B Diagramme, welche die Form eines distalen Endabschnitts gemäß einer Änderung des leitfähigen Stifts 21 abbilden, wobei 5A eine Ansicht ist, wenn sich das distale Ende stufenweise verengt, und 5B eine Ansicht ist, wenn das distale Ende eine Kombination einer Stufenform und einer Kegelform aufweist.
  • 6A und 6B Diagramme, die eine Konfiguration einer herkömmlichen Halbleitervorrichtung abbilden, die in dem Patentdokument 1 offenbart wird, wobei 6A eine allgemeine Querschnittsansicht eines Hauptteils ist, und 6B eine vergrößerte Ansicht eines Abschnitts ist, der in 6A mit B angegeben ist.
  • 7 eine Querschnittsansicht eines Hauptteils einer herkömmlichen Halbleitervorrichtung, die in dem Patentdokument 2 offenbart wird.
  • 8A bis 8C Modelldiagramme zum Beschreiben des Mechanismus der Metallpartikel-Kontaktierung, wobei 8A bis 8C Diagramme sind, die der Reihe nach die Schritte zum Ausbilden einer Metallpartikel-Kontaktierung abbilden.
  • 9 eine Querschnittsansicht eines Hauptteils, wenn eine untere Oberfläche 402a eines distalen Endes eines leitfähigen Stifts 402 mit einer oberen Elektrode 401a eines Halbleiter-Chips 401 unter Verwendung von Metallnanopartikeln 404 kontaktiert wird.
  • BESTE AUSFÜHRUNGSFORM DER ERFINDUNG
  • Die Ausführungsformen werden basierend auf den folgenden Beispielen beschrieben.
  • Beispiel 1
  • 1A bis 1C sind Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 1 der vorliegenden Erfindung abbilden, wobei 1A eine allgemeine Querschnittsansicht eines Hauptteils ist, 1B eine vergrößerte Ansicht eines Abschnitts ist, der in 1A mit A angegeben ist, und 1C eine Draufsicht einer unteren Oberfläche eines distalen Endes eines leitfähigen Stifts in 1B ist. 1A bis 1C sind Diagramme, die der Halbleitervorrichtung aus 6A und 6B entsprechen.
  • In 1A umfasst ein DCB-Substrat 4, das ein Isoliersubstrat mit leitfähigen Mustern ist, eine Wärmesenke 1, ein Isoliersubstrat 2 und ein Schaltungsmuster 3. Ein Halbleiter-Chip 6 ist an dem Schaltungsmuster 3 des DCB-Substrats 4 durch ein Kontaktierungsmaterial 5 befestigt. Die leitfähigen Stifte 8 sind an einer oberen Elektrode 6a des Halbleiter-Chips 6 befestigt, wobei eine Kontaktierungsschicht 7 eingeschoben ist. Die leitfähigen Stifte 8 sind an einer Leiterplatte 9 befestigt. Die externen Ausleitungsanschlüsse 10 sind an dem Schaltungsmuster 3 und der Leiterplatte 9 befestigt. Die untere Oberfläche der Wärmesenke 1 und der externen Ausleitungsanschlüsse 10 sind freigelegt, und das gesamte Substrat ist mit einem Vergussharz 11 vergossen. Von dem Kontaktierungsmaterial 5 und der Kontaktierungsschicht 7 wird mindestens die Kontaktierungsschicht 7 unter Verwendung von Metallnanopartikeln gebildet.
  • In 1B ist ein konkaver Abschnitt in einer unteren Oberfläche 12 eines distalen Endes des leitfähigen Stifts 8 gebildet. Ein gesinterter Metallpartikelabschnitt 7a liegt zwischen der oberen Elektrode 6a des Halbleiter-Chips 6 und der unteren Oberfläche des distales Endes des leitfähigen Stifts 8 vor, und ein nicht gesinterter Metallpartikelabschnitt 7b liegt um den gesinterten Metallpartikelabschnitt 7a herum vor. Der konkave Abschnitt der unteren Oberfläche 12 weist eine Bogenform (Kugelform), eine runde Form oder eine glatte kuppelförmige gekrümmte Oberfläche auf.
  • In 1C weist die untere Oberfläche 12 des distalen Endes des leitfähigen Stifts 8 eine kreisförmige plane Form auf, um die Pressarbeit gleichmäßig auszuführen. Ein äußerer Umfangsabschnitt 12a der unteren Oberfläche 12 ist abgeschrägt, um die Konzentration von Spannung zu vermeiden, und weist eine glatte gekrümmte Oberfläche auf. Des Weiteren ist die Querschnittsform des leitfähigen Stifts 8 nicht auf eine kreisförmige Form eingeschränkt, sondern kann eine vieleckige Form, wie etwa eine viereckige Form oder eine sechseckige Form, sein.
  • Der leitfähige Stift 8 und die obere Elektrode 6a des Halbleiter-Chips 6, die ein Kontaktierungszielelement ist, werden durch eine feste Kontaktierungsschicht 7 kontaktiert, die aus dem gesinterten Metallpartikelabschnitt 7a gebildet wird, der durch das Sintern von Metallnanopartikeln gebildet wird (beispielsweise von Silber-Nanopartikeln oder Kupfer-Nanopartikeln). Die Kontaktierungsschicht 7 wird durch Erhitzen, Pressen und Sintern von Metallnanopartikeln erzielt, und dieses Kontaktierungsverfahren wird als Metallpartikel-Kontaktierung bezeichnet.
  • Das Schaltungsmuster 3 des DCB-Substrats 4 oder ein (nicht abgebildetes) Schaltungsmuster der Leiterplatte 9 kann als Kontaktierungszielelement verwendet werden, und das Kontaktieren zwischen dem Schaltungsmuster 3 und dem externen Ausleitungsanschluss 10 und das Kontaktieren zwischen dem (nicht abgebildeten) Schaltungsmuster der Leiterplatte 9 und dem externen Ausleitungsanschluss 10 können unter Verwendung von Metallnanopartikel durchgeführt werden. In diesen Fällen kann die untere Oberfläche des distalen Endes des externen Ausleitungsanschlusses 10 in einer konkaven Form gebildet sein.
  • 2A bis 2C bilden die Schritte des Kontaktierens des leitfähigen Stifts 8 und der oberen Elektrode 6a des Halbleiter-Chips 6 ab, wobei 2A bis 2C Querschnittsansichten sind, welche die Hauptschritte der Reihe nach abbilden.
  • Eine Metallnanopartikel-Paste 13, in der Metallnanopartikel dispergiert und vermischt sind, wird auf die obere Elektrode 6a des Halbleiter-Chips 6 beispielsweise gemäß einem Siebdruckverfahren aufgetragen (2A).
  • Die Metallnanopartikel werden aus mindestens einem Metall gebildet, das aus Kupfer, Silber, Platin und dergleichen ausgewählt wird, und ihr Durchmesser liegt zwischen 1 nm und mehreren hundert nm. Es können Metallnanopartikel von anderen Materialien gemischt und verwendet werden. Die Metallnanopartikel-Paste 13 ist ein Material, in dem Metallnanopartikel, ein organisches Dispersionsmittel, das hinzugefügt wird, so dass sich die feinen Metallpartikel während der Schritte des Lagerns und des Herstellens nicht verklumpen, und ein Dispersionshilfsmaterial, das mit dem organischen Dispersionsmittel während des Kontaktierens reagiert, um das organische Dispersionsmittel zu entfernen, mit einem organischen Bindemittel (Lösemittel) gemischt werden, um eine Paste zu bilden. Die Dicke der aufgetragenen Metallnanopartikel-Paste 13 liegt bevorzugt zwischen 100 μm und 500 μm.
  • Des Weiteren wird die Oberfläche der oberen Elektrode 6a bevorzugt mit Kupfer, Gold, Silber, Nickel oder dergleichen galvanisiert.
  • Anschließend wird der leitfähige Stift 8, dessen untere Oberfläche 12 eine konkave Form aufweist, derart angeordnet, dass sein distales Ende auf der aufgetragenen Metallnanopartikel-Paste 13 positioniert ist. Der leitfähige Stift 8 ist ein Element, das durch das Formen von Kupfer oder einer Kupferlegierung erzielt wird, oder ein Element, das durch Galvanisieren des Elements mit Gold, Silber, Nickel oder dergleichen erzielt wird.
  • Anschließend wird als Vorbrennschritt die Paste 13 erhitzt, um ein Lösemittel verdampfen zu lassen, um eine Schicht 13a aus aggregierten Metallnanopartikeln zu bilden (2B). Ferner wird durch den konkaven Abschnitt des leitfähigen Stifts 8 Druck auf die Schicht 13a aus Metallnanopartikeln ausgeübt, und die Schicht 13a aus Metallnanopartikeln wird erhitzt, wodurch die Metallnanopartikel gesintert werden und der gesinterte Metallpartikelabschnitt 7a als feste Kontaktierungsschicht 7 gebildet wird (2C).
  • Der konkave Abschnitt auf der unteren Oberfläche 12 des distalen Endes des leitfähigen Stifts 8 ist in einer Kugelform gekrümmt, und seine Tiefe T liegt zwischen 10 μm und 200 μm. Bevorzugt beträgt die Dicke T ungefähr 100 μm. Falls die Tiefe T weniger als 10 μm beträgt, wird eine große Menge von Metallnanopartikeln herausgedrückt, und die feste Kontaktierungsschicht 7 wird nicht gebildet. Falls andererseits die Tiefe T größer als 200 μm ist, sind die Metallnanopartikel nicht ausreichend in den konkaven Abschnitt eingefüllt und die Presskraft überträgt sich nicht zufriedenstellend auf die Metallnanopartikel. Daraufhin wird die feste Kontaktierungsschicht 7 nicht gebildet.
  • Obwohl des Weiteren die Heiztemperatur während des Vorbrennschritts in Abhängigkeit von dem in der Paste 13 enthaltenen Lösemittel unterschiedlich ist, liegt die Temperatur bevorzugt beispielsweise zwischen 100°C und 150°C. Die Sintertemperatur der Metallnanopartikel liegt zwischen 150°C und 300°C und beträgt bevorzugt ungefähr 200°C. Dies ist der Fall, weil, wenn die Sintertemperatur tiefer als 150°C ist, die Temperatur so gering ist, dass sich die Metallnanopartikel nicht verfestigen (gesinterte Schicht). Des Weiteren ist dies der Fall, weil, wenn die Sintertemperatur über 300°C hinausgeht, das Lösemittel zu schnell verdampft, die Metallnanopartikel zu schnell aggregieren, und somit die feste Kontaktierungsschicht 7, die den leitfähigen Stift 8 und die obere Elektrode 6a des Halbleiter-Chips 6 kontaktiert, bei der es sich um ein Kontaktierungszielmaterial handelt, nicht gebildet wird.
  • Des Weiteren liegt die Presskraft F, die auf die Schicht 13a aus Metallnanopartikeln ausgeübt wird, zwischen 10 MPa und 50 MPa, und beträgt bevorzugt ungefähr 30 MPa. Dies ist der Fall, weil die Presskraft F von 10 MPa so gering ist, dass sich keine gesinterte Schicht bildet. Falls des Weiteren die Presskraft über 50 MPa hinausgeht, ist die Kraft so hoch, dass Fehler, wie etwa Risse, auf Grund der Spannung des Endabschnitts des leitfähigen Stifts 8 in das Kontaktierungszielmaterial eingeführt werden.
  • Um des Weiteren eine Oxidierung des Kontaktierungszielmaterials zu unterdrücken (insbesondere im Fall von Kupfer), wird der Vorbrennschritt bevorzugt in einer Stickstoffatmosphäre ausgeführt. Um Luft zu entfernen, die in dem konkaven Abschnitt verbleibt, wenn die Schicht 13a aus Metallnanopartikeln in Kontakt mit der unteren Oberfläche des distalen Endes des leitfähigen Stifts 8 kommt, wird das Sintern bevorzugt in einer dekomprimierten Atmosphäre ausgeführt.
  • Wie in 2B abgebildet, da die Schicht 13a aus Metallnanopartikeln gebildet wird, um in dem konkaven Abschnitt, der auf der unteren Oberfläche 12 des distalen Endes des leitfähigen Stifts 8 gebildet ist, dicht eingefüllt zu werden, wird die Presskraft F, die von dem leitfähigen Stift 8 auf die Metallnanopartikel ausgeübt wird, in einer Richtung nach unten ausgeübt, die durch den Pfeil f angegeben wird, der in der Zeichnung abgebildet ist, um in der Richtung der mittleren Achse des leitfähigen Stifts 8 zu konvergieren. Dadurch wird unterbunden, dass die Metallnanopartikel von der unteren Oberfläche 12 des leitfähigen Stifts 8 aus nach außen fließen. Des Weiteren wird die Schicht 13a aus Metallnanopartikeln durch den konkaven Abschnitt gepresst, wodurch die Presskraft, die zum Sintern benötigt wird, sich nicht verteilt und sich effektiv auf die Metallnanopartikel überträgt. Daraufhin fährt das Sintern zuverlässig fort und der gesinterte Metallpartikelabschnitt 7a kann als feste Kontaktierungsschicht 7 gebildet werden.
  • Wie in 2C abgebildet, wird die Schicht 13a aus Metallnanopartikeln, auf welche die Presskraft F nicht ausgeübt wird, zu einem nicht gesinterten Metallpartikelabschnitt 7b und trägt nicht zum Kontaktieren bei. Deshalb bildet sich keine Lötkontaktierung nach Art einer Kehlnaht. Das Sintern des gesinterten Metallpartikelabschnitts 7a ist jedoch haltbar, und somit werden der leitfähige Stift 8 und die obere Elektrode 6a durch die feste Kontaktierungsschicht 7 befestigt.
  • Da die plane Form der unteren Oberfläche des leitfähigen Stifts 8 eine kreisförmige Form ist, überträgt sich die Presskraft F einheitlich auf die Metallnanopartikel. Da des Weiteren der äußere Umfangsabschnitt 12a der unteren Oberfläche 12 des leitfähigen Stifts 8 abgeschrägt und glatt ist, wird eine Konzentration von Spannung auf diesen Abschnitt verhindert. Daraufhin ist es möglich, eine Konzentration von Spannung während des Kontaktierens zu verhindern und die Konzentration von Spannung während des Betriebs der Vorrichtungen nach dem Kontaktieren zu verhindern.
  • Das zuvor beschriebene Kontaktierungsverfahren kann auf das Kontaktieren zwischen dem externen Ausleitungsanschluss 10 und dem Schaltungsmuster 3 unter Verwendung des externen Ausleitungsanschlusses 10, der den konkaven Abschnitt aufweist, der auf der unteren Oberfläche seines distalen Endes gebildet ist, angewendet werden. Der externe Ausleitungsanschluss 10 und das Schaltungsmuster 3 sind beispielsweise aus Kupfer oder einer Kupferlegierung gebildet, und ihre Basismaterialien können mit Nickel oder dergleichen galvanisiert sein.
  • Eine WBG-Halbleitervorrichtung wie eine SiC-Vorrichtung ermöglicht eine Miniaturisierung und Betrieb auf hohen Temperaturen, und eine Metallpartikel-Kontaktierung ist ein optimales Kontaktierungsmittel.
  • 3A und 3B sind Querschnittsansichten eines Hauptteils, welche die Form des konkaven Abschnitts der unteren Oberfläche 12 des distalen Endes gemäß einer Änderung des leitfähigen Stifts 8 aus 1A bis 1C abbilden, wobei die Form anders als die des konkaven Abschnitts in 1A bis 1C ist, wobei 3A eine Ansicht ist, wenn die Form des konkaven Abschnitts durch vier Ebenen gebildet wird, und 3B eine Ansicht ist, wenn die Form des konkaven Abschnitts durch eine Reihe von Ebenen gebildet wird. Beispielsweise weist der konkave Abschnitt aus 3A eine Pyramidenform auf, und der konkave Abschnitt aus 3B weist eine Kombination von zwei verschiedenen Pyramidenformen auf. Da auf jeden Fall die untere Oberfläche 12 eine konkave Form aufweist, überträgt sich die Presskraft F effektiv von dem leitfähigen Stift 8 auf die Metallnanopartikel in der Schicht 13a aus Metallnanopartikeln, und es wird eine feste Kontaktierungsschicht erzielt.
  • Beispiel 2
  • 4A und 4B sind Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß Beispiel 2 der vorliegenden Erfindung abbilden, wobei 4A eine Querschnittsansicht eines Hauptteils eines leitfähigen Stifts 21 ist und 4B eine Draufsicht einer unteren Oberfläche 23 eines distalen Endes des leitfähigen Stifts 21 ist. Die allgemeine Querschnittsansicht des Hauptteils der Halbleitervorrichtung gemäß Beispiel 2 ist die gleiche wie die allgemeine Querschnittsansicht (1A) des Hauptteils der Halbleitervorrichtung gemäß Beispiel 1 mit Ausnahme der folgenden Unterschiede. Somit wird keine redundante Beschreibung davon bereitgestellt. Ein distaler Endabschnitt 22 des leitfähigen Stifts 21 der Halbleitervorrichtung des vorliegenden Beispiels ist anders als der des leitfähigen Stifts 8, der in 1B und 1C abgebildet ist. Der leitfähige Stift 21 weist eine derartige Kegelform auf, dass der Durchmesser des distalen Endabschnitts 22 abnimmt, wenn sich der leitfähige Stift 21 einer unteren Oberfläche 23 nähert, in welcher der konkave Abschnitt gebildet ist. In dem leitfähigen Stift 21 ist es möglich, im Vergleich zu dem leitfähigen Stift 8, der eine ungefähr kreisförmige, säulenförmige äußere Form aufweist und den gleichen Durchmesser bis zu dem distalen Ende aufweist, die Fläche der unteren Oberfläche 23 des leitfähigen Stifts 21 zu verringern. Der Durchmesser des distalen Endes des distalen Endabschnitts 22 beträgt beispielsweise ungefähr 100 μm. Der leitfähige Stift 21 kann mit der oberen Elektrode 6a (insbesondere beispielsweise einer Gate-Kontaktfläche oder dergleichen) des kleinen Halbleiter-Chips 6, wie etwa einer WBG-Halbleitervorrichtung, kontaktiert werden. Wenn ein konkaver Abschnitt auf der unteren Oberfläche 23 des distalen Endes des leitfähigen Stifts 21 gebildet wird, ähnlich wie in 1A bis 1C, kann ein gesinterter Metallpartikelabschnitt in dem konkaven Abschnitt als feste Kontaktierungsschicht 7 gebildet werden, und die untere Oberfläche 23, die eine kleine Fläche aufweist, kann zuverlässig mit der oberen Elektrode 6a kontaktiert werden.
  • 5A und 5B sind Diagramme, welche die Form eines distalen Endabschnitts gemäß einer Änderung des leitfähigen Stifts 21 abbilden, wobei 5A eine Ansicht ist, wenn sich das distale Ende 24 stufenweise verengt, und 5B eine Ansicht ist, wenn das distale Ende 25 eine Kombination einer Stufenform und einer Kegelform aufweist. Die plane Form der unteren Oberfläche 23 des distalen Endes des leitfähigen Stifts 21 ist die gleiche wie die aus 4B. Obwohl in den Figuren die Querschnittsform des Schafts des leitfähigen Stifts 21 kreisförmig ist, kann die Querschnittsform eine vieleckige Form sein, wie etwa eine viereckige Form oder eine sechseckige Form.
  • Referenzbeispiel
  • Es wird ein Beispiel beschrieben, bei dem in der herkömmlichen Halbleitervorrichtung, die in 6A und 6B abgebildet ist, der Halbleiter-Chip 106 und das DCB-Substrat 104 oder der leitfähige Stift 108 unter Verwendung von Metallnanopartikeln, wie etwa Silber-(Ag)Nanopartikeln, als Kontaktierungsmaterialien 105 und 107 kontaktiert werden (dies wird als Metallpartikel-Kontaktierung bezeichnet).
  • Die Kontaktierungsmaterialien 105 und 107, die pastenförmig sind, werden auf einen Kontaktierungsabschnitt aufgetragen und werden dann einem Schritt des Erhitzens und des Verdampfens eines Lösemittels oder dergleichen unterzogen (dabei handelt es sich um einen Vorbrennschritt). In diesem Zustand bleiben die Metallnanopartikel fest. Anschließend werden die Metallnanopartikel, bei denen es sich um Kontaktierungselemente handelt, erhitzt und gepresst, um gesintert zu werden, um eine ausreichende Kontaktierungsfestigkeit zu erzielen, wodurch das Kontaktieren ausgeführt wird.
  • 8A bis 8C sind Modelldiagramme zum Beschreiben des Mechanismus zur Metallpartikel-Kontaktierung, wobei 8A bis 8C Diagramme sind, welche die Schritte zum Ausführen der Metallpartikel-Kontaktierung der Reihe nach abbilden.
  • Zuerst werden die Metallnanopartikel 302 in einem Lösemittel 301 (aktives Lösemittel) dispergiert, um eine Paste 303 zu erzielen, und die Paste 303 wird auf ein Kontaktierungszielelement 304 aufgetragen (beispielsweise auf eine obere Elektrode oder dergleichen eines Halbleiter-Chips) (8A).
  • Anschließend wird das Lösemittel 301 erhitzt und verdampft, und eine Schicht aus Metallnanopartikeln 305 (eine Schicht, in der die Metallnanopartikel 302 zu einem nanoporösen Material aggregieren) bleibt auf einem zu kontaktierenden Kontaktierungszielelement 304. Es wird eine Presskraft G auf die Schicht 305 aus Metallnanopartikeln durch eine untere Oberfläche 306a eines distalen Endes des leitfähigen Stifts 306 in einem Zustand ausgeübt, in dem die Temperatur von der Vorbrenntemperatur aus angehoben wird (8B). Die Schicht 305 aus Metallnanopartikeln wird erhitzt und gepresst, wodurch die Metallnanopartikel 302, welche die Metallnanopartikel zwischen dem Kontaktierungszielelement 304 und dem leitfähigen Stift 306 kontaktieren, die Metallnanopartikel 302, die das Kontaktierungszielelement 304 kontaktieren, und die Metallnanopartikel 302, welche die untere Oberfläche 306a des distalen Endes des leitfähigen Stifts 306 kontaktieren, gesintert werden. Durch dieses Sintern wird eine feste Kontaktierungsschicht 307 zwischen dem Kontaktierungszielelement 304 und dem leitfähigen Stift 306 gebildet (8C).
  • Obwohl bei dieser Metallpartikel-Kontaktierung die gepressten Metallnanopartikel 302 die Kontaktierungsschicht 307 bilden, bilden die Metallnanopartikel 302, die aus dem leitfähigen Stift 306 herausgedrückt werden und nicht gepresst werden, keine Kontaktierungsschicht 307. Dadurch bildet sich keine Lötmetallkontaktierung nach Art einer Kehlnaht.
  • 9 ist eine Querschnittsansicht eines Hauptteils, wenn eine untere Oberfläche 402a eines distalen Endes eines leitfähigen Stifts 402 mit einer oberen Elektrode 401a eines Halbleiter-Chips 401 unter Verwendung von Metallnanopartikeln 404 kontaktiert wird.
  • Durch die Presskraft H, die auf eine Schicht 403 aus Metallnanopartikeln ausgeübt wird, werden die Metallnanopartikel 404, welche die flache untere Oberfläche 402a des leitfähigen Stifts 402 berühren, aus dem leitfähigen Stift 402 herausgedrückt, und die Dicke der Schicht 403 aus Metallnanopartikeln unter der unteren Oberfläche 402a des leitfähigen Stifts 402 verkleinert sich bis auf einige μm. Des Weiteren wird die gedrückte Schicht 403 aus Metallnanopartikeln zu einer nicht gesinterten Aufrollschicht 403a.
  • Wenn die Dicke P einer Kontaktierungsschicht 405 (die gesinterte Schicht der Schicht 403 aus Metallnanopartikeln) unter dem leitfähigen Stift 402 bis auf einige μm abnimmt, wird die Rauheit der unteren Oberfläche 402a des leitfähigen Stifts 402 ungefähr die gleiche wie die der oberen Elektrode 401a, und die Presskraft H überträgt sich effektiv auf die Schicht 403 aus Metallnanopartikeln. Daher wird keine feste Kontaktierungsschicht 405 erzielt.
  • 9 bildet einen Fall ab, bei dem die untere Oberfläche 402a des distalen Endes des leitfähigen Stifts 402 eine erste flache und kegelförmige Form aufweist, es ist ebenfalls schwierig, eine feste Kontaktierungsschicht zu bilden, wenn der leitfähige Stift eine gerade und flache untere Oberfläche aufweist.
  • Im Gegensatz zu diesem Referenzbeispiel wird bei der Halbleitervorrichtung, die in den Beispielen 1 und 2 beschrieben wird, der konkave Abschnitt in den unteren Oberflächen 12 und 23 der leitfähigen Stifte 8 und 21 gebildet, die an dem Halbleiter-Chip 6 befestigt sind, die Metallnanopartikel, die dicht in den konkaven Abschnitt eingefüllt werden, werden erhitzt und gepresst, um gesintert zu werden, wodurch die feste Kontaktierungsschicht 7 als Metallpartikel-Kontaktierungsschicht gebildet werden kann. Dadurch ist es bei einem Leitungshalbleitermodul mit einer Verbindung durch leitfähige Stifte, das eine Struktur ohne Drahtkontaktierung aufweist, möglich, die Zuverlässigkeit der Verbindung mit Bezug auf eine thermische Beanspruchung, die in dem Kontaktierungsabschnitt zwischen dem Halbleiter-Chip und dem leitfähigen Stift im Betrieb auftritt, zu verbessern. Des Weiteren ermöglicht die Metallpartikel-Kontaktierung den Betrieb auf hohen Temperaturen der Halbleitervorrichtungen im Vergleich zur Lötmetallkontaktierung und kann auf Siliziumvorrichtungen und WGB-Vorrichtungen angewendet werden.
  • Des Weiteren ist die vorliegende Erfindung auch wirksam, wenn das Kontaktierungszielmaterial ein Isoliersubstrat mit leitfähigen Mustern (DCB-Substrat) statt des Halbleiter-Chips ist.
  • Bezugszeichenliste
  • 1
    Wärmesenke
    2
    Isoliersubstrat
    3
    Schaltungsmuster
    4
    DCB-Substrat
    5
    Kontaktierungsmaterial
    6
    Halbleiter-Chip
    6a
    Obere Elektrode
    7
    Kontaktierungsschicht
    7a
    Gesinterter Metallpartikelabschnitt
    7b
    Nicht gesinterter Metallpartikelabschnitt
    8, 21
    Leitfähiger Stift
    9
    Leiterplatte
    10
    Externer Ausleitungsanschluss
    11
    Vergussharz
    12, 23
    Untere Oberfläche des leitfähigen Stifts
    12a, 13a
    Äußerer Umfangsabschnitt der unteren Oberfläche des leitfähigen Stifts
    13
    Paste mit Metallnanopartikeln
    13a
    Schicht mit Metallnanopartikeln
    22, 24, 25
    Distaler Endabschnitt

Claims (12)

  1. Halbleitervorrichtung, umfassend: einen Halbleiter-Chip; und ein leitfähiges Verbindungsstück, wobei ein konkaver Abschnitt in einer unteren Oberfläche eines distalen Endes des leitfähigen Verbindungsstücks gebildet ist, das an einem Kontaktierungszielmaterial befestigt ist, und das leitfähige Verbindungsstück mit dem Kontaktierungszielmaterial in dem konkaven Abschnitt unter Verwendung von Metallnanopartikeln kontaktiert ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das leitfähige Verbindungsstück ein leitfähiger Stift oder ein externer Ausleitungsanschluss, der an einer Leiterplatte befestigt ist, ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei ein distales Ende des leitfähigen Stifts eine Form aufweist, die aus einer Kegelform, einer Stufenform und einer Kombination der Stufenform und der Kegelform ausgewählt wird.
  4. Halbleitervorrichtung nach Anspruch 2, wobei ein konkaver Abschnitt auf einer unteren Oberfläche eines distalen Endes des leitfähigen Stifts eine Form aufweist, die in einer Kugelform gekrümmt ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei das Kontaktierungszielmaterial eine Oberflächenelektrode des Halbleiter-Chips oder ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern, auf dem der Halbleiter-Chip befestigt ist, ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei eine Tiefe des konkaven Abschnitts auf der unteren Oberfläche des distalen Endes des leitfähigen Verbindungsstücks zwischen 10 μm und 200 μm liegt.
  7. Halbleitervorrichtung, umfassend: ein leitfähiges Verbindungsstück, das einen konkaven Abschnitt aufweist, der in einem distalen Ende desselben gebildet ist; und ein Kontaktierungszielmaterial, wobei das leitfähige Verbindungsstück und das Kontaktierungszielmaterial durch einen gesinterten Metallpartikelabschnitt, der dicht in dem konkaven Abschnitt eingefüllt ist, kontaktiert werden.
  8. Halbleitervorrichtung nach Anspruch 7, wobei das leitfähige Verbindungsstück ein stabförmiger leitfähiger Stift ist, an dessen einem Ende der konkave Abschnitt gebildet ist, und das Kontaktierungszielmaterial eine Oberflächenelektrode eines Halbleiter-Chips ist.
  9. Halbleitervorrichtung nach Anspruch 7, wobei das leitfähige Verbindungsstück ein stabförmiger externer Ausleitungsanschluss ist, an dessen einem Ende der konkave Abschnitt gebildet ist, und das Kontaktierungszielmaterial ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern ist.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: einen Auftragschritt des Auftragens einer Paste, die Metallnanopartikel enthält, auf ein Kontaktierungszielmaterial; einen Platzierungsschritt des Vorbereitens eines leitfähigen Verbindungsstücks, das an seinem distalen Ende einen konkaven Abschnitt aufweist, und des Anordnens des leitfähigen Verbindungsstücks, sodass der konkave Abschnitt auf der Paste positioniert ist; und einen Sinterschritt des Erhitzens der Metallnanopartikel und des Ausübens von Druck auf die Metallnanopartikel mit dem leitfähigen Verbindungsstück, um die Metallnanopartikel zu sintern und das Kontaktierungszielmaterial und den konkaven Abschnitt zu kontaktieren.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, wobei in dem Sinterschritt eine Heiztemperatur zwischen 150°C und 300°C liegt und der Druck zwischen 10 MPa und 50 MPa liegt.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, ferner umfassend: vor dem Sinterschritt einen Vorbrennschritt des Erhitzens eines Lösemittels, das in der Paste enthalten ist, um das Lösemittel verdampfen zu lassen.
DE112013001425.4T 2012-03-15 2013-02-13 Halbleitervorrichtung und Verfahren zum Herstellen derselben Withdrawn DE112013001425T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012058727 2012-03-15
JP2012-058727 2012-03-15
PCT/JP2013/053391 WO2013136896A1 (ja) 2012-03-15 2013-02-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112013001425T5 true DE112013001425T5 (de) 2014-12-18

Family

ID=49160815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013001425.4T Withdrawn DE112013001425T5 (de) 2012-03-15 2013-02-13 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US9129840B2 (de)
JP (1) JP5920454B2 (de)
CN (1) CN104205328B (de)
DE (1) DE112013001425T5 (de)
WO (1) WO2013136896A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7912835B2 (en) * 2004-05-14 2011-03-22 Oracle International Corporation Compile time opcodes for efficient runtime interpretation of variables for database queries and DML statements
WO2013136896A1 (ja) 2012-03-15 2013-09-19 富士電機株式会社 半導体装置およびその製造方法
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
JP6682235B2 (ja) * 2014-12-24 2020-04-15 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP6507874B2 (ja) * 2015-06-17 2019-05-08 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017022346A (ja) 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP2020051962A (ja) * 2018-09-28 2020-04-02 横河電機株式会社 センサユニット、センサユニットを備えた伝送器、センサユニットの製造方法、および、センサユニットを備えた伝送器の製造方法
JP7413668B2 (ja) * 2019-07-19 2024-01-16 富士電機株式会社 半導体装置及びその製造方法
JP7351134B2 (ja) * 2019-08-08 2023-09-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN111243967A (zh) * 2020-02-26 2020-06-05 通富微电子股份有限公司 一种堆叠式封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333300B2 (ja) * 1993-01-28 2002-10-15 松下電器産業株式会社 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
US5545589A (en) 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JPH07106491A (ja) 1993-09-30 1995-04-21 Toshiba Corp ピングリッドアレイ部品とその実装方法
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US7118389B2 (en) * 2004-06-18 2006-10-10 Palo Alto Research Center Incorporated Stud bump socket
JP4539980B2 (ja) * 2005-03-23 2010-09-08 富士電機システムズ株式会社 半導体装置およびその製造方法
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5082924B2 (ja) * 2008-02-27 2012-11-28 富士通株式会社 可動型コネクタ
CN102668051A (zh) * 2009-10-19 2012-09-12 住友电木株式会社 电子装置的制造方法、电子装置以及制造电子装置的设备
JP5581043B2 (ja) * 2009-11-24 2014-08-27 イビデン株式会社 半導体装置及びその製造方法
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
TWI423409B (zh) * 2010-04-20 2014-01-11 Raydium Semiconductor Corp 晶片結構及其晶片接合結構與製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
WO2013136896A1 (ja) 2012-03-15 2013-09-19 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9129840B2 (en) 2015-09-08
WO2013136896A1 (ja) 2013-09-19
US20140361445A1 (en) 2014-12-11
CN104205328A (zh) 2014-12-10
JPWO2013136896A1 (ja) 2015-08-03
CN104205328B (zh) 2017-05-10
JP5920454B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
DE112013001425T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
EP2729965B1 (de) Verfahren zum herstellen eines halbleiterbauelements mit strukturierter sinterverbindungsschicht und halbleiterbauelement mit strukturierter sinterverbindungsschicht
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013206480A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102013108354A1 (de) Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements
DE102009039227A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012207652A1 (de) Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE112017002198T5 (de) Halbleitereinrichtung
DE2248303A1 (de) Halbleiterbauelement
DE112017002421T5 (de) Halbleitereinheit und verfahren zum herstellen einer halbleitereinheit
WO2014000988A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
EP2537163B1 (de) Elektrisches widerstandselement geignet für leuchtdioden, laserdioden oder fotodetektoren
DE102017113153A1 (de) Chip mit sinterbarem Oberflächenmaterial
DE102017208533B4 (de) Fügematerialien, elektronische Vorrichtungen und Verfahren zur Herstellung davon
DE102012221396A1 (de) Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
WO2018228976A1 (de) Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe
DE112017005657B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee