DE112013001425T5 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents
Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDFInfo
- Publication number
- DE112013001425T5 DE112013001425T5 DE112013001425.4T DE112013001425T DE112013001425T5 DE 112013001425 T5 DE112013001425 T5 DE 112013001425T5 DE 112013001425 T DE112013001425 T DE 112013001425T DE 112013001425 T5 DE112013001425 T5 DE 112013001425T5
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- semiconductor device
- concave portion
- distal end
- metal nanoparticles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13369—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/16057—Shape in side view
- H01L2224/16058—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/1623—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/165—Material
- H01L2224/16501—Material at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/165—Material
- H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81054—Composition of the atmosphere
- H01L2224/81065—Composition of the atmosphere being reducing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81091—Under pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81095—Temperature settings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8134—Bonding interfaces of the bump connector
- H01L2224/81359—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/8184—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Powder Metallurgy (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Wenn ein leitfähiger Stift (8) mit einem Kontaktierungszielelement, wie etwa einem Halbleiter-Chip (6) oder einem Isoliersubstrat (4) mit leitfähigen Mustern, unter Verwendung von Metallnanopartikeln kontaktiert wird, kann man eine feste Kontaktierungsschicht erzielen, indem man eine untere Oberfläche (12) des distalen Endes des leitfähigen Stifts (8) in einer konkaven Form bildet.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, auf der ein Halbleiterchip und leitfähige Stifte montiert sind, und ein Verfahren zum Herstellen derselben, und genauer gesagt eine Halbleitervorrichtung, bei der leitfähige Stifte durch Metallpartikel-Kontaktierung unter Verwendung von Metallnanopartikeln kontaktiert werden, und ein Verfahren zum Herstellen derselben.
- ALLGEMEINER STAND DER TECHNIK
-
6A und6B sind Diagramme, die eine Konfiguration einer herkömmlichen Halbleitervorrichtung abbilden, die in dem Patentdokument 1 offenbart wird, in dem6A eine allgemeine Querschnittsansicht eines Hauptteils ist und6B eine vergrößerte Ansicht eines Abschnitts ist, der in6A durch B angegeben ist. Ein Halbleiter-Leistungsmodul, bei dem es sich um eine herkömmliche Halbleitervorrichtung handelt, verfügt über eine Struktur, in der ein Halbleiter-Chip106 mit einem Direct-Copper-Bonding-(DCB)Substrat104 kontaktiert wird, wobei es sich um ein Isoliersubstrat mit leitfähigen Mustern aus einem Kontaktierungsmaterial105 , wie etwa Lötmetall, und elektrischen Drähten auf der Oberfläche des Halbleiter-Chips106 handelt, die mit einer Leiterplatte109 kontaktiert sind, die leitfähige Stifte108 aus einem Kontaktierungsmaterial107 , wie etwa Lötmetall, aufweist. Bei dieser Struktur sind der Halbleiter-Chip106 und das DCB-Substrat104 durch ein Vergussharz111 vergossen, um das Halbleiter-Leistungsmodul zu bilden. - Das DCB-Substrat
104 umfasst eine Wärmesenke101 , ein Isoliersubstrat102 und ein Schaltungsmuster103 . -
7 ist eine Querschnittsansicht eines Hauptteils einer anderen herkömmlichen Halbleitervorrichtung, die in dem Patentdokument 2 offenbart wird. Ein Halbleiter-Leistungsmodul, das eine andere herkömmliche Halbleitervorrichtung ist, ist ein harzvergossenes Halbleiter-Leistungsmodul ähnlich wie6A und6B . Das Patentdokument 2 offenbart eine Trägerplatte206 , die der Leiterplatte109 aus6A und6B und den damit verbundenen leitfähigen Stiften205 entspricht, und ein Verfahren zum Herstellen derselben. In der Zeichnung ist die Bezugsnummer201 eine Wärmesenke, die Bezugsnummer202 ist ein leitfähiges Material, die Bezugsnummer203 ist ein Halbleiter-Chip, die Bezugsnummer204 ist ein leitfähiges Material, die Bezugsnummer207 ist ein Verbindungssubstrat, und die Bezugsnummer208 ist ein externer Ausleitungsanschluss. - Des Weiteren gibt das Patentdokument 3 an, dass mindestens ein distaler Endabschnitt oder ein ganzer Abschnitt eines leitfähigen Stifts, bei dem es sich um eine Vielzahl von Anschlussstiften handelt, in einer hohlen Röhrenform gebildet ist, und eine Lötkehlnaht auf den äußeren und inneren Oberflächen des leitfähigen Stifts gebildet ist, wodurch sich eine Kontaktierungsfläche eines Lötkontaktierungsabschnitts vergrößert und eine Kontaktierungsfestigkeit verbessert werden kann. Des Weiteren wird ebenfalls angegeben, dass eine Lötpaste oder ein Lötmetall im Voraus an dem distalen Endabschnitt des hohlen, röhrenförmigen, leitfähigen Stifts angebracht wird und die Montage erfolgt, wodurch Lötfehler verhindert werden können. Des Weiteren wird auch angegeben, dass ein kugelförmiger oder halbkugelförmiger Abschnitt in dem distalen Ende des leitfähigen Stifts gebildet wird, wodurch die Mantelfläche des distalen Endabschnitts des leitfähigen Stifts vergrößert wird, eine Lötkontaktierungsfläche vergrößert wird, und ein Nachlassen der Zuverlässigkeit des Lötkontaktierungsabschnitts verhindert werden kann.
- Patentdokument 1:
Japanische Patentanmeldung Nr. 2009-64852 - Patentdokument 2:
Japanische Patentanmeldung Nr. 2011-114040 - Patentdokument 3:
Japanische Patentanmeldung Nr. H7-106491 - In dem Halbleiter-Leistungsmodul, das die Halbleitervorrichtung aus dem Patentdokument 1 ist, werden der Halbleiter-Chip
106 und das DCB-Substrat104 kontaktiert, und die Elektroden auf der Oberfläche des Chips werden insgesamt durch die leitfähigen Stifte108 anstelle von Aluminiumdrähten verbunden, um Verkabelungen zu bilden. Somit wird ein Stromweg des DCB-Substrats104 , des Halbleiter-Chips106 und der Leiterplatte109 gebildet. Wenn Lötmetall als Kontaktierungsmaterial107 verwendet wird, wird Lötmetall in den Kontaktierungsabschnitten der oberen und unteren Elektroden des Chips angeordnet und wird erhitzt und abgekühlt, wodurch die Kontaktierung fertiggestellt wird. - Wenn jedoch eine Halbleitervorrichtung mit breiter Bandlücke (WBG), wie etwa eine Siliziumcarbid-(SiC) oder Galliumnitrid-(GaN)Vorrichtung montiert wird, muss das Halbleiter-Leistungsmodul auf hohen Temperaturen funktionieren, um die Vorteile derselben auszunutzen. Wenn die Betriebstemperatur 200°C oder mehr erreicht, ist die Verwendung von Lötmetall aus Sicht der Zuverlässigkeit problematisch.
- Des Weiteren weist eine Siliziumcarbid-(SiC)Vorrichtung, wie etwa ein SiC-MOSFET (MOS-artiger Feldeffekttransistor) oder eine SiC-SBD (Schottky-Sperrdiode) eine kleine Chip-Größe auf (beispielsweise ungefähr 3 mm mal 3 mm). Deshalb ist eine Gate-Kontaktfläche eines SiC-MOSFET sehr klein, und ihre Größe beträgt beispielsweise ungefähr 200 μm mal 200 μm. Es ist schwierig, leitfähige Stifte an einer derart kleinen Gate-Kontaktfläche mit hoher Genauigkeit zu befestigen.
- KURZDARSTELLUNG DER ERFINDUNG
- Gemäß den leitfähigen Stiften der Halbleitervorrichtungen, die in den Patentdokumenten 1 bis 3 offenbart werden, und ihrem Kontaktierungsverfahren, ist es schwierig, diese Probleme zu lösen.
- Eine Aufgabe der vorliegenden Erfindung besteht darin, die obigen Probleme zu lösen und eine Halbleitervorrichtung, die in der Lage ist, leitfähige Stifte fest mit einem Kontaktierungszielelement, wie etwa einem Halbleiter-Chip oder einem Isoliersubstrat mit leitfähigen Mustern, unter Verwendung von Metallnanopartikeln zu kontaktieren, und ein Verfahren zum Herstellen derselben bereitzustellen.
- Um die Aufgabe zu lösen, wird gemäß einem Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt, die einen Halbleiter-Chip und ein leitfähiges Verbindungsstück einschließt, in dem ein konkaver Abschnitt in einer unteren Oberfläche eines distalen Endes des leitfähigen Verbindungsstücks gebildet ist, das an einem Kontaktierungszielmaterial befestigt ist, und das leitfähige Verbindungsstück wird mit dem Kontaktierungszielmaterial in dem konkaven Abschnitt unter Verwendung von Metallnanopartikeln kontaktiert.
- Des Weiteren kann das leitfähige Verbindungsstück ein leitfähiger Stift oder ein externer Ausleitungsanschluss, der an einer Leiterplatte befestigt ist, sein.
- Des Weiteren kann ein distales Ende des leitfähigen Stifts eine Form aufweisen, die aus einer Kegelform, einer Stufenform und einer Kombination der Stufenform und der Kegelform ausgewählt wird.
- Des Weiteren kann ein konkaver Abschnitt auf einer unteren Oberfläche eines distalen Endes des leitfähigen Stifts eine Form aufweisen, die zu einer Kugelform gekrümmt ist.
- Des Weiteren kann das Kontaktierungszielmaterial eine Oberflächenelektrode des Halbleiter-Chips oder ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern, an dem der Halbleiter-Chip befestigt ist, sein.
- Des Weiteren kann eine Tiefe des konkaven Abschnitts auf der unteren Oberfläche des distalen Endes des leitfähigen Verbindungsstücks zwischen 10 μm und 200 μm liegen.
- Um die Aufgabe zu lösen, wird gemäß einem anderen Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt, die mindestens Folgendes umfasst: ein leitfähiges Verbindungsstück, das einen konkaven Abschnitt aufweist, der in einem distalen Ende desselben gebildet ist; und ein Kontaktierungszielmaterial, wobei das leitfähige Verbindungsstück und das Kontaktierungszielmaterial durch einen gesinterten Metallpartikelabschnitt kontaktiert werden, der in dem konkaven Abschnitt dicht eingefüllt ist.
- Des Weiteren kann das leitfähige Verbindungsstück ein stabförmiger leitfähiger Stift sein, der einen konkaven Abschnitt aufweist, der in einem Ende desselben gebildet ist, und das Kontaktierungszielmaterial kann eine Oberflächenelektrode eines Halbleiter-Chips sein.
- Des Weiteren kann das leitfähige Verbindungsstück ein stabförmiger externer Ausleitungsanschluss sein, bei dem der konkave Abschnitt an einem Ende desselben gebildet ist, und das Kontaktierungszielmaterial kann ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern sein.
- Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, umfassend: einen Auftragschritt des Auftragens einer Paste, die Metallnanopartikel enthält, auf ein Kontaktierungszielmaterial; einen Platzierungsschritt des Vorbereitens eines leitfähigen Verbindungsstücks, das einen konkaven Abschnitt in einem distalen Ende desselben aufweist, und des Platzierens des leitfähigen Verbindungsstücks, so dass der konkave Abschnitt auf der Paste positioniert ist; und einen Sinterschritt des Erhitzens der Metallnanopartikel und des Ausübens von Druck auf die Metallnanopartikel mit dem leitfähigen Verbindungsstück, um die Metallnanopartikel zu sintern und das Kontaktierungszielmaterial und den konkaven Abschnitt zu kontaktieren.
- Des Weiteren kann in dem Sinterschritt eine Heiztemperatur zwischen 150°C und 300°C liegen, und der Druck kann zwischen 10 MPa und 50 MPa liegen.
- Des Weiteren kann das Verfahren ferner vor dem Sinterschritt einen Vorbrennschritt des Erhitzens eines Lösemittels, das in der Paste enthalten ist, um das Lösemittel verdampfen zu lassen, einschließen.
- Gemäß der vorliegenden Erfindung werden Metallnanopartikel in den konkaven Abschnitt eingefüllt, der in dem distalen Ende des leitfähigen Verbindungsstücks gebildet ist, und das leitfähige Verbindungsstück und das Kontaktierungszielmaterial werden durch Metallpartikel-Kontaktierung unter Verwendung von Metallnanopartikeln kontaktiert, wodurch das leitfähige Verbindungsstück und das Kontaktierungszielmaterial fest miteinander kontaktiert werden können.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Es zeigen:
-
1A bis1C Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 1 der vorliegenden Erfindung abbilden, wobei1A eine allgemeine Querschnittsansicht eines Hauptteils ist,1B eine vergrößerte Ansicht eines Abschnitts ist, der in1A durch A angegeben ist, und1C eine Draufsicht einer unteren Oberfläche eines distalen Endes eines leitfähigen Stifts in1B ist. -
2A bis2C die Schritte des Kontaktierens eines leitfähigen Stifts8 und einer oberen Elektrode6a eines Halbleiter-Chips6 , wobei2A bis2C Querschnittsansichten sind, die Hauptschritte der Reihe nach abbilden. -
3A und3B Querschnittsansichten eines Hauptteils, welche die Form eines konkaven Abschnitts einer unteren Oberfläche12 eines distalen Endes gemäß einer Änderung des leitfähigen Stifts8 aus1A bis1C abbilden, wobei die Form anders als die des konkaven Abschnitts in1A bis1C ist, wobei3A eine Ansicht ist, wenn die Form des konkaven Abschnitts durch vier Ebenen gebildet wird, und3B eine Ansicht ist, wenn die Form des konkaven Abschnitts durch eine gewisse Anzahl von Ebenen gebildet wird. -
4A und4B Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 2 der vorliegenden Erfindung abbilden, wobei4A eine Querschnittsansicht eines Hauptteils eines leitfähigen Stifts21 ist, und4B eine Draufsicht einer unteren Oberfläche23 eines distalen Endes des leitfähigen Stifts21 ist. -
5A und5B Diagramme, welche die Form eines distalen Endabschnitts gemäß einer Änderung des leitfähigen Stifts21 abbilden, wobei5A eine Ansicht ist, wenn sich das distale Ende stufenweise verengt, und5B eine Ansicht ist, wenn das distale Ende eine Kombination einer Stufenform und einer Kegelform aufweist. -
6A und6B Diagramme, die eine Konfiguration einer herkömmlichen Halbleitervorrichtung abbilden, die in dem Patentdokument 1 offenbart wird, wobei6A eine allgemeine Querschnittsansicht eines Hauptteils ist, und6B eine vergrößerte Ansicht eines Abschnitts ist, der in6A mit B angegeben ist. -
7 eine Querschnittsansicht eines Hauptteils einer herkömmlichen Halbleitervorrichtung, die in dem Patentdokument 2 offenbart wird. -
8A bis8C Modelldiagramme zum Beschreiben des Mechanismus der Metallpartikel-Kontaktierung, wobei8A bis8C Diagramme sind, die der Reihe nach die Schritte zum Ausbilden einer Metallpartikel-Kontaktierung abbilden. -
9 eine Querschnittsansicht eines Hauptteils, wenn eine untere Oberfläche402a eines distalen Endes eines leitfähigen Stifts402 mit einer oberen Elektrode401a eines Halbleiter-Chips401 unter Verwendung von Metallnanopartikeln404 kontaktiert wird. - BESTE AUSFÜHRUNGSFORM DER ERFINDUNG
- Die Ausführungsformen werden basierend auf den folgenden Beispielen beschrieben.
- Beispiel 1
-
1A bis1C sind Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß dem Beispiel 1 der vorliegenden Erfindung abbilden, wobei1A eine allgemeine Querschnittsansicht eines Hauptteils ist,1B eine vergrößerte Ansicht eines Abschnitts ist, der in1A mit A angegeben ist, und1C eine Draufsicht einer unteren Oberfläche eines distalen Endes eines leitfähigen Stifts in1B ist.1A bis1C sind Diagramme, die der Halbleitervorrichtung aus6A und6B entsprechen. - In
1A umfasst ein DCB-Substrat4 , das ein Isoliersubstrat mit leitfähigen Mustern ist, eine Wärmesenke1 , ein Isoliersubstrat2 und ein Schaltungsmuster3 . Ein Halbleiter-Chip6 ist an dem Schaltungsmuster3 des DCB-Substrats4 durch ein Kontaktierungsmaterial5 befestigt. Die leitfähigen Stifte8 sind an einer oberen Elektrode6a des Halbleiter-Chips6 befestigt, wobei eine Kontaktierungsschicht7 eingeschoben ist. Die leitfähigen Stifte8 sind an einer Leiterplatte9 befestigt. Die externen Ausleitungsanschlüsse10 sind an dem Schaltungsmuster3 und der Leiterplatte9 befestigt. Die untere Oberfläche der Wärmesenke1 und der externen Ausleitungsanschlüsse10 sind freigelegt, und das gesamte Substrat ist mit einem Vergussharz11 vergossen. Von dem Kontaktierungsmaterial5 und der Kontaktierungsschicht7 wird mindestens die Kontaktierungsschicht7 unter Verwendung von Metallnanopartikeln gebildet. - In
1B ist ein konkaver Abschnitt in einer unteren Oberfläche12 eines distalen Endes des leitfähigen Stifts8 gebildet. Ein gesinterter Metallpartikelabschnitt7a liegt zwischen der oberen Elektrode6a des Halbleiter-Chips6 und der unteren Oberfläche des distales Endes des leitfähigen Stifts8 vor, und ein nicht gesinterter Metallpartikelabschnitt7b liegt um den gesinterten Metallpartikelabschnitt7a herum vor. Der konkave Abschnitt der unteren Oberfläche12 weist eine Bogenform (Kugelform), eine runde Form oder eine glatte kuppelförmige gekrümmte Oberfläche auf. - In
1C weist die untere Oberfläche12 des distalen Endes des leitfähigen Stifts8 eine kreisförmige plane Form auf, um die Pressarbeit gleichmäßig auszuführen. Ein äußerer Umfangsabschnitt12a der unteren Oberfläche12 ist abgeschrägt, um die Konzentration von Spannung zu vermeiden, und weist eine glatte gekrümmte Oberfläche auf. Des Weiteren ist die Querschnittsform des leitfähigen Stifts8 nicht auf eine kreisförmige Form eingeschränkt, sondern kann eine vieleckige Form, wie etwa eine viereckige Form oder eine sechseckige Form, sein. - Der leitfähige Stift
8 und die obere Elektrode6a des Halbleiter-Chips6 , die ein Kontaktierungszielelement ist, werden durch eine feste Kontaktierungsschicht7 kontaktiert, die aus dem gesinterten Metallpartikelabschnitt7a gebildet wird, der durch das Sintern von Metallnanopartikeln gebildet wird (beispielsweise von Silber-Nanopartikeln oder Kupfer-Nanopartikeln). Die Kontaktierungsschicht7 wird durch Erhitzen, Pressen und Sintern von Metallnanopartikeln erzielt, und dieses Kontaktierungsverfahren wird als Metallpartikel-Kontaktierung bezeichnet. - Das Schaltungsmuster
3 des DCB-Substrats4 oder ein (nicht abgebildetes) Schaltungsmuster der Leiterplatte9 kann als Kontaktierungszielelement verwendet werden, und das Kontaktieren zwischen dem Schaltungsmuster3 und dem externen Ausleitungsanschluss10 und das Kontaktieren zwischen dem (nicht abgebildeten) Schaltungsmuster der Leiterplatte9 und dem externen Ausleitungsanschluss10 können unter Verwendung von Metallnanopartikel durchgeführt werden. In diesen Fällen kann die untere Oberfläche des distalen Endes des externen Ausleitungsanschlusses10 in einer konkaven Form gebildet sein. -
2A bis2C bilden die Schritte des Kontaktierens des leitfähigen Stifts8 und der oberen Elektrode6a des Halbleiter-Chips6 ab, wobei2A bis2C Querschnittsansichten sind, welche die Hauptschritte der Reihe nach abbilden. - Eine Metallnanopartikel-Paste
13 , in der Metallnanopartikel dispergiert und vermischt sind, wird auf die obere Elektrode6a des Halbleiter-Chips6 beispielsweise gemäß einem Siebdruckverfahren aufgetragen (2A ). - Die Metallnanopartikel werden aus mindestens einem Metall gebildet, das aus Kupfer, Silber, Platin und dergleichen ausgewählt wird, und ihr Durchmesser liegt zwischen 1 nm und mehreren hundert nm. Es können Metallnanopartikel von anderen Materialien gemischt und verwendet werden. Die Metallnanopartikel-Paste
13 ist ein Material, in dem Metallnanopartikel, ein organisches Dispersionsmittel, das hinzugefügt wird, so dass sich die feinen Metallpartikel während der Schritte des Lagerns und des Herstellens nicht verklumpen, und ein Dispersionshilfsmaterial, das mit dem organischen Dispersionsmittel während des Kontaktierens reagiert, um das organische Dispersionsmittel zu entfernen, mit einem organischen Bindemittel (Lösemittel) gemischt werden, um eine Paste zu bilden. Die Dicke der aufgetragenen Metallnanopartikel-Paste13 liegt bevorzugt zwischen 100 μm und 500 μm. - Des Weiteren wird die Oberfläche der oberen Elektrode
6a bevorzugt mit Kupfer, Gold, Silber, Nickel oder dergleichen galvanisiert. - Anschließend wird der leitfähige Stift
8 , dessen untere Oberfläche12 eine konkave Form aufweist, derart angeordnet, dass sein distales Ende auf der aufgetragenen Metallnanopartikel-Paste13 positioniert ist. Der leitfähige Stift8 ist ein Element, das durch das Formen von Kupfer oder einer Kupferlegierung erzielt wird, oder ein Element, das durch Galvanisieren des Elements mit Gold, Silber, Nickel oder dergleichen erzielt wird. - Anschließend wird als Vorbrennschritt die Paste
13 erhitzt, um ein Lösemittel verdampfen zu lassen, um eine Schicht13a aus aggregierten Metallnanopartikeln zu bilden (2B ). Ferner wird durch den konkaven Abschnitt des leitfähigen Stifts8 Druck auf die Schicht13a aus Metallnanopartikeln ausgeübt, und die Schicht13a aus Metallnanopartikeln wird erhitzt, wodurch die Metallnanopartikel gesintert werden und der gesinterte Metallpartikelabschnitt7a als feste Kontaktierungsschicht7 gebildet wird (2C ). - Der konkave Abschnitt auf der unteren Oberfläche
12 des distalen Endes des leitfähigen Stifts8 ist in einer Kugelform gekrümmt, und seine Tiefe T liegt zwischen 10 μm und 200 μm. Bevorzugt beträgt die Dicke T ungefähr 100 μm. Falls die Tiefe T weniger als 10 μm beträgt, wird eine große Menge von Metallnanopartikeln herausgedrückt, und die feste Kontaktierungsschicht7 wird nicht gebildet. Falls andererseits die Tiefe T größer als 200 μm ist, sind die Metallnanopartikel nicht ausreichend in den konkaven Abschnitt eingefüllt und die Presskraft überträgt sich nicht zufriedenstellend auf die Metallnanopartikel. Daraufhin wird die feste Kontaktierungsschicht7 nicht gebildet. - Obwohl des Weiteren die Heiztemperatur während des Vorbrennschritts in Abhängigkeit von dem in der Paste
13 enthaltenen Lösemittel unterschiedlich ist, liegt die Temperatur bevorzugt beispielsweise zwischen 100°C und 150°C. Die Sintertemperatur der Metallnanopartikel liegt zwischen 150°C und 300°C und beträgt bevorzugt ungefähr 200°C. Dies ist der Fall, weil, wenn die Sintertemperatur tiefer als 150°C ist, die Temperatur so gering ist, dass sich die Metallnanopartikel nicht verfestigen (gesinterte Schicht). Des Weiteren ist dies der Fall, weil, wenn die Sintertemperatur über 300°C hinausgeht, das Lösemittel zu schnell verdampft, die Metallnanopartikel zu schnell aggregieren, und somit die feste Kontaktierungsschicht7 , die den leitfähigen Stift8 und die obere Elektrode6a des Halbleiter-Chips6 kontaktiert, bei der es sich um ein Kontaktierungszielmaterial handelt, nicht gebildet wird. - Des Weiteren liegt die Presskraft F, die auf die Schicht
13a aus Metallnanopartikeln ausgeübt wird, zwischen 10 MPa und 50 MPa, und beträgt bevorzugt ungefähr 30 MPa. Dies ist der Fall, weil die Presskraft F von 10 MPa so gering ist, dass sich keine gesinterte Schicht bildet. Falls des Weiteren die Presskraft über 50 MPa hinausgeht, ist die Kraft so hoch, dass Fehler, wie etwa Risse, auf Grund der Spannung des Endabschnitts des leitfähigen Stifts8 in das Kontaktierungszielmaterial eingeführt werden. - Um des Weiteren eine Oxidierung des Kontaktierungszielmaterials zu unterdrücken (insbesondere im Fall von Kupfer), wird der Vorbrennschritt bevorzugt in einer Stickstoffatmosphäre ausgeführt. Um Luft zu entfernen, die in dem konkaven Abschnitt verbleibt, wenn die Schicht
13a aus Metallnanopartikeln in Kontakt mit der unteren Oberfläche des distalen Endes des leitfähigen Stifts8 kommt, wird das Sintern bevorzugt in einer dekomprimierten Atmosphäre ausgeführt. - Wie in
2B abgebildet, da die Schicht13a aus Metallnanopartikeln gebildet wird, um in dem konkaven Abschnitt, der auf der unteren Oberfläche12 des distalen Endes des leitfähigen Stifts8 gebildet ist, dicht eingefüllt zu werden, wird die Presskraft F, die von dem leitfähigen Stift8 auf die Metallnanopartikel ausgeübt wird, in einer Richtung nach unten ausgeübt, die durch den Pfeil f angegeben wird, der in der Zeichnung abgebildet ist, um in der Richtung der mittleren Achse des leitfähigen Stifts8 zu konvergieren. Dadurch wird unterbunden, dass die Metallnanopartikel von der unteren Oberfläche12 des leitfähigen Stifts8 aus nach außen fließen. Des Weiteren wird die Schicht13a aus Metallnanopartikeln durch den konkaven Abschnitt gepresst, wodurch die Presskraft, die zum Sintern benötigt wird, sich nicht verteilt und sich effektiv auf die Metallnanopartikel überträgt. Daraufhin fährt das Sintern zuverlässig fort und der gesinterte Metallpartikelabschnitt7a kann als feste Kontaktierungsschicht7 gebildet werden. - Wie in
2C abgebildet, wird die Schicht13a aus Metallnanopartikeln, auf welche die Presskraft F nicht ausgeübt wird, zu einem nicht gesinterten Metallpartikelabschnitt7b und trägt nicht zum Kontaktieren bei. Deshalb bildet sich keine Lötkontaktierung nach Art einer Kehlnaht. Das Sintern des gesinterten Metallpartikelabschnitts7a ist jedoch haltbar, und somit werden der leitfähige Stift8 und die obere Elektrode6a durch die feste Kontaktierungsschicht7 befestigt. - Da die plane Form der unteren Oberfläche des leitfähigen Stifts
8 eine kreisförmige Form ist, überträgt sich die Presskraft F einheitlich auf die Metallnanopartikel. Da des Weiteren der äußere Umfangsabschnitt12a der unteren Oberfläche12 des leitfähigen Stifts8 abgeschrägt und glatt ist, wird eine Konzentration von Spannung auf diesen Abschnitt verhindert. Daraufhin ist es möglich, eine Konzentration von Spannung während des Kontaktierens zu verhindern und die Konzentration von Spannung während des Betriebs der Vorrichtungen nach dem Kontaktieren zu verhindern. - Das zuvor beschriebene Kontaktierungsverfahren kann auf das Kontaktieren zwischen dem externen Ausleitungsanschluss
10 und dem Schaltungsmuster3 unter Verwendung des externen Ausleitungsanschlusses10 , der den konkaven Abschnitt aufweist, der auf der unteren Oberfläche seines distalen Endes gebildet ist, angewendet werden. Der externe Ausleitungsanschluss10 und das Schaltungsmuster3 sind beispielsweise aus Kupfer oder einer Kupferlegierung gebildet, und ihre Basismaterialien können mit Nickel oder dergleichen galvanisiert sein. - Eine WBG-Halbleitervorrichtung wie eine SiC-Vorrichtung ermöglicht eine Miniaturisierung und Betrieb auf hohen Temperaturen, und eine Metallpartikel-Kontaktierung ist ein optimales Kontaktierungsmittel.
-
3A und3B sind Querschnittsansichten eines Hauptteils, welche die Form des konkaven Abschnitts der unteren Oberfläche12 des distalen Endes gemäß einer Änderung des leitfähigen Stifts8 aus1A bis1C abbilden, wobei die Form anders als die des konkaven Abschnitts in1A bis1C ist, wobei3A eine Ansicht ist, wenn die Form des konkaven Abschnitts durch vier Ebenen gebildet wird, und3B eine Ansicht ist, wenn die Form des konkaven Abschnitts durch eine Reihe von Ebenen gebildet wird. Beispielsweise weist der konkave Abschnitt aus3A eine Pyramidenform auf, und der konkave Abschnitt aus3B weist eine Kombination von zwei verschiedenen Pyramidenformen auf. Da auf jeden Fall die untere Oberfläche12 eine konkave Form aufweist, überträgt sich die Presskraft F effektiv von dem leitfähigen Stift8 auf die Metallnanopartikel in der Schicht13a aus Metallnanopartikeln, und es wird eine feste Kontaktierungsschicht erzielt. - Beispiel 2
-
4A und4B sind Diagramme, die eine Konfiguration einer Halbleitervorrichtung gemäß Beispiel 2 der vorliegenden Erfindung abbilden, wobei4A eine Querschnittsansicht eines Hauptteils eines leitfähigen Stifts21 ist und4B eine Draufsicht einer unteren Oberfläche23 eines distalen Endes des leitfähigen Stifts21 ist. Die allgemeine Querschnittsansicht des Hauptteils der Halbleitervorrichtung gemäß Beispiel 2 ist die gleiche wie die allgemeine Querschnittsansicht (1A ) des Hauptteils der Halbleitervorrichtung gemäß Beispiel 1 mit Ausnahme der folgenden Unterschiede. Somit wird keine redundante Beschreibung davon bereitgestellt. Ein distaler Endabschnitt22 des leitfähigen Stifts21 der Halbleitervorrichtung des vorliegenden Beispiels ist anders als der des leitfähigen Stifts8 , der in1B und1C abgebildet ist. Der leitfähige Stift21 weist eine derartige Kegelform auf, dass der Durchmesser des distalen Endabschnitts22 abnimmt, wenn sich der leitfähige Stift21 einer unteren Oberfläche23 nähert, in welcher der konkave Abschnitt gebildet ist. In dem leitfähigen Stift21 ist es möglich, im Vergleich zu dem leitfähigen Stift8 , der eine ungefähr kreisförmige, säulenförmige äußere Form aufweist und den gleichen Durchmesser bis zu dem distalen Ende aufweist, die Fläche der unteren Oberfläche23 des leitfähigen Stifts21 zu verringern. Der Durchmesser des distalen Endes des distalen Endabschnitts22 beträgt beispielsweise ungefähr 100 μm. Der leitfähige Stift21 kann mit der oberen Elektrode6a (insbesondere beispielsweise einer Gate-Kontaktfläche oder dergleichen) des kleinen Halbleiter-Chips6 , wie etwa einer WBG-Halbleitervorrichtung, kontaktiert werden. Wenn ein konkaver Abschnitt auf der unteren Oberfläche23 des distalen Endes des leitfähigen Stifts21 gebildet wird, ähnlich wie in1A bis1C , kann ein gesinterter Metallpartikelabschnitt in dem konkaven Abschnitt als feste Kontaktierungsschicht7 gebildet werden, und die untere Oberfläche23 , die eine kleine Fläche aufweist, kann zuverlässig mit der oberen Elektrode6a kontaktiert werden. -
5A und5B sind Diagramme, welche die Form eines distalen Endabschnitts gemäß einer Änderung des leitfähigen Stifts21 abbilden, wobei5A eine Ansicht ist, wenn sich das distale Ende24 stufenweise verengt, und5B eine Ansicht ist, wenn das distale Ende25 eine Kombination einer Stufenform und einer Kegelform aufweist. Die plane Form der unteren Oberfläche23 des distalen Endes des leitfähigen Stifts21 ist die gleiche wie die aus4B . Obwohl in den Figuren die Querschnittsform des Schafts des leitfähigen Stifts21 kreisförmig ist, kann die Querschnittsform eine vieleckige Form sein, wie etwa eine viereckige Form oder eine sechseckige Form. - Referenzbeispiel
- Es wird ein Beispiel beschrieben, bei dem in der herkömmlichen Halbleitervorrichtung, die in
6A und6B abgebildet ist, der Halbleiter-Chip106 und das DCB-Substrat104 oder der leitfähige Stift108 unter Verwendung von Metallnanopartikeln, wie etwa Silber-(Ag)Nanopartikeln, als Kontaktierungsmaterialien105 und107 kontaktiert werden (dies wird als Metallpartikel-Kontaktierung bezeichnet). - Die Kontaktierungsmaterialien
105 und107 , die pastenförmig sind, werden auf einen Kontaktierungsabschnitt aufgetragen und werden dann einem Schritt des Erhitzens und des Verdampfens eines Lösemittels oder dergleichen unterzogen (dabei handelt es sich um einen Vorbrennschritt). In diesem Zustand bleiben die Metallnanopartikel fest. Anschließend werden die Metallnanopartikel, bei denen es sich um Kontaktierungselemente handelt, erhitzt und gepresst, um gesintert zu werden, um eine ausreichende Kontaktierungsfestigkeit zu erzielen, wodurch das Kontaktieren ausgeführt wird. -
8A bis8C sind Modelldiagramme zum Beschreiben des Mechanismus zur Metallpartikel-Kontaktierung, wobei8A bis8C Diagramme sind, welche die Schritte zum Ausführen der Metallpartikel-Kontaktierung der Reihe nach abbilden. - Zuerst werden die Metallnanopartikel
302 in einem Lösemittel301 (aktives Lösemittel) dispergiert, um eine Paste303 zu erzielen, und die Paste303 wird auf ein Kontaktierungszielelement304 aufgetragen (beispielsweise auf eine obere Elektrode oder dergleichen eines Halbleiter-Chips) (8A ). - Anschließend wird das Lösemittel
301 erhitzt und verdampft, und eine Schicht aus Metallnanopartikeln305 (eine Schicht, in der die Metallnanopartikel302 zu einem nanoporösen Material aggregieren) bleibt auf einem zu kontaktierenden Kontaktierungszielelement304 . Es wird eine Presskraft G auf die Schicht305 aus Metallnanopartikeln durch eine untere Oberfläche306a eines distalen Endes des leitfähigen Stifts306 in einem Zustand ausgeübt, in dem die Temperatur von der Vorbrenntemperatur aus angehoben wird (8B ). Die Schicht305 aus Metallnanopartikeln wird erhitzt und gepresst, wodurch die Metallnanopartikel302 , welche die Metallnanopartikel zwischen dem Kontaktierungszielelement304 und dem leitfähigen Stift306 kontaktieren, die Metallnanopartikel302 , die das Kontaktierungszielelement304 kontaktieren, und die Metallnanopartikel302 , welche die untere Oberfläche306a des distalen Endes des leitfähigen Stifts306 kontaktieren, gesintert werden. Durch dieses Sintern wird eine feste Kontaktierungsschicht307 zwischen dem Kontaktierungszielelement304 und dem leitfähigen Stift306 gebildet (8C ). - Obwohl bei dieser Metallpartikel-Kontaktierung die gepressten Metallnanopartikel
302 die Kontaktierungsschicht307 bilden, bilden die Metallnanopartikel302 , die aus dem leitfähigen Stift306 herausgedrückt werden und nicht gepresst werden, keine Kontaktierungsschicht307 . Dadurch bildet sich keine Lötmetallkontaktierung nach Art einer Kehlnaht. -
9 ist eine Querschnittsansicht eines Hauptteils, wenn eine untere Oberfläche402a eines distalen Endes eines leitfähigen Stifts402 mit einer oberen Elektrode401a eines Halbleiter-Chips401 unter Verwendung von Metallnanopartikeln404 kontaktiert wird. - Durch die Presskraft H, die auf eine Schicht
403 aus Metallnanopartikeln ausgeübt wird, werden die Metallnanopartikel404 , welche die flache untere Oberfläche402a des leitfähigen Stifts402 berühren, aus dem leitfähigen Stift402 herausgedrückt, und die Dicke der Schicht403 aus Metallnanopartikeln unter der unteren Oberfläche402a des leitfähigen Stifts402 verkleinert sich bis auf einige μm. Des Weiteren wird die gedrückte Schicht403 aus Metallnanopartikeln zu einer nicht gesinterten Aufrollschicht403a . - Wenn die Dicke P einer Kontaktierungsschicht
405 (die gesinterte Schicht der Schicht403 aus Metallnanopartikeln) unter dem leitfähigen Stift402 bis auf einige μm abnimmt, wird die Rauheit der unteren Oberfläche402a des leitfähigen Stifts402 ungefähr die gleiche wie die der oberen Elektrode401a , und die Presskraft H überträgt sich effektiv auf die Schicht403 aus Metallnanopartikeln. Daher wird keine feste Kontaktierungsschicht405 erzielt. -
9 bildet einen Fall ab, bei dem die untere Oberfläche402a des distalen Endes des leitfähigen Stifts402 eine erste flache und kegelförmige Form aufweist, es ist ebenfalls schwierig, eine feste Kontaktierungsschicht zu bilden, wenn der leitfähige Stift eine gerade und flache untere Oberfläche aufweist. - Im Gegensatz zu diesem Referenzbeispiel wird bei der Halbleitervorrichtung, die in den Beispielen 1 und 2 beschrieben wird, der konkave Abschnitt in den unteren Oberflächen
12 und23 der leitfähigen Stifte8 und21 gebildet, die an dem Halbleiter-Chip6 befestigt sind, die Metallnanopartikel, die dicht in den konkaven Abschnitt eingefüllt werden, werden erhitzt und gepresst, um gesintert zu werden, wodurch die feste Kontaktierungsschicht7 als Metallpartikel-Kontaktierungsschicht gebildet werden kann. Dadurch ist es bei einem Leitungshalbleitermodul mit einer Verbindung durch leitfähige Stifte, das eine Struktur ohne Drahtkontaktierung aufweist, möglich, die Zuverlässigkeit der Verbindung mit Bezug auf eine thermische Beanspruchung, die in dem Kontaktierungsabschnitt zwischen dem Halbleiter-Chip und dem leitfähigen Stift im Betrieb auftritt, zu verbessern. Des Weiteren ermöglicht die Metallpartikel-Kontaktierung den Betrieb auf hohen Temperaturen der Halbleitervorrichtungen im Vergleich zur Lötmetallkontaktierung und kann auf Siliziumvorrichtungen und WGB-Vorrichtungen angewendet werden. - Des Weiteren ist die vorliegende Erfindung auch wirksam, wenn das Kontaktierungszielmaterial ein Isoliersubstrat mit leitfähigen Mustern (DCB-Substrat) statt des Halbleiter-Chips ist.
- Bezugszeichenliste
-
- 1
- Wärmesenke
- 2
- Isoliersubstrat
- 3
- Schaltungsmuster
- 4
- DCB-Substrat
- 5
- Kontaktierungsmaterial
- 6
- Halbleiter-Chip
- 6a
- Obere Elektrode
- 7
- Kontaktierungsschicht
- 7a
- Gesinterter Metallpartikelabschnitt
- 7b
- Nicht gesinterter Metallpartikelabschnitt
- 8, 21
- Leitfähiger Stift
- 9
- Leiterplatte
- 10
- Externer Ausleitungsanschluss
- 11
- Vergussharz
- 12, 23
- Untere Oberfläche des leitfähigen Stifts
- 12a, 13a
- Äußerer Umfangsabschnitt der unteren Oberfläche des leitfähigen Stifts
- 13
- Paste mit Metallnanopartikeln
- 13a
- Schicht mit Metallnanopartikeln
- 22, 24, 25
- Distaler Endabschnitt
Claims (12)
- Halbleitervorrichtung, umfassend: einen Halbleiter-Chip; und ein leitfähiges Verbindungsstück, wobei ein konkaver Abschnitt in einer unteren Oberfläche eines distalen Endes des leitfähigen Verbindungsstücks gebildet ist, das an einem Kontaktierungszielmaterial befestigt ist, und das leitfähige Verbindungsstück mit dem Kontaktierungszielmaterial in dem konkaven Abschnitt unter Verwendung von Metallnanopartikeln kontaktiert ist.
- Halbleitervorrichtung nach Anspruch 1, wobei das leitfähige Verbindungsstück ein leitfähiger Stift oder ein externer Ausleitungsanschluss, der an einer Leiterplatte befestigt ist, ist.
- Halbleitervorrichtung nach Anspruch 2, wobei ein distales Ende des leitfähigen Stifts eine Form aufweist, die aus einer Kegelform, einer Stufenform und einer Kombination der Stufenform und der Kegelform ausgewählt wird.
- Halbleitervorrichtung nach Anspruch 2, wobei ein konkaver Abschnitt auf einer unteren Oberfläche eines distalen Endes des leitfähigen Stifts eine Form aufweist, die in einer Kugelform gekrümmt ist.
- Halbleitervorrichtung nach Anspruch 1, wobei das Kontaktierungszielmaterial eine Oberflächenelektrode des Halbleiter-Chips oder ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern, auf dem der Halbleiter-Chip befestigt ist, ist.
- Halbleitervorrichtung nach Anspruch 1, wobei eine Tiefe des konkaven Abschnitts auf der unteren Oberfläche des distalen Endes des leitfähigen Verbindungsstücks zwischen 10 μm und 200 μm liegt.
- Halbleitervorrichtung, umfassend: ein leitfähiges Verbindungsstück, das einen konkaven Abschnitt aufweist, der in einem distalen Ende desselben gebildet ist; und ein Kontaktierungszielmaterial, wobei das leitfähige Verbindungsstück und das Kontaktierungszielmaterial durch einen gesinterten Metallpartikelabschnitt, der dicht in dem konkaven Abschnitt eingefüllt ist, kontaktiert werden.
- Halbleitervorrichtung nach Anspruch 7, wobei das leitfähige Verbindungsstück ein stabförmiger leitfähiger Stift ist, an dessen einem Ende der konkave Abschnitt gebildet ist, und das Kontaktierungszielmaterial eine Oberflächenelektrode eines Halbleiter-Chips ist.
- Halbleitervorrichtung nach Anspruch 7, wobei das leitfähige Verbindungsstück ein stabförmiger externer Ausleitungsanschluss ist, an dessen einem Ende der konkave Abschnitt gebildet ist, und das Kontaktierungszielmaterial ein leitfähiges Muster eines Isoliersubstrats mit leitfähigen Mustern ist.
- Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: einen Auftragschritt des Auftragens einer Paste, die Metallnanopartikel enthält, auf ein Kontaktierungszielmaterial; einen Platzierungsschritt des Vorbereitens eines leitfähigen Verbindungsstücks, das an seinem distalen Ende einen konkaven Abschnitt aufweist, und des Anordnens des leitfähigen Verbindungsstücks, sodass der konkave Abschnitt auf der Paste positioniert ist; und einen Sinterschritt des Erhitzens der Metallnanopartikel und des Ausübens von Druck auf die Metallnanopartikel mit dem leitfähigen Verbindungsstück, um die Metallnanopartikel zu sintern und das Kontaktierungszielmaterial und den konkaven Abschnitt zu kontaktieren.
- Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, wobei in dem Sinterschritt eine Heiztemperatur zwischen 150°C und 300°C liegt und der Druck zwischen 10 MPa und 50 MPa liegt.
- Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, ferner umfassend: vor dem Sinterschritt einen Vorbrennschritt des Erhitzens eines Lösemittels, das in der Paste enthalten ist, um das Lösemittel verdampfen zu lassen.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058727 | 2012-03-15 | ||
JP2012-058727 | 2012-03-15 | ||
PCT/JP2013/053391 WO2013136896A1 (ja) | 2012-03-15 | 2013-02-13 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112013001425T5 true DE112013001425T5 (de) | 2014-12-18 |
Family
ID=49160815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112013001425.4T Withdrawn DE112013001425T5 (de) | 2012-03-15 | 2013-02-13 | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US9129840B2 (de) |
JP (1) | JP5920454B2 (de) |
CN (1) | CN104205328B (de) |
DE (1) | DE112013001425T5 (de) |
WO (1) | WO2013136896A1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7912835B2 (en) * | 2004-05-14 | 2011-03-22 | Oracle International Corporation | Compile time opcodes for efficient runtime interpretation of variables for database queries and DML statements |
WO2013136896A1 (ja) | 2012-03-15 | 2013-09-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US9312231B2 (en) * | 2013-10-31 | 2016-04-12 | Freescale Semiconductor, Inc. | Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process |
JP6682235B2 (ja) * | 2014-12-24 | 2020-04-15 | 日東電工株式会社 | 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート |
JP6507874B2 (ja) * | 2015-06-17 | 2019-05-08 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017022346A (ja) | 2015-07-15 | 2017-01-26 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6809294B2 (ja) * | 2017-03-02 | 2021-01-06 | 三菱電機株式会社 | パワーモジュール |
JP2020051962A (ja) * | 2018-09-28 | 2020-04-02 | 横河電機株式会社 | センサユニット、センサユニットを備えた伝送器、センサユニットの製造方法、および、センサユニットを備えた伝送器の製造方法 |
JP7413668B2 (ja) * | 2019-07-19 | 2024-01-16 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP7351134B2 (ja) * | 2019-08-08 | 2023-09-27 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
CN111243967A (zh) * | 2020-02-26 | 2020-06-05 | 通富微电子股份有限公司 | 一种堆叠式封装方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3333300B2 (ja) * | 1993-01-28 | 2002-10-15 | 松下電器産業株式会社 | 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット |
US5545589A (en) | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
JPH07106491A (ja) | 1993-09-30 | 1995-04-21 | Toshiba Corp | ピングリッドアレイ部品とその実装方法 |
US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
JPH11326379A (ja) * | 1998-03-12 | 1999-11-26 | Fujitsu Ltd | 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置 |
JP2003243560A (ja) * | 2002-02-13 | 2003-08-29 | Nec Kyushu Ltd | 半導体装置 |
JP2004055965A (ja) * | 2002-07-23 | 2004-02-19 | Seiko Epson Corp | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 |
US7118389B2 (en) * | 2004-06-18 | 2006-10-10 | Palo Alto Research Center Incorporated | Stud bump socket |
JP4539980B2 (ja) * | 2005-03-23 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置およびその製造方法 |
JP4770533B2 (ja) * | 2005-05-16 | 2011-09-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
JP5082924B2 (ja) * | 2008-02-27 | 2012-11-28 | 富士通株式会社 | 可動型コネクタ |
CN102668051A (zh) * | 2009-10-19 | 2012-09-12 | 住友电木株式会社 | 电子装置的制造方法、电子装置以及制造电子装置的设备 |
JP5581043B2 (ja) * | 2009-11-24 | 2014-08-27 | イビデン株式会社 | 半導体装置及びその製造方法 |
US8318596B2 (en) * | 2010-02-11 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
TWI423409B (zh) * | 2010-04-20 | 2014-01-11 | Raydium Semiconductor Corp | 晶片結構及其晶片接合結構與製造方法 |
JP2012169591A (ja) * | 2011-01-24 | 2012-09-06 | Ngk Spark Plug Co Ltd | 多層配線基板 |
WO2013136896A1 (ja) | 2012-03-15 | 2013-09-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2013
- 2013-02-13 WO PCT/JP2013/053391 patent/WO2013136896A1/ja active Application Filing
- 2013-02-13 DE DE112013001425.4T patent/DE112013001425T5/de not_active Withdrawn
- 2013-02-13 JP JP2014504744A patent/JP5920454B2/ja not_active Expired - Fee Related
- 2013-02-13 CN CN201380012403.1A patent/CN104205328B/zh not_active Expired - Fee Related
-
2014
- 2014-08-27 US US14/470,076 patent/US9129840B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9129840B2 (en) | 2015-09-08 |
WO2013136896A1 (ja) | 2013-09-19 |
US20140361445A1 (en) | 2014-12-11 |
CN104205328A (zh) | 2014-12-10 |
JPWO2013136896A1 (ja) | 2015-08-03 |
CN104205328B (zh) | 2017-05-10 |
JP5920454B2 (ja) | 2016-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112013001425T5 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE112016002967T5 (de) | Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung | |
DE102011013225B4 (de) | Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung | |
EP2729965B1 (de) | Verfahren zum herstellen eines halbleiterbauelements mit strukturierter sinterverbindungsschicht und halbleiterbauelement mit strukturierter sinterverbindungsschicht | |
DE102012200329B4 (de) | Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102011079708B4 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE102009017853B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102013206480A1 (de) | Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements | |
EP3401950B1 (de) | Verfahren zur herstellung eines leistungshalbleitermoduls | |
DE102013108354A1 (de) | Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements | |
DE102009039227A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102012207652A1 (de) | Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis | |
DE112017002198T5 (de) | Halbleitereinrichtung | |
DE2248303A1 (de) | Halbleiterbauelement | |
DE112017002421T5 (de) | Halbleitereinheit und verfahren zum herstellen einer halbleitereinheit | |
WO2014000988A1 (de) | Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements | |
DE112012001078B4 (de) | Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger | |
EP2537163B1 (de) | Elektrisches widerstandselement geignet für leuchtdioden, laserdioden oder fotodetektoren | |
DE102017113153A1 (de) | Chip mit sinterbarem Oberflächenmaterial | |
DE102017208533B4 (de) | Fügematerialien, elektronische Vorrichtungen und Verfahren zur Herstellung davon | |
DE102012221396A1 (de) | Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich | |
DE102009040176B4 (de) | Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements | |
WO2018228976A1 (de) | Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil | |
DE102021117573B4 (de) | Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe | |
DE112017005657B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |