CN111243967A - 一种堆叠式封装方法 - Google Patents

一种堆叠式封装方法 Download PDF

Info

Publication number
CN111243967A
CN111243967A CN202010121123.6A CN202010121123A CN111243967A CN 111243967 A CN111243967 A CN 111243967A CN 202010121123 A CN202010121123 A CN 202010121123A CN 111243967 A CN111243967 A CN 111243967A
Authority
CN
China
Prior art keywords
package
conductive region
chip
solder
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010121123.6A
Other languages
English (en)
Inventor
李骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN202010121123.6A priority Critical patent/CN111243967A/zh
Publication of CN111243967A publication Critical patent/CN111243967A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本申请提供了一种堆叠式封装方法，包括：提供第一封装体，第一封装体包括第一芯片以及与第一芯片电连接的第一电互连结构，第一芯片包括相背设置的功能面和非功能面，第一电互连结构包括与非功能面处于同侧的导电区，且非功能面和导电区从第一封装体中露出；在第一芯片的非功能面上形成焊料层；将散热片固定设置于焊料层上，散热片覆盖第一封装体与非功能面处于同侧的表面，且散热片对应导电区的位置设置有开口；在散热片远离第一封装体一侧设置第二封装体，第二封装体中的第二电互连结构透过开口与导电区电连接。通过上述方式，本申请能够在堆叠式封装器件中引入散热片，以提高堆叠式封装器件的散热性能。

Description

一种堆叠式封装方法
技术领域
本申请涉及半导体领域，特别是涉及一种堆叠式封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能和可靠性方向发展。其中，POP(堆叠)封装形式模糊了一级封装与二级封装之间的界线，在提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。
但是目前POP封装形式中的芯片周围被塑封料覆盖，散热性能较差。
发明内容
本申请主要解决的技术问题是提供一种堆叠式封装方法，能够在堆叠式封装器件中引入散热片，以提高堆叠式封装器件的散热性能。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种堆叠式封装方法，所述封装方法包括：提供第一封装体，所述第一封装体包括第一芯片以及与所述第一芯片电连接的第一电互连结构，所述第一芯片包括相背设置的功能面和非功能面，所述第一电互连结构包括与所述非功能面处于同侧的导电区，且所述非功能面和所述导电区从所述第一封装体中露出；在所述第一芯片的所述非功能面上形成焊料层；将散热片固定设置于所述焊料层上，所述散热片覆盖所述第一封装体与所述非功能面处于同侧的表面，且所述散热片对应所述导电区的位置设置有开口；在所述散热片远离所述第一封装体一侧设置第二封装体，所述第二封装体中的第二电互连结构透过所述开口与所述导电区电连接。
其中，所述在所述散热片远离所述第一封装体一侧设置第二封装体，所述第二封装体中的第二电互连结构透过所述开口与所述导电区电连接，包括：在所述导电区位置处填涂焊料，所述焊料与周围的所述散热片绝缘；将所述第二封装体设置于所述散热片上，且所述第二电互连结构与所述焊料接触；回流处理，以使得所述导电区与所述第二电互连结构固定，且回流后的所述焊料与周围的所述散热片绝缘。
其中，所述散热片的材质为金属，所述开口的尺寸大于对应位置处的所述导电区以及回流后的所述焊料的尺寸。
其中，所述在所述散热片远离所述第一封装体一侧设置第二封装体之前，还包括：在所述开口的内壁形成绝缘层。
其中，所述提供第一封装体包括：提供具有所述第一电互连结构的第一基板，所述第一基板包括相背设置的承载面和非承载面，所述承载面具有凹槽，所述导电区位于与所述凹槽相邻的所述承载面上；将所述第一芯片倒装固定于所述凹槽内，所述功能面朝向所述凹槽的底部。
其中，所述导电区为平面，所述提供具有所述第一电互连结构的第一基板之后，还包括：蚀刻所述导电区，或者，蚀刻所述导电区以及所述导电区周围的所述第一基板，以使得蚀刻后的所述导电区具有凹陷。
其中，所述导电区为平面，所述提供具有所述第一电互连结构的第一基板之后，还包括：在所述导电区位置处电镀形成具有凹陷的金属柱。
其中，所述将所述第一芯片倒装固定于所述凹槽内之后，还包括：在所述功能面与所述底部之间形成围坝，所述功能面上的所有焊盘位于所述围坝围设的区域内。
其中，所述围坝为底填胶，所述底填胶覆盖所述焊盘。
其中，所述在所述散热片远离所述第一封装体一侧设置第二封装体之后，还包括：在所述非承载面上形成焊球，所述焊球与所述第一电互连结构从所述非承载面露出的部分电连接。
区别于现有技术，本申请所提供的堆叠式封装方法中的第一封装体中包含第一芯片以及与第一芯片电连接的第一电互连结构，且第一电互连结构中包括与第一芯片的非功能面处于同侧的导电区；散热片通过焊料层与第一芯片的非功能面固定连接，且散热片对应导电区的位置设置有开口；第二封装体中的第二电互连结构透过该开口与导电区电连接。即采用本申请所提供的堆叠式封装方法可以在堆叠式封装器件中引入散热片，从而可以有效增强堆叠式封装器件的散热性能，提高堆叠式封装器件的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请堆叠式封装方法一实施方式的流程示意图；
图2a为图1中步骤S101对应的一实施方式的结构示意图；
图2b为图1中步骤S102对应的一实施方式的结构示意图；
图2c为图1中步骤S103对应的一实施方式的结构示意图；
图2d为图1中步骤S103对应的另一实施方式的结构示意图；
图3为图1中步骤S101对应的一实施方式的流程示意图；
图4为散热片一实施方式的俯视示意图；
图5为本申请堆叠式封装器件一实施方式的结构示意图；
图6为散热片另一实施方式的俯视示意图；
图7为本申请堆叠式封装器件另一实施方式的结构示意图；
图8为本申请堆叠式封装器件另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请堆叠式封装方法一实施方式的流程示意图，该堆叠式封装方法包括：
S101：提供第一封装体20，第一封装体20包括第一芯片12以及与第一芯片12电连接的第一电互连结构100，第一芯片12包括相背设置的功能面120和非功能面126，第一电互连结构100包括与非功能面126处于同侧的导电区1000，且非功能面126和导电区1000从第一封装体20中露出。
具体地，请参阅图2a和图3，图2a为图1中步骤S101对应的一实施方式的结构示意图，图3为图1中步骤S101对应的一实施方式的流程示意图。在本实施例中，上述步骤S101具体包括：
S201：提供具有第一电互连结构100的第一基板10，第一基板10包括相背设置的承载面102和非承载面104，承载面102具有凹槽106，导电区1000位于与凹槽106相邻的承载面102上。
具体地，该第一基板10上设置的凹槽106的个数可以为一个或者多个。第一基板10可由多层板层叠设置形成，凹槽106可以通过控制每层板的形状形成，即在多层板层叠设置时凹槽106即可同步形成。当然，也可在多层板层叠设置之后，挖除部分区域以形成该凹槽106。
此外，上述第一基板10内的第一电互连结构100可以由金属布线层、导电孔等导电结构形成，且该第一电互连结构100包括从承载面102和非承载面104露出的部分。
S202：将第一芯片12倒装固定于凹槽106内，功能面120朝向凹槽106的底部1060。
在本实施例中，上述第一芯片12倒装固定于凹槽106之后，其非功能面126略低于凹槽106两侧的承载面102，即凹槽106的深度大于第一芯片12的非功能面126至凹槽106的底部1060之间的距离。上述方式可以使得第一封装体20的高度与第一基板10的高度差不多，进而有效降低第一封装体20的高度。一个应用场景中，上述步骤S202具体包括：
A、将至少一个第一芯片12的功能面120朝向凹槽106的底部1060。具体地，第一芯片12的功能面120上可以设置有多个焊盘122，在上述步骤A之前，本申请所提供的堆叠式封装方法还包括：在第一芯片12的功能面120上形成第一再布线层(图未示)，第一再布线层与焊盘122电连接，第一再布线层的结构可参见现有技术中任意一种，在此不再赘述；在第一再布线层上形成导电柱124，导电柱124与焊盘122一一对应。
B、将功能面120上的多个焊盘122与对应位置处的从底部1060外露的第一电互连结构100固定连接。具体地，在本实施例中，可以在上述第一芯片12上形成的导电柱124上植焊球，然后利用焊球和回流工艺使得导电柱124与对应位置处的第一电互连结构100固定连接，进而使得焊盘122与第一电互连结构100电连接。
进一步，为了固定第一芯片12的位置，降低第一芯片12在后续过程中发生倾斜的概率，上述步骤S202之后，本申请所提供的堆叠式封装方法还包括：在功能面120与底部1060之间形成围坝14，功能面120上的所有焊盘122位于围坝14围设的区域内。上述围坝14还可以保护其内部的焊盘122对应的电路结构，降低其内部的焊盘122对应的电路结构发生短路的概率。
优选地，上述围坝14为底填胶，其可以通过成熟的底填工艺形成，底填胶覆盖焊盘122。当然，在其他实施例中，围坝14也可为环形，仅设置于功能面120的边缘与底部1060之间，且不覆盖焊盘122。此外，在非承载面104至承载面102方向上，围坝14的竖截面为梯形，该结构形式的围坝14较为稳固。
S102：在第一芯片12的非功能面126上形成焊料层16。
具体地，如图2b所示，图2b为图1中步骤S102对应的一实施方式的结构示意图。上述步骤S102中可以采用涂覆的方式形成焊料层16，焊料层16中可以包含导电物质，以增强其传热性能。此时，焊料层16远离非承载面104一侧可以稍高于凹槽106两侧的承载面102，即焊料层16远离非承载面104一侧与凹槽106的底部1060之间的距离大于凹槽106的深度。该设计方式可以使得后续散热片18与第一芯片12之间固定较好。
S103：将散热片18固定设置于焊料层16上，散热片18覆盖第一封装体20与非功能面126处于同侧的表面，且散热片18对应导电区1000的位置设置有开口180。
具体地，请参阅图2c和图4，图2c为图1中步骤S103对应的一实施方式的结构示意图，图4为散热片一实施方式的俯视示意图。在本实施例中，散热片18可以为金属或者其他导热性能较好的材料，其可以为图4中的平板状，也可以为门字型等。如图2d所示，图2d为图1中步骤S103对应的另一实施方式的结构示意图。当散热片18a为门字型时，包括平板部182a以及自平板部182a的两端分别非平行延伸(例如，垂直延伸等)的两个延伸部184a，平板部182a覆盖承载面102，延伸部184a分别与相邻的第一基板10的至少部分外侧面108接触。上述结构的散热片18a可以增大其与第一基板10的接触面积，进而增加散热。
此外，上述散热片18上设置的开口180可以为圆柱形、棱柱形等，具体可根据实际需求进行限定。
S104：在散热片18远离第一封装体20一侧设置第二封装体22，第二封装体22中的第二电互连结构220透过开口180与导电区1000电连接。
具体地，请参阅图5，图5为本申请堆叠式封装器件一实施方式的结构示意图。该第二封装体22中可以包括第二芯片222和第二基板224，第二电互连结构220可以位于第二基板224中。其中，第二芯片222可以正装或者倒装焊接于第二基板224上。第二基板224的结构可以与第一基板10相同或者不同。第二电互连结构220可以由金属布线层、导电孔中至少一种形成，且第二电互连结构220包括从第二基板224中露出的部分，第二电互连结构220通过其露出的部分与导电区1000电连接。
在一个实施方式中，请结合图5，上述步骤S104具体包括：A、在导电区1000位置处填涂焊料11，焊料11与周围的散热片18绝缘；优选地，焊料11的高度大于散热片18的开口180的深度。B、将第二封装体22设置于散热片18上，且第二电互连结构220与焊料11接触；优选地，第二电互连结构220从第二基板224中露出的部分与焊料11接触。C、回流处理，以使得导电区1000与第二电互连结构220固定，且回流后的焊料11与周围的散热片18绝缘。
一般而言，焊料11经回流处理其形貌会发生变化，例如，会发生坍塌等现象，其横向面积会增大。当散热片18的材质为金属时，为了使回流后的焊料11与周围的散热片18绝缘，散热片18的开口180的尺寸大于对应位置处的导电区1000以及回流后的焊料11的尺寸。
进一步，为了增强散热片18与周围电路的绝缘性能，请参阅图6，图6为散热片另一实施方式的俯视示意图，在上述步骤S104之前，本申请所提供的堆叠式封装方法还包括：在开口180a的内壁形成绝缘层13。该设计方式可以使得回流后的焊料11不会与金属的散热片18a接触，从而提高堆叠式封装器件的可靠性。
当然，在其他实施例中，也可通过设计一定的形状来限制回流后焊料11的形貌，使得回流后焊料11坍塌幅度较小，横向面积增大幅度较小，从而也可以有效降低回流后焊料11与周围的散热片接触的概率。
例如，请参阅图7，图7为本申请堆叠式封装器件另一实施方式的结构示意图，当导电区1000a为平面时，在上述提供具有第一电互连结构100a的第一基板10a之后，还包括：蚀刻导电区1000a，或者，蚀刻导电区1000a以及导电区1000a周围的第一基板10a，以使得蚀刻后的导电区1000a具有凹陷。该凹陷结构可以容纳坍塌后的部分焊料11a，起到限制其形貌的作用。
又例如，请参阅图8，图8为本申请堆叠式封装器件另一实施方式的结构示意图。当导电区1000b为平面时，上述提供具有第一电互连结构100b的第一基板10b之后，还包括：在导电区1000b位置处电镀形成具有凹陷的金属柱15。该金属柱15的凹陷结构可以容纳坍塌后的部分焊料11b，起到限制其形貌的作用。
在又一个实施方式中，请再次参阅图5，为了使第一封装体20和第二封装体22与外界实现信号传递，上述步骤S104在散热片18远离第一封装体20一侧设置第二封装体22之后，还包括：在非承载面104上形成焊球17，焊球17与第一电互连结构100从非承载面104露出的部分电连接。
下面从结构方面，对利用上述堆叠式封装方法形成堆叠式封装器件作进一步描述。请参阅图5，本申请所提供的堆叠式封装器件包括：
第一封装体20，包括第一芯片12以及与第一芯片12电连接的第一电互连结构100，第一芯片12包括相背设置的功能面120和非功能面126，第一电互连结构100包括与非功能面126处于同侧的导电区1000，且非功能面126和导电区1000从第一封装体20中露出。
焊料层16，位于第一芯片12的非功能面126上；焊料层16中可以包含导电金属，从而增强焊料层16的传热性能。
散热片18，位于焊料层16上，且散热片18覆盖第一封装体20与非功能面126处于同侧的表面，散热片18对应导电区1000的位置设置有开口180。在本实施例中，散热片18的材质可以为金属，从而提高散热效果。在一个应用场景中，如图2c和图4所示，散热片18可以为平板状。如图2d所示，散热片18a也可为门字型，包括平板部182a以及自平板部182a的两端分别非平行延伸(例如，垂直延伸等)的两个延伸部184a，平板部182a覆盖承载面102，延伸部184a分别与相邻的第一基板10的至少部分外侧面108接触。上述结构的散热片18a可以增大其与第一基板10的接触面积，进而增加散热。此外，上述散热片18上设置的开口180可以为圆柱形、棱柱形等，具体可根据实际需求进行限定。
第二封装体22，位于散热片18上，第二封装体22包括第二电互连结构220，第二电互连结构220透过开口180与导电区1000电连接。
优选地，在本实施例中，上述第一封装体20还包括第一基板10，第一电互连结构100位于第一基板10内，第一基板10包括相背设置的承载面102和非承载面104，承载面102具有凹槽106，导电区1000位于与凹槽106相邻的承载面102上。其中，第一芯片12的功能面120朝向凹槽106的底部1060，且功能面120上的多个焊盘122与第一电互连结构100从底部1060露出的部分电连接，即第一芯片12倒装焊接于凹槽106内。
进一步，为了固定第一芯片12的位置以及保护第一芯片12与第一基板10之间的连接电路，降低连接电路短路的概率，本申请所提供的第一封装体20还包括围坝14，位于第一芯片12的功能面120与底部1060之间，且所有焊盘122位于围坝14围设的区域内。在一个应用场景中，围坝14为底填胶，底填胶覆盖焊盘122。当然，在其他应用场景中，围坝14也可仅覆盖功能面120的边缘与底部1060，而不覆盖焊盘122。
此外，上述第二封装体22中还可以包括第二芯片222和第二基板224，第二电互连结构220可以位于第二基板224中。其中，第二芯片222可以正装或者倒装焊接于第二基板224上。第二基板224的结构可以与第一基板10相同或者不同。第二电互连结构220可以由金属布线层、导电孔中至少一种形成，且第二电互连结构220包括从第二基板224中露出的部分，第二电互连结构220通过其露出的部分与导电区1000电连接。
在一个实施方式中，如图5所示，导电区1000位置处设置有回流后的焊料11，第二电互连结构220通过焊料11与导电区1000电连接。
当散热片18的材质为金属时，开口180的尺寸大于对应位置处的导电区1000以及回流后的焊料11的尺寸，从而降低焊料11与散热片18接触的概率，降低堆叠式封装器件发生短路的概率，提高堆叠式封装器件的稳定性。
进一步，为了增强散热片18a与周围电路的绝缘性能，如图6所示，上述开口180a的内壁可以设置有绝缘层13。
或者，如图7所示，导电区1000a具有凹陷，该凹陷结构可以容纳坍塌后的部分焊料11a，起到限制其形貌的作用，使得回流后焊料11a坍塌幅度较小，横向面积增大幅度较小，从而也可以有效降低回流后焊料11a与周围的散热片18b接触的概率。
又或者，如图8所示，导电区1000b为平面，堆叠式封装器件还包括具有凹陷的金属柱15，对应设置于导电区1000b位置处。该金属柱15的凹陷结构同样可以起到容纳坍塌后的部分焊料11b，起到限制其形貌的作用。
在又一个实施方式中，请再次参阅图5，为了使第一封装体20和第二封装体22与外界实现信号传递，本申请所提供的堆叠式封装器件还包括焊球17，设置于非承载面104上，焊球17与第一电互连结构100从非承载面104露出的部分电连接。

Claims (10)

1.一种堆叠式封装方法，其特征在于，所述封装方法包括：
提供第一封装体，所述第一封装体包括第一芯片以及与所述第一芯片电连接的第一电互连结构，所述第一芯片包括相背设置的功能面和非功能面，所述第一电互连结构包括与所述非功能面处于同侧的导电区，且所述非功能面和所述导电区从所述第一封装体中露出；
在所述第一芯片的所述非功能面上形成焊料层；
将散热片固定设置于所述焊料层上，所述散热片覆盖所述第一封装体与所述非功能面处于同侧的表面，且所述散热片对应所述导电区的位置设置有开口；
在所述散热片远离所述第一封装体一侧设置第二封装体，所述第二封装体中的第二电互连结构透过所述开口与所述导电区电连接。
2.根据权利要求1所述的封装方法，其特征在于，所述在所述散热片远离所述第一封装体一侧设置第二封装体，所述第二封装体中的第二电互连结构透过所述开口与所述导电区电连接，包括：
在所述导电区位置处填涂焊料，所述焊料与周围的所述散热片绝缘；
将所述第二封装体设置于所述散热片上，且所述第二电互连结构与所述焊料接触；
回流处理，以使得所述导电区与所述第二电互连结构固定，且回流后的所述焊料与周围的所述散热片绝缘。
3.根据权利要求1或2所述的封装方法，其特征在于，
所述散热片的材质为金属，所述开口的尺寸大于对应位置处的所述导电区以及回流后的所述焊料的尺寸。
4.根据权利要求3所述的封装方法，其特征在于，所述在所述散热片远离所述第一封装体一侧设置第二封装体之前，还包括：
在所述开口的内壁形成绝缘层。
5.根据权利要求1或2所述的封装方法，其特征在于，所述提供第一封装体包括：
提供具有所述第一电互连结构的第一基板，所述第一基板包括相背设置的承载面和非承载面，所述承载面具有凹槽，所述导电区位于与所述凹槽相邻的所述承载面上；
将所述第一芯片倒装固定于所述凹槽内，所述功能面朝向所述凹槽的底部。
6.根据权利要求5所述的封装方法，其特征在于，所述导电区为平面，所述提供具有所述第一电互连结构的第一基板之后，还包括：
蚀刻所述导电区，或者，蚀刻所述导电区以及所述导电区周围的所述第一基板，以使得蚀刻后的所述导电区具有凹陷。
7.根据权利要求5所述的封装方法，其特征在于，所述导电区为平面，所述提供具有所述第一电互连结构的第一基板之后，还包括：
在所述导电区位置处电镀形成具有凹陷的金属柱。
8.根据权利要求5所述的封装方法，其特征在于，所述将所述第一芯片倒装固定于所述凹槽内之后，还包括：
在所述功能面与所述底部之间形成围坝，所述功能面上的所有焊盘位于所述围坝围设的区域内。
9.根据权利要求8所述的封装方法，其特征在于，
所述围坝为底填胶，所述底填胶覆盖所述焊盘。
10.根据权利要求5所述的封装方法，其特征在于，所述在所述散热片远离所述第一封装体一侧设置第二封装体之后，还包括：
在所述非承载面上形成焊球，所述焊球与所述第一电互连结构从所述非承载面露出的部分电连接。
CN202010121123.6A 2020-02-26 2020-02-26 一种堆叠式封装方法 Pending CN111243967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010121123.6A CN111243967A (zh) 2020-02-26 2020-02-26 一种堆叠式封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010121123.6A CN111243967A (zh) 2020-02-26 2020-02-26 一种堆叠式封装方法

Publications (1)

Publication Number Publication Date
CN111243967A true CN111243967A (zh) 2020-06-05

Family

ID=70873361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010121123.6A Pending CN111243967A (zh) 2020-02-26 2020-02-26 一种堆叠式封装方法

Country Status (1)

Country Link
CN (1) CN111243967A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086437A (zh) * 2020-08-01 2020-12-15 江苏长电科技股份有限公司 一种esd防护封装结构及其制造方法
CN113816332A (zh) * 2020-06-19 2021-12-21 华为技术有限公司 一种光芯片封装结构与封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151112A1 (en) * 1997-12-02 2002-10-17 Hyundai Electronics Industries Co., Ltd. Semiconductor substrate and land grid array semiconductor package using same and fabrication methods thereof
TW200950026A (en) * 2008-05-29 2009-12-01 Ind Tech Res Inst Chip package structure and manufacturing method thereof
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
CN104205328A (zh) * 2012-03-15 2014-12-10 富士电机株式会社 半导体装置及其制造方法
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151112A1 (en) * 1997-12-02 2002-10-17 Hyundai Electronics Industries Co., Ltd. Semiconductor substrate and land grid array semiconductor package using same and fabrication methods thereof
TW200950026A (en) * 2008-05-29 2009-12-01 Ind Tech Res Inst Chip package structure and manufacturing method thereof
CN104205328A (zh) * 2012-03-15 2014-12-10 富士电机株式会社 半导体装置及其制造方法
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113816332A (zh) * 2020-06-19 2021-12-21 华为技术有限公司 一种光芯片封装结构与封装方法
CN112086437A (zh) * 2020-08-01 2020-12-15 江苏长电科技股份有限公司 一种esd防护封装结构及其制造方法
CN112086437B (zh) * 2020-08-01 2023-03-14 江苏长电科技股份有限公司 一种esd防护封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US10256210B2 (en) Semiconductor package structure and method for forming the same
US10734335B2 (en) Electronic component package
US8829686B2 (en) Package-on-package assembly including adhesive containment element
KR101739939B1 (ko) 반도체 장치의 제조 방법
KR101046394B1 (ko) 스택 패키지
US8610250B2 (en) Packaging substrate having embedded capacitors and fabrication method thereof
US20180211937A1 (en) Semiconductor package
US20150221625A1 (en) Semiconductor package having a dissipating plate
KR20130042936A (ko) 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
US20170287796A1 (en) Electronic component package
US8184449B2 (en) Electronic device having stack-type semiconductor package and method of forming the same
KR20190004964A (ko) 반도체 패키지
CN111341753A (zh) 一种埋入式封装器件
US11881459B2 (en) Electronic package and fabrication method thereof
CN111243967A (zh) 一种堆叠式封装方法
CN109962040A (zh) 半导体封装件以及堆叠型无源组件模块
US9312232B2 (en) Conductive bump, semiconductor chip and stacked semiconductor package using the same
CN111312698A (zh) 一种堆叠式封装器件
CN114582851A (zh) 半导体封装
KR101101435B1 (ko) 반도체 디바이스 및 그 제조 방법
CN105161451A (zh) 半导体叠层封装方法
CN111312597A (zh) 一种埋入式封装方法
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
CN113675162A (zh) 一种系统级封装器件及方法
CN113675164A (zh) 一种系统级封装器件及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200605

RJ01 Rejection of invention patent application after publication