CN109962040A - 半导体封装件以及堆叠型无源组件模块 - Google Patents

半导体封装件以及堆叠型无源组件模块 Download PDF

Info

Publication number
CN109962040A
CN109962040A CN201811294074.5A CN201811294074A CN109962040A CN 109962040 A CN109962040 A CN 109962040A CN 201811294074 A CN201811294074 A CN 201811294074A CN 109962040 A CN109962040 A CN 109962040A
Authority
CN
China
Prior art keywords
passive block
passive
block module
module
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811294074.5A
Other languages
English (en)
Inventor
白龙浩
许荣植
郑注奂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109962040A publication Critical patent/CN109962040A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种半导体封装件以及堆叠型无源组件模块。所述半导体封装件包括：芯构件，具有贯通第一表面和第二表面的腔；半导体芯片，设置在腔中并具有设置有连接焊盘的有效表面；无源组件模块，设置在腔中、包括多个无源组件和包封所述多个无源组件的树脂部并具有安装表面，无源组件的连接端子从安装表面暴露；连接构件，位于第二表面上并包括连接到半导体芯片的连接焊盘和所述多个无源组件中的一些无源组件的连接端子的重新分布层，所述多个无源组件中的其余无源组件的连接端子没有连接到重新分布层；以及包封剂，包封设置在腔中的无源组件模块和半导体芯片。

Description

半导体封装件以及堆叠型无源组件模块
本申请要求于2017年12月19日提交到韩国知识产权局的第10-2017-0175275号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件以及堆叠型无源组件模块。
背景技术
根据用于移动设备的显示器尺寸的增大，增大电池容量的必要性已增加。根据电池容量的增大，移动设备中被电池占据的面积增大，因此需要减小印刷电路板(PCB)的尺寸。因此，安装组件的面积减小，使得对模块化的兴趣不断增加。
同时，安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB是一种使用表面安装技术(SMT)将单个无源元件和半导体封装件安装在印刷电路板上的方法。然而，在这种方法中，为了保持组件之间的最小间距需要大的安装面积，组件之间的电磁干扰(EMI)大，具体地，半导体芯片和无源组件之间的距离大，使得电噪声增大。
发明内容
本公开的一方面可提供一种多个无源组件可预先模块化、被使用并可应用到各种电路的半导体封装件。
本公开的一方面还可提供一种能够进一步改善封装件的安装性能并利用背侧重新分布层的堆叠型无源组件模块以及包括该堆叠型无源组件模块的半导体封装件。
根据本公开的一方面，可提供一种半导体封装件，其中，多个无源组件预先模块化以改善安装性能并减小尺寸，且可被构造为可调谐以适用于各种类型的封装件或可使用堆叠结构来优化。
根据本公开的一方面，一种半导体封装件可包括：芯构件，具有彼此背对的第一表面和第二表面并具有贯通所述第一表面和所述第二表面的腔；半导体芯片，设置在所述芯构件的腔中并具有设置有连接焊盘的有效表面；无源组件模块，设置在所述芯构件的腔中、包括多个无源组件和包封所述多个无源组件的树脂部并具有安装表面，所述多个无源组件的连接端子从所述安装表面暴露；连接构件，设置在所述芯构件的第二表面上并包括连接到所述半导体芯片的连接焊盘和所述多个无源组件中的一些无源组件的连接端子的重新分布层，所述多个无源组件中的其余无源组件的连接端子没有连接到所述重新分布层；以及包封剂，包封设置在所述腔中的所述无源组件模块和所述半导体芯片。
根据本公开的另一方面，一种堆叠型无源组件模块可包括：第一无源组件模块和第二无源组件模块，所述第一无源组件模块包括多个无源组件和包封所述第一无源组件模块的所述多个无源组件的树脂部并且具有第一表面和与所述第一无源组件模块的第一表面背对的第二表面，所述第一无源组件模块的所述多个无源组件的连接端子从所述第一无源组件模块的第一表面暴露，所述第二无源组件模块包括多个无源组件和包封所述第二无源组件模块的所述多个无源组件的树脂部并且具有第一表面和与所述第二无源组件模块的第一表面背对的第二表面，所述第二无源组件模块的所述多个无源组件的连接端子从所述第二无源组件模块的第一表面暴露。所述第一无源组件模块的第二表面和所述第二无源组件模块的第二表面可彼此面对，并且所述第一无源组件模块的第一表面和所述第二无源组件模块的第一表面可被分别设置为上表面和下表面。
根据本公开的另一方面，一种半导体封装件可包括：芯构件，具有彼此背对的第一表面和第二表面、具有贯通所述第一表面和所述第二表面的腔并且包括将所述第一表面和所述第二表面彼此连接的布线结构；半导体芯片，设置在所述芯构件的腔中并具有设置有连接焊盘的有效表面；如上所述的堆叠型无源组件模块，设置在所述芯构件的腔中；连接构件，设置在所述芯构件的第二表面上并包括第一重新分布层，所述第一重新分布层连接到所述半导体芯片的连接焊盘和设置在所述堆叠型无源组件模块的下表面上的无源组件中的一些无源组件的连接端子，设置在所述堆叠型无源组件模块的下表面上的无源组件中的其余无源组件的连接端子没有连接到所述第一重新分布层；包封剂，覆盖所述芯构件的第一表面并包封所述堆叠型无源组件模块和所述半导体芯片；以及第二重新分布层，设置在所述包封剂上并连接到所述芯构件的布线结构和设置在所述堆叠型无源组件模块的上表面上的无源组件中的一些无源组件的连接端子，设置在所述堆叠型无源组件模块的上表面上的无源组件中的其余无源组件的连接端子没有连接到所述第二重新分布层。
附图说明
通过结合附图进行的以下详细描述，本公开的以上和其他方面、特征及优点将被更加清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的半导体封装件的平面图；
图10是沿着图9的半导体封装件的线I-I′截取的截面图；
图11是示出图9中所示的半导体封装件的局部区域(区域A)的放大截面图；
图12是示出图9的半导体封装件中使用的无源组件模块的示意性透视图；
图13是示出图12的无源组件模块的仰视图；
图14A至图14D是用于描述制造在图9中所示的半导体封装件中使用的无源组件模块的方法的主要工艺的截面图；
图15是示出根据本公开中的示例性实施例的堆叠型无源组件模块的示意性截面图；以及
图16是示出使用图15中所示的堆叠型无源组件模块的半导体封装件的截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为清楚起见，可夸大或者缩小组件的形状、尺寸等。
这里，相对于附图的截面，下侧、下部、下表面等用于指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不被如上所述定义的方向具体地限制。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不会由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可按照与另一示例性实施例相关的描述被理解。
这里使用的术语仅为了描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G、4G和5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以为智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以为处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或者电连接到母板1110或者可不物理连接或者电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，半导体封装件100可以是例如芯片相关组件中的应用处理器，但是不限于此。电子装置不必需限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能不能用作成品的半导体产品，并且可能会由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身不被使用，而是被封装并且在封装的状态下用在电子装置等中。
需要半导体封装的原因在于：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常精细，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著地大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图，图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以为例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有小的尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导片芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图，图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301被再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用包封剂2290等覆盖。可选地，如图6所示，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302被再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以为包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
在本制造工艺中，可在半导体芯片2120的外部形成包封剂2130之后形成连接构件2140。在这种情况下，从将重新分布层和半导体芯片2120的连接焊盘2122彼此连接的过孔和重新分布层执行用于连接构件2140的工艺，因此过孔2143可具有随着过孔2143变得靠近半导体芯片而变小的宽度(见放大区域)。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和薄型化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
同时，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图详细描述本公开的各种示例性实施例。
图9是示出根据本公开中的示例性实施例的半导体封装件的示意性平面图。图10是沿着图9的半导体封装件的线I-I′截取的截面图。图11是示出图9中所示的半导体封装件的局部区域(区域A)的放大截面图。图12是示出图9的半导体封装件中使用的无源组件模块的示意性透视图。图13是示出图12的无源组件模块的仰视图。
参照附图，根据本示例性实施例的半导体封装件100可包括：芯构件110，具有彼此背对的第一表面110A和第二表面110B并具有第一腔110HA、第二腔110HB和第三腔110HC；半导体芯片120，设置在芯构件110的第一腔110HA中；多个无源组件221、222、223、224和225，设置在芯构件110的第二腔110HB和第三腔110HC中；连接构件140，设置在芯构件110的第二表面110B上；以及包封剂130，包封多个无源组件221、222、223、224和225以及半导体芯片120。
半导体芯片120可具有其上设置有连接焊盘120P的有效表面。连接构件140可具有连接到半导体芯片120的连接焊盘120P的重新分布层142。
在本示例性实施例中使用的多个无源组件221至225可具有不同的尺寸(例如，长度、宽度及高度)。例如，多个无源组件221至225可以是诸如多层陶瓷电容器(MLCC)和低电感片式电容器(LICC)的电容器、电感器、磁珠、各种其他类型的滤波器等，半导体封装件100可根据其功能而包括各种无源组件221至225的组合。例如，数十个无源组件可安装在一个半导体封装件中。
多个无源组件221至225可根据它们的性能、电容等而具有各种尺寸。在本示例性实施例中，多个无源组件221至225可按照较小尺寸的顺序被分为第一无源组件221至第五无源组件225。作为示例，第一无源组件221、第二无源组件222、第三无源组件223可具有相对小的尺寸，第四无源组件224和第五无源组件225可具有相对大的尺寸。
在本示例性实施例中，第一无源组件221、第二无源组件222、第三无源组件223可设置为第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C，其中，第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C根据它们被安装的区域而成组。第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C可包括多个第一无源组件221、第二无源组件222、第三无源组件223中的任意一者或者两者或更多者的组合以及树脂部230，树脂部230封装多个第一无源组件221、第二无源组件222和第三无源组件223，以约束多个第一无源组件221、第二无源组件222和第三无源组件223。
在具有相对小的尺寸的无源组件中，可能由于由小的安装面积引起的紧密粘合力不足而发生分层现象，或者可能由于在形成包封剂130的成型工艺中在具有相对大的尺寸的无源组件之间的空间中的快速成型流速(rapid molding flow velocity)而发生具有相对小的尺寸的无源组件的严重错位缺陷。
为了防止这些缺陷，具有小的尺寸的无源组件可根据它们被安装的区域而成组，使得处理单元变大，从而具有小的尺寸的无源组件可设置为无源组件模块200A、200B和200C。
在本示例性实施例中，第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C可包括多个无源组件221、222和223中的任意一者或者两者或更多者的组合以及封装多个无源组件221、222和223的树脂部230。
第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C可设置在不同的腔中，并且可与具有相对大的尺寸的无源组件一起被安装。另外，第一无源组件模块200A和第二无源组件模块200B可与其他第四无源组件224和第五无源组件225一起安装在第二腔110HB中，第三无源组件模块200C可与具有相对大的尺寸的其他第四无源组件224一起安装在第三腔110HC中。
在本示例性实施例中，第一无源组件模块200A可包括具有不同尺寸的第一无源组件221、第二无源组件222和第三无源组件223。相似地，第二无源组件模块200B还可包括具有不同尺寸的第二无源组件222和第三无源组件223。相反，第三无源组件模块200C可仅包括具有相同尺寸的第三无源组件223。
第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C的整体结构可通过树脂部230的形状来确定，且可以是矩形结构(见图12)。然而，第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C的整体结构的尺寸和形状不限于此，而是可考虑位于第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C附近或将安装第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C的腔附近的大的无源组件的尺寸而被不同地确定。
在第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C中的每个中，第一无源组件221、第二无源组件222和第三无源组件223通过树脂部230彼此结合，因此与它们被单独安装的情况相比可被更加密集地设置。因此，随着组件之间的距离增大而增大的电磁波的影响可被减小。
具体地，根据用于移动设备的显示器的尺寸的增大，增大电池的容量的必要性已增加。由于移动设备中被电池所占据的面积根据电池的容量的增大而增大，因此可通过经由上述无源组件的模块化而减小组件的安装面积来减小印刷电路板(PCB)的尺寸。
在本示例性实施例中，第一无源组件模块200A的一个表面、第二无源组件模块200B的一个表面和第三无源组件模块200C的一个表面可被设置为安装表面，多个无源组件221、222和223的连接端子221T、222T和223T可从第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C的安装面积暴露(见图13)。这些连接端子可通过过孔143连接到连接构件140的重新分布层142。
然而，在本示例性实施例中使用的第一无源组件模块200A可以是可通过过孔143的选择性连接而被调谐的模块。
详细地，如图11所示，在第一无源组件模块200A中，第一无源组件221的连接端子221T和第三无源组件223的连接端子223T可通过过孔143连接到连接构件140的重新分布层142，而第二无源组件222的连接端子222T没有连接到连接构件140的重新分布层142，使得第二无源组件222不能用作半导体封装件的电路。可选地，尽管未示出，但是第二无源组件222的连接端子222T可连接到连接构件140的重新分布层142，使得第二无源组件222也可用作半导体封装件的电路。
如上所述，根据本示例性实施例的第一无源组件模块200A可被构造为用作各种封装件中的电路的一部分，而不是被设计为定制为特定封装件。为此，第一无源组件模块200A可包括数种无源组件的组合和阵列。
如图11所示，在第一无源组件模块200A中，仅连接到重新分布层142和过孔143的第一无源组件221和第三无源组件223可被选择性地使用，第二无源组件222可不连接到重新分布层142，没有连接到重新分布层142的第二无源组件222可不被构造为半导体封装件的电路。
如上所述，多个无源组件中的一些无源组件的连接端子可通过过孔连接到重新分布层，而多个无源组件中的其余无源组件的连接端子可不连接到重新分布层。通过过孔的选择性连接，第一无源组件模块200A可被调谐，使得仅一些无源组件221和223被包括在半导体封装件的电路中。
钝化层150可设置在连接构件140的下表面上，电连接到重新分布层142的凸块下金属层160可设置在钝化层150的开口中。电连接结构170可通过凸块下金属层160电连接到重新分布层142。
在下文中，将更详细地描述根据本示例性实施例的半导体封装件100中包括的相应组件。
芯构件110可根据特定材料而提高半导体封装件100的刚性，且用于确保包封剂130的厚度的均匀性。作为示例，在本示例性实施例中使用的芯构件110可具有第一腔110HA、第二腔110HB和第三腔110HC。半导体芯片120可设置在第一腔110HA中，第一无源组件模块200A、第二无源组件模块200B和第三无源组件模块200C可与多个无源组件224和225一起设置在第二腔110HB和第三腔110HC中。半导体芯片120可与其他无源组件224和225以及无源组件模块200A、200B和200C分隔开芯构件110的侧壁的距离。如果必要，腔的数量和形状可进行各种变型。
芯构件110的材料不被具体限制。例如，绝缘材料可被用作芯构件110的材料。在这种情况下，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以ABF(Ajinomoto Buildup Film)、FR-4、双马来酰亚胺三嗪(BT)为例的其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维的芯材料中的树脂等可用作绝缘材料。可选地，PID树脂也可用作绝缘材料。
根据本示例性实施例的半导体封装件100还可包括用于阻截电磁波和散热的金属层181、背侧金属层182和背侧过孔183。金属层181可设置在芯构件110的第二腔110HB和第三腔110HC的内侧壁上，且可设置为围绕无源组件224和225以及无源组件模块200A、200B和200C。金属层可不形成在第一腔110HA的侧壁上。
金属层181可按照板形状延伸到芯构件110的上表面和下表面。背侧金属层182可按照板形状形成在包封剂130上，以阻挡半导体封装件100的上部。背侧过孔183可贯通包封剂130，以将金属层181和背侧金属层182彼此连接。金属层181、背侧金属层182和背侧过孔183可包括诸如铜(Cu)等的导电材料，且可通过任意已知的镀覆方法等来形成。如果必要，金属层181和背侧金属层182可连接到连接构件140的重新分布层142的接地层(ground)，以因此用作接地层。用于排放水分、气体等的排气孔可形成在背侧金属层182中。
同时，用于连接构件140的重新分布层142的EMI阻截结构还可在连接构件140中实现。
半导体芯片120可以为按照数百至数百万或更多的数量的元件集成在单个芯片中设置的集成电路(IC)。在这种情况下，集成电路可以为例如电源管理IC(PMIC)，但是不限于此。同时，半导体芯片120可以为处于裸态的未形成单独的凸块或重新分布层的集成电路。集成电路可在有效晶圆的基础上形成。在这种情况下，半导体芯片120的主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。连接焊盘120P可将半导体芯片120电连接到其他组件。连接焊盘120P中的每个的材料可以为诸如铝(Al)等的导电材料。使连接焊盘120P暴露的钝化层(未示出)可形成在主体上，且可以为氧化物膜、氮化物膜等或者氧化物层和氮化物层的双层。绝缘层等还可设置在其他所需位置中。
包封剂130可包封芯构件110、半导体芯片120、多个无源组件224和225以及无源组件模块200A、200B和200C的至少部分。另外，包封剂130可填充第一腔110HA、第二腔110HB和第三腔110HC的至少部分。包封剂130可包括绝缘材料。绝缘材料可以是包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(诸如，ABF、FR-4、BT)等。另外，如果必要，可使用诸如环氧塑封料(EMC)等的任意已知的模制材料，且可使用感光包封剂(PIE)。
可选地，诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料中和/或诸如玻璃纤维的芯材料中的材料也可用作绝缘材料。
半导体芯片120的连接焊盘120P可使用连接构件140的重新分布层142延伸且重新分布，且半导体芯片120和无源组件221至225可通过重新分布层142彼此电连接。半导体芯片120的具有各种功能的数十至数百个连接焊盘120P可通过连接构件140重新分布，且可根据功能而通过电连接结构170物理连接或者电连接到外部。连接构件140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；以及过孔143，贯通绝缘层141并将重新分布层142彼此连接。连接构件140可利用单层形成，或者可利用数量比附图中示出的数量大的多个层形成。
绝缘层141中的每个的材料可以为绝缘材料。在这种情况下，诸如PID树脂的感光绝缘材料也可用作绝缘材料。也就是说，绝缘层141可以为感光绝缘层。当绝缘层141具有感光性能时，绝缘层141可被形成为具有较小的厚度，并且可更容易实现过孔143的细小的节距。绝缘层141可利用包括绝缘树脂和无机填料的感光绝缘树脂形成。当绝缘层141为多层时，绝缘层141的材料可彼此相同，并且如果必要，也可彼此不同。当绝缘层141为多层时，绝缘层141可根据工艺而彼此一体化，使得它们之间的边界也可以是不明显的。
重新分布层142可用于使连接焊盘120P大体上重新分布。重新分布层142中的每个可包括例如导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。重新分布层142可根据对应层的设计而执行各种功能。例如，重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，重新分布层142可包括过孔焊盘、连接端子焊盘等。
过孔143可将形成在不同层上的重新分布层142、连接焊盘120P、无源组件221至225的连接端子等彼此电连接，结果使半导体封装件100中电路径重新构造。过孔143可包括例如导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。可使用导电材料完全填充过孔443中的每个，且过孔443中的每个可具有诸如锥形形状和圆柱形形状的各种形状。
连接构件140可包括设置在半导体芯片120的有效表面上的散热结构(未示出)。散热结构可具有堆叠过孔形式，但是不限于此。散热结构可通过电连接结构170连接到主板，以有效地散发从半导体芯片120产生的热。
钝化层150可保护连接构件140免受外部物理损坏或化学损坏。钝化层150可具有使连接构件140的重新分布层142的至少部分暴露的开口。形成在钝化层150中的开口的数量可以为数十至数千。钝化层150可包括绝缘树脂和无机填料，但是可不包括玻璃布。例如，钝化层150可利用ABF或阻焊剂形成，但不限于此。
凸块下金属层160可提高电连接结构170的连接可靠性，结果提高半导体封装件100的板级可靠性。凸块下金属层160可连接到连接构件140的通过钝化层150的开口暴露的重新分布层142。凸块下金属层160可通过任意已知的金属化方法使用任意已知的导电材料(诸如，金属)形成在钝化层150的开口中，但不限于此。
电连接结构170可被另外构造为将半导体封装件100物理连接或者电连接到外部。例如，半导体封装件100可通过电连接结构170安装在电子装置的主板上。电连接结构170中的每个可利用导电材料(例如，诸如Sn-Al-Cu合金的低熔点金属)形成。电连接结构170中的每个可以为焊盘、焊球、引脚等。电连接结构170可形成为多层结构或单层结构。当电连接结构170形成为多层结构时，电连接结构170可包括铜(Cu)柱和利用低熔点金属形成的焊球。当电连接结构170形成为单层结构时，电连接结构170可包括锡-银焊料或铜(Cu)。然而，电连接结构170不限于此。电连接结构170的数量、间距、设置形式等没有具体地限制。例如，电连接结构170可根据连接焊盘120P的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构170中的至少一些可设置在扇出区域中。这里，扇出区域指的是除了设置有半导体芯片120的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度。
在下文中，将描述根据本示例性实施例的制造半导体封装件中使用的无源组件模块的方法。
图14A至图14D是用于描述制造在图9中所示的半导体封装件中使用的无源组件模块的方法的主要工艺的截面图。根据本示例性实施例的制造无源组件模块的方法可理解为制造图12和图13中所示的第一无源组件模块200A的方法。
首先，参照图14A和图14B，可在承载基板200上对齐第一无源组件221、第二无源组件222和第三无源组件223。
作为示例，本工艺可以为制造两个模块的工艺，并且与表面安装技术(SMT)工艺相比，可更加密集地布置第一无源组件221、第二无源组件222和第三无源组件223，因此与将同一组合的无源组件单独地安装在印刷电路板上的情况相比，可显著减小无源组件的安装面积。承载基板200可包括支撑层201和形成在支撑层201的至少一个表面上的金属箔202。支撑层201可利用半固化片形成，金属箔202可以是多个铜箔。然而，支撑层201和金属箔202不限于此。
然后，参照图14B和图14C，可执行形成树脂部230以包围第一无源组件221、第二无源组件222和第三无源组件223的工艺。
在本工艺中，如图14B所示，树脂部230可通过以下步骤形成：设置作为围绕相应无源组件的阵列区域的侧壁结构的第一树脂体230a，并在第一树脂体230a上设置第二树脂体230b，以包封相应无源组件的阵列区域。
可在承载基板200上预先设置作为侧壁结构的第一树脂体230a，以抑制第一无源组件221、第二无源组件222和第三无源组件223在形成树脂部的工艺中分离。例如，第一树脂体230a可以为诸如半固化片的绝缘树脂体，在第一树脂体230a中，无源组件的阵列区域被冲孔。例如，第二树脂体230b可使用半固化片、ABF或PID树脂形成。
如图14B所示，可通过层压工艺执行使用第二树脂体230b的包封工艺。如果必要，第一树脂体230a和第二树脂体230b中的至少一者可利用与包封剂130的材料相同的材料形成。
然后，参照图14D，可去除承载基板200，可在连接端子的暴露的表面上形成连接电极层235，然后可将无源组件模块切割为单个的模块单元。
可使用金属箔102去除承载基板200的支撑层201。可通过蚀刻去除剩余的金属箔202。在去除承载基板200之后，可在连接端子的暴露的表面上形成连接电极层235，以促进将无源组件模块和重新分布层彼此连接的工艺。例如，连接电极层235可利用Sn、Cu及它们的合金形成，且可使用掩模通过溅射工艺来形成连接电极层235。
图15是示出根据本公开中的示例性实施例的堆叠型无源组件模块的示意性截面图。
参照图15，根据本示例性实施例的堆叠型无源组件模块200′可包括第一无源组件模块200′A和第二无源组件模块200′B，第一无源组件模块200′A包括多个无源组件221、222和223以及包封多个无源组件221、222和223的树脂部230a，第二无源组件模块200′B包括多个无源组件221、222和223以及包封多个无源组件221、222和223的树脂部230b。第一无源组件模块200′A可具有第一表面200′A-1和与第一表面200′A-1背对的第二表面200′A-2，其中，多个无源组件221、222和223的连接端子221T、222T和223T从第一表面200′A-1暴露；第二无源组件模块200′B可具有第一表面200′B-1和与第一表面200′B-1背对的第二表面200′B-2，其中，多个无源组件221、222和223的连接端子221T、222T和223T从第一表面200′B-1暴露。
在根据本示例性实施例的堆叠型无源组件模块200′中，第一无源组件模块200′A的第二表面200′A-2和第二无源组件模块200′B的第二表面200′B-2可彼此结合为彼此面对，使得第一无源组件模块200′A的第一表面200′A-1和第二无源组件模块200′B的第一表面200′B-1可分别设置为上表面和下表面。
如图15所示，第一无源组件模块200′A的第二表面200′A-2和第二无源组件模块200′B的第二表面200′B-2可通过粘合层(诸如芯片贴附膜(die attach film，DAF))240彼此结合。在本示例性实施例中使用的第一无源组件模块200′A和第二无源组件模块200′B还可包括连接电极层(未示出，但是与图14D中所示的连接电极层235相似)，连接电极层设置在从第一表面200′A-1和200′B-1暴露的连接端子221T、222T和223T上并从第一表面200′A-1和200′B-1突出，如参照图14D描述的示例中的那样。
图16是示出使用图15中所示的堆叠型无源组件模块的半导体封装件的截面图。可理解的是，尽管在图16中未示出半导体芯片，但是图16中所示的半导体封装件与图9和图10中所示的半导体封装件相似，并且示出了安装无源组件的腔110H(例如，第二腔110HB)的截面。
参照图16，可理解的是，除了形成有堆叠型无源组件模块200′、具有布线结构115的芯构件110以及第二重新分布层152和过孔153以外，根据本示例性实施例的半导体封装件100A具有与图9和图10中所示的结构相似的结构。除非明确地描述为相反，否则可参照针对图9和图10中所示的半导体封装件100的相同或相似组件的描述来理解根据本示例性实施例的组件。
芯构件110可包括介电层111以及将介电层111的上表面和下表面彼此连接的布线结构115。布线结构115可包括：第一布线层112a和第二布线层112b，分别设置在介电层111的背对的表面上；以及通路过孔113，贯通介电层111并将第一布线层112a和第二布线层112b彼此连接。芯构件110的第二布线层112b可连接到连接构件140的设置在芯构件110的第二表面110B上的第一重新分布层142。根据本示例性实施例的半导体封装件100A可用作用于层叠封装(PoP)的封装件。
在堆叠型无源组件模块200′中，第二无源组件模块200′B的第一表面200′B-1可设置为与连接构件140接触的安装表面。连接构件140的第一重新分布层142可通过过孔143与半导体芯片的连接焊盘(未示出)一起连接到堆叠型无源组件模块200′的第二无源组件模块200′B的连接端子221T、222T和223T中的一些(例如，连接端子221T和222T)，连接构件140的第一重新分布层142可不连接到第二无源组件模块200′B的连接端子221T、222T和223T中的任意一个(例如，连接端子223T)。可选地，连接构件140的第一重新分布层142可通过过孔143与半导体芯片的连接焊盘(未示出)一起连接到堆叠型无源组件模块200′的第二无源组件模块200′B的连接端子221T、222T和223T中的全部。
包封剂130可覆盖芯构件110的第一表面110A并包封堆叠型无源组件模块200′和半导体芯片(未示出)。第二重新分布层152可设置在包封剂130的表面上，并可通过过孔153连接到第一无源组件模块200′A的连接端子221T、222T和223T中的一些(例如，连接端子221T和223T)，第二重新分布层152可不连接到第一无源组件模块200′A的连接端子221T、222T和223T中的任意一个(例如，连接端子222T)。可选地，第二重新分布层152可连接到堆叠型无源组件模块200′的第一无源组件模块200′A的连接端子221T、222T和223T中的全部。如在本示例性实施例中，如果必要，其他无源组件224′可连接到第一重新分布层142和第二重新分布层152两者。
第一钝化层171和第二钝化层172可被构造为分别保护连接构件140和第二重新分布层152免受外部物理损坏或化学损坏等。第二钝化层172可具有使第一布线层112a的至少部分暴露的开口。
第一钝化层171和第二钝化层172中的每个的材料没有被具体限制。例如，阻焊剂可用作第一钝化层171和第二钝化层172中的每个的材料。在一些示例性实施例中，与用作芯构件110和/或连接构件140的材料的绝缘材料相同或相似的材料(例如，PID树脂、ABF等)可用作钝化层171和172中的每个的材料。
如以上所阐述的，根据本公开中的示例性实施例，多个无源组件可预先模块化且可通过过孔的选择性连接而被调谐，以因此用作适用于各种封装电路的模块。同时，可提供一种被构造为使得连接端子从彼此背对的背对表面暴露的堆叠型无源组件模块，以进一步改善安装性能且有效地用于包括背侧重新分布层的封装件。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims (15)

1.一种半导体封装件，包括：
芯构件，具有彼此背对的第一表面和第二表面并具有贯通所述第一表面和所述第二表面的腔；
半导体芯片，设置在所述芯构件的腔中并具有设置有连接焊盘的有效表面；
无源组件模块，设置在所述芯构件的腔中、包括多个无源组件和包封所述多个无源组件的树脂部并具有安装表面，所述多个无源组件的连接端子从所述安装表面暴露；
连接构件，设置在所述芯构件的第二表面上并包括连接到所述半导体芯片的连接焊盘和所述多个无源组件中的一些无源组件的连接端子的重新分布层，所述多个无源组件中的其余无源组件的连接端子没有连接到所述重新分布层；以及
包封剂，包封设置在所述腔中的所述无源组件模块和所述半导体芯片。
2.根据权利要求1所述的半导体封装件，其中，所述多个无源组件的尺寸彼此不同。
3.根据权利要求1所述的半导体封装件，其中，所述腔包括至少第一腔和第二腔，并且
所述半导体芯片设置在所述第一腔中，且所述无源组件模块设置在所述第二腔中。
4.根据权利要求3所述的半导体封装件，其中，所述第二腔包括多个第二腔，并且
所述无源组件模块包括分别设置在所述多个第二腔中的多个无源组件模块。
5.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述芯构件的腔中并具有比所述无源组件模块的多个无源组件的尺寸大的尺寸的至少一个无源组件。
6.根据权利要求1所述的半导体封装件，其中，所述芯构件包括将所述第一表面和所述第二表面彼此连接的布线结构。
7.根据权利要求6所述的半导体封装件，所述半导体封装件还包括在所述芯构件的第一表面上连接到所述布线结构并设置在所述包封剂的表面上的附加重新分布层。
8.根据权利要求7所述的半导体封装件，其中，所述无源组件模块包括堆叠型无源组件模块，所述堆叠型无源组件模块包括第一无源组件模块和第二无源组件模块，所述第一无源组件模块包括多个无源组件和包封所述第一无源组件模块的所述多个无源组件的树脂部并且具有第一表面和与所述第一无源组件模块的第一表面背对的第二表面，所述第一无源组件模块的所述多个无源组件的连接端子从所述第一无源组件模块的第一表面暴露，所述第二无源组件模块包括多个无源组件和包封所述第二无源组件模块的所述多个无源组件的树脂部并且具有第一表面和与所述第二无源组件模块的第一表面背对的第二表面，所述第二无源组件模块的所述多个无源组件的连接端子从所述第二无源组件模块的第一表面暴露，所述第一无源组件模块的第二表面和所述第二无源组件模块的第二表面彼此面对，并且在所述堆叠型无源组件模块中，所述第二无源组件模块的第一表面设置为所述安装表面。
9.根据权利要求8所述的半导体封装件，其中，从所述第一无源组件模块的第一表面暴露的连接端子电连接到所述附加重新分布层。
10.根据权利要求9所述的半导体封装件，其中，所述第一无源组件模块的多个无源组件中的一些无源组件的连接端子连接到所述附加重新分布层，所述第一无源组件模块的多个无源组件中的其余无源组件的连接端子没有连接到所述附加重新分布层。
11.根据权利要求1所述的半导体封装件，其中，所述无源组件模块还包括连接电极层，所述连接电极层设置在从所述安装表面暴露的所述连接端子上并从所述安装表面突出。
12.一种堆叠型无源组件模块，包括：
第一无源组件模块和第二无源组件模块，所述第一无源组件模块包括多个无源组件和包封所述第一无源组件模块的所述多个无源组件的树脂部并且具有第一表面和与所述第一无源组件模块的第一表面背对的第二表面，所述第一无源组件模块的所述多个无源组件的连接端子从所述第一无源组件模块的第一表面暴露，所述第二无源组件模块包括多个无源组件和包封所述第二无源组件模块的所述多个无源组件的树脂部并且具有第一表面和与所述第二无源组件模块的第一表面背对的第二表面，所述第二无源组件模块的所述多个无源组件的连接端子从所述第二无源组件模块的第一表面暴露，
其中，所述第一无源组件模块的第二表面和所述第二无源组件模块的第二表面彼此面对，并且所述第一无源组件模块的第一表面和所述第二无源组件模块的第一表面被分别设置为上表面和下表面。
13.根据权利要求12所述的堆叠型无源组件模块，其中，所述第一无源组件模块的第二表面和所述第二无源组件模块的第二表面通过粘合层彼此结合。
14.根据权利要求12所述的堆叠型无源组件模块，其中，所述第一无源组件模块和所述第二无源组件模块中的每个还包括连接电极层，所述连接电极层设置在从所述第一无源组件模块的第一表面和所述第二无源组件模块的第一表面暴露的连接端子上并从所述第一无源组件模块的第一表面和所述第二无源组件模块的第一表面突出。
15.一种半导体封装件，包括：
芯构件，具有彼此背对的第一表面和第二表面、具有贯通所述第一表面和所述第二表面的腔并且包括将所述第一表面和所述第二表面彼此连接的布线结构；
半导体芯片，设置在所述芯构件的腔中并具有设置有连接焊盘的有效表面；
根据权利要求12至14中任一项所述的堆叠型无源组件模块，设置在所述芯构件的腔中；
连接构件，设置在所述芯构件的第二表面上并包括第一重新分布层，所述第一重新分布层连接到所述半导体芯片的连接焊盘和设置在所述堆叠型无源组件模块的下表面上的无源组件中的一些无源组件的连接端子，设置在所述堆叠型无源组件模块的下表面上的无源组件中的其余无源组件的连接端子没有连接到所述第一重新分布层；
包封剂，覆盖所述芯构件的第一表面并包封所述堆叠型无源组件模块和所述半导体芯片；以及
第二重新分布层，设置在所述包封剂上并连接到所述芯构件的布线结构以及设置在所述堆叠型无源组件模块的上表面上的无源组件中的一些无源组件的连接端子，设置在所述堆叠型无源组件模块的上表面上的无源组件中的其余无源组件的连接端子没有连接到所述第二重新分布层。
CN201811294074.5A 2017-12-19 2018-11-01 半导体封装件以及堆叠型无源组件模块 Pending CN109962040A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0175275 2017-12-19
KR1020170175275A KR101982061B1 (ko) 2017-12-19 2017-12-19 반도체 패키지

Publications (1)

Publication Number Publication Date
CN109962040A true CN109962040A (zh) 2019-07-02

Family

ID=66680375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811294074.5A Pending CN109962040A (zh) 2017-12-19 2018-11-01 半导体封装件以及堆叠型无源组件模块

Country Status (4)

Country Link
US (1) US10833040B2 (zh)
KR (1) KR101982061B1 (zh)
CN (1) CN109962040A (zh)
TW (1) TW201929107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512474A (zh) * 2022-01-20 2022-05-17 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086361B1 (ko) 2018-06-04 2020-03-09 삼성전자주식회사 반도체 패키지
KR20220144107A (ko) 2021-04-19 2022-10-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11985804B2 (en) * 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
CN115692359A (zh) * 2022-10-08 2023-02-03 华为数字能源技术有限公司 一种埋入式封装结构、电源装置及电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269681A1 (en) * 2001-10-18 2005-12-08 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
CN104716121A (zh) * 2013-12-11 2015-06-17 英飞凌科技奥地利有限公司 包含多个半导体芯片和层压板的半导体器件
US20160141281A1 (en) * 2013-05-10 2016-05-19 Siliconware Precision Industries Co., Ltd. Fabrication method of semiconductor package having embedded semiconductor elements
CN105981159A (zh) * 2014-03-12 2016-09-28 英特尔公司 具有设置在封装体内的无源微电子器件的微电子封装件
US20170103951A1 (en) * 2015-10-13 2017-04-13 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US20170278812A1 (en) * 2016-03-25 2017-09-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20170358534A1 (en) * 2016-06-08 2017-12-14 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089943A1 (en) * 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
TWI423355B (zh) 2010-08-04 2014-01-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
KR20150009728A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 전자 소자 모듈 및 그 실장 구조
US9117807B2 (en) 2013-07-26 2015-08-25 Infineon Technologies Ag Integrated passives package, semiconductor module and method of manufacturing
US20150380392A1 (en) 2014-06-27 2015-12-31 Apple Inc. Package with memory die and logic die interconnected in a face-to-face configuration
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
TWI573244B (zh) 2015-04-27 2017-03-01 精材科技股份有限公司 晶片封裝體及其製造方法、半導體電鍍系統
CN109742064B (zh) 2015-04-27 2021-06-11 精材科技股份有限公司 晶片封装体及其制造方法
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
KR102016492B1 (ko) * 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190013051A (ko) 2017-07-31 2019-02-11 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269681A1 (en) * 2001-10-18 2005-12-08 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US20160141281A1 (en) * 2013-05-10 2016-05-19 Siliconware Precision Industries Co., Ltd. Fabrication method of semiconductor package having embedded semiconductor elements
CN104716121A (zh) * 2013-12-11 2015-06-17 英飞凌科技奥地利有限公司 包含多个半导体芯片和层压板的半导体器件
CN105981159A (zh) * 2014-03-12 2016-09-28 英特尔公司 具有设置在封装体内的无源微电子器件的微电子封装件
US20170103951A1 (en) * 2015-10-13 2017-04-13 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US20170278812A1 (en) * 2016-03-25 2017-09-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20170358534A1 (en) * 2016-06-08 2017-12-14 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐高卫等: "基于埋置式基板的3D-MCM封装结构的研制", 《半导体学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512474A (zh) * 2022-01-20 2022-05-17 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法

Also Published As

Publication number Publication date
TW201929107A (zh) 2019-07-16
KR101982061B1 (ko) 2019-05-24
US10833040B2 (en) 2020-11-10
US20190189583A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US10573613B2 (en) Fan-out semiconductor package
US11515265B2 (en) Fan-out semiconductor package
CN111293111B (zh) 天线模块
US11043441B2 (en) Fan-out semiconductor package
CN110970399B (zh) 半导体封装件
TWI655723B (zh) 電子元件封裝及其製造方法
TW201904002A (zh) 扇出型半導體裝置
CN107887361A (zh) 扇出型半导体封装件
CN109962040A (zh) 半导体封装件以及堆叠型无源组件模块
US10403562B2 (en) Fan-out semiconductor package module
TWI765155B (zh) 半導體封裝
CN110277380A (zh) 扇出型组件封装件
US11862574B2 (en) Fan-out semiconductor package
US10580759B2 (en) Fan-out semiconductor package
CN109686723A (zh) 半导体封装件
US10312195B2 (en) Fan-out semiconductor package
CN109411451A (zh) 扇出型半导体封装件
TW202036798A (zh) 半導體封裝
TW201919167A (zh) 扇出型半導體封裝
CN111755426B (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
US10515916B2 (en) Fan-out semiconductor package
CN111199950B (zh) 扇出型半导体封装件
CN109560077B (zh) 扇出型半导体封装模块
CN110783296A (zh) 扇出型半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190702

WD01 Invention patent application deemed withdrawn after publication