CN110277380A - 扇出型组件封装件 - Google Patents

扇出型组件封装件 Download PDF

Info

Publication number
CN110277380A
CN110277380A CN201811299985.7A CN201811299985A CN110277380A CN 110277380 A CN110277380 A CN 110277380A CN 201811299985 A CN201811299985 A CN 201811299985A CN 110277380 A CN110277380 A CN 110277380A
Authority
CN
China
Prior art keywords
layer
fan
wiring layer
type assembly
electronic building
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811299985.7A
Other languages
English (en)
Inventor
金锺录
金旼槿
白龙浩
许荣植
孔正喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110277380A publication Critical patent/CN110277380A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型组件封装件。所述扇出型组件封装件包括：芯构件，具有通孔并包括布线层以及一个或更多个连接过孔；一个或更多个第一电子组件，设置在所述通孔中；第一包封剂，覆盖所述芯构件和所述第一电子组件的至少部分并填充所述通孔的至少一部分；连接构件，设置在所述芯构件和所述第一电子组件上，并包括电连接到所述布线层和所述第一电子组件的一个或更多个重新分布层；一个或更多个第二电子组件，设置在所述连接构件上并电连接到所述重新分布层；以及第二包封剂，设置在所述连接构件上并包封所述第二电子组件，其中，所述连接构件的上表面和所述第二包封剂的下表面彼此分开预定间距。

Description

扇出型组件封装件
本申请要求于2018年3月13日在韩国知识产权局提交的第10-2018-0029384号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种其中以扇出形式封装半导体芯片或无源组件的扇出型组件封装件。
背景技术
近来，根据智能手机的多功能化(面部识别，三维(3D)相机等)、智能手机的显示器的尺寸增大、智能手机的全面屏的使用等的趋势，增大电池的容量的必要性已经增加。结果，智能手机中的主板的尺寸已经减小。因此，已经需要用于确保安装面积的各种方法。
发明内容
本公开的一方面可提供一种可增大在电子装置中的主板中的安装密度的扇出型组件封装件。
根据本公开的一方面，可提供一种扇出型组件封装件，其中，按照双面安装方式以扇出形式封装多个组件。
根据本公开的一方面，一种扇出型组件封装件可包括：芯构件，具有通孔并包括多个布线层以及使所述多个布线层彼此电连接的一个或更多个连接过孔；一个或更多个第一电子组件，设置在所述通孔中；第一包封剂，覆盖所述芯构件和所述第一电子组件中的每个的至少部分并填充所述通孔的至少一部分；连接构件，设置在所述芯构件和所述第一电子组件上，并包括电连接到所述布线层和所述第一电子组件的一个或更多个重新分布层；一个或更多个第二电子组件，设置在所述连接构件上并电连接到所述重新分布层；以及第二包封剂，设置在所述连接构件上并包封所述第二电子组件，其中，所述连接构件的上表面和所述第二包封剂的下表面彼此分开预定间距。
根据本公开的另一方面，一种扇出型组件封装件可包括：芯构件，具有通孔并包括多个布线层以及使所述多个布线层彼此电连接的一个或更多个连接过孔；半导体芯片，设置在所述通孔中，并具有其上设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；第一包封剂，覆盖所述芯构件和所述半导体芯片的所述无效表面中的每个的至少部分，并填充所述通孔的至少一部分；连接构件，设置在所述芯构件和所述半导体芯片的所述有效表面上，并包括电连接到所述布线层和所述连接焊盘的一个或更多个重新分布层；多个无源组件，设置在所述连接构件上并电连接到所述重新分布层；以及第二包封剂，设置在所述连接构件上并包封所述多个无源组件，其中，当沿垂直于所述半导体芯片的所述有效表面的方向观察时，所述多个无源组件中的至少一个设置在与所述半导体芯片的所述有效表面对应的区域中。
根据本公开的另一方面，一种扇出型组件封装件可包括：连接构件，包括重新分布层，并具有第一表面和与所述第一表面背对的第二表面；第一电子组件，设置在芯构件的通孔中，所述芯构件包括电连接到所述第一电子组件的布线层，所述第一电子组件和所述芯构件设置在所述连接构件的第一表面上，使得所述第一电子组件、所述重新分布层和所述布线层彼此电连接；第一包封剂，填充所述通孔的至少一部分并覆盖所述第一电子组件和所述芯构件的至少部分；第二电子组件，设置在所述连接构件的所述第二表面上并电连接到所述重新分布层；以及第二包封剂，设置在所述连接构件的所述第二表面上并与所述连接构件的所述第二表面分开预定距离，所述第二包封剂包封所述第二电子组件。
附图说明
通过以下结合附图的详细描述，本公开的以上和其它方面、特征和优点将更加清楚地被理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并最终被安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在BGA基板中并最终被安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出扇出型组件封装件的示例的示意性截面图；
图10是沿着图9的扇出型组件封装件的线I-I'截取的示意性平面图；
图11和图12是示出制造图9的扇出型组件封装件的工艺的示意图；
图13是示出扇出型组件封装件的另一示例的示意性截面图；
图14是示出扇出型组件封装件的另一示例的示意性截面图；
图15是示出扇出型组件封装件的另一示例的示意性截面图；
图16是示出扇出型组件封装件的另一示例的示意性截面图；
图17是示出扇出型组件封装件的另一示例的示意性截面图；以及
图18是示出在根据本公开的扇出型组件封装件被用在电子装置的主板上的情况下的一个效果的示意性平面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为清楚起见，可夸大或者缩小组件的形状、尺寸等。
这里，相对于附图的截面，下侧、下部、下表面等用于指朝向扇出型组件封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不被如上所述定义的方向具体限制。
在描述中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，从概念上讲，“电连接”包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将元件与其它元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可按照与特定示例性实施例相关的描述被理解。
这里使用的术语仅用于描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其它组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其它类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其它无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括支持各种其它无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，而是还可包括用于各种其它目的的无源组件等。此外，其它组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其它组件。这些其它组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其它组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其它组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其它电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，主板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到主板1110。此外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其它组件(诸如相机模块1130)可被容纳在主体1101中。电子组件1120中的一些可以为芯片相关组件，例如半导体封装件1121，但不限于此。电子装置不必然地限于智能电话1100，而可以为如上所述的其它电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能不能用作成品的半导体产品，并且可能会由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸以及主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B以及图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及钝化层2223，诸如氧化物层、氮化物层等，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的连接通路孔2243h，然后形成布线图案2242和连接过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成下凸块金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和下凸块金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑的尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在通过重新分布工艺增大半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在BGA基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过BGA基板2301重新分布，并且扇入型半导体封装件2200可在其安装在BGA基板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的BGA基板2302中，在扇入型半导体封装件2200嵌入在BGA基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过BGA基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的BGA基板上，然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装体嵌入在BGA基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且下凸块金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在下凸块金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及连接过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到在半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的BGA基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用BGA基板的扇入型半导体封装件的厚度小的厚度来实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
同时，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击影响的封装技术，并且扇出型半导体封装是与诸如BGA基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的尺寸、用途等不同的尺寸、用途等并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述一种扇出型组件封装件，其中，由于信号距离减小，可增大在电子装置中的主板中的安装密度，尽管安装密度增大仍可显著减小厚度，且可提高电特性。
图9是示出扇出型组件封装件的示例的示意性截面图。
图10是沿着图9的扇出型组件封装件的线I-I'截取的示意性平面图。
参照图9和图10，根据本公开中的示例性实施例的扇出型组件封装件100A可包括：芯构件110，具有通孔110H，并包括第一布线层112a和第二布线层112b以及使第一布线层112a和第二布线层112b彼此电连接的连接过孔113；半导体芯片120，设置在通孔110H中并具有其上设置有连接焊盘122的有效表面和与有效表面背对的无效表面；第一包封剂130，覆盖芯构件110和半导体芯片120的至少部分并填充通孔110H的至少一部分；连接构件140，设置在芯构件110以及半导体芯片120的有效表面上，并包括电连接到第一布线层112a和第二布线层112b以及连接焊盘122的重新分布层142；一个或更多个电子组件160，设置在连接构件140上并电连接到重新分布层142；以及第二包封剂150，设置在连接构件140上并包封电子组件160。在这种情况下，连接构件140的上表面和第二包封剂150的下表面可彼此分开预定间距h。电子组件160可通过低熔点金属165电连接到连接构件140的重新分布层142。连接构件140的上表面与第二包封剂150的下表面之间的空间可使用底部填充树脂170填充，底部填充树脂170填埋低熔点金属165(例如，低熔点金属165可贯穿底部填充树脂170)。除了半导体芯片120之外，还可在通孔110H中设置一个或更多个无源组件125A和125B，一个或更多个无源组件125A和125B可通过第一包封剂130包封。无源组件125A和125B也可电连接到连接构件140的重新分布层142，并可通过重新分布层142电连接到半导体芯片120的连接焊盘122或电子组件160。使芯构件110的第二布线层112b的至少部分暴露的多个开口131可形成在第一包封剂130的下表面中，多个下凸块金属180可分别设置在开口131中，设置在第一包封剂130下方的多个电连接结构190可分别通过多个下凸块金属180电连接到暴露的第二布线层112b。半导体芯片120、无源组件125A和125B和/或电子组件160可通过一系列电连接而根据功能通过电连接结构190电连接到电子装置的主板。
近来，根据用于移动设备的显示器的尺寸增大，对增大电池容量的必要性已经增加。根据电池容量的增大，电池在移动设备中占据的面积已经增大，因此已经需要减小诸如主板的印刷电路板(PCB)的尺寸。因此，组件的安装面积已经减小，使得对模块化的兴趣已经持续增加。安装多个组件的现有技术的示例可包括板上芯片(COB)技术。COB是使用表面安装技术(SMT)将单独的无源元件和半导体封装件安装在印刷电路板上的方法。虽然这样的方式在成本方面具有优势，但需要宽的安装面积以保持组件之间的最小间距，组件之间的电磁干扰(EMI)大，且半导体芯片和无源组件之间的距离大，使得电噪声增大。
另一方面，在根据示例性实施例的扇出型组件封装件100A中，一个或更多个电子组件160以及一个或更多个无源组件125A和125B可与半导体芯片120一起按照双面安装形式被设置在一个封装件中并被模块化。因此，可显著减小组件之间的间隔，并且因此可显著减小组件在诸如主板的印刷电路板上的安装面积。另外，可显著减小半导体芯片120与电子组件160和/或无源组件125A和125B之间的电路径以抑制噪声。具体地，半导体芯片120、无源组件125A和125B以及电子组件160可相对于连接构件140按照双面安装形式设置，因此可使扇出型组件封装件纤薄化。
同时，在根据示例性实施例的扇出型组件封装件100A中，可引入能够保持扇出型组件封装件的刚性的芯构件110，半导体芯片120和/或无源组件125A和125B可设置在芯构件110的通孔110H中，因此可抑制扇出型组件封装件的翘曲。另外，包封电子组件160的第二包封剂150可根据制造工艺包括具有腔151H1和151H2的芯层151以及包封芯层151和电子组件160的树脂层152，芯层151可利用具有比树脂层152的刚性大的刚性(例如，弹性模量比树脂层152的弹性模量大)的材料形成。因此，也可抑制扇出型组件封装件的上部单元的翘曲。另外，如果必要，金属层115可设置在芯构件110的通孔110H的壁上，并且可通过金属层115实现散热效果和电磁干扰阻挡效果。同时，电子组件160可以是多个无源组件。在这种情况下，与芯构件110的通孔110H中的半导体芯片120一起设置的无源组件125A和125B可具有比安装在连接构件140上的多个无源组件的厚度相对大的厚度。也就是说，具有相对大的厚度的无源组件125A和125B可设置在扇出型组件封装件的下部，具有相对小的厚度的无源组件可设置在扇出型组件封装件的上部，从而可减小扇出型组件封装件的整体厚度，并且可抑制在包封工艺中可能会出现的诸如填充缺陷或浮动(fly)的组件安装缺陷。
在下文中，以下将更详细地描述在根据示例性实施例的扇出型组件封装件100A中包括的各个组件。
芯构件110可根据特定材料保持根据示例性实施例的扇出型组件封装件100A的刚性，并用于确保第一包封剂130的厚度的均匀性。另外，芯构件110可提供扇出型组件封装件中的竖直电连接路径，因此半导体芯片120的连接焊盘122或无源组件125A和125B可电连接到设置在扇出型组件封装件的下部的电连接结构190。另外，芯构件110可包括多个布线层112a和112b，以将半导体芯片120的连接焊盘122更有效地重新分布，并可提供宽的布线设计区域以抑制在其它区域中形成重新分布层。半导体芯片120和/或无源组件125A和125B可设置在通孔110H中，以与通孔110H的壁分开预定距离。如果必要，金属层115可设置在通孔110H的壁上，以实现电磁干扰阻挡效果和散热效果。芯构件110可包括绝缘层111、设置在绝缘层111的上表面上的第一布线层112a、设置在绝缘层111的下表面上的第二布线层112b以及贯穿绝缘层111并使第一布线层112a和第二布线层112b彼此电连接的连接过孔113。
例如，包括无机填料和绝缘树脂的材料可用作绝缘层111的材料。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或者包括增强材料(诸如以二氧化硅、氧化铝等为例的无机填料)的树脂(更具体地，ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)、感光介电(PID)树脂等)。可选地，可使用热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料，例如，半固化片等。在这种情况下，可保持扇出型组件封装件100A的优异的刚性，使得芯构件110可用作一种支撑构件。
布线层112a和112b可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。相应的布线层112a和112b可根据相应的层的设计执行各种功能。例如，布线层112a和112b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层112a和112b可包括用于连接过孔的焊盘图案、用于电连接结构的焊盘图案等。芯构件110的布线层112a和112b的厚度可大于连接构件140的重新分布层142的厚度。原因在于，芯构件110可具有与半导体芯片120的厚度相似的厚度，但连接构件优选为较薄，以减小封装件的总厚度。此外，芯构件110和连接构件140的工艺彼此不同。
连接过孔113可贯穿绝缘层111并可使第一布线层112a和第二布线层112b彼此电连接。连接过孔113中的每个的材料可以是如上所述的导电材料。连接过孔113中的每个可使用导电材料完全填充，或者导电材料可沿连接通路孔中的每个的壁形成。连接过孔113中的每个可以是完全贯穿绝缘层111的贯穿连接过孔，并可具有圆柱形形状或沙漏形状，但不限于此。
半导体芯片120可以为按照在单个芯片中集成数量为数百至数百万或更多的元件而提供的集成电路(IC)。半导体芯片120可在活性晶圆(active wafer)的基础上形成。在这种情况下，半导体芯片120的主体121的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接焊盘122可使半导体芯片120电连接到其它组件。连接焊盘122中的每个的材料可以为诸如铝(Al)等的导电材料。半导体芯片120的有效表面指的是半导体芯片120的其上设置有连接焊盘122的表面，半导体芯片120的无效表面指的是半导体芯片120的与有效表面背对的表面。如果必要，可在主体121上形成覆盖连接焊盘122的至少部分的钝化层123。钝化层123可以是氧化物层、氮化物层等，或者是氧化物层和氮化物层的双层。绝缘层(未示出)等还可进一步设置在其它需要的位置。半导体芯片120可以为：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、加密处理器、微处理器、微控制器等；以及逻辑芯片，诸如ADC转换器、ASIC等，但不必然限于此。
无源组件125A和125B可以是诸如电容器、电感器、磁珠等的各种无源组件。无源组件125A和125B可以是相同种类的无源组件或者可以是不同种类的无源组件。无源组件125A和125B还可通过连接构件140的重新分布层142彼此电连接，并且还可通过重新分布层142电连接到半导体芯片120的连接焊盘122。同时，诸如半导体芯片120或无源组件125A和125B的电子组件的数量可根据设计而比附图中示出的数量多或者比附图中示出的数量少。
第一包封剂130可保护半导体芯片120和/或无源组件125A和125B。第一包封剂130的包封形式不受具体限制，而可以是第一包封剂130围绕芯构件110、半导体芯片120和/或无源组件125A和125B中的每个的至少部分的形式。第一包封剂130还可填充通孔110H的至少一部分。第一包封剂130的特定材料不受具体限制，而可以是例如绝缘材料。例如，第一包封剂130可包括含有绝缘树脂和无机填料的ABF。然而，如果必要，感光包封剂(PIE)或包括玻璃纤维的材料(诸如半固化片)可用作第一包封剂130的材料。
连接构件140可包括可使半导体芯片120的连接焊盘122重新分布的重新分布层142。具有各种功能的数十至数百万的连接焊盘122可通过连接构件140重新分布，并可根据功能通过电连接结构190物理连接或电连接到外部。另外，多个无源组件125A和125B以及电子组件160可根据功能通过重新分布层142电连接到半导体芯片120的连接焊盘122，并可根据功能通过电连接结构190物理连接和/或电连接到外部。连接构件140可包括一个或更多个绝缘层141、设置在相应的绝缘层141上的一个或更多个重新分布层142以及贯穿相应的绝缘层141并使形成在不同的层上的重新分布层142、第一布线层112a、连接焊盘122以及无源组件125A和125B彼此电连接的重新分布过孔143。根据设计，连接构件140可包括其数量比附图中示出的数量多的绝缘层、重新分布层和重新分布过孔。
绝缘层141中的每个的材料可以是绝缘材料。在这种情况下，诸如PID树脂的感光绝缘材料也可用作绝缘材料。这种情况在形成精细图案方面可以是有利的。在一些情况下，ABF或阻焊剂(SR)可用作最外层的绝缘层141的材料。
重新分布层142可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。重新分布层142可根据相应层的设计执行各种功能。例如，重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，重新分布层142可包括用于连接过孔的焊盘图案、用于电连接结构的焊盘图案、用于电子组件的焊盘图案等。
重新分布过孔143可使形成在不同层上的重新分布层142、第一布线层112a、连接焊盘122、无源组件125A和125B等彼此电连接。重新分布过孔143中的每个的材料可以是如上所述的导电材料。重新分布过孔143中的每个可使用导电材料完全填充，或者导电材料也可沿着重新分布通路孔中的每个的壁形成。另外，重新分布过孔143中的每个可具有现有技术中已知的任意形状(诸如锥形形状)。
第二包封剂150可保护电子组件160。第二包封剂150的包封形式不受具体限制，而可以是第二包封剂150围绕电子组件160的至少部分的形式。第二包封剂150可包括芯层151和树脂层152，芯层151具有其中设置有电子组件160的腔151H1和151H2，树脂层152覆盖芯层151和电子组件160的至少部分并填充腔151H1和151H2的至少部分。芯层151的材料可以是半固化片，树脂层152的材料可以是ABF或PIE。然而，芯层151和树脂层152的材料不限于此，芯层151和树脂层152的材料均可以是半固化片。然而，在保持刚性和确保填充性质方面，使用半固化片作为芯层151的材料并使用ABF或PIE作为树脂层152的材料可以是有利的。也就是说，具有比树脂层152的弹性模量大的弹性模量的材料可用作芯层151的材料。第二包封剂150的下表面可与连接构件140的上表面分开预定间距h。原因在于，如通过以下将描述的工艺看出的，在电子组件160安装在连接构件140上之前，使用第二包封剂150包封电子组件160。通过使第二包封剂150的下表面与连接构件140的上表面分开，可解决制造扇出型组件封装件100A时的良率问题。
电子组件160可以是各种有源组件和/或无源组件。也就是说，电子组件160可以是集成电路(IC)或者可以是诸如电容器或电感器的无源组件。电子组件160可以是相同种类的组件或者可以是不同种类的组件。相应的电子组件160可通过低熔点金属165安装在连接构件140上并电连接到重新分布层142。低熔点金属165指的是熔点比铜(Cu)的熔点低的诸如锡(Sn)的金属，并且可以是例如焊料凸块等。当沿垂直于半导体芯片120的有效表面的方向观察时，至少一个电子组件160可设置在半导体芯片120的有效区域的区域中。也就是说，电子组件160可安装在连接构件140上的大部分区域中。另外，由于电子组件160直接安装在连接构件140上，因此当安装多个电子组件160时，可显著地减小电子组件160之间的间距(例如，无源组件之间的间距)，从而可提高安装密度。同时，底部填充树脂170可设置在连接构件140和第二包封剂150之间，以用于将连接构件140和第二包封剂150彼此结合，并可填埋低熔点金属165，以用于更有效地将电子组件160安装在连接构件140上并将电子组件160固定到连接构件140。
使芯构件110的第二布线层112b的至少部分暴露的多个开口131可形成在第一包封剂130的下表面中，电连接到暴露的第二布线层112b的下凸块金属180可分别设置在开口131中。另外，根据功能通过下凸块金属180电连接到暴露的第二布线层112b的多个电连接结构190可设置在第一包封剂130下方。在根据示例性实施例的扇出型组件封装件100A中，电连接结构190仅设置在如上所述的扇出区域，因此可不需要单独的背侧布线层。因此，可更有效地减小扇出型组件封装件100A的厚度。同时，表面处理层(未示出)可形成在暴露的第二布线层112b上。表面处理层(未示出)可包括Ni-Au。下凸块金属180可通过任意已知的金属化方法形成。
电连接结构190可使扇出型组件封装件100A物理连接和/或电连接到外部，根据示例性实施例的扇出型组件封装件100A可通过电连接结构190安装在电子装置的主板上。电连接结构190中的每个可利用低熔点金属(例如，诸如包括锡(Sn)的合金的焊料，更具体地，锡(Sn)-铝(Al)-铜(Cu)合金等)形成。然而，这仅仅是示例，电连接结构190中的每个的材料不具体局限于此。电连接结构190中的每个可以是焊盘、焊球、引脚等。电连接结构190可形成为多层结构或单层结构。当电连接结构190形成为多层结构时，电连接结构190可包括铜(Cu)柱和焊料。当电连接结构190形成为单层结构时，电连接结构190可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构190不限于此。电连接结构190的数量、间距、设置形式等不受具体限制，而是可根据设计细节由本领域技术人员进行充分地变型。例如，电连接结构190可按照数十至数百万的数量设置，或者可按照数十至数百万或更多或者数十至数百万或更少的数量设置。
图11和图12是示出制造图9的扇出型组件封装件的工艺的示意图。
参照图11，可在载体基板200上设置芯层151，在芯层151中预先钻取腔151H1和151H2，可在腔151H1和151H2中在载体基板200上设置一个或更多个电子组件160。载体基板200可包括支撑层201和粘合层202，可将芯层151和电子组件160附着到粘合层202。然后，可将树脂层152压制在粘合层202上并使树脂层152硬化。可通过这些工艺形成第二包封剂150。然而，可省略芯层151，可仅将电子组件160附着到粘合层202，然后仅使用树脂层152包封电子组件160。在使树脂层硬化之后，可分离载体基板200然后去除载体基板200。
参照图12，可按照扇出型封装形式封装半导体芯片120以及无源组件125A和125B。可通过以下方法来制造封装结构：使用具有如上所述的粘合层的载体基板将具有通孔110H等的芯构件110附着到粘合层；将半导体芯片120以及无源组件125A和125B附着到通孔110H；使用第一包封剂130包封半导体芯片120以及无源组件125A和125B；然后通过半导体工艺形成连接构件140。可将使用第二包封剂150包封的电子组件160安装在制造的封装结构的连接构件140上。可使用低熔点金属165安装电子组件160。可通过一系列工艺制造根据示例性实施例的扇出型组件封装件100A。
图13是示出扇出型组件封装件的另一示例的示意性截面图。
参照图13，在根据本公开中的另一示例性实施例的扇出型组件封装件100B中，芯构件110可包括较多数量的布线层112a、112b、112c和112d。更详细地讲，芯构件110可包括：第一绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一绝缘层111a的上表面和下表面上；第二绝缘层111b，设置在第一绝缘层111a的上表面上并覆盖第一布线层112a；第三布线层112c，设置在第二绝缘层111b的上表面上；第三绝缘层111c，设置在第一绝缘层111a的下表面上并覆盖第二布线层112b；以及第四布线层112d，设置在第三绝缘层111c的下表面上。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可电连接到连接焊盘122、无源组件125A和125B、电子组件160等。由于芯构件110可包括较多数量的布线层112a、112b、112c和112d，因此可进一步简化连接构件140。因此，可抑制根据在形成连接构件140的工艺中出现的缺陷导致的良率降低。同时，第一布线层112a和第二布线层112b可通过贯穿第一绝缘层111a的第一连接过孔113a彼此电连接，第一布线层112a和第三布线层112c可通过贯穿第二绝缘层111b的第二连接过孔113b彼此电连接，第二布线层112b和第四布线层112d可通过贯穿第三绝缘层111c的第三连接过孔113c彼此电连接。
第一绝缘层111a可具有比第二绝缘层111b和第三绝缘层111c的厚度大的厚度。第一绝缘层111a可以相对厚以保持刚性，第二绝缘层111b和第三绝缘层111c可被引入以形成较多数量的布线层112c和112d。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以是例如包括芯材料、填料和绝缘树脂的半固化片，第二绝缘层111b和第三绝缘层111c可以是包括填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层111a以及第二绝缘层111b和第三绝缘层111c的材料不限于此。类似地，贯穿第一绝缘层111a的第一连接过孔113a的直径可大于分别贯穿第二绝缘层111b和第三绝缘层111c的第二连接过孔113b和第三连接过孔113c的直径。
芯构件110的第一布线层112a和第二布线层112b可设置在半导体芯片120的有效表面和无效表面之间的高度上。由于芯构件110可按照与半导体芯片120的厚度对应的厚度形成，因此形成在芯构件110中的第一布线层112a和第二布线层112b可设置在半导体芯片120的有效表面和无效表面之间的高度上。芯构件110的布线层112a、112b、112c和112d的厚度可大于连接构件140的重新分布层142的厚度。其它构造的描述与以上描述的其它构造的描述重复，因此省略其它构造的描述。
图14是示出扇出型组件封装件的另一示例的示意性截面图。
参照图14，在根据本公开中的另一示例性实施例的扇出型组件封装件100C中，芯构件110可包括较多数量的布线层112a、112b和112c。更详细地讲，芯构件110可包括：第一绝缘层111a，与连接构件140接触；第一布线层112a，与连接构件140接触并嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的其中嵌入有第一布线层112a的上表面背对的下表面上；第二绝缘层111b，设置在第一绝缘层111a的下表面上并覆盖第二布线层112b；以及第三布线层112c，设置在第二绝缘层111b的下表面上。第一布线层112a、第二布线层112b和第三布线层112c可电连接到连接焊盘122、无源组件125A和125B、电子组件160等。第一布线层112a和第二布线层112b可通过贯穿第一绝缘层111a的第一连接过孔113a彼此电连接，第二布线层112b和第三布线层112c可通过贯穿第二绝缘层111b的第二连接过孔113b彼此电连接。
芯构件110的第一布线层112a的上表面可设置在半导体芯片120的连接焊盘122的上表面之下的高度上。另外，连接构件140的重新分布层142与芯构件110的第一布线层112a之间的距离可大于连接构件140的重新分布层142与半导体芯片120的连接焊盘122之间的距离。原因在于，第一布线层112a可凹入第一绝缘层111a中。如上所述，当第一布线层112a凹入第一绝缘层111a中使得第一绝缘层111a的上表面与第一布线层112a的上表面之间具有台阶时，可防止第一包封剂130的材料渗入而污染第一布线层112a的现象。芯构件110的第二布线层112b可设置在半导体芯片120的有效表面与无效表面之间的高度上。芯构件110的布线层112a、112b和112c的厚度可大于连接构件140的重新分布层142的厚度。其它构造的描述与以上描述的其它构造的描述重复，因此省略其它构造的描述。
图15是示出扇出型组件封装件的另一示例的示意性截面图。
参照图15，在根据本公开中的另一示例性实施例的扇出型组件封装件100D中，可省略半导体芯片120，无源组件125C还可设置在扇出型组件封装件100D的下部。在这种情况下，所有的电子组件160也可以是无源组件。也就是说，扇出型组件封装件100D可仅包括无源组件125A、125B、125C和160。其它构造的描述与以上描述的其它构造的描述重复，因此省略其它构造的描述。
图16是示出扇出型组件封装件的另一示例的示意性截面图。
参照图16，在根据本公开中的另一示例性实施例的扇出型组件封装件100E中，阻挡过孔153可形成在芯层151中，阻挡层155可形成在树脂层152上。阻挡层155可通过子阻挡过孔157等连接到阻挡过孔153。可通过阻挡过孔153、阻挡层155和子阻挡过孔157实现电子组件160的散热效果和电磁波阻挡效果。阻挡过孔153、阻挡层155和子阻挡过孔157的全部可利用导电材料形成，并可通过镀覆形成。同时，具有利用导电材料形成的堆叠过孔的形式的阻挡构件(未示出)可设置在连接构件140的外部，并且也可通过阻挡构件(未示出)实现重新分布层142的电磁波阻挡效果。如果必要，阻挡构件(未示出)可连接到以上所述的阻挡过孔153等。如果必要，阻挡构件(未示出)还可连接到金属层115。也就是说，如果必要，所有的散热构件和阻挡构件可彼此连接，并可连接到重新分布层142中的接地件。其它构造的描述与以上描述的其它构造的描述重复，因此省略其它构造的描述。
图17是示出扇出型组件封装件的另一示例的示意性截面图。
参照图17，在根据本公开中的另一示例性实施例的扇出型组件封装件100F中，阻挡层156可形成在第二包封剂150的外表面上。也就是说，芯层151的外侧表面以及树脂层152的上表面和外侧表面可使用阻挡层156覆盖。可通过阻挡层156实现电子组件160的散热效果和电磁波阻挡效果。阻挡层156可利用导电材料形成，并可通过溅射等形成。同时，具有利用导电材料形成的堆叠过孔的形式的阻挡构件(未示出)可设置在连接构件140的外部，并且也可通过阻挡构件(未示出)实现重新分布层142的电磁波阻挡效果。如果必要，阻挡构件(未示出)可连接到以上所述的阻挡层156等。如果必要，阻挡构件(未示出)还可连接到金属层115。也就是说，如果必要，所有的散热构件和阻挡构件可彼此连接，并可连接到重新分布层142中的接地件。其它构造的描述与以上描述的其它构造的描述重复，因此省略其它构造的描述。
图18是示出在根据本公开的扇出型组件封装件被用在电子装置的主板上的情况下的一个效果的示意性平面图。
参照图18，近来，根据用于移动设备1100A和1100B的显示器的尺寸增大，对增大电池容量的必要性已经增加。根据电池容量的增大，电池1180在移动设备中占据的面积已经增大，因此已经需要减小主板1101的尺寸。因此，组件的安装面积已经减小，使得可由包括诸如电源管理集成电路(PMIC)的集成电路和诸如电容器的无源组件的模块1150占据的面积已经持续减小。然而，当使用根据本公开的扇出型组件封装件100A、100B、100C、100D、100E或100F来取代模块1150时，可显著地减小模块1150的尺寸，因此可有效地使用如上所述的减小的面积。
如以上所阐述的，根据本公开中的示例性实施例，可提供一种扇出型组件封装件，其中，由于信号距离减小，可增大电子装置中的主板中的安装密度，尽管安装密度增大仍可显著减小厚度，且可提高电特性。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (20)

1.一种扇出型组件封装件，所述扇出型组件封装件包括：
芯构件，具有通孔并包括多个布线层以及使所述多个布线层彼此电连接的一个或更多个连接过孔；
一个或更多个第一电子组件，设置在所述通孔中；
第一包封剂，覆盖所述芯构件和所述第一电子组件中的每个的至少部分并填充所述通孔的至少一部分；
连接构件，设置在所述芯构件和所述第一电子组件上，并包括电连接到所述布线层和所述第一电子组件的一个或更多个重新分布层；
一个或更多个第二电子组件，设置在所述连接构件上并电连接到所述重新分布层；以及
第二包封剂，设置在所述连接构件上并包封所述第二电子组件，
其中，所述连接构件的上表面和所述第二包封剂的下表面彼此分开预定间距。
2.根据权利要求1所述的扇出型组件封装件，其中，所述第二电子组件通过低熔点金属连接到所述重新分布层。
3.根据权利要求2所述的扇出型组件封装件，所述扇出型组件封装件还包括底部填充树脂，所述底部填充树脂设置在所述连接构件的所述上表面与所述第二包封剂的所述下表面之间并填埋所述低熔点金属。
4.根据权利要求1所述的扇出型组件封装件，其中，所述第一电子组件中的至少一个是半导体芯片，所述半导体芯片具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面，
所述半导体芯片设置为使得所述有效表面面对所述连接构件，并且
所述重新分布层电连接到所述连接焊盘。
5.根据权利要求4所述的扇出型组件封装件，其中，所述第一电子组件中的其它组件是第一无源组件，
所述第二电子组件中的至少一个是第二无源组件，并且
所述第一无源组件的厚度大于所述第二无源组件的厚度。
6.根据权利要求1所述的扇出型组件封装件，其中，所述第一电子组件和所述第二电子组件分别是多个无源组件。
7.根据权利要求1所述的扇出型组件封装件，其中，所述第二包封剂包括芯层和树脂层，
所述芯层具有腔，所述第二电子组件设置在所述腔中，并且
所述树脂层覆盖所述芯层和所述第二电子组件中的每个的至少部分并填充所述腔的至少部分。
8.根据权利要求7所述的扇出型组件封装件，其中，所述芯层的弹性模量大于所述树脂层的弹性模量。
9.根据权利要求7所述的扇出型组件封装件，所述扇出型组件封装件还包括：
阻挡过孔，贯穿所述芯层；以及
阻挡层，设置在所述第二包封剂上并连接到所述阻挡过孔。
10.根据权利要求1所述的扇出型组件封装件，其中，所述扇出型组件封装件还包括覆盖所述第二包封剂的外表面的阻挡层。
11.根据权利要求1所述的扇出型组件封装件，所述扇出型组件封装件还包括：
多个开口，形成在所述第一包封剂的下表面中并使所述布线层中的设置在最下部的布线层的至少部分暴露；
多个下凸块金属，分别设置在所述多个开口中，并电连接到暴露的所述布线层；以及
多个电连接结构，设置在所述第一包封剂的下方，并通过所述下凸块金属电连接到暴露的所述布线层，
其中，所述电连接结构仅设置在扇出区域中。
12.根据权利要求11所述的扇出型组件封装件，其中，所述扇出型组件封装件还包括设置在所述通孔的壁上的金属层。
13.根据权利要求1所述的扇出型组件封装件，其中，所述芯构件包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的上表面上；第二布线层，设置在所述第一绝缘层的下表面上；以及第一连接过孔，贯穿所述第一绝缘层并使所述第一布线层和所述第二布线层彼此连接。
14.根据权利要求13所述的扇出型组件封装件，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层的所述上表面上并覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层上；第三绝缘层，设置在所述第一绝缘层的所述下表面上并覆盖所述第二布线层；第四布线层，设置在所述第三绝缘层上；第二连接过孔，贯穿所述第二绝缘层并使所述第一布线层和所述第三布线层彼此连接；以及第三连接过孔，贯穿所述第三绝缘层并使所述第二布线层和所述第四布线层彼此连接。
15.根据权利要求1所述的扇出型组件封装件，其中，所述芯构件包括：第一绝缘层，与所述连接构件接触；第一布线层，与所述连接构件接触并嵌在所述第一绝缘层中；第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的嵌入有所述第一布线层的上表面背对的下表面上；第二绝缘层，设置在所述第一绝缘层的所述下表面上并覆盖所述第二布线层；第三布线层，设置在所述第二绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并使所述第一布线层和所述第二布线层彼此连接；以及第二连接过孔，贯穿所述第二绝缘层并使所述第二布线层和所述第三布线层彼此连接。
16.一种扇出型组件封装件，所述扇出型组件封装件包括：
芯构件，具有通孔并包括多个布线层以及使所述多个布线层彼此电连接的一个或更多个连接过孔；
半导体芯片，设置在所述通孔中，并具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；
第一包封剂，覆盖所述芯构件和所述半导体芯片的所述无效表面中的每个的至少部分，并填充所述通孔的至少一部分；
连接构件，设置在所述芯构件和所述半导体芯片的所述有效表面上，并包括电连接到所述布线层和所述连接焊盘的一个或更多个重新分布层；
多个无源组件，设置在所述连接构件上并电连接到所述重新分布层；以及
第二包封剂，设置在所述连接构件上并包封所述多个无源组件，
其中，当沿垂直于所述半导体芯片的所述有效表面的方向观察时，所述多个无源组件中的至少一个设置在与所述半导体芯片的所述有效表面对应的区域中。
17.一种扇出型组件封装件，所述扇出型组件封装件包括：
连接构件，包括重新分布层，并具有第一表面和与所述第一表面背对的第二表面；
第一电子组件，设置在芯构件的通孔中，所述芯构件包括电连接到所述第一电子组件的布线层，所述第一电子组件和所述芯构件设置在所述连接构件的第一表面上，使得所述第一电子组件、所述重新分布层和所述布线层彼此电连接；
第一包封剂，填充所述通孔的至少一部分并覆盖所述第一电子组件和所述芯构件的至少部分；
第二电子组件，设置在所述连接构件的所述第二表面上并电连接到所述重新分布层；以及
第二包封剂，设置在所述连接构件的所述第二表面上并与所述连接构件的所述第二表面分开预定距离，所述第二包封剂包封所述第二电子组件。
18.根据权利要求17所述的扇出型组件封装件，其中，所述第一电子组件包括多个电子组件，所述多个电子组件包括至少半导体芯片和无源组件，所述半导体芯片具有面对所述连接构件的所述第一表面并电连接到所述布线层和所述重新分布层的连接焊盘。
19.根据权利要求17所述的扇出型组件封装件，其中，所述连接构件包括通过重新分布过孔而彼此电连接的多个重新分布层。
20.根据权利要求17所述的扇出型组件封装件，其中，所述第二包封剂与所述连接构件的所述第二表面之间的空间通过底部填充树脂填充，所述第二电子组件通过贯穿所述底部填充树脂的低熔点金属电连接到所述重新分布层。
CN201811299985.7A 2018-03-13 2018-11-02 扇出型组件封装件 Withdrawn CN110277380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0029384 2018-03-13
KR1020180029384A KR102039711B1 (ko) 2018-03-13 2018-03-13 팬-아웃 부품 패키지

Publications (1)

Publication Number Publication Date
CN110277380A true CN110277380A (zh) 2019-09-24

Family

ID=67904257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811299985.7A Withdrawn CN110277380A (zh) 2018-03-13 2018-11-02 扇出型组件封装件

Country Status (4)

Country Link
US (1) US20190287938A1 (zh)
KR (1) KR102039711B1 (zh)
CN (1) CN110277380A (zh)
TW (1) TWI709211B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112996222A (zh) * 2019-12-17 2021-06-18 三星电机株式会社 嵌有电子组件的基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20210047607A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 반도체 패키지
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
US11574893B2 (en) * 2020-10-20 2023-02-07 Innolux Corporation Electronic device
US20220122946A1 (en) * 2020-10-20 2022-04-21 Innolux Corporation Electronic device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
BR112015000480B1 (pt) * 2012-07-09 2023-02-07 Vid Scale, Inc Arquitetura de codec para codificação de vídeo de camada múltipla, método e sistema
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
JP2016066789A (ja) * 2014-09-19 2016-04-28 住友ベークライト株式会社 配線基板の製造方法、および半導体パッケージの製造方法
US10079192B2 (en) * 2015-05-05 2018-09-18 Mediatek Inc. Semiconductor chip package assembly with improved heat dissipation performance
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10483211B2 (en) * 2016-02-22 2019-11-19 Mediatek Inc. Fan-out package structure and method for forming the same
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
CN107785334B (zh) * 2016-08-24 2019-11-01 矽品精密工业股份有限公司 电子封装结构及其制法
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112996222A (zh) * 2019-12-17 2021-06-18 三星电机株式会社 嵌有电子组件的基板

Also Published As

Publication number Publication date
US20190287938A1 (en) 2019-09-19
TW201939691A (zh) 2019-10-01
KR102039711B1 (ko) 2019-11-01
TWI709211B (zh) 2020-11-01
KR20190107986A (ko) 2019-09-23

Similar Documents

Publication Publication Date Title
CN110277381A (zh) 半导体封装件及其制造方法
CN110277380A (zh) 扇出型组件封装件
CN107887361A (zh) 扇出型半导体封装件
CN109727965B (zh) 扇出型半导体封装模块及其制造方法
CN108257926A (zh) 扇出型半导体封装模块
JP6738401B2 (ja) ファン−アウト半導体パッケージ
CN109755191A (zh) 扇出型半导体封装件
CN107785333A (zh) 扇出型半导体封装件
CN110137149A (zh) 扇出型半导体封装件
CN107527884A (zh) 扇出型半导体封装件
TW201904002A (zh) 扇出型半導體裝置
CN109411434A (zh) 扇出型半导体封装件
CN109755234A (zh) 扇出型半导体封装件
CN109979923A (zh) 扇出型半导体封装件
CN109390313A (zh) 半导体封装件的连接系统
CN111048484B (zh) 半导体封装件
CN109727930A (zh) 扇出型半导体封装模块
CN111725148B (zh) 半导体封装件
CN109216335A (zh) 扇出型半导体封装模块
CN109411451A (zh) 扇出型半导体封装件
TWI669790B (zh) 扇出型半導體封裝
TWI678789B (zh) 電磁干擾屏蔽結構以及具有該結構的半導體封裝
CN109509726A (zh) 扇出型半导体封装件
CN110197816B (zh) 扇出型半导体封装件
TWI712127B (zh) 扇出型半導體封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190924