KR20190107986A - 팬-아웃 부품 패키지 - Google Patents

팬-아웃 부품 패키지 Download PDF

Info

Publication number
KR20190107986A
KR20190107986A KR1020180029384A KR20180029384A KR20190107986A KR 20190107986 A KR20190107986 A KR 20190107986A KR 1020180029384 A KR1020180029384 A KR 1020180029384A KR 20180029384 A KR20180029384 A KR 20180029384A KR 20190107986 A KR20190107986 A KR 20190107986A
Authority
KR
South Korea
Prior art keywords
layer
disposed
fan
insulating layer
connection
Prior art date
Application number
KR1020180029384A
Other languages
English (en)
Other versions
KR102039711B1 (ko
Inventor
김종록
김민근
백용호
허영식
공정철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180029384A priority Critical patent/KR102039711B1/ko
Priority to US16/119,913 priority patent/US20190287938A1/en
Priority to TW107130713A priority patent/TWI709211B/zh
Priority to CN201811299985.7A priority patent/CN110277380A/zh
Publication of KR20190107986A publication Critical patent/KR20190107986A/ko
Application granted granted Critical
Publication of KR102039711B1 publication Critical patent/KR102039711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 관통홀을 가지며 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 한층 이상의 접속비아를 포함하는 코어부재; 상기 관통홀에 배치된 하나 이상의 제1전자부품; 상기 코어부재 및 상기 제1전자부품 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 제1봉합재; 상기 코어부재 및 상기 제1전자부품 상에 배치되며, 상기 배선층 및 상기 제1전자부품과 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결부재; 상기 연결부재 상에 배치되며, 상기 재배선층과 전기적으로 연결된 하나 이상의 제2전자부품; 및 상기 연결부재 상에 배치되며, 상기 제2전자부품을 캡슐화하는 제2봉합재; 를 포함하며, 상기 연결부재의 상면과 상기 제2봉합재의 하면이 소정간격 이격된, 팬-아웃 부품 패키지에 관한 것이다.

Description

팬-아웃 부품 패키지{FAN-OUT COMPONENT PACKAGE}
본 개시는 반도체칩이나 수동부품을 팬-아웃 형태로 패키징한 팬-아웃 부품 패키지에 관한 것이다.
최근 스마트폰의 다 기능화(안면인식, 3D 카메라 등), 디스플레이의 대형화, 풀 판넬 디스플레이 적용 등의 추세에 따라 배터리 용량 증가 필요성이 대두 되고 있으며, 이로 인하여 스마트폰 내의 메인보드의 사이즈가 축소되는 추세이다. 따라서, 실장면적을 확보하기 위한 다양한 방법들이 요구되고 있다.
본 개시의 여러 목적 중 하나는 전자기기 내의 메인보드에 있어서 실장밀도를 높일 수 있는 새로운 형태의 부품 패키지 기술을 제안하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 새로운 양면 실장 방식으로 다수의 부품을 팬-아웃 형태로 패키징 하는 것이다.
예를 들면, 일례에 따른 팬-아웃 반도체 패키지는 관통홀을 가지며 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 한층 이상의 접속비아를 포함하는 코어부재, 상기 관통홀에 배치된 하나 이상의 제1전자부품, 상기 코어부재 및 상기 제1전자부품 각각의 적어도 일부를 덮으며 상기 관통홀의 적어도 일부를 채우는 제1봉합재, 상기 코어부재 및 상기 제1전자부품 상에 배치되며 상기 배선층 및 상기 제1전자부품과 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결부재, 상기 연결부재 상에 배치되며 상기 재배선층과 전기적으로 연결된 하나 이상의 제2전자부품, 및 상기 연결부재 상에 배치되며 상기 제2전자부품을 캡슐화하는 제2봉합재를 포함하며, 상기 연결부재의 상면과 상기 제2봉합재의 하면이 소정간격 이격된 것일 수 있다.
또는, 일례에 따른 팬-아웃 반도체 패키지는 관통홀을 가지며 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 한층 이상의 접속비아를 포함하는 코어부재, 상기 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩, 상기 코어부재 및 상기 반도체칩의 비활성면 각각의 적어도 일부를 덮으며 상기 관통홀의 적어도 일부를 채우는 제1봉합재, 상기 코어부재 및 상기 반도체칩의 활성면 상에 배치되며 상기 배선층 및 상기 접속패드와 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결부재, 상기 연결부재 상에 배치되며 상기 재배선층과 전기적으로 연결된 복수의 수동부품, 및 상기 연결부재 상에 배치되며 상기 복수의 수동부품을 캡슐화하는 제2봉합재를 포함하며, 상기 반도체칩의 활성면과 수직한 방향으로 바라 보았을 때, 상기 복수의 수동부품 중 적어도 하나는 상기 반도체칩의 활성면 내에 배치된 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로 전자기기 내의 메인보드에 있어서 실장밀도를 높일 수 있으며, 그럼에도 불구하고 두께를 최소화할 수 있고, 나아가 신호 거리의 축소로 전기적 특성을 개선할 수 있는 팬-아웃 부품 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 부품 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 부품 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11 및 도 12는 도 9의 팬-아웃 부품 패키지의 개략적인 제조 공정도다.
도 13은 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도 14는 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도 15는 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도 16은 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도 17은 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도 18은 본 개시에 따른 팬-아웃 부품 패키지를 전자기기의 메인보드에 적용하는 경우의 일 효과를 개략적으로 나타낸 평면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 접속비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 접속비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 BGA 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 BGA 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 BGA 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 BGA 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 BGA 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 BGA 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 접속비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 BGA 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 BGA 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 BGA 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, BGA 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 BGA 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 전자기기 내의 메인보드에 있어서 실장밀도를 높일 수 있으며, 그럼에도 불구하고 두께를 최소화할 수 있고, 나아가 신호 거리의 축소로 전기적 특성을 개선할 수 있는 팬-아웃 부품 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 부품 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 부품 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 부품 패키지(100A)는 관통홀(110H)을 가지며 제1 및 제2배선층(112a, 112b)과 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 접속비아(113)를 포함하는 코어부재(110), 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측인 비활성면을 갖는 반도체칩(120), 코어부재(110)와 반도체칩(120)의 적어도 일부를 덮으며 관통홀(110H)의 적어도 일부를 채우는 제1봉합재(130), 코어부재(110) 및 반도체칩(120)의 활성면 상에 배치되며 제1 및 제2배선층(112a, 112b) 및 접속패드(122)와 전기적으로 연결된 재배선층(142)을 포함하는 연결부재(140), 연결부재(140) 상에 배치되며 재배선층(142)과 전기적으로 연결된 하나 이상의 전자부품(160), 및 연결부재(140) 상에 배치되며 전자부품(160)을 캡슐화하는 제2봉합재(150)를 포함한다. 이때, 연결부재(140)의 상면과 제2봉합재(150)의 하면은 소정간격(h) 이격될 수 있다. 전자부품(160)은 각각 저융점 금속(165)을 매개로 연결부재(140)의 재배선층(142)과 전기적으로 연결될 수 있다. 연결부재(140)의 상면과 제2봉합재(150)의 하면 사이는 저융점 금속(165)을 매립하는 언더필 수지(170)로 채워질 수 있다. 관통홀(110H) 내에는 반도체칩(120) 외에도 하나 이상의 수동부품(125A, 125B)가 배치되어 제1봉합재(130)를 통하여 캡슐화 될 수 있다. 수동부품(125A, 125B) 역시 연결부재(140)의 재배선층(142)과 전기적으로 연결될 수 있으며, 재배선층(142)을 통하여 반도체칩(120)의 접속패드(122)나 전자부품(160)과 전기적으로 연결될 수 있다. 제1봉합재(130)의 하측에는 코어부재(110)의 제2배선층(112b)의 적어도 일부를 노출시키는 복수의 개구부(131)가 형성될 수 있으며, 개구부(131) 상에는 각각 언더범프금속(180)이 배치되고, 이러한 복수의 언더범프금속(180)을 매개로 제1봉합재(130)의 하측에 배치된 복수의 전기연결구조체(190)가 각각 노출된 제2배선층(112b)과 전기적으로 연결될 수 있다. 일련의 전기적 연결을 통하여 반도체칩(120), 수동부품(125A, 125B), 및/또는 전자부품(160)이 그 기능에 맞추어 전기연결구조체(190)를 통하여 전자기기의 메인보드와 전기적으로 연결될 수 있다.
최근 모바일用 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있다. 배터리 용량의 증가에 따라 배터리가 차지하는 면적이 커지기 때문에, 이를 위해서 메인보드와 같은 인쇄회로기판(PCB)의 사이즈 축소가 요구되고 있으며, 이에 따른 부품의 실장 면적 감소로, 모듈화에 대한 관심이 지속적으로 높아지고 있다. 종래의 다수의 부품을 실장하는 기술로는, COB(Chip on Board) 기술을 예로 들 수 있다. COB는 인쇄회로기판 상에 개별의 수동소자와 반도체 패키지를 표면실장기술(SMT)을 이용하여 실장하는 방식이다. 이 방식은 가격적인 장점은 있으나, 부품간 최소 간격 유지에 따라 넓은 실장 면적이 요구되며, 부품간 전자파 간섭(EMI)이 크고, 반도체칩과 수동부품간의 거리가 멀어 전기적인 노이즈가 증가하는 문제가 있다.
반면, 일례에 따른 팬-아웃 부품 패키지(100A)는 하나 이상의 전자부품(160)과 하나 이상의 수동부품(125A, 125B)이 반도체칩(120)과 함께 하나의 패키지 내에 양면 실장의 형태로 배치되어 모듈화 되어 있다. 따라서, 부품간 간격을 최소화할 수 있는바 메인보드와 같은 인쇄회로기판에서의 실장 면적을 최소화할 수 있다. 또한, 반도체칩(120)과 전자부품(160) 및/또는 수동부품(125A, 125B) 사이의 전기적인 경로를 최소화할 수 있는바 노이즈 문제를 개선할 수 있다. 특히, 연결부재(140)를 기준으로 반도체칩(120) 및 수동부품(125A, 125B)과 전자부품(160)이 양면 실장 형태로 배치되어 있는바, 박형화 역시 도모할 수 있다.
한편, 일례에 따른 팬-아웃 부품 패키지(100A)는 패키지의 강성을 유지할 수 있는 코어부재(110)를 도입하고, 이러한 코어부재(110)의 관통홀(110H) 내에 반도체칩(120) 및/또는 수동부품(125A, 125B)을 배치하였는바, 워피지 개선 효과를 가질 수 있다. 더욱이, 전자부품(160)을 캡슐화하는 제2봉합재(150)가 제조 과정에 따라서 캐비티(151H1, 151H2)를 갖는 코어층(151)과 코어층(151) 및 전자부품(160)을 캡슐화하는 레진층(152)을 포함할 수 있으며, 코어층(151)은 레진층(152) 보다 강성이 우수한, 예컨대 엘라스틱 모듈러스가 큰 자재로 구성할 수 있는바, 패키지의 상부의 유닛 워피지 역시도 개선할 수 있다. 또한, 필요에 따라서 코어부재(110)의 관통홀(110H)의 벽면에 금속층(115)을 배치할 수 있으며, 금속층(115)을 통하여 방열효과 도모 및 전자파 차폐 효과 역시도 도모할 수 있다. 한편, 전자부품(160)은 다수의 수동부품(160)일 수 있으며, 이때 코어부재(110)의 관통홀(110H)에 반도체칩(120)과 함께 배치되는 수동부품(125A, 125B)의 두께는 상대적으로 연결부재(140) 상에 실장된 다수의 수동부품(160) 보다 두꺼울 수 있다. 즉, 두께가 상대적으로 두꺼운 수동부품(125A, 125B)은 하부에 배치하고, 두께가 상대적으로 얇은 수동부품(160)은 상부에 배치함으로써 보다 박형화를 도모할 수 있으며, 나아가 캡슐화 과정에서 발생할 수 있는 충진 불량이나 Fly와 같은 부품 실장 불량의 문제를 개선할 수 있다.
이하, 일례에 따른 팬-아웃 부품 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 구체적인 재료에 따라 일례에 따른 팬-아웃 부품 패키지(100A)의 강성을 유지시킬 수 있으며, 제1봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 또한, 코어부재(110)는 패키지 내에서 상하 전기적 연결 경로를 제공하는바 반도체칩(120)의 접속패드(122)나 수동부품(125A, 125B)이 패키지 하부에 배치된 전기연결구조체(190)와 전기적으로 연결될 수 있다. 또한, 코어부재(110)는 복수의 배선층(112a, 112b)을 포함하는바, 반도체칩(120)의 접속패드(122)를 보다 효과적으로 재배선할 수 있으며, 넓은 배선 설계 영역을 제공함으로써 다른 영역에 재배선층을 형성하는 것을 최소화할 수 있다. 관통홀(110H) 내에는 반도체칩(120) 및/또는 수동부품(125A, 125B)이 관통홀(110H)의 벽면과 소정거리 이격 되도록 배치된다. 필요에 따라서, 관통홀(110H)의 벽면에는 금속층(115)이 배치되어, 전자파 차폐 효과나 방열 효과를 도모할 수 있다. 코어부재(110)는 절연층(111)과 절연층(111)의 상면 상에 배치된 제1배선층(112a)과 절연층(111)의 하면 상에 배치된 제2배선층(112b)과 절연층(111)을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 접속비아(113)를 포함한다.
절연층(111)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료를 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 또는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다. 이 경우, 우수한 강성 유지가 가능하여, 코어부재(110)를 일종의 지지부재로 이용할 수 있다.
배선층(112a, 112b)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 각각의 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 접속비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다. 코어부재(110)의 배선층(112a, 112b)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 이는 코어부재(110)는 반도체칩(120) 수준의 두께를 가질 수 있는 반면, 연결부재(140)는 박형화가 요구되기 때문이며, 공정 역시 다르기 때문이다.
접속비아(113)는 절연층(111)을 관통하며, 제1배선층(112a)과 제2배선층(112b)을 전기적으로 연결한다. 접속비아(113)의 형성물질로는 상술한 도전성 물질을 사용할 수 있다. 접속비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 접속비아 홀의 벽면을 따라 형성된 것일 수도 있다. 접속비아(113)는 절연층(111)을 완전히 관통하는 관통접속비아 형태일 수 있으며, 그 형상이 원기둥 형상이나 모래시계 형상일 수 있으나, 이에 한정되는 것은 아니다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 접속패드(122)가 배치된 면은 활성면이 되며, 그 반대측은 비활성면이 된다. 필요에 따라서는 바디(121) 상에 접속패드(122)의 적어도 일부를 덮는 패시베이션막(123)이 형성될 수 있다. 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 반도체칩(120)은, 예를 들면, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등일 수 있으나, 반드시 이에 한정되는 것도 아니다.
수동부품(125A, 125B)은 커패시터, 인덕터, 비즈 등의 다양한 수동부품일 수 있다. 수동부품(125A, 125B)은 서로 동일한 종류일 수도 있고, 서로 다른 종류일 수도 있다. 수동부품(125A, 125B)은 연결부재(140)의 재배선층(142)을 통하여 서로 전기적으로 연결될 수 있으며, 반도체칩(120)의 접속패드(122)와도 전기적으로 연결될 수 있다. 한편, 반도체칩(120)이나 수동부품(125A, 125B)과 같은 전자부품의 수는 설계에 따라서 도면에 도시한 것 보다 많을 수도 있고 적을 수도 있다.
제1봉합재(130)는 반도체칩(120) 및/또는 수동부품(125A, 125B)을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 코어부재(110), 반도체칩(120), 및/또는 수동부품(125A, 125B) 각각의 적어도 일부를 감싸는 형태이면 무방하다. 제1봉합재(130)는 또한 관통홀(110H)의 적어도 일부를 채울 수 있다. 제1봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있다. 예를 들면, 제1봉합재(130)는 절연수지 및 무기필러를 포함하는 ABF를 포함할 수 있다. 다만, 필요에 따라서는, PIE(Photo Image-able Encapsulant)를 사용할 수도 있으며, 프리프레그와 같은 유리섬유를 포함하는 재료를 사용할 수도 있다.
연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선할 수 있는 재배선층(142)을 포함한다. 연결부재(140)를 통하여 다양한 기능을 가지는 수십 내지 수백만 개의 접속패드(122)가 재배선 될 수 있으며, 전기연결구조체(190)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 또한, 재배선층(142)을 통하여 다수의 수동부품(125A, 125B) 및 전자부품(160)이 그 기능에 맞춰 반도체칩(120)의 접속패드(122)와 전기적으로 연결될 수 있으며, 전기연결구조체(190)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결부재(140)는 한층 이상의 절연층(141)과 각각의 절연층(141) 상에 배치된 한층 이상의 재배선층(142)과 각각의 절연층(141)을 관통하며 서로 다른 층의 재배선층(142), 제1배선층(112a), 접속패드(122), 수동부품(125A, 125B) 등을 전기적으로 연결하는 재배선비아(143)를 포함한다. 설계에 따라서는 도면에 도시한 것 보다 많은 수의 절연층과 재배선층과 재배선비아로 구성될 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID(Photo Imageable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수 있다. 이 경우 미세 패턴 형성에 유리할 수 있다. 경우에 따라서는 최외층의 절연층(141)의 재료로는 ABF나 솔더레지스트(SR)를 사용할 수도 있다.
재배선층(142)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 접속비아용 패드 패턴, 전기연결구조체용 패드 패턴, 전자부품용 패드 패턴 등을 포함할 수 있다.
재배선비아(143)는 서로 다른 층에 형성된 재배선층(142), 제1배선층(112a), 접속패드(122), 수동부품(125A, 125B) 등을 전기적으로 연결시킨다. 재배선비아(143)의 형성 물질로는 상술한 도전성 물질을 사용할 수 있다. 재배선비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 접속비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제2봉합재(150)는 전자부품(160)을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 전자부품(160)의 적어도 일부를 감싸는 형태이면 무방하다. 바람직하게는, 제2봉합재(150)는 전자부품(160)이 배치되는 캐비티(151H1, 151H2)를 갖는 코어층(151) 및 코어층(151)과 전자부품(160)의 적어도 일부를 덮으며 캐비티(151H1, 151H2)의 적어도 일부를 채우는 레진층(152)을 포함할 수 있다. 코어층(151)으로는 프리프레그 재료를 사용할 수 있고, 레진층(152)으로는 ABF나 PIE를 사용할 수 있으나, 이에 한정되는 것은 아니며, 양자 모두 프리프레그를 사용할 수도 있다. 다만, 코어층(151)으로 프리프레그를 사용하고 레진층(152)으로 ABF나 PIE를 사용하는 것이 강성유지와 함께 충진성을 확보하는 차원에서 바람직할 수 있다. 즉, 코어층(151)의 재료로 레진층(152)의 재료보다 엘라스틱 모듈러스가 큰 재료를 사용하는 것이 바람직할 수 있다. 제2봉합재(150)의 하면은 연결부재(140)의 상면과 소정간격(h) 이격될 수 있다. 이는 후술하는 공정에서 알 수 있듯이, 전자부품(160)을 연결부재(140)에 실장하기 전에 먼저 제2봉합재(150)로 전자부품(160)을 봉합하기 때문이며, 이를 통하여 패키지(100A) 제조의 수율 문제를 개선할 수 있다는 장점이 있다.
전자부품(160)은 다양한 능동부품 및/또는 수동부품일 수 있다. 즉, 전자부품(160)은 집적회로(IC)일 수도 있고, 또는 커패시터나 인덕터와 같은 수동부품일 수도 있다. 전자부품(160)은 서로 동일한 종류일 수도 있고, 서로 다른 종류일 수도 있다. 각각의 전자부품(160)은 저융점 금속(165)을 통하여 연결부재(140) 상에 실장되어 재배선층(142)과 전기적으로 연결될 수 있다. 저융점 금속(165)은 주석(Sn)과 같이 구리(Cu) 보다 융점이 낮은 금속을 의미하며, 예컨대 솔더 범프 등일 수 있다. 전자부품(160) 중 적어도 하나는 반도체칩(120)의 활성면 방향으로 바라 보았을 때, 반도체칩(120)의 활성면 내의 영역에 배치될 수 있다. 즉, 연결부재(140)의 상부의 대부분의 영역에 전자부품(160)이 실장될 수 있다. 또한, 연결부재(140) 상에 직접 전자부품(160)을 실장하는바, 다수의 전자부품(160)을 실장할 때 이들 전자부품(160) 사이의 간격, 예컨대 수동부품 사이의 간격을 최소화할 수 있어, 실장 밀도 역시 개선할 수 있다. 한편, 언더필 수지(170)는 연결부재(140)와 제2봉합재(150) 사이에 배치되어 이들을 접합하는 역할을 수행할 수 있으며, 저융점 금속(165)을 매립함으로써 전자부품(160)이 보다 효과적으로 연결부재(140) 상에 실장되어 고정하는 역할을 수행할 수 있다.
제1봉합재(130)의 하부에는 코어부재(110)의 제2배선층(112b)의 적어도 일부를 노출시키는 복수의 개구부(131)가 형성될 수 있으며, 이러한 개구부(131) 상에는 각각 노출된 제2배선층(112b)과 전기적으로 연결된 언더범프금속(180)이 배치될 수 있다. 또한, 제1봉합재(130) 하부에는 언더범프금속(180)을 통하여 기능에 맞춰 노출된 제2배선층(112b)과 전기적으로 연결된 전기연결구조체(190)가 복수개 배치될 수 있다. 일례에 따른 팬-아웃 부품 패키지(100A)에서는 전기연결구조체(190)가 이와 같이 팬-아웃 영역에만 배치됨으로써 별도의 백사이드 배선층이 불필요하며, 따라서 패키지의 두께를 보다 효과적으로 박형화 할 수 있다. 한편, 노출된 제2배선층(112b)에는 표면처리층(미도시)이 형성될 수 있다. 표면처리층(미도시)은 Ni-Au를 포함할 수 있다. 언더범프금속(180)은 공지의 메탈화(Metallization) 방법으로 형성할 수 있다.
전기연결구조체(190)는 팬-아웃 부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키며, 이를 통하여 일례에 따른 팬-아웃 부품 패키지(100A)가 전자기기의 메인보드 등에 실장 될 수 있다. 전기연결구조체(190)는 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 합금, 보다 구체적으로는 주석(Sn)-알루미늄(Al)-구리(Cu) 합금 등의 솔더(solder)로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(190)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(190)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결구조체(190)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(190)의 수십 내지 수백만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 11 및 도 12는 도 9의 팬-아웃 부품 패키지의 개략적인 제조 공정도다.
도 11을 참조하면, 먼저 캐리어 기판(200) 상에 캐비티(151H1, 151H)를 미리 가공한 코어층(151)을 배치하고, 캐비티(151H, 151H2) 내의 캐리어 기판(200) 상에 하나 이상의 전자부품(160)을 배치한다. 캐리어 기판(200)은 지지층(201)과 접착층(202)으로 구성될 수 있으며, 접착층(202) 상에 코어층(151)과 전자부품(160)이 부착될 수 있다. 다음으로, 레진층(152)을 접착층(202) 상에 압착하고 경화한다. 이를 통하여 제2봉합재(150)가 형성된다. 다만, 코어층(151)을 생략하고 단순히 접착층(202) 상에 전자부품(160)을 부착한 후 레진층(152)으로만 전자부품(160)을 캡슐화할 수도 있다. 경화 후에는 캐리어 기판(20)을 분리하여 제거한다.
도 12를 참조하면, 먼저 팬-아웃 패키지 형태로 반도체칩(120)과 수동부품(125A, 125B)을 패키징한다. 상술한 바와 유사하게 접착층을 갖는 캐리어 기판을 이용하여 관통홀(110H) 등을 갖는 코어부재(110)를 접착층에 부착하고 관통홀(110H)에 반도체칩(120)과 수동부품(125A, 125B)을 부착한 후 제1봉합재(130)로 캡슐화하고, 반도체 공정으로 연결부재(140) 형성하는 방법으로 패키징이 가능하다. 제조된 패키징 구조체의 연결부재(140) 상에 제2봉합재(150)로 봉합한 전자부품(160)을 실장한다. 전자부품(160)의 실장은 저융점 금속(165)을 이용할 수 있다. 일련의 과정을 통하여 일례에 따른 팬-아웃 부품 패키지(100A)가 제조될 수 있다.
도 13은 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 부품 패키지(100B)는 코어부재(110)가 보다 많은 층수의 배선층(112a, 112b, 112c, 112d)를 포함한다. 보다 구체적으로, 코어부재(110)는 제1절연층(111a), 제1절연층(111a)의 상면 및 하면 상에 각각 배치된 제1배선층(112a) 및 제2배선층(112b), 제1절연층(112a)의 상면 상에 배치되며 제1배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b)의 상면 상에 배치된 재배선층(111c), 제1절연층(111a)의 하면 상에 배치되어 제2배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c)의 하면 상에 배치된 제4배선층(112d)을 포함한다. 제1 내지 제4배선층(112a, 112b, 112c, 112d)는 접속패드(122), 수동부품(125A, 125B), 전자부품(160) 등과 전기적으로 연결된다. 코어부재(110)가 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3접속비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 필러 및 절연수지를 포함하는 ABF 또는 PID 일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1절연층(111a)을 관통하는 제1접속비아(113a)는 제2 및 제3절연층(111b, 111c)을 관통하는 제2및 제3접속비아(113b, 113c)보다 직경이 클 수 있다.
코어부재(110)의 제1배선층(112a) 및 제2배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 반도체칩(120)의 두께에 대응하게 형성할 수 있는바, 코어부재(110) 내부에 형성된 제1배선층(112a) 및 제2배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이 레벨에 배치될 수 있다. 코어부재(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 14는 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 부품 패키지(100C)는 코어부재(110)가 보다 많은 층수의 배선층(112a, 112b, 112c를 포함한다. 보다 구체적으로, 연결부재(140)와 접하는 제1절연층(111a), 연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1배선층(112a), 제1절연층(111a)의 제1배선층(112a)이 매립된측의 반대측인 하면 상에 배치된 제2배선층(112b), 제1절연층(111a)의 하면 상에 배치되며 제2배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b)의 하면 상에 배치된 제3배선층(112c)을 포함한다. 제1 내지 제3배선층(112a, 112b, 112c)는 접속패드(122), 수동부품(125A, 125B), 전자부품(160) 등과 전기적으로 연결된다. 제1 및 제2배선층(112a, 112b)과 제2 및 제3배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2접속비아(113a, 113b)를 통하여 전기적으로 연결된다.
코어부재(110)의 제1배선층(112a)의 상면은 반도체칩(120)의 접속패드(122)의 상면보다 하측에 위치할 수 있다. 또한, 연결부재(140)의 재배선층(142)과 코어부재(110)의 제1배선층(112a) 사이의 거리는 연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1배선층(112a)이 절연층(111)의 내부로 리세스될 수 있기 때문이다. 이와 같이, 제1배선층(112a)이 제1절연층 내부로 리세스되어 제1절연층(111a)의 상면과 제1배선층(112a)의 상면이 단차를 가지는 경우, 제1봉합재(130) 형성물질이 블리딩되어 제1배선층(112a)을 오염시키는 것을 방지할 수 있다. 코어부재(110)의 제2배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)의 배선층(112a, 112b, 112c)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 15는 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 부품 패키지(100D)는 반도체칩(120)이 생략되고, 패키지(100C) 하부에 수동부품(125C)이 더 배치된다. 이때, 전자부품(160) 역시 모두 수동부품일 수 있다. 즉, 팬-아웃 부품 패키지(100D)는 수동부품(125A, 125B, 125C, 160) 만으로 구성될 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 16은 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 부품 패키지(100E)는 코어층(151)에 차폐비아(153)가 형성되며, 레진층(152) 상에 차폐층(155)이 형성된다. 차폐층(155)은 차폐비아(153)와 서브차폐비아(157) 등을 통하여 연결된다. 이를 통하여 전자부품(160)의 방열효과와 전차파 차폐 효과를 도모할 수 있다. 차폐비아(153)와 차폐층(155)과 서브차폐비아(157) 등은 모두 도전성 물질로 구성될 수 있으며, 도금을 통하여 형성할 수 있다. 한편, 연결부재(140)의 외측에는 도전성 물질로 형성된 스택비아 형태의 차폐부재(미도시)가 배치될 수 있으며, 차폐부재(미도시)를 통하여 재배선층(142)의 전자파 차폐 효과 역시 가질 수 있다. 차폐부재(미도시)는 필요에 따라서 상술한 차폐비아(153) 등과 연결될 수 있다. 차폐부재(미도시)는 필요에 따라서 금속층(115)과도 연결될 수 있다. 즉, 모든 방열 및 차폐 부재들이 서로 연결될 수 있으며, 필요에 따라서는 재배선층(142) 내의 그라운드와도 연결될 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 17은 팬-아웃 부품 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 부품 패키지(100F)는 제2봉합재(150)의 외면에 차폐층(156)이 형성된다. 즉, 코어층(151)의 외측면과 레진층(152)의 상면 및 외측면이 차폐층(156)으로 덮인다. 이를 통하여 전자부품(160)의 방열효과와 전자파 차폐 효과를 도모할 수 있다. 차폐층(156)은 도전성 물질로 구성될 수 있으며, 스퍼터링 등을 통하여 형성할 수 있다. 한편, 연결부재(140)의 외측에는 도전성 물질로 형성된 스택비아 형태의 차폐부재(미도시)가 배치될 수 있으며, 차폐부재(미도시)를 통하여 재배선층(142)의 전자파 차폐 효과 역시 가질 수 있다. 차폐부재(미도시)는 필요에 따라서 상술한 차폐층(156) 등과 연결될 수 있다. 차폐부재(미도시)는 필요에 따라서 금속층(115)과도 연결될 수 있다. 즉, 모든 방열 및 차폐 부재들이 서로 연결될 수 있으며, 필요에 따라서는 재배선층(142) 내의 그라운드와도 연결될 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 18은 본 개시에 따른 팬-아웃 부품 패키지를 전자기기의 메인보드에 적용하는 경우의 일 효과를 개략적으로 나타낸 평면도다.
도면을 참조하면, 최근 모바일(1100A, 1100B)을 위한 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있다. 배터리 용량의 증가에 따라 배터리(1180)가 차지하는 면적이 커지기 때문에, 이를 위해서 메인보드(1101)의 사이즈 축소가 요구되고 있으며, 이에 따른 부품의 실장 면적 감소로, PMIC와 같은 집적회로나 커패시터와 같은 수동부품들을 포함하는 모듈(1150)이 차지할 수 있는 면적이 지속적으로 작아지고 있다. 이때, 본 개시에 따른 팬-아웃 부품 패키지(100A, 100B, 100C, 100D, 100E, 100F)를 모듈 대용으로 적용하는 경우, 모듈(1150)의 사이즈 최소화가 가능하기 때문에, 이와 같이 좁아진 면적도 효과적으로 이용할 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 부품 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 관통홀을 가지며, 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 한층 이상의 접속비아를 포함하는 코어부재;
    상기 관통홀에 배치된 하나 이상의 제1전자부품;
    상기 코어부재 및 상기 제1전자부품 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 제1봉합재;
    상기 코어부재 및 상기 제1전자부품 상에 배치되며, 상기 배선층 및 상기 제1전자부품과 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결부재;
    상기 연결부재 상에 배치되며, 상기 재배선층과 전기적으로 연결된 하나 이상의 제2전자부품; 및
    상기 연결부재 상에 배치되며, 상기 제2전자부품을 캡슐화하는 제2봉합재; 를 포함하며,
    상기 연결부재의 상면과 상기 제2봉합재의 하면이 소정간격 이격된,
    팬-아웃 부품 패키지.
  2. 제 1 항에 있어서,
    상기 제2전자부품은 각각 저융점 금속을 매개로 상기 재배선층과 연결된,
    팬-아웃 부품 패키지.
  3. 제 2 항에 있어서,
    상기 연결부재의 상면 및 상기 제2봉합재의 하면 사이에 배치되며, 상기 저융점 금속을 매립하는 언더필 수지; 를 더 포함하는,
    팬-아웃 부품 패키지.
  4. 제 1 항에 있어서,
    상기 제1전자부품 중 적어도 하나는 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩이며,
    상기 반도체칩은 상기 활성면이 상기 연결부재를 향하도록 배치되며,
    상기 재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 부품 패키지.
  5. 제 4 항에 있어서,
    상기 제1전자부품 중 다른 적어도 하나는 제1수동부품이고,
    상기 제2전자부품 중 적어도 하나는 제2수동부품이며,
    상기 제1수동부품은 상기 제2수동부품 보다 두께가 두꺼운,
    팬-아웃 부품 패키지.
  6. 제 1 항에 있어서,
    상기 제1 및 제2전자부품은 각각 복수의 수동부품인,
    팬-아웃 부품 패키지.
  7. 제 1 항에 있어서,
    상기 제2봉합재는 코어층 및 레진층을 포함하며,
    상기 코어층은 상기 제2전자부품이 배치되는 캐비티를 가지며,
    상기 레진층은 상기 코어층 및 상기 제2전자부품 각각의 적어도 일부를 덮으며 상기 캐비티의 적어도 일부를 채우는,
    팬-아웃 부품 패키지.
  8. 제 7 항에 있어서,
    상기 코어층은 상기 레진층 보다 엘라스틱 모듈러스가 큰,
    팬-아웃 부품 패키지.
  9. 제 7 항에 있어서,
    상기 코어층을 관통하는 차폐비아; 및
    상기 제2봉합재 상에 배치되어 상기 차폐비아와 연결된 차폐층; 을 더 포함하는,
    팬-아웃 부품 패키지.
  10. 제 1 항에 있어서,
    상기 제2봉합재의 외면을 덮는 차폐층; 을 더 포함하는,
    팬-아웃 부품 패키지.
  11. 제 1 항에 있어서,
    상기 제1봉합재의 하측에 형성되며, 상기 배선층 중 최하측에 배치된 배선층의 적어도 일부를 노출시키는 복수의 개구부;
    상기 개구부 상에 각각 배치되며, 상기 노출된 배선층과 전기적으로 연결된 복수의 언더범프금속; 및
    상기 제1봉합재의 하측에 배치되며, 상기 언더범프금속을 통하여 상기 노출된 배선층과 전기적으로 연결된 복수의 전기연결구조체; 를 더 포함하며,
    상기 전기연결구조체는 팬-아웃 영역에만 배치된,
    팬-아웃 부품 패키지.
  12. 제 11 항에 있어서,
    상기 관통홀의 벽면에 배치된 금속층; 을 더 포함하는,
    팬-아웃 부품 패키지.
  13. 제 1 항에 있어서,
    상기 코어부재는 제1절연층, 상기 제1절연층의 상면 상에 배치된 제1배선층, 상기 제1절연층의 하면 상에 배치된 제2배선층, 및 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 연결하는 제1접속비아를 포함하는,
    팬-아웃 부품 패키지.
  14. 제 13 항에 있어서,
    상기 코어부재는 상기 제1절연층의 상면 상에 배치되며 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제3배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제2배선층을 덮는 제3절연층, 상기 제3절연층 상에 배치된 제4배선층, 상기 제2절연층을 관통하며 상기 제1 및 제3배선층을 연결하는 제2접속비아, 및 상기 제3절연층을 관통하며 상기 제2 및 제4배선층을 연결하는 제3접속비아를 더 포함하는,
    팬-아웃 부품 패키지.
  15. 제 1 항에 있어서,
    상기 코어부재는 상기 연결부재와 접하는 제1절연층, 상기 연결부재와 접하며 상기 제1절연층에 매립된 제1배선층, 상기 제1절연층의 상기 제1배선층이 매립된측의 반대측인 하면 상에 배치된 제2배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 상기 제2절연층의 하면 상에 배치된 제3배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 연결하는 제1접속비아, 및 상기 제2절연층을 관통하며 상기 제2 및 제3배선층을 연결하는 제2접속비아를 포함하는,
    팬-아웃 부품 패키지.
  16. 관통홀을 가지며, 복수의 배선층과 상기 복수의 배선층을 전기적으로 연결하는 한층 이상의 접속비아를 포함하는 코어부재;
    상기 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩;
    상기 코어부재 및 상기 반도체칩의 비활성면 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 제1봉합재;
    상기 코어부재 및 상기 반도체칩의 활성면 상에 배치되며, 상기 배선층 및 상기 접속패드와 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결부재;
    상기 연결부재 상에 배치되며, 상기 재배선층과 전기적으로 연결된 복수의 수동부품; 및
    상기 연결부재 상에 배치되며, 상기 복수의 수동부품을 캡슐화하는 제2봉합재; 를 포함하며,
    상기 반도체칩의 활성면과 수직한 방향으로 바라 보았을 때,
    상기 복수의 수동부품 중 적어도 하나는 상기 반도체칩의 활성면 내에 배치된,
    팬-아웃 부품 패키지.
KR1020180029384A 2018-03-13 2018-03-13 팬-아웃 부품 패키지 KR102039711B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180029384A KR102039711B1 (ko) 2018-03-13 2018-03-13 팬-아웃 부품 패키지
US16/119,913 US20190287938A1 (en) 2018-03-13 2018-08-31 Fan-out component package
TW107130713A TWI709211B (zh) 2018-03-13 2018-08-31 扇出型組件封裝
CN201811299985.7A CN110277380A (zh) 2018-03-13 2018-11-02 扇出型组件封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029384A KR102039711B1 (ko) 2018-03-13 2018-03-13 팬-아웃 부품 패키지

Publications (2)

Publication Number Publication Date
KR20190107986A true KR20190107986A (ko) 2019-09-23
KR102039711B1 KR102039711B1 (ko) 2019-11-01

Family

ID=67904257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029384A KR102039711B1 (ko) 2018-03-13 2018-03-13 팬-아웃 부품 패키지

Country Status (4)

Country Link
US (1) US20190287938A1 (ko)
KR (1) KR102039711B1 (ko)
CN (1) CN110277380A (ko)
TW (1) TWI709211B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508639B2 (en) 2019-10-22 2022-11-22 Samsung Electronics Co., Ltd. System in package (SiP) semiconductor package

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20210077373A (ko) * 2019-12-17 2021-06-25 삼성전기주식회사 전자부품　내장기판
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
US20220122946A1 (en) * 2020-10-20 2022-04-21 Innolux Corporation Electronic device
US11574893B2 (en) * 2020-10-20 2023-02-07 Innolux Corporation Electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040305A (ko) * 2005-10-11 2007-04-16 소니 가부시끼 가이샤 하이브리드 모듈 및 그 제조 방법
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
KR20180000655A (ko) * 2016-06-23 2018-01-03 삼성전기주식회사 팬-아웃 반도체 패키지 모듈

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
MX361767B (es) * 2012-07-09 2018-12-17 Vid Scale Inc Arquitectura de códec para codificación de video de múltiples capas.
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
JP2016066789A (ja) * 2014-09-19 2016-04-28 住友ベークライト株式会社 配線基板の製造方法、および半導体パッケージの製造方法
US10079192B2 (en) * 2015-05-05 2018-09-18 Mediatek Inc. Semiconductor chip package assembly with improved heat dissipation performance
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10483211B2 (en) * 2016-02-22 2019-11-19 Mediatek Inc. Fan-out package structure and method for forming the same
CN107785334B (zh) * 2016-08-24 2019-11-01 矽品精密工业股份有限公司 电子封装结构及其制法
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040305A (ko) * 2005-10-11 2007-04-16 소니 가부시끼 가이샤 하이브리드 모듈 및 그 제조 방법
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
KR20180000655A (ko) * 2016-06-23 2018-01-03 삼성전기주식회사 팬-아웃 반도체 패키지 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508639B2 (en) 2019-10-22 2022-11-22 Samsung Electronics Co., Ltd. System in package (SiP) semiconductor package

Also Published As

Publication number Publication date
KR102039711B1 (ko) 2019-11-01
TW201939691A (zh) 2019-10-01
US20190287938A1 (en) 2019-09-19
CN110277380A (zh) 2019-09-24
TWI709211B (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
KR101939046B1 (ko) 팬-아웃 반도체 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
KR101942742B1 (ko) 팬-아웃 반도체 패키지
JP6738401B2 (ja) ファン−アウト半導体パッケージ
KR101963282B1 (ko) 팬-아웃 반도체 패키지
KR102081086B1 (ko) 팬-아웃 반도체 패키지 모듈
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR20190107985A (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20190096562A (ko) 팬-아웃 반도체 패키지
KR102524812B1 (ko) 반도체 패키지
TW201911505A (zh) 扇出型半導體封裝
KR102589683B1 (ko) 팬-아웃 반도체 패키지
JP6568610B2 (ja) ファン−アウト半導体パッケージ
KR102586890B1 (ko) 반도체 패키지
KR20190105378A (ko) 팬-아웃 반도체 패키지 모듈
KR20200009623A (ko) 팬-아웃 반도체 패키지
KR20190121560A (ko) 팬-아웃 반도체 패키지
KR20200076378A (ko) 팬-아웃 반도체 패키지
KR20190049626A (ko) 팬-아웃 반도체 패키지
KR20200077242A (ko) 반도체 패키지
KR20190017233A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant