KR20070040305A - 하이브리드 모듈 및 그 제조 방법 - Google Patents

하이브리드 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20070040305A
KR20070040305A KR1020060098287A KR20060098287A KR20070040305A KR 20070040305 A KR20070040305 A KR 20070040305A KR 1020060098287 A KR1020060098287 A KR 1020060098287A KR 20060098287 A KR20060098287 A KR 20060098287A KR 20070040305 A KR20070040305 A KR 20070040305A
Authority
KR
South Korea
Prior art keywords
layer
silicon substrate
mounting
forming
hybrid module
Prior art date
Application number
KR1020060098287A
Other languages
English (en)
Inventor
쯔요시 오가와
히로까즈 나까야마
히로히또 미야자끼
나미꼬 다께시마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005296734A external-priority patent/JP4810957B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070040305A publication Critical patent/KR20070040305A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

서로 다른 실장 부품을 박형화를 도모하여 실장하는 것을 가능하게 하고, 또한 실장 정밀도나 실장 효율의 향상과 함께 신뢰성의 향상을 도모한다. 복수개의 부품 장전 개구부(8)를 형성한 실리콘 기판(3)과, 부품 장전 개구부(8) 내에 장전되어 밀봉 수지층(9)에 의해 고정되는 복수 종의 실장 부품(4)과, 실리콘 기판(3) 상에 형성되는 배선층(5)으로 구성된다. 실장 부품(4)이 입출력부 형성면(10)을 외방에 면하게 하여 부품 장전 개구부(8)에 장전되고, 외주부를 밀봉 수지층(9)에 의해 고정되어 실리콘 기판(3)에 매설된 상태에서 실장된다.
CR 시상수, 밀봉, 패터닝, 박형화

Description

하이브리드 모듈 및 그 제조 방법{HYBRID MODULE AND METHOD OF MANUFACTURING THE SAME}
도 1은 실시예로서 도시하는 하이브리드 모듈의 단면도.
도 2는 하이브리드 모듈을 탑재한 하이브리드 회로 장치의 단면도.
도 3은 하이브리드 모듈의 제조 공정도로서, 실리콘 기재에 연마 처리를 실시한 실리콘 기판의 단면도.
도 4는 실리콘 에칭막을 형성한 실리콘 기판의 단면도.
도 5는 부품 장전 개구부와 도전층을 형성한 실리콘 기판의 단면도.
도 6은 도전층에 개구부를 형성한 실리콘 기판의 단면도.
도 7은 더미 기판을 접합한 제1 중간체의 단면도.
도 8은 부품 장전 개구부에 실장 부품을 장전한 제2 중간체의 단면도.
도 9는 밀봉 수지층을 형성한 제3 중간체의 단면도.
도 10은 밀봉 수지층에 연마 처리를 실시하여 박형화한 제4 중간체의 단면도.
도 11은 방열 플레이트를 접합한 제5 중간체의 단면도.
도 12는 실리콘 기판으로부터 더미 기판을 박리하는 공정의 설명도.
도 13은 더미 기판을 박리한 중간체의 단면도.
도 14는 중간체에 배선층을 형성한 중간 모듈의 단면도.
도 15는 제2 실시예로서 도시하는 하이브리드 모듈의 단면도.
도 16은 하이브리드 모듈을 탑재한 하이브리드 회로 장치의 단면도.
도 17은 배선층 상에 외부 접속용 컬럼을 형성한 중간체의 단면도.
도 18은 배선층 상에 제2 실장 부품을 실장한 제6 중간체의 단면도.
도 19는 제2 밀봉층을 형성한 제7 중간체의 단면도.
도 20은 제2 밀봉층을 연마한 제8 중간체의 단면도.
<도면의 주요부분에 대한 부호의 설명>
1:하이브리드 모듈
2, 58:하이브리드 회로 장치
3:실리콘 기판
4:실장 부품
4D:광학 소자
5:배선층
6:방열 플레이트
7:베이스 기판부
8:부품 장전 개구부
9:밀봉 수지층
10:입출력부 형성면
11:입출력 패드
13:광학 신호 입출력부
14:개별 방열 플레이트
16:도전층
17:절연층
18:배선 패턴
19:비어
20, 55:범프
23:히트 스프레더
24:전자 부품
25:베이스 배선 기판
26:광 도파로 부재
29:박리 필름
30:더미 기판
31:중간체
32:실리콘 에칭막
33:개구부
50:하이브리드 모듈
51:제2 부품 실장층
52:제2 실장 부품
53:외부 접속용 컬럼
54:제2 밀봉층
56:배선 기판
60:광 커넥터
61:광 화이버
62:접속용 패드
[특허 문헌1] 일본 특개평7-7134호
[특허 문헌2] 일본 특개2000-106417 공보
[특허 문헌3] 일본 특개2004-193221 공보
본 발명은, 실리콘 기판 상에 복수개의 IC(Integrated Circuit) 소자나 LSI(Large Scal Integration) 소자 혹은 메모리 소자 등의 반도체 회로 소자나 전자 부품 혹은 광학 소자 등의 실장 부품을 탑재함과 함께 배선층을 갖는 하이브리드 모듈 및 그 제조 방법에 관한 것이다．
예를 들면, 퍼스널 컴퓨터, 휴대 전화기, 비디오 레코더 혹은 오디오 기기 등의 각종 전자 기기에는, 각종 IC 소자나 LSI 소자 혹은 메모리 소자 등의 반도체 회로 소자나 전자 부품이 구비되어 있다. 전자 기기에서는, 예를 들면 동일 기능을 발휘하는 전술한 반도체 회로 소자나 전자 부품 등을 배선층을 형성한 베이스 기판에 탑재함으로써 하이브리드화한 소위 하이브리드 모듈이 구비되어 있다.
하이브리드 모듈은, 전자 기기의 소형화나 다기능화 혹은 고기능화의 대응 에 기초하여 실리콘 기판 등에 보다 많은 실장 부품이 탑재됨과 함께, 고밀도 실장화나 소형 경량화 등이 도모되고 있다． 예를 들면, 특허 문헌1 혹은 특허 문헌2에는, 다수개의 실장 부품을 각각의 입출력부 형성면이 서로 동일면을 형성하도록 하여 수지 기체 내에 봉장함과 함께, 이 수지 기체의 주면 상에 배선층을 형성한 하이브리드 모듈이 개시되어 있다. 이러한 하이브리드 모듈에서는, 각 실장 부품 상에도 배선층을 개재하여 다른 부품 실장을 가능하게 하여 박형화를 도모하면서 고밀도 실장화를 실현한다.
한편, 전자 기기 등에서는, 일반적으로 보드 내에 탑재된 각 실장 부품 사이의 신호 전송이 배선층에 형성된 배선 패턴에 의해 행해진다. 전자 기기 등에서는, 한층 더 고속 처리화가 요구되고 있지만, 배선 패턴에 의한 전기적인 신호 전송에서는 배선 패턴의 미세화의 한계, 배선 패턴 내에서 발생하는 CR(Capacitance-Resistance) 시상수에 의한 신호 전송의 지연, EMI(Electromagnetic Interference)나 EMC(Electromagnetic Compability) 혹은 각 배선 패턴 사이의 크로스 토크 등의 문제에 의해 그 대응이 매우 곤란하다.
전자 기기 등에서는, 전술한 전기 신호의 전송 구조에 의한 문제를 해결하여 한층 더 고속화나 다기능, 고기능화 등을 실현하는 대응으로서, 광학 신호 전송로(광학 버스)나 광학 인터 커넥션 등의 광학 부품을 구비하는 광학 신호 전송 구조의 채용이 검토되고 있다. 광학 신호 전송 구조는, 각 기기 사이나 각 기기에 탑 재된 보드 사이, 혹은 각 보드 내의 실장 부품 사이에서의 비교적 단거리의 신호 전송을 행하는 경우에 적합하다. 광학 신호 전송 구조는, 실장 부품을 실장한 배선 기판에 광학 신호 전송로를 형성하고, 이 광학 신호 전송로를 전송로로 하여 광학 신호를 고속이면서 대용량으로 전송하는 것을 가능하게 한다. 광학 소자 혼재 하이브리드 모듈에 대해서는, 예를 들면 특허 문헌3에 개시되어 있다.
전술한 특허 문헌1이나 특허 문헌2에 개시된 하이브리드 모듈은, 기초부에 지지된 기초부 시트 상에 반도체 칩이나 기능 디바이스 등의 복수개의 실장 부품을 배열하여 탑재하고, 이들 실장 부품을 밀봉하도록 하여 기초부 시트 상에 수지에 의해 기판체를 형성하여 구성한다. 이러한 하이브리드 모듈에서는, 각 실장 부품의 접점 패드가 대략 동일면을 구성함으로써 회로 기판 등에 대하여 각 실장 부품을 일괄하여 접속하는 것이 가능함과 함께, 기판체가 최대 외형 치수의 실장 부품에 맞춰 연마됨으로써 전체적으로 박형화가 도모되게 된다.
그러나, 이러한 하이브리드 모듈에서는, 복수개의 실장 부품을 수지에 의해 형성한 기판체에 의해 밀봉한 구조이기 때문에, 수지가 경화할 때에 경화 수축이 발생하여 기판체에 큰 치수 변화가 발생하게 된다. 하이브리드 모듈에서는, 이 때문에 기판체에 큰 휘어짐 등의 현상이 발생함으로써, 각 실장 부품의 접속 패드가 회로 기판측의 실장용 랜드에 대하여 위치가 어긋나거나 접속 부위에서 단선이 발생하는 것 등에 의해 실장 정밀도가 나빠진다고 하는 문제가 있었다． 또한, 하이브리드 모듈에서는, 각 실장 부품의 외주부에 열 변형에 의한 응력에 의해 크랙이 발생함으로써, 실장 강도의 저하나 수분의 번져들어옴에 의한 내부 쇼트나 녹 발생 등이 발생하여 신뢰성이 저하한다고 하는 문제가 있었다．
한편, 하이브리드 모듈에서는, 전술한 특허 문헌2에 개시되는 바와 같이 광학 신호 전송 구조를 구비함으로써 한층 더 고속화나 다기능, 고기능화 등이 도모된다. 하이브리드 모듈에서는, 고속 처리화나 고용량화가 도모된 LSI 소자 등으로부터 입출력되는 전기적 신호를, 반도체 레이저나 발광 다이오드 혹은 포토 디텍터 등의 광학 소자에 의해 광학적 신호로 변환한다. 따라서, 하이브리드 모듈에서는, 전기적 신호 전송 구조와 함께 광학 신호 전송 구조를 혼재한 전기·광 신호 혼재형 하이브리드 모듈도 제공되어 있다.
전기·광 혼재형 하이브리드 모듈에서는, 광학 신호 전송 구조를 통하는 것에 의한 신호 전달의 고속화에 수반하여, 전기적 신호 전송 구조에서의 전술한 CR 시상수에 의한 신호 전송의 지연, EMI 노이즈나 EMC 등의 저감에 의한 저기생 용량화의 대응이 매우 중요하게 된다. 또한, 전기·광 혼재형 하이브리드 모듈에서는, 광학 부품이 전기·광 변환 동작을 행할 때에 열을 발생하여, 혼재한 전기 부품의 특성에 영향을 미칠 우려도 있다.
따라서, 전기·광 혼재형 하이브리드 모듈에서는，일반적으로 광학 부품이나 광학 신호 전송로를 배선층의 주면 상이나 회로 기판 등에 대하여 별도 공정에 의해 실장하고 있었다. 전기·광 혼재형 하이브리드 모듈에서는, 전기 부품과 광학 부품을 별도 공정에 의해 실장함으로써, 실장 공정이 복잡하면서 저효율로 됨과 함께 수율도 저하한다고 하는 문제가 있었다． 전기·광 혼재형 하이브리드 모듈에서 는, 전기 부품과 광학 부품의 개별 실장에 의해 이들 부품 사이를 접속하는 전기 배선 패턴도 필요해져, 그 접속 용량이 저기생 용량화의 실현을 곤란하게 한다.
따라서, 본 발명은, 다수개의 실장 부품을 박형화를 도모하여 실장하는 것을 가능하게 하고, 또한 실장 정밀도나 실장 효율의 향상과 함께 신뢰성의 향상을 도모하는 하이브리드 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하는 본 발명에 따른 하이브리드 모듈은, 관통 개구부로 이루어지는 복수개의 부품 장전 개구부를 형성한 실리콘 기판과, 각 부품 장전 개구부 내에 각각의 입출력부 형성면이 실리콘 기판의 제1 주면과 대략 동일면을 구성하여 장전된 복수개의 실장 부품과, 각 부품 장전 개구부에 각각 충전된 밀봉재에 의해 형성되어 각 실장 부품을 각각의 입출력부 형성면을 실리콘 기판의 제1 주면에 노출시킨 상태에서 각 부품 장전 개구부 내에 매립하여 고정하는 밀봉층과, 실리콘 기판의 제1 주면 상에 형성되어 이 제1 주면으로부터 노출된 각 실장 부품의 각 입출력부 형성면에 형성된 입출력부와 접속되는 배선 패턴을 갖는 배선층으로 구성된다.
하이브리드 모듈에서는, 실리콘 기판을 베이스 기판으로 함으로써 고정밀도의 부품 장전 개구부나 배선층이 비교적 용이하게 형성됨과 함께 열 등의 영향에 의한 치수나 형상 변화의 발생이 거의 발생하지 않기 때문에, 각 실장 부품이 정밀도 좋게 위치 결정됨과 함께 배선층 등과의 접속 상태가 확실하게 유지되어 실장 됨으로써 신뢰성의 향상이 도모되게 된다. 하이브리드 모듈에서는, 실리콘 기판이 각 실장 부품이나 배선층의 그라운드로서도 기능함과 함께 방열 작용도 발휘하기 때문에, 안정된 기능 동작이 발휘되게 된다. 하이브리드 모듈에서는, 외형 치수를 상이하게 하는 각 실장 부품을 각각의 입출력부 형성면이 서로 동일면을 구성하도록 하여 실리콘 기판에 매설한 상태에서 실장하기 때문에, 소형화와 박형화가 도모됨과 함께 각 실장 부품과 배선층을 범프 등을 통하지 않고 비어에 의해 최단으로 접속함으로써 기생 용량을 저감한다.
전술한 목적을 달성하는 본 발명에 따른 하이브리드 모듈의 제조 방법은, 실리콘 기판에 제1 주면과 제2 주면에 관통하는 관통 개구부로 이루어지는 복수개의 부품 장전 개구부를 형성하는 부품 장전 개구부 형성 공정과, 각 부품 장전 개구부 내에 각각의 입출력부 형성면이 실리콘 기판의 제1 주면과 대략 동일면을 구성하여 실장 부품을 각각 일체화하는 실장 부품 일체화 공정과, 실리콘 기판의 주면 상에 각 실장 부품을 피복하여 배선층을 형성하는 배선층 형성 공정을 갖고, 각 실장 부품이, 각각의 입출력부 형성면을 실리콘 기판의 제1 주면과 대략 동일면을 구성한 상태에서 노출되어 각 부품 장전 개구부 내에 매립된 하이브리드 모듈을 제조한다.
하이브리드 모듈의 제조 방법은, 실장 부품 일체화 공정이, 실리콘 기판 재치 공정과, 실장 부품 장전 공정과, 밀봉층 형성 공정과, 박리 공정을 갖는다． 하이브리드 모듈의 제조 방법은, 실리콘 기판 재치 공정에서, 실리콘 기판을 제1 주면을 접합면으로 하여 더미 기판 상에 접합하여 각 부품 장전 개구부의 제1 주면측의 개구부가 폐색되도록 한다. 하이브리드 모듈의 제조 방법은, 실장 부품 장전 공정에서, 실리콘 기판에 대하여, 각 실장 부품이, 각각의 입출력부 형성면을 장전 측으로서 제2 주면측의 개구부로부터 각 부품 장전 개구부 내에 장전됨으로써, 더미 기판 상에서 각각의 입출력부 형성면을 서로 대략 동일면을 구성하여 유지시킨다. 하이브리드 모듈의 제조 방법은, 밀봉층 형성 공정에서, 각 부품 장전 개구부 내에 접착 수지 등의 밀봉재를 충전한 후에 이 밀봉재에 경화 처리를 실시하여 경화시켜 각각 밀봉층을 형성하고, 이들 밀봉층에 의해 각 실장 부품을 각 부품 장전 개구부 내에 매립하여 고정한다. 하이브리드 모듈의 제조 방법은, 박리 공정에서, 실리콘 기판을 더미 기판으로부터 박리함으로써, 각각의 입출력부 형성면을 제1 주면과 대략 동일면을 구성하여 각 실장 부품이 각 부품 장전 개구부 내에 매립된 중간체를 제조한다.
하이브리드 모듈의 제조 방법에서는, 열에 의한 형상이나 상태의 변화가 거의 발생하지 않는 실리콘 기판을 베이스 기판으로서, 예를 들면 에칭법 등에 의해 실리콘 기판에 고정밀도이면서 효율적으로 형성한 복수개의 부품 장전 개구부 내에, 각 실장 부품이 정밀도 좋게 위치 결정하여 일체화하는 것이 가능하다. 하이브리드 모듈의 제조 방법에서는, 각 실장 부품과 배선층 등과의 접속 상태가 확실하게 유지되고, 단선 등의 발생이 억제됨으로써 신뢰성의 향상이 도모된 하이브리드 모듈을 제조한다. 하이브리드 모듈의 제조 방법에서는, 실리콘 기판이 각 실장 부품이나 배선층의 그라운드로서도 기능함과 함께 양호한 방열 작용도 발휘하기 때문에, 안정된 기능 동작을 발휘하는 하이브리드 모듈을 제조한다. 하이브리드 모듈의 제조 방법에서는, 각 실장 부품을 실리콘 기판에 매설한 상태에서 실장하기 때문에 소형화와 박형화가 도모됨과 함께 각 실장 부품과 배선층을 최단으로 접속 하여 기생 용량을 저감하고, 고밀도 실장화에 의한 다기능화나 고기능화가 도모되는 하이브리드 모듈을 효율적으로 제조한다.
이하, 본 발명의 실시예로서 도면에 도시한 하이브리드 모듈(1) 및 이 하이브리드 모듈(1)을 탑재한 하이브리드 회로 장치(2)에 대해 설명한다. 하이브리드 모듈(1)은, 도 1에 도시하는 바와 같이, 복수개의 실장 부품(4A, 4D)(이하, 개별적으로 설명하는 경우를 제외하고 실장 부품(4)으로 총칭함)을 매립한 실리콘 기판(3)을 사이에 끼우도록 하여, 제1 주면(3A)에 배선층(5)을 형성함과 함께 제2 주면(3B)에 방열 플레이트(6)를 접합한 적층체에 의해 구성된다. 하이브리드 모듈(1)은, 상세 내용을 후술하는 바와 같이 실장 부품(4)의 두께보다 약간 큰 두께로 될 때까지 연마한 실리콘 기판(3)을 이용함으로써 박형화가 도모된다.
하이브리드 모듈(1)은, 도 2에 도시하는 바와 같이 배선층(5)을 실장면으로 하여 상세 내용을 후술하는 베이스 기판부(7) 상에 탑재됨으로써 하이브리드 회로 장치(2)를 구성한다. 하이브리드 회로 장치(2)는, 베이스 기판부(7)가 마더 보드나 인터포저 등에 실장되고, 예를 들면 퍼스널 컴퓨터나 휴대 전화기 혹은 각종 전자 기기에 구비된다. 하이브리드 회로 장치(2)는, 하이브리드 모듈(1)을 구비함으로써, 전기적인 제어 신호나 데이터 신호의 수수 혹은 전원 공급을 행하는 전기 배선 구조와 광학적인 제어 신호나 데이터 신호의 수수를 행하는 광학 배선 구조를 구비하고, 제어 신호나 데이터 신호 등을 고속화이면서 고용량화를 도모하여 처리한다.
하이브리드 모듈(1)은, 서로 관련 동작을 행하는, 예를 들면 제1 LSI(4A)나 제2 LSI(4B) 혹은 반도체 소자(4C) 등의 전자 부품과 광학 소자(4D) 등의 실장 부품(4)을 실리콘 기판(3)에 실장한다. 제1 LSI(4A)나 제2 LSI(4B)는, 상세 내용을 생략하지만 고속 처리화나 고용량화가 도모된 다핀 구성의 LSI이다. 반도체 소자(4C)는, 예를 들면 반도체 메모리나 각종 반도체 디바이스 혹은 디커플링 컨덴서 등의 전자 부품이다. 광학 소자(4D)는, 제1 LSI(4A)나 제2 LSI(4B) 혹은 반도체 소자(4C)에 의해 제어되어 광학 신호를 출사하는, 예를 들면 반도체 레이저나 발광 다이오드 등의 발광 소자 혹은 포토 디텍터 등의 수광 소자이다. 또한, 광학 소자(4D)는, 발광 기능과 수광 기능을 구비한 복합의 광학 소자이어도 되는 것은 물론이다.
하이브리드 모듈(1)은, 후술하는 바와 같이 이들 실장 부품(4)이 실리콘 기판(3)에 형성한 제1 부품 장전 개구부(8A) 내지 제4 부품 장전 개구부(8D)(이하, 개별적으로 설명하는 경우를 제외하고 부품 장전 개구부(8)로 총칭함) 내에 각각 장전되고, 제1 밀봉 수지층(9A) 내지 제4 밀봉 수지층(9D)(이하, 개별적으로 설명하는 경우를 제외하고 밀봉 수지층(9)으로 총칭함)에 매립되어 실리콘 기판(3)과 일체화된다. 또한, 하이브리드 모듈(1)은, 대표적인 실장 부품(4)을 각각 1개씩 나타냈지만, 각각 소정의 개수가 구비되도록 해도 되는 것은 물론이다.
실장 부품(4)은, 각각의 제1 주면(10A~10D)(이하, 개별적으로 설명하는 경우를 제외하고 입출력부 형성면(10)으로 총칭함)에 상세 내용을 생략하는 전기 신호를 입출력하는 소정 개수의 입출력 패드(11A~11D)(이하, 개별적으로 설명하는 경우를 제외하고 입출력 패드(11)로 총칭함)를 형성하여 입출력부 형성면(10)을 구성한 다. 실장 부품(4)은, 전술한 바와 같이 서로 다른 종류(서로 다른 특성)의 부품이기 때문에, 각각이 크기를 서로 상이하게 함과 함께 사양도 상이하게 하고 있다.
실장 부품(4)은, 후술하는 바와 같이 각각의 입출력부 형성면(10)을 장전면으로 하여 마주 대하는 부품 장전 개구부(8) 내에 장전된다. 실장 부품(4)은, 입출력부 형성면(10)과 대향하는 제2 주면(12A~12D)(이하, 개별적으로 설명하는 경우를 제외하고 저면(12)으로 총칭함)측에 방열 플레이트(6)가 적층된다. 또한, 광학 소자(4D)에는, 입출력부 형성면(10D)에, 입출력 패드(11D)와 함께 광학 신호를 출사하는 출사부 혹은 광학 신호를 수광하는 수광부로 이루어지는 광학 신호 입출력부(13)가 형성되어 있다.
하이브리드 모듈(1)은, 예를 들면 제1 LSI(4A)나 제2 LSI(4B) 혹은 광학 소자(4D)와 같이 열을 발생시키는 실장 부품(4)이 밀봉 수지층(9)에 의해 실리콘 기판(3)에 매립된다. 하이브리드 모듈(1)은, 이들의 실장 부품(4)으로부터의 발생 열을 방열 플레이트(6)에 효율적으로 전달하여 방열을 행하기 위해, 필요에 따라 실장 부품(4)에 각각 개별 방열 플레이트(14A, 14B, 14D)(이하, 개별적으로 설명하는 경우를 제외하고 개별 방열 플레이트(14)로 총칭함)가 형성되어 있다.
개별 방열 플레이트(14)에는, 각각 마주 대하는 실장 부품(4)(4A, 4B, 4D)과 동등하거나 혹은 약간 대형이며 경량이고 열전도율이 큰 금속 플레이트, 예를 들면 구리 플레이트나 알루미늄 플레이트 등의 금속 플레이트나 실리콘 플레이트가 이용된다. 개별 방열 플레이트(14)는, 각각 절연성 접착재(15A, 15B, 15D)에 의해 마주 대하는 실장 부품(4)의 저면(12)에 접합된다. 개별 방열 플레이트(14)는, 실장 부품(4)에 접합된 상태에서 부품 장전 개구부(8)의 개구부로부터 돌출하는 두께를 갖고 있어도 되고, 후술하는 연마 공정에 의해 실리콘 기판(3)의 제2 주면(3B)과 대략 동일면을 구성할 때까지 연마되어 박막화가 도모된다. 또한, 개별 방열 플레이트(14)는, 절연성 접착재(15A, 15B, 15D)에 의해 실장 부품(4)에 접합하도록 하였지만, 예를 들면 양극 접합 등의 적당한 접합 방법에 의해 접합해도 된다．
실리콘 기판(3)에는, 상세 내용을 후술하는 에칭 처리를 실시하고, 각각 두께 방향으로 관통하여 제1 주면(3A)과 제2 주면(3B)에 개구함과 함께 마주 대하는 실장 부품(4)을 내부에 장전하는 데 충분한 개구 치수를 갖는 전술한 부품 장전 개구부(8)가 형성된다. 실리콘 기판(3)은, 전술한 바와 같이 미리 소정의 두께까지 연마하여 박형화되어 있기 때문에, 각 부품 장전 개구부(8)를 효율적이면서 고정밀도로 형성하는 것이 가능하다. 또한, 실리콘 기판(3)은, 제2 주면(3B)측으로부터 소정의 깊이까지 부품 장전 개구부(8)에 대응한 오목부를 형성한 상태에서 저면에 연마 처리를 실시함으로써, 부품 장전 개구부(8)를 관통시켜 제1 주면(3A)을 형성하도록 해도 된다．
부품 장전 개구부(8)는, 에칭면으로 되는 제2 주면(3B)측이 대구경이고, 제1 주면측(3A)측을 향하여 점차 소구경으로 되는 단면 사다리꼴의 개구부로서 실리콘 기판(3)에 형성된다. 부품 장전 개구부(8)는, 이러한 형상에 의해 제2 주면(3B)측으로부터 충전되어 밀봉 수지층(9)을 형성하는 밀봉 수지재가, 내부에서 실장 부품(4)의 외주부에 양호하게 유입되도록 한다.
밀봉 수지층(9)은, 예를 들면 에폭시계 수지 등의 열경화형 접착 수지재가 이용되어, 부품 장전 개구부(8) 내에 충전한 접착 수지재에 경화 처리를 실시함으로써 형성되어 부품 장전 개구부(8) 내에서 실리콘 기판(3)에 실장 부품(4)을 일체화시킨다. 밀봉 수지층(9)은, 상세 내용을 후술하는 바와 같이 실리콘 기판(3)이나 개별 방열 플레이트(14)를 접합한 실장 부품(4)의 전체를 감싸는 충분한 두께로 형성된 후에, 제2 주면(3B)을 노출시킬 때까지 개별 방열 플레이트(14)와 함께 연마된다.
하이브리드 모듈(1)은, 실장 부품(4)이, 후술하는 실장 부품 일체화 공정에 의해 도 1에 도시하는 바와 같이 각각의 입출력부 형성면(10)이 서로 동일면을 구성함과 함께 실리콘 기판(3)의 제1 주면(3A)에 대해서도 동일면을 구성하여, 부품 장전 개구부(8) 내에 밀봉 수지층(9)에 의해 매립되어 일체화된다. 하이브리드 모듈(1)은, 실장 부품(4)이, 제1 주면(3A)측에서 각각의 입출력부 형성면(10)을 밀봉 수지층(9)으로부터 노출되어 부품 장전 개구부(8)의 개구부로부터 외방에 면하게 되어 있고, 실리콘 기판(3)의 제1 주면(3A) 상에 형성되는 후술하는 배선층(5)과 직접 접속되는 구조로 되어 있다.
실리콘 기판(3)에는, 제1 주면(3A) 상에, 실장 부품(4)의 입출력 패드(11)의 높이와 거의 동등한 두께를 갖는 도전층(16)이 형성되어 있다. 도전층(16)은, 예를 들면 구리막에 의해 형성되고, 실리콘 기판(3)과 배선층(5)을 전기적으로 확실하게 접속하여 실리콘 기판(3)이 전원부나 그라운드부로서 효율적으로 작용하도록 시킨다. 하이브리드 모듈(1)은, 상세하게는 입출력부 형성면(10)에 형성한 입출력 패드(11)와 제1 주면(3A)에 형성한 도전층(16)이 대략 동일면을 구성하도록 하여, 실장 부품(4)이 실리콘 기판(3)의 부품 장전 개구부(8) 내에 매립된다. 또한, 하이브리드 모듈(1)은, 전술한 도전층(16)을 특별히 형성할 필요가 없는 것은 물론이다.
하이브리드 모듈(1)은, 실장 부품(4)을 피복하도록 하여 실리콘 기판(3)의 제1 주면(3A) 상에 배선층(5)이 적층 형성된다. 배선층(5)은, 일반적인 다층 배선기술에 의해 형성되고, 제1 절연 수지층(17A)과 제2 절연 수지층(17B)(이하, 개별적으로 설명하는 경우를 제외하고 절연 수지층(17)으로 총칭함), 제1 배선 패턴(18A)과 제2 배선 패턴(18B)(이하, 개별적으로 설명하는 경우를 제외하고 배선 패턴(18)으로 총칭함), 각각 다수개의 제1 비어(19A)와 제2 비어(19B)(이하, 개별적으로 설명하는 경우를 제외하고 비어(19)로 총칭함) 등으로 구성된다. 배선층(5)은, 배선 패턴(18)이나 비어(19)가 구리 도금 처리를 실시한 구리 패턴에 의해 형성된다. 배선층(5)에는, 베이스 기판부(7)에의 실장면으로 되는 표면(5A)의 적당한 위치에 다수개의 범프(20)가 형성되어 있다. 또한, 배선층(5)은, 절연 수지층(17)에 2층의 배선 패턴(18)을 형성하였지만, 1층 혹은 더 다층의 배선 패턴(18)을 형성하도록 해도 되는 것은 물론이다.
배선층(5)은, 절연층(17)이, 절연 수지재로서 감광성의 광 투과성을 갖는 절연 수지, 예를 들면 에폭시계 수지, 폴리이미드 수지, 아크릴계 수지, 폴리올레핀계 수지 혹은 고무계 수지가 이용되어 형성된다. 절연층(17)은, 절연 수지로서 고주파 특성이 우수한 광 투과성을 갖는 벤조시크로브텐 수지를 이용하도록 해도 된다．
배선층(5)에는, 제1 절연 수지층(17A)에 제1 비어(19A)와 제1 배선 패턴(18A)이 형성됨과 함께, 제2 절연 수지층(17B)에 제2 비어(19B)와 제2 배선 패턴(18B)이 형성된다. 배선층(5)은, 후술하는 바와 같이 제1 절연 수지층(17A) 내에 실장 부품(4)의 입출력 패드(11)나 도전층(16)을 각각 외방에 면하게 하여 형성한 다수개의 제1 비어홀(21A)에 도전 처리를 실시하여 제1 비어(19A)를 형성하고, 이들 제1 비어(19A)를 통하여 입출력 패드(11)나 도전층(16)과 제1 배선 패턴(18A)을 직접 접속시킨다.
배선층(5)은, 제1 절연 수지층(17A) 상에 제1 배선 패턴(18A)을 피복하여 제2 절연 수지층(17B)이 형성된다. 배선층(5)은, 제2 절연 수지층(17B) 내에 제1 배선 패턴(18A)의 랜드를 각각 외방에 면하게 하여 형성한 다수개의 제2 비어홀(21B)에 도전 처리를 실시하여 제2 비어(19B)가 형성된다. 배선층(5)은, 제2 비어(19B) 를 통하여 제1 배선 패턴(18A)과 제2 배선 패턴(18B)을 직접 접속시킨다.
하이브리드 모듈(1)에서는, 전술한 바와 같이 실리콘 기판(3)에 매립된 실장 부품(4)과 배선층(5)의 배선 패턴(18)이, 범프 등을 통하지 않고 비어(19)에 의해 직접 접속한 구조이다. 따라서, 하이브리드 모듈(1)에서는, 배선의 단축화가 도모됨과 함께 접속부에서의 기생 용량이 저감되어, CR 시상수에 의한 신호 전송의 지연이나 EMI 노이즈 혹은 EMC 등의 저감에 의한 특성 향상이 도모된다.
또한, 하이브리드 모듈(1)에서는, 후술하는 바와 같이 평탄화된 실리콘 기판(3)의 제1 주면(3A) 상에 배선층(5)을 형성한다. 따라서, 하이브리드 모듈(1)에서는, 소위 반도체 프로세스에 의해 미세하면서 고정밀도의 배선층(5)을 형성하는 것이 가능하고, 층 내에 캐패시터 소자나 레지스터 소자 혹은 인덕터 소자 등의 박막 수동 소자를 만들어 넣는 것도 가능하다. 하이브리드 모듈(1)에서는, 종래 칩 부품에 의해 대응하였던 이들 수동 소자를 배선층(5) 내에 만들어 넣음으로써, 또한 배선의 단축화나 소형화 혹은 고밀도 실장화가 도모되게 된다.
배선층(5)은, 전술한 바와 같이 광 투과성을 갖는 절연 수지에 의해 절연층(17)을 형성함으로써, 이 절연층(17)을 광학 소자(4D)에 대한 광학 신호 전송로로서 구성한다. 즉, 배선층(5)은, 광학 소자(4D)의 광학 신호 입출력부(13)와 대향하는 부위가, 절연층(17) 내에 두께 방향의 전역에 걸쳐서 배선 패턴(18)이 형성되지 않는 부위로 되어 광학 신호 전송로(5B)를 구성한다.
배선층(5)에서는, 도 1에 화살표로 나타내는 바와 같이, 광학 소자(4D)의 광학 신호 입출력부(13)로부터 출사되는 광학 신호가 이 광학 신호 전송로(5B)를 투과하여 표면(5A)으로부터 출사되도록 한다. 또한, 배선층(5)은, 표면(5A)으로부터 입사되는 광학 신호가, 광학 신호 전송로(5B)를 투과하여 광학 소자(4D)의 광학 신호 입출력부(13)에서 수광되도록 한다. 또한, 하이브리드 모듈(1)은, 배선층(5)의 일부를 광학 신호 전송로(5B)로서 구성하였지만, 보다 효율적인 광학 신호의 전송을 행하기 위해, 광학 소자(4D)의 광학 신호 입출력부(13)에 대향하여 투명한 수지재에 의해 형성된 도광 부재를 코어 재료로 하여 클래드재에 의해 피복한 광 도파로 부재를 형성하도록 해도 된다．
범프(20)는, 제2 배선 패턴(18B)의 랜드 상에, 예를 들면 금 도금 등에 의해 소정의 높이를 갖고 형성되고, 하이브리드 모듈(1)이 베이스 기판부(7) 상에 플립 칩 실장됨으로써 도 2에 도시한 하이브리드 회로 장치(2)를 제조한다. 또한, 범프(20)는, 하이브리드 모듈(1)의 베이스 기판부(7)에 대한 실장 방법에 의해 적당한 구조가 채용되고, 제2 배선 패턴(18B)의 랜드 상에 형성되는, 예를 들면 땜납 볼이나 금속 볼 등이어도 된다．
방열 플레이트(6)는, 경량이고 열전도율이 큰 금속 플레이트, 예를 들면 구리 플레이트나 알루미늄 플레이트 등의 금속 플레이트나 실리콘 플레이트에 의해 형성되고, 실리콘 기판(3)의 제2 주면(3B)의 전체면에 접착층(22)에 의해 접합된다. 방열 플레이트(6)는, 전술한 바와 같이 실리콘 기판(3)의 제2 주면(3B)이나 실장 부품(4)에 접합한 개별 방열 플레이트(14)가 연마 처리가 실시되어 평탄화되어 있기 때문에, 전체면에 걸쳐서 밀착한 상태에서 접합되어 효율적인 열전도가 행해지게 된다.
그런데, 부품 장전 개구부(8)는, 전술한 바와 같이 제2 주면(3B)측을 대구경으로 한 단면 대략 사다리꼴로 형성됨과 함께 실리콘 기판(3)이 얇은 두께로 되기 때문에, 예를 들면 밀봉 수지가 충분히 경화되어 있지 않는 것 등의 원인에 의해 밀봉 수지층(9)과 실리콘 기판(3)의 접합력이 약해져서 연마 처리 시에 내부로부터 밀봉 수지층(9)과 함께 실장 부품(4)을 탈락시키거나 어긋나게 하거나 할 우려도 있다. 방열 플레이트(6)는, 제2 주면(3B)측에서 부품 장전 개구부(8)를 폐색하도록 하여 실리콘 기판(3)에 접합됨으로써, 실장 부품(4)이나 밀봉 수지층(9)을 부품 장전 개구부(8) 내에 확실하게 유지한다. 또한, 방열 플레이트(6)는, 얇은 두께로 한 실리콘 기판(3)을 뒷받침하여 기계적 강성이 유지되도록 한다.
또한, 하이브리드 모듈(1)에서는, 실장 부품(4)에 개별 방열 플레이트(14)를 접합함과 함께 실리콘 기판(3)에 방열 플레이트(6)를 접합하여 실장 부품(4)으로부터 발생하는 열의 방열 구조를 구성하였지만, 실장 부품(4)으로부터의 발생 열이 그다지 크지 않은 경우에는 특별히 형성할 필요도 없다. 또한, 하이브리드 모듈(1)은, 베이스 기판부(7)에 실장되어 하이브리드 회로 장치(2)를 구성한 상태에서, 도 2에 도시하는 바와 같이 방열 플레이트(6)에 히트 스프레더(23)를 접합하여 더 효율적인 방열이 행해지도록 해도 된다．
하이브리드 모듈(1)에서는, 전술한 바와 같이 배선층(5)의 배선 패턴(18)을 통하여 실리콘 기판(3)에 매립된 실장 부품(4)을 서로 전기적으로 접속한다. 하이브리드 모듈(1)에서는, 발광 소자(4D)에 배선층(5)을 통하여 전원의 공급이 행해지고, 이 발광 소자(4D)가 제1 LSI(4A)나 제2 LSI(4B)로부터 출력된 전기 신호를 광학 신호로 변환하거나, 광학 신호를 전기 신호로 변환하여 이들 제1 LSI(4A)나 제2 LSI(4B)에 공급한다. 하이브리드 모듈(1)에서는, 제1 LSI(4A)나 제2 LSI(4B) 등의 전자 부품과 광학 소자(4D)를 접근하여 배치함과 함께, 동일층 내에 형성됨으로써 단축화된 배선 패턴(18)에 의해 전기적으로 접속한다. 따라서, 하이브리드 모듈(1)에서는, 전기적 접속부가 저기생 용량화되어 데이터 신호나 제어 신호의 고속이면서 고용량 처리가 도모된다.
하이브리드 모듈(1)에서는, 전술한 바와 같이 박형화된 실리콘 기판(3)에 대하여, 부품 장전 개구부(8) 내에 각각의 입출력부 형성면(10)이 서로 또한 제1 주면(3A)과 대략 동일면을 구성하도록 하여 실장 부품(4)이 매립되어 일체화되어 있 다. 하이브리드 모듈(1)에서는, 복수개의 서로 다른 크기의 실장 부품(4)을 구비하고 있지만, 이러한 구성에 의해 소형화와 박형화가 도모됨과 함께, 고밀도 실장화에 의한 다기능화나 고기능화도 도모하는 것이 가능하게 된다．
하이브리드 모듈(1)에서는, 열 등의 영향에 의한 치수나 형상 변화가 거의 발생하지 않는 실리콘 기판(3)을 베이스 기판으로 하여 실장 부품(4)을 일체화함으로써, 이들 실장 부품(4)을 고정밀도로 위치 결정하여 실장함과 함께 배선층(5) 사이에서 단선 등의 발생이 억제되게 된다. 하이브리드 모듈(1)에서는, 실리콘 기판(3)이 실장 부품(4)이나 배선층(5)의 그라운드로서도 기능함과 함께 양호한 방열 작용도 발휘함으로써, 안정된 기능 동작이 발휘되어 신뢰성의 향상이 도모되게 된다.
이상과 같이 구성된 하이브리드 모듈(1)은, 도 2에 도시하는 바와 같이 배선층(5)의 표면(5A)을 실장면으로 하여, 범프(20)를 마주 대하는 베이스 배선 기판(25)의 랜드와 위치 결정되어 접합됨으로써 다른 전자 부품(24)과 함께 베이스 기판부(7) 상에 실장되어 하이브리드 회로 장치(2)를 구성한다. 또한, 하이브리드 회로 장치(2)는, 도 2에 도시하는 바와 같이 베이스 기판부(7)에 2개의 하이브리드 모듈(1A, 1B)을 실장함과 함께 하이브리드 모듈(1A)측에 히트 스프레더(23)를 접합한 것을 나타냈지만, 하이브리드 모듈(1)을 1개 혹은 다수개를 더 실장하고 또한 다수개의 전자 부품(24)을 실장하여 구성하도록 해도 된다．
하이브리드 회로 장치(2)는, 베이스 기판부(7)가, 종래 주지의 다층 배선 기판 기술에 의해 제작한 베이스 배선 기판(25)에 광 도파로 부재(26)를 탑재하여 구 성된다. 베이스 배선 기판(25)은, 예를 들면 글래스 에폭시 등의 유기 기판이나 세라믹 등의 무기 기판 등을 기재로서 절연층을 개재하여 베이스 배선층을 구성하는 다층의 배선 패턴을 형성함과 함께, 각 층의 배선 패턴 사이를 비어에 의해 층간 접속하여 구성한다. 베이스 배선 기판(25)은, 예를 들면 프리프레그를 통하여 양면 기판을 접합하는 것 등의 적당한 다층 배선 기판 기술에 의해 제작된다.
베이스 배선 기판(25)에는, 상세 내용을 생략하지만 최상층의 배선 패턴에 하이브리드 모듈(1A, 1B)이나 전자 부품(24)을 실장하는 랜드가 형성되어 있고, 이들 실장 부품을 각 층의 배선 패턴에 의해 전기적으로 접속한다. 베이스 배선 기판(25)에는, 하이브리드 모듈(1)에 대하여 전원을 공급하는 비교적 큰 면적을 갖는 전원 패턴 혹은 그라운드 패턴이 형성되고, 하이브리드 모듈(1)에 대하여 레귤레이션이 높은 전원 공급을 행한다.
하이브리드 회로 장치(2)는, 예를 들면 제1 하이브리드 모듈(1A)측에 광학 소자(4D)로서 발광 소자를 구비함과 함께, 제2 하이브리드 모듈(1B)측에 광학 소자(4D)로서 수광 소자를 구비한다. 하이브리드 회로 장치(2)는, 베이스 배선 기판(25)의 배선 패턴에 의해 제1 하이브리드 모듈(1A)과 제2 하이브리드 모듈(1B) 사이에서 전기 신호의 수수가 행해지도록 함과 함께, 제2 하이브리드 모듈(1B)측의 광학 소자(4D)로부터 출사된 광학 신호가 제1 하이브리드 모듈(1A)측의 광학 소자(4D)에 의해 수광되어 수수가 행해지도록 한다. 또한, 하이브리드 회로 장치(2)는, 베이스 배선 기판(25)의 저면측에 다수개의 전극 패드가 형성되어 있고, 이들 전극 패드에 범프를 형성하여 도시하지 않은 마더 보드 등에 실장되도록 한다.
베이스 배선 기판(25)에는, 하이브리드 모듈(1)을 실장하는 주면에 절연 보호층(27)이 형성되어 있다. 베이스 배선 기판(25)은, 하이브리드 모듈(1)의 전술한 범프(20)에 대응하여 절연 보호층(27)에 형성한 개구부에 면하여 배선 패턴으로 다수의 랜드가 형성된다. 베이스 배선 기판(25)에는, 하이브리드 모듈(1)이 위치 결정되어 붙여지고, 범프(20)가 마주 대하는 개구부로부터 랜드 상에 접합된다. 또한, 절연 보호층(27)은, 후술하는 바와 같이 하이브리드 모듈(1)의 광학 소자(4D)와 광 도파로 부재(26)를 광학적으로 접속하기 때문에, 광 투과성을 갖는 절연 수지재에 의해 형성된다.
베이스 기판부(7)에는, 베이스 배선 기판(25)의 절연층 내에, 인접하여 실장된 하이브리드 모듈(1A, 1B)에 걸쳐서 대향하도록 하여 광 도파로 부재(26)가 형성되어 있다. 광 도파로 부재(26)는, 이미 알고 있는 바와 같이 폴리이미드 수지, 에폭시계 수지, 아크릴계 수지, 폴리올레핀 수지 혹은 고무계 수지 등의 광 투과성을 갖는 수지에 의해 형성된 도광재를, 광굴절율을 다르게 하는 클래드층에 의해 봉장하여 구성된다. 광 도파로 부재(26)는, 광학 신호를 2차원적 혹은 3차원적으로 봉쇄한 상태에서 전송하는 광 봉쇄형 광 도파로를 구성한다.
광 도파로 부재(26)는, 상세 내용을 생략하지만 입사부나 출사부를 구성하는 양단부가 각각 45°로 커트된 미러면으로서 구성되고, 내부를 도광된 광학 신호의 광로를 90°변환한다. 광 도파로 부재(26)는, 베이스 기판부(7)에 하이브리드 모듈(1A, 1B)이 실장된 상태에서, 양단부가 각각의 배선층(5)의 광학 신호 전송로(5B), 바꾸어 말하면 광학 소자(4D)의 광학 신호 입출력부(13)와 대향된다. 따 라서, 광 도파로 부재(26)는, 예를 들면 하이브리드 모듈(1A)의 광학 소자(발광 소자)(4D)로부터 출사된 광학 신호를 일단부로부터 입사시켜 내부를 도광하고, 타단측으로부터 출사시켜 하이브리드 모듈(1B)측의 광학 소자(수광 소자)(4D)에 수광시키도록 한다.
이상과 같이 구성된 하이브리드 회로 장치(2)는, 전술한 바와 같이 소형이면서 박형이고 고밀도 실장화에 의한 다기능화나 고기능화를 도모하는 것이 가능한 고정밀도이면서 안정된 동작을 행하는 하이브리드 모듈(1)을 베이스 기판부(7)에 탑재하여 구성된다. 하이브리드 회로 장치(2)는, 하이브리드 모듈(1)이 실리콘 기판(3)을 베이스 기판으로 함으로써 열 등에 의한 변형의 발생이 억제됨으로써, 베이스 기판부(7)의 접속 부위에서 단선이나 크랙의 발생이 억제되어 신뢰성의 향상이 도모된다.
하이브리드 회로 장치(2)는, 베이스 기판부(7)에 탑재한 하이브리드 모듈(1A, 1B)이, 각각 제1 LSI(4A)나 제2 LSI(4B) 혹은 반도체 소자(4C) 등의 전자 부품과 광학 소자(4D)를 배선층(5)을 통하여 정밀하면서 최단으로 전기적으로 접속됨으로써 전체적으로 저기생 용량화가 도모되어 있고, 또한 각 하이브리드 모듈(1A, 1B) 사이에서 광학 소자(4D)와 광 도파로 부재(21)를 통하여 광학 신호를 고속이면서 고용량화를 도모하여 전송되도록 한다.
이상과 같이 구성된 하이브리드 모듈(1)의 제조 공정에 대해 이하 설명한다. 하이브리드 모듈(1)의 제조 공정은, 실리콘 기판 가공 공정과, 실장 부품 일체화 공정과, 배선층 형성 공정을 거쳐 하이브리드 모듈(1)을 제조한다. 실리콘 기판 가공 공정은, 공정에 공급되는 일반적인 반도체 제조 공정에 이용되는 실리콘 웨이퍼와 동등품의 실리콘 기재(28)에 대하여 소정의 가공을 실시하여 실리콘 기판(3)을 제작하는 공정으로서, 실리콘 기재(28)를 소정의 두께로 연마하는 연마 공정과, 부품 장전 개구부(8)를 형성하는 부품 장전 개구부 형성 공정과, 도전층(16)을 형성하는 도전층 형성 공정 등을 갖는다.
실장 부품 일체화 공정은, 실리콘 기판(3)에 실장 부품(4)을 매립하여 일체화하는 공정으로서, 실리콘 기판(3)에 박리 필름(29)을 개재하여 더미 기판(30)을 접합하는 더미 기판 접합 공정과, 실장 부품(4)을 부품 장전 개구부(8) 내에 장전하는 실장 부품 장전 공정과, 밀봉 수지층(9)을 형성하는 밀봉 수지층 형성 공정과, 밀봉 수지층(9)을 소정의 두께로 연마하는 밀봉 수지층 연마 공정과, 방열 플레이트(6)를 접합하는 방열 플레이트 접합 공정과, 더미 기판(30)을 박리하는 더미 기판 박리 공정 등을 거쳐서 중간체(31)를 제작한다. 하이브리드 모듈(1)의 제조 공정은, 이 중간체(31)에 대하여 배선층(5)을 형성하는 배선층 형성 공정을 거쳐서 하이브리드 모듈(1)을 완성시킨다.
실리콘 기판 가공 공정은, 전술한 바와 같이 범용의 실리콘 기재(28)를 이용하기 때문에, 연마 공정에 의해 도 3에 도시하는 바와 같이 비교적 두께가 있는 실리콘 기재(28)를 실장 부품(4)의 높이보다 약간 큰 두께까지 연마하여 실리콘 기판(3)을 제작한다. 또한, 연마 공정에 대해서는, 소정의 두께의 실리콘 기판(3)이 공정에 공급되는 경우에는, 특별히 실시할 필요는 없는 것은 물론이다.
실리콘 기판 가공 공정은, 부품 장전 개구부 형성 공정에서 실리콘 기판(3) 에 대하여 에칭 처리를 실시하여 복수개의 부품 장전 개구부(8)를 일괄하여 형성한다. 부품 장전 개구부 형성 공정은, 실리콘 기판(3)의 제2 주면(3B)에 실리콘 에칭막(32)을 패턴 형성하는 실리콘 에칭막 형성 공정과, 제2 주면(2B)측으로부터 에칭 처리를 실시하는 에칭 공정을 갖는다. 하이브리드 모듈(1)의 제조 공정은, 에칭 공정의 앞공정에서 도전층 형성 공정이 실시되어, 실리콘 기판(3)의 제1 주면(3A)에 도전막(16)이 형성된다.
실리콘 에칭막 형성 공정은, 실리콘 기판(3)의 제2 주면(3B) 상에 각 부품 장전 개구부(8)에 대응하는 개소를 각각 마스킹한 상태에서, 예를 들면 이산화 실리콘(SiO2)이나 질화 실리콘(SixNy) 등의 실리콘 에칭막(32)을 형성한다. 또한, 실리콘 에칭막 형성 공정은, 실리콘 기판(3)에 대하여 실리콘 열산화 처리에 의해 이산화 실리콘막을 형성하거나, 화학 증착법(CVD:Chemical Vapor Deposition)이나 스퍼터법 등에 의해 이산화 실리콘막이나 질화 실리콘막을 성막한다.
실리콘 에칭막 형성 공정은, 전술한 처리에 의해 실리콘 기판(3)의 제2 주면(3B) 상에 도 4에 도시하는 바와 같이 각 부품 장전 개구부(8)의 형성 개소에 대응하여 개구부(33A~33D)가 형성된 실리콘 에칭막(32)이 성막된다. 또한, 실리콘 에칭막 형성 공정은, 예를 들면 실리콘 기판(3)의 제2 주면(3B) 상에 실리콘 에칭막(32)을 전체면에 걸쳐서 형성한 후에, 각 부품 장전 개구부(8)의 형성 개소를 제거하여 개구부(33)를 형성하도록 해도 된다． 또한, 실리콘 에칭막 형성 공정은, 그 밖의 소위 패턴화 기술에 의해 실리콘 에칭막(32)을 형성하도록 해도 된다．
도전막 형성 공정은, 실리콘 에칭막 형성 공정의 뒷공정 혹은 앞공정에서 실시되고, 실리콘 기판(3)의 제1 주면(3A) 상에 전체면에 걸쳐서 도전막(16)을 형성한다. 도전층 형성 공정은, 예를 들면 스퍼터법이나 무전계 도금법 등의 적당한 방법에 의해 전술한 소정의 두께를 갖는 구리 박막층을 제1 주면(3A)에 전체면에 형성한다. 도전층 형성 공정은, 후술하는 실리콘 기판(3)에 실시하는 에칭 처리에 의해 제거되지 않는 내에칭 특성을 갖는 도전막(16)을 형성한다. 또한, 도전층 형성 공정은, 에칭 처리의 내용에 의해 도전막(16)이 내에칭 특성을 충분히 확보할 수 없는 경우에, 에칭 공정의 뒷공정에서 행하도록 해도 된다. 또한, 도전층 형성 공정은, 전술한 바와 같이 도전막(16)을 필요로 하지 않는 경우에는 실시되지 않는 것은 물론이다.
에칭 공정은, 실리콘 에칭막(32)의 개구부(33A~33D)에 노출된 실리콘 기판(3)을 도전막(16)에 도달할 때까지 에칭함으로써, 도 5에 도시하는 바와 같이 복수개의 부품 장전 개구부(8)를 일괄하여 형성한다. 에칭 공정은, 전술한 바와 같이 실리콘 기재(28)로서, 예를 들면 면방위(100)의 기판을 이용한 경우에, KOH나 TMAH 등의 알칼리 에칭 용액을 이용한 이방성 에칭 처리가 실시되어 단면 사다리꼴의 부품 장전 개구부(8)를 형성한다. 또한, 에칭 공정은, 실리콘 기재(28)의 방위가 서로 다른 것이면 등방성 에칭을 행하거나, 드라이 에칭법에 의해 부품 장전 개구부(8)를 형성하도록 해도 된다．
실리콘 기판 가공 공정에서는, 실리콘 기판(3)의 제2 주면(3B) 상에 실리콘 에칭막(32)이 잔류하고 있지만, 후술하는 연마 공정에 의해 이 실리콘 에칭막(32) 을 제거한다. 또한, 실리콘 기판 가공 공정에서는, 연마 조건에 따라서는 실리콘 에칭막(32)까지의 연마를 행하지 않고, 실리콘 에칭막 제거 공정을 실시하여 미리 실리콘 에칭막(32)을 제거하도록 해도 된다．
실리콘 기판 가공 공정에서는, 도 5에 도시하는 바와 같이 실리콘 기판(3)의 제1 주면(3A)측에 형성한 도전층(16)에 의해 부품 장전 개구부(8)가 폐색되어 있기 때문에, 이 부분의 도전층(16)을 제거하는 도전층 가공 공정이 실시된다. 도전층 가공 공정은, 웨트 엣칭법이나 드라이 에칭법 등의 적당한 방법에 의해 도전층(16)의 일부를 제거함으로써, 도 6에 도시하는 바와 같이 제1 주면(3A)측에서도 개구하는 실리콘 기판(3)을 관통하는 부품 장전 개구부(8)를 형성한다.
실장 부품 일체화 공정은, 전술한 실리콘 기판 가공 공정을 거쳐서 제작된 실리콘 기판(3)에 대하여 실장 부품(4)을 조합하여 일체화한다. 실장 부품 일체화 공정은, 더미 기판 접합 공정에서 도 7에 도시하는 바와 같이 박리 필름(29)을 형성한 실리콘 기판(3)에 더미 기판(30)을 접합한 제1 중간체(40)를 제작한다. 더미 기판 접합 공정에는, 예를 들면 비교적 큰 기계적 강성을 갖는 두께의 글래스 기판이나 실리콘 기판 등으로 이루어지고 평탄한 주면을 가짐과 함께 실리콘 기판(3)보다 약간 넓은 지면의 더미 기판(30)이 이용된다. 더미 기판 접합 공정에는, 뒷공정에서 실리콘 기판(3)으로부터의 박리가 가능한 박리 필름, 예를 들면 가열함으로써 접착력이 저하되어 박리가 가능하게 되는 열박리형 필름이나 소정의 용액에 침지함으로써 접착력이 저하하여 박리가 가능하게 되는 박리 필름 등의 적당한 박리 필름(29)이 이용된다.
제1 중간체(40)는, 더미 기판(30)이, 박리 필름(29)을 개재하여 실리콘 기판(3)의 제1 주면(3A), 상세하게는 도전층(16) 상에 접합됨으로써, 부품 장전 개구부(8) 내에 장전되는 실장 부품(4)의 기준면을 구성한다. 제1 중간체(40)는, 더미 기판(30)이 얇은 두께로 된 실리콘 기판(3)에 접합됨으로써 전체의 기계적 강성을 유지하여, 뒷공정에서의 핸들링성을 향상시킴과 함께 변형 등을 방지시키는 작용도 발휘한다. 제1 중간체(40)는, 박리 필름(29)이, 실리콘 기판(3)과 더미 기판(30)을 접함과 함께, 부품 장전 개구부(8)의 개구부를 폐색함으로써 장전된 실장 부품(4)을 각각의 입출력부 형성면(10)을 접합하여 가유지하는 작용도 발휘한다.
실장 부품 일체화 공정에서는, 실장 부품 장전 공정에 의해, 실장 부품(4)이 입출력부 형성면(10)을 장전면으로 하여 제2 주면(3B)측으로부터 부품 장전 개구부(8) 내에 장전된다. 실장 부품 장전 공정은, 예를 들면 적당한 부품 실장 장치에 의해 실리콘 기판(3)에 대하여 실장 부품(4)을 위치 결정하여 부품 장전 개구부(8) 내에 장전한다. 실장 부품 장전 공정에서는, 장전된 실장 부품(4)이 입출력부 형성면(10)을 더미 기판(30)(박리 필름(29))의 주면 상에 부딪히게 함으로써, 도 8에 도시하는 바와 같이 부품 장전 개구부(8) 내에서 서로 입출력부 형성면(10)이 동일면을 구성하도록 위치 맞춤된 제2 중간체(41)를 제작한다.
실장 부품 장전 공정에서는, 소정의 실장 부품(4A, 4B, 4D)이, 전술한 바와 같이 미리 절연성 접착재(15A, 15B, 15D)에 의해 개별 방열 플레이트(14)가 접합된 상태에서 장전된다. 실장 부품(4A, 4B, 4D)은, 각각의 높이가 실리콘 기판(3)의 두께보다도 크고, 도 8에 도시하는 바와 같이 개별 방열 플레이트(14)가 제2 주 면(3B)으로부터 돌출된 상태에서 부품 장전 개구부(8) 내에 장전된다. 또한, 실장 부품 장전 공정에서는, 특별히 방열을 요하지 않는 실장 부품(4C)이, 부품 장전 개구부(8) 내에 직접 장전된다.
실장 부품 일체화 공정은, 밀봉 수지층 형성 공정에서, 실리콘 기판(3)의 제2 주면(3B)으로부터 돌출된 개별 방열 플레이트(14)가 매설되는 충분한 두께를 갖는 밀봉 수지층(9)을 형성한다. 밀봉 수지층 형성 공정에는, 반도체 제조 공정 등에서 일반적으로 이용되어 있는, 예를 들면 열경화형의 액상 에폭시계 수지재나 액상 폴리이미드 수지재 등의 절연 밀봉 수지재가 이용되어 밀봉 수지층(9)이 형성된다. 밀봉 수지층 형성 공정에서는, 실리콘 기판(3)을, 예를 들면 거푸집 등의 캐비티 내에 재치하여 이 캐비티 내에 밀봉 수지재를 충전함으로써, 밀봉 수지재가 부품 장전 개구부(8) 내에 장전된 실장 부품(4)의 외주부에 유입되도록 한다.
밀봉 수지층 형성 공정에서는, 예를 들면 거푸집을 가열하는 것 등의 경화 처리를 실시하여 절연 밀봉 수지재를 경화시킴으로써, 도 9에 도시하는 바와 같이 더미 기판(30) 상에서 실리콘 기판(3)이나 실장 부품(4)을 밀봉 수지층(9)에 매립한 제3 중간체(42)를 제작한다. 제3 중간체(42)는, 밀봉 수지층(9)이 부품 장전 개구부(8) 내에서 실장 부품(4)을 매립하여 경화한 밀봉 수지재에 의해 구성됨으로써 실리콘 기판(3)과 일체화시킨다. 제3 중간체(42)는, 실장 부품(4)이 상세하게는 입출력 패드(11)를 더미 기판(30)에 부딪치기 때문에, 이 더미 기판(30)의 주면과 입출력부 형성면(10) 사이에 구성된 간극에 절연 밀봉 수지재가 번져들어와 밀봉 수지층(9)을 형성하여 입출력부 형성면(10)의 피복막도 구성된다. 제3 중간 체(42)는, 이 피복막에 의해 실장 부품(4)의 입출력부 형성면(10)이 보호되어 있다.
제3 중간체(42)에서는, 충분한 두께를 갖는 밀봉 수지층(9)이 형성됨으로써, 뒷공정의 밀봉 수지층 연마 공정에서 실장 부품(4)이 손상되거나, 실장 부품(4)에 과대한 부하가 직접 걸려 밀봉 수지층(9)과의 박리가 발생하여 움직이거나 하는 것이 방지된다. 밀봉 수지층(9)은, 적어도 부품 장전 개구부(8) 내에 형성되어 실장 부품(4)을 매립할 정도로 형성되도록 해도 된다． 밀봉 수지층 형성 공정은, 예를 들면 각종 칩 제조 공정에서 채용되는 적절한 수지 패키지 형성법에 의해 밀봉 수지층(9)을 형성하도록 해도 된다．
실장 부품 일체화 공정은, 밀봉 수지층 연마 공정에 의해, 밀봉 수지층(9)을 실리콘 기판(3)의 제2 주면(3B)이 노출될 때까지 연마 처리를 실시하여 도 10에 도시하는 바와 같이 전체가 박형화된 제4 중간체(43)를 제작한다. 즉, 밀봉 수지층 연마 공정은, 제3 중간체(42)에 대하여, 예를 들면 기계·화학 연마법에 의해 주면으로부터 실리콘 기판(3)측을 향하여 밀봉 수지층(9)을 연마한다. 밀봉 수지층 연마 공정에서는, 전술한 바와 같이 더미 기판(30)을 접합하여 비교적 큰 기계 강성을 갖는 밀봉 수지층(9)에 대하여 연마 처리를 실시하기 때문에, 고정밀도이면서 효율적인 연마를 행하는 것이 가능하다.
밀봉 수지층 연마 공정에서는, 전술한 바와 같이 실장 부품(4)의 저면(12)에 접합된 개별 방열 플레이트(14)가 실리콘 기판(3)의 제2 주면(3B)으로부터 돌출하고 있고, 이들 개별 방열 플레이트(14)도 도 10에 도시하는 바와 같이 제2 주 면(3B)과 동일면을 구성할 때까지 밀봉 수지층(9)과 동시에 연마되어 얇은 두께로 된다. 밀봉 수지층 연마 공정은, 실리콘 기판(3)의 제2 주면(3B) 상에 남겨진 실리콘 에칭막(32)도 동시에 연마하여 제거한다. 또한, 밀봉 수지층 연마 공정은, 하이브리드 모듈(1)을 박형화함과 함께 방열 특성을 향상시키기 위해서 실시되기 때문에, 적어도 실장 부품(4)에 접합한 개별 방열 플레이트(14)가 노출될 때까지 밀봉 수지층(9)에 연마 처리를 실시하는 공정이어도 된다．
실장 부품 일체화 공정은, 방열 플레이트 접합 공정에 의해, 실리콘 기판(3)의 제2 주면(3B) 상에 접착층(22)을 개재하여 구리 플레이트 등에 의해 형성한 방열 플레이트(6)가 전체면에 걸쳐서 접합되고, 도 11에 도시하는 바와 같이 제5 중간체(44)를 제작한다. 제5 중간체(44)는, 방열 플레이트(6)가 밀봉 수지층 연마 공정을 거쳐서 평탄화된 제2 주면(3B) 상에 접합됨으로써, 실장 부품(4)에 접합한 개별 방열 플레이트(14)와 전체면에 걸쳐서 밀착하여 양호한 열전도가 행해지게 된다.
제5 중간체(44)는, 얇은 두께로 된 제4 중간체(43)를 방열 플레이트(6)에 의해 보강함으로써 뒷공정에서의 취급이 간이화된다. 제5 중간체(44)는, 방열 플레이트(6)에 의해 제2 주면(3B)측을 대구경으로 한 단면 대략 사다리꼴로 형성된 부품 장전 개구부(8) 내에 밀봉 수지층(9)에 의해 고정된 실장 부품(4)의 탈락이나 위치 어긋남이 방지되게 된다. 제5 중간체(44)는, 방열 플레이트(6)에 의해 부품 장전 개구부(8) 내에서 실장 부품(4)이나 밀봉 수지층(9)이 확실하게 유지되게 된다.
실장 부품 일체화 공정은, 더미 기판 박리 공정에 의해 도 12에 도시하는 바와 같이 제4 중간체(43)로부터, 박형화된 실리콘 기판(3)에 접합함으로써 기계적 강성을 유지하여 취급의 간이화를 도모하고 있었던 더미 기판(30)이 박리된다. 더미 기판 박리 공정은, 예를 들면 열박리형 필름을 이용하여 전술한 바와 같이 실리콘 기판(3)의 제1 주면(3A)에 박리 필름(29)을 개재하여 실리콘 기판(3)에 접합된 더미 기판(30)이, 제4 중간체(43)에 가열 처리를 실시함으로써 박리 필름(29)과 함께 박리되어 도 13에 도시하는 중간체(31)를 제작한다.
중간체(31)는, 앞공정의 방열 플레이트 접합 공정에 의해 실리콘 기판(3)의 제2 주면(3B)에 방열 플레이트(6)를 접합함으로써, 더미 기판(30)을 박리한 후에도 큰 기계적 강성이 유지된다. 중간체(31)는, 도 13에 도시하는 바와 같이, 실장 부품(4)이 제1 주면(3A)에 대하여 각각의 입출력부 형성면(10)이 대략 동일면을 구성하여 부품 장전 개구부(8) 내에 밀봉 수지층(9)에 의해 매립되어 실리콘 기판(3)과 일체화된다. 중간체(31)는, 더미 기판(30)이 박리됨으로써, 실장 부품(4)의 입출력부 형성면(10)에 형성한 입출력 패드(11) 및 광학 소자(4D)의 광학 신호 입출력부(13)가 노출됨과 함께 부품 장전 개구부(8)가 개구된 제1 주면(3A)에 도전층(16)이 형성되어 구성된다.
중간체(31)에는, 실리콘 기판(3)의 제1 주면(3A) 상에, 일반적인 다층 배선기술에 의한 배선층 형성 공정이 실시되어 도 14에 도시하는 바와 같이 배선층(5)이 형성된다. 배선층 형성 공정은, 구체적으로는 제1 주면(3A) 상에 제1 절연 수지층(17A)을 형성하는 제1 절연 수지층 형성 공정과, 이 제1 절연 수지층(17A) 내 에 복수개의 제1 비어홀(21A)을 형성하는 제1 비어 홀 형성 공정과, 제1 절연 수지층(17A) 상에 제1 배선 패턴(18A)을 형성하는 제1 배선 패턴 형성 공정과, 제1 비어홀(21A)에 도통 처리를 실시하여 제1 비어(19A)를 형성하는 제1 비어 형성 공정을 갖는다．
또한, 배선층 형성 공정은, 제1 절연 수지층(17A) 상에 제1 배선 패턴(18A)을 피복하여 제2 절연층(17B)을 형성하는 제2 절연층 형성 공정과, 이 제2 절연층(17B) 내에 복수개의 제2 비어홀(21B)을 형성하는 제2 비어 홀 형성 공정과, 제2 절연층(17B) 상에 제2 배선 패턴(18B)을 형성하는 제2 배선 패턴 형성 공정과, 제2 비어홀(21B)에 도통 처리를 실시하여 제2 비어(19B)를 형성하는 제2 비어 형성 공정을 가지고 도 14에 도시하는 중간 하이브리드 모듈(45)을 제작한다. 또한, 배선층 형성 공정은, 전술한 각 공정을 반복함으로써, 다층의 배선층(5)을 형성하도록 해도 된다．
배선층 형성 공정은, 제1 절연 수지층(17A)이나 제2 절연층(17B)을 에폭시계 수지 등의 감광성의 광 투과성을 갖는 절연 수지에 의해 형성한다. 제1 절연 수지층 형성 공정은, 실리콘 기판(3)의 제1 주면(3A) 상에 스핀 코트법이나 디프법 등에 의해 절연 수지를 균일한 두께로 도포한 후에 가열 처리를 실시하여 경화시켜, 제1 절연 수지층(17A)을 형성한다. 제1 비어 홀 형성 공정은, 제1 절연 수지층(17A) 상에 소정의 마스킹을 행하여 감광·현상 처리를 실시하고, 절연 수지를 에칭 처리로 제거함으로써, 도전층(16)이나 실장 부품(4)의 입출력 패드(11)를 외방에 면하게 하는 제1 비어홀(21A)을 형성한다. 또한, 제1 비어 홀 형성 공정은, 비감광성의 절연 수지를 이용하여 제1 절연 수지층(17A)을 형성하는 경우에, 레이저 가공 등의 드라이 에칭법에 의해 제1 비어홀(21A)을 형성한다.
배선층 형성 공정은, 제1 비어 홀 형성 공정에 의해 형성한 제1 비어홀(21A)에 대하여 제1 비어 형성 공정을 실시하여 제1 비어(19A)를 형성한다. 제1 비어 형성 공정은, 제1 비어홀(21A) 내에 데스미아 처리를 실시함과 함께, 예를 들면 무전해 구리 도금 처리 등을 실시하여 내벽부의 도통화를 행한다. 제1 비어 형성 공정은, 제1 비어홀(21A) 내에 도전 페이스트 등을 충전하고, 또한 덮개 형성 처리 등을 행함으로써 제1 비어(19A)를 형성한다.
제1 배선 패턴 형성 공정은, 상세 내용을 생략하지만, 예를 들면 제1 절연 수지층(17A) 상에 도금 레지스트에 의한 패터닝을 행한 후에 무전해 구리 도금 처리 등을 실시하여 소정의 두께를 갖는 구리 도금층을 형성하고, 불필요한 도금 레지스트를 제거함으로써 소정의 구리 배선 패턴으로 이루어지는 제1 배선 패턴(18A)을 형성한다. 또한, 제1 배선 패턴 형성 공정은, 전술한 바와 같이 광학 소자(4D)의 광학 신호 입출력부(13)에 대향하여 광학 신호가 투과하는 광학 신호 전송로(5B)에 제1 절연 수지층(17A) 상에 제1 배선 패턴(18A)이나 제1 비어(19)가 형성되지 않도록 적당하게 패턴 설계가 행해진다.
제2 절연 수지층 형성 공정은, 전술한 제1 절연 수지층 형성 공정과 마찬가지의 공정으로서, 제1 배선 패턴(18A)을 형성한 제1 절연 수지층(17A) 상에 전체면에 걸쳐서 균일한 두께의 제2 절연 수지층(17B)을 형성한다. 제2 절연 수지층 형성 공정에서도, 제1 절연 수지층(17A)을 형성하는 절연 수지재와 동일한 절연 수지 가 이용되고, 이 절연 수지를 스핀 코트법 등에 의해 제1 절연 수지층(17A) 상에 균일한 두께로 도포한 후에 가열 등의 경화 처리를 실시하여 제2 절연 수지층(17B)을 형성한다.
배선층 형성 공정은, 제2 절연 수지층(17B)에 대하여 전술한 제1 비어 홀 형성 공정과 마찬가지의 제2 비어 홀 형성 공정에 의해 제1 배선 패턴(18A)으로 형성한 랜드를 외방에 면하게 하는 제2 비어홀(21B)을 형성한다. 배선층 형성 공정은, 제2 절연 수지층(17B) 상에, 전술한 제1 배선 패턴 형성 공정과 마찬가지의 제2 배선 패턴 형성 공정에 의해, 제2 배선 패턴(18B)을 형성한다. 제2 배선 패턴(18B)은, 제2 비어홀(21B)을 통하여 제1 배선 패턴(18A)과 층간 접속됨과 함께, 상세 내용을 생략하는 베이스 기판부(7)와의 접속용 랜드가 형성되어 있다.
배선층 형성 공정은, 제2 배선 패턴(18B)의 랜드 상에 범프(20)를 형성하는 범프 형성 공정이 실시되어 배선층(5)의 표면(5A) 상에 다수개의 범프(20)를 형성함으로써, 도 1에 도시한 하이브리드 모듈(1)을 완성한다. 범프 형성 공정은, 예를 들면 금 도금 처리에 의해 랜드 상에 소정의 높이를 갖는 범프(20)를 형성한다. 범프 형성 공정은, 전술한 바와 같이 하이브리드 모듈(1)의 베이스 기판부(7)에 대한 실장 방법에 의해 랜드 상에, 예를 들면 땜납 볼이나 금속 볼 등을 형성하는 공정이어도 된다．
하이브리드 모듈 제조 공정은, 전술한 바와 같이 외형 형상을 상이하게 하는 다수개의 실장 부품(4)을 구비하고 있지만, 실장 부품(4)을 실리콘 기판(3)에 매설한 상태에서 실장하기 때문에 소형화와 박형화가 도모됨과 함께 실장 부품(4)과 배 선층(5)을 최단으로 접속하여 기생 용량을 저감하여 특성의 향상을 도모한 하이브리드 모듈(1)을 제조한다. 하이브리드 모듈 제조 공정은, 평탄화된 실리콘 기판(3)의 제1 주면(3A) 상에 다층 구조의 배선층(5)을 형성함으로써 소위 반도체 제조 공정에서 실시되어 있는 웨이퍼 공정에 의해 배선층(5)을 형성하기 때문에, 절연층(17)에 미세하면서 고정밀도의 배선 패턴(18)을 형성하는 것이 가능해져, 박형화와 함께 고밀도 실장화나 다기능화의 대응이 도모되는 하이브리드 모듈(1)을 제조한다.
하이브리드 모듈 제조 공정은, 열에 의한 형상이나 상태의 변화가 거의 발생하지 않는 실리콘 기판(3)을 베이스 기판으로서 부품 장전 개구부(8) 내에 실장 부품(4)을 밀봉 수지층(9)에 의해 매립하여 고정한 하이브리드 모듈(1)을 제조한다. 하이브리드 모듈 제조 공정은, 공정 중에서 실시하는 에칭 처리 혹은 베이스 기판(7)에 실장하는 리플로우 땜납 공정 등에서의 열의 영향에 의한 실리콘 기판(3)의 변형이 억제되어 실장 부품(4)을 고정밀도로 위치 결정하여 실장하기 때문에, 실장 부품(4)과 배선층(5)의 접속 상태가 확실하게 유지되어 단선 등의 발생을 억제하여 신뢰성의 향상을 도모한 하이브리드 모듈(1)을 제조한다.
하이브리드 모듈 제조 공정은, 실리콘 기판(3)이 실장 부품(4)이나 배선층(5)의 그라운드로서도 기능함과 함께 양호한 방열 작용도 발휘하기 때문에, 안정된 기능 동작을 발휘하는 하이브리드 모듈(1)을 제조한다. 하이브리드 모듈 제조 방법은, 필요한 실장 부품(4)에 개별 방열 플레이트(14)를 형성함과 함께, 대형의 방열 플레이트(6)도 형성함으로써 방열 특성이 우수한 하이브리드 모듈(1)을 제조 한다.
이상의 공정을 거쳐서 제조된 하이브리드 모듈(1)은, 하이브리드 모듈 실장 공정에 의해, 범프(20)를 통하여 플립 칩 실장법 등의 실장 방법에 의해 다른 전자 부품(24) 등과 함께 베이스 기판부(7) 상에 실장되어 도 2에 도시하는 하이브리드 회로 장치(2)를 완성시킨다. 하이브리드 모듈 실장 공정은, 전술한 바와 같이 베이스 기판부(7) 상에 2개의 하이브리드 모듈(1A, 1B)을 실장하여 하이브리드 회로 장치(2)를 완성시켰지만, 1개 혹은 다수개를 더 실장함과 함께 다수개의 전자 부품(24)을 실장하여 구성하도록 해도 되는 것은 물론이다.
하이브리드 모듈 실장 공정은, 하이브리드 모듈(1)이 배선층(5)의 표면(5A)을 실장면으로 하여 전자 부품(24) 등과 함께 베이스 기판부(7) 상에 실장한다. 하이브리드 모듈 실장 공정은, 범프(20)를 베이스 기판부(7)가 마주 대하는 랜드에 위치 맞춤한 상태에서 초음파 용착 등의 처리를 실시하여 하이브리드 모듈(1)을 실장한다.
베이스 기판부(7)는, 종래 주지의 다층 배선 기판 기술에 의해 제작한 베이스 배선 기판(25)에 광 도파로 부재(26)가 탑재되어 있고, 최상층의 배선 패턴으로 하이브리드 모듈(1)이나 전자 부품(24)을 전기적으로 접속하여 고정하기 위한 랜드가 형성되어 있다. 베이스 기판부(7)에는, 절연 보호층(27)이나 광 도파로 부재(26)가 형성되어 있고, 광학 소자(4D)와 광 도파로 부재(21)의 입출사 단부와 위치 맞춤하여 하이브리드 모듈(1)이 실장된다. 하이브리드 회로 장치(2)는, 하이브리드 모듈(1)의 방열 플레이트(6) 상에 히트 스프레더(23)가 접합된다.
이상의 공정을 거쳐서 베이스 기판부(7)에 하이브리드 모듈(1)을 실장한 하이브리드 회로 장치(2)는, 베이스 배선 기판(25)의 저면측에 형성된 전극 패드를 개재하여 마더 보드 등에 실장된다. 또한, 하이브리드 회로 장치(2)는, 하이브리드 모듈(1)측에 범프(20)를 형성하였지만, 베이스 기판부(7)측에 범프를 형성하도록 해도 된다． 범프에 대해서는, 예를 들면 구리 도금법에 의해 구리 범프를 형성하고, 이 구리 범프에 니켈―금 도금이나 땜납 도금을 실시하여 형성하는 것 등의 적당한 방법에 의해 형성된다. 베이스 기판부(7)에 대해서는, 소위 리지드형 다층 배선 기판이 이용되었지만, 예를 들면 폴리이미드 필름을 이용한 플렉시블 배선 기판이어도 된다．
전술한 실시예에서는, 실리콘 기판(3)에 실장하는 실장 부품(4)으로서 광학 소자(4D)를 실장하여 전기적인 제어 신호나 데이터 신호의 수수나 전원 공급을 행하는 전기 신호 처리 기능과 광학적인 제어 신호나 데이터 신호의 수수를 행하는 광학 신호 처리 기능을 발휘하는 하이브리드 모듈(1) 및 하이브리드 회로 장치(2)를 나타냈지만, 본 발명은 이러한 구성에 한정되는 것은 아니다. 본 발명은, 예를 들면 전기 신호 처리 기능만을 발휘하는 하이브리드 모듈 및 하이브리드 회로 장치이어도 되는 것은 물론이다. 이러한 하이브리드 모듈 및 하이브리드 회로 장치는, 특별히 절연층을 광 투과성의 절연 수지재에 의해 형성할 필요가 없다.
또한, 전술한 실시예에서는, 실장 부품(4)을 매립한 실리콘 기판(3)의 제1 주면(3A) 상에 배선층(5)을 적층 형성한 하이브리드 모듈(1)을 나타냈지만, 본 발명은 이러한 구성에 한정되는 것이 아니고, 예를 들면 제2 실시예로서 도 15에 도 시한 하이브리드 모듈(50)과 같이 배선층(5) 상에 또한 제3 LSI(52A) 및 제4 LSI(52B) 등의 제2 실장 부품(52)을 갖는 제2 부품 실장층(51)을 적층 형성하여 구성해도 된다．
또한, 하이브리드 모듈(50)은, 제2 부품 실장층(51)을 제외한 다른 구성을 전술한 하이브리드 모듈(1)과 거의 동등하게 하기 때문에, 대응하는 부위에 동일한 부호를 붙임으로써 설명을 생략한다. 또한, 하이브리드 모듈(50)은, 배선층(5) 상에 제2 실장 부품(52)으로서 제3 LSI(52A)와 제4 LSI(52B)를 실장하였지만, 또한 복수개의 LSI를 실장하거나 LSI뿐 아니라 반도체 소자나 다른 전자 부품 등을 실장해도 되는 것은 물론이다.
하이브리드 모듈(50)에는, 전술한 바와 같이 배선층(5)의 표면(최상층)(5A)에 형성되는 제2 배선 패턴(18B)의 일부에 다수개의 접속용 패드(62)가 형성되어 있고, 이들 접속용 패드(62) 상에, 예를 들면 플립 칩 실장법에 의해 제2 실장 부품(52)이 실장됨과 함께 다수개의 외부 접속용 컬럼(53)이 형성된다. 또한, 하이브리드 모듈(50)에는, 배선층(5)의 표면(5A)에, 미러면을 형성한 단부를 광학 신호 전송로(5B)에 대향시켜 광 도파로 부재(26)가 실장된다.
하이브리드 모듈(50)에는, 배선층(5)의 표면(5A)을 피복하여 제2 밀봉층(54)이 형성된다. 제2 밀봉층(54)도, 전술한 밀봉 수지층(9)과 마찬가지로, 예를 들면 열경화형의 액상 에폭시계 수지재나 액상 폴리이미드 수지재 등의 절연 밀봉 수지재가 이용되고, 배선층(5) 상에 전술한 제2 실장 부품(52)이나 외부 접속용 컬럼(53) 혹은 광 도파로 부재(26)를 매립하는 데 충분한 두께로 형성된다. 제2 밀 봉층(54)은, 절연 수지재에 경화 처리를 실시함으로써, 전술한 각 실장 부품을 배선층(5) 상에 고정한다.
하이브리드 모듈(50)은, 제2 부품 실장층(51)이, 배선층(5) 상에서 경화 처리가 실시된 후에 연마 처리가 실시됨으로써, 소정의 두께로 연마된다. 하이브리드 모듈(50)은, 제3 LSI(52A)나 제4 LSI(52B)가, 이 제2 부품 실장층(51)의 연마 처리 시에 각각의 기능을 손상시키지 않는 범상에서 소위 백면을 연마함으로써 박형화가 도모된다. 하이브리드 모듈(50)은, 제2 부품 실장층(51) 연마 처리에 의해, 각 외부 접속용 컬럼(53)이 그 상단면을 제2 부품 실장층(51)의 표면 및 제2 실장 부품(52)의 연마면과 대략 동일면을 구성하여 외측에 노출된다. 각 외부 접속용 컬럼(53)에는, 노출된 상단면에 각각 금 도금이나 주석 도금 혹은 땜납 도금 등에 의해 범프(55)가 형성된다.
하이브리드 모듈(50)에서는, 전술한 바와 같이 실리콘 기판(3) 내에 서로 특성을 상이하게 하는 복수개의 실장 부품(4)을 매립한 상태에서 실장함과 함께, 실리콘 기판(3)의 제1 주면(3A) 상에 형성한 배선층(5)의 표면(5A) 상에도 제2 실장 부품(52)이 실장된다. 하이브리드 모듈(50)은, 전술한 하이브리드 모듈(1)과 비교하여 제2 실장 부품(52)의 실장 분만큼 약간 두께가 커지지만, 보다 다기능화나 고기능화가 도모된다. 하이브리드 모듈(50)에서도, 정교한 고밀도 실장화에 의해 전체적으로 소형화와 박형화가 유지된다.
하이브리드 모듈(50)에서는, 열 등의 영향에 의한 치수나 형상 변화가 거의 발생하지 않는 실리콘 기판(3)을 베이스 기판으로서 실장 부품(4)을 일체화함과 함 께 고정밀도의 배선층(5)을 형성하고, 이 배선층(5)에 제2 실장 부품(52)을 실장한다. 하이브리드 모듈(50)에서는, 실리콘 기판(3)이 실장 부품(4)이나 배선층(5) 혹은 제2 실장 부품(52)의 그라운드로서도 기능함과 함께 양호한 방열 작용도 발휘함으로써, 안정된 기능 동작이 발휘되어 신뢰성의 향상이 도모되게 된다. 하이브리드 모듈(50)에서도, 실장 부품(4)이나 제2 실장 부품(52)을 배선층(5)에 대하여 비어(19)에 의해 직접 접속함으로써 배선의 단축화가 도모됨과 함께 접속부에서의 규제 용량이 저감되어, CR 시상수에 의한 신호 전송의 지연이나 EMI 노이즈 혹은 EMC 등의 저감에 의한 특성 향상이 도모된다.
이상과 같이 구성된 하이브리드 모듈(50)은, 도 16에 도시하는 바와 같이 상세 내용을 생략하는 마더 보드나 인터포저 등의 배선 기판(56) 상에 외장 전자 부품(57)과 함께 플립 칩 실장법에 의해 실장되어 하이브리드 회로 장치(58)를 구성한다. 또한, 하이브리드 모듈(50)은, 설명의 편의상, 제3 LSI(52A)만을 실장한 것이 나타나 있다. 하이브리드 회로 장치(58)는, 하이브리드 모듈(50)을 탑재하여, 전술한 하이브리드 회로 장치(2)와 마찬가지로 전기적인 제어 신호나 데이터 신호의 수수 혹은 전원 공급을 행하는 전기 배선 구조와 광학적인 제어 신호나 데이터 신호의 수수를 행하는 광학 배선 구조를 구비하여 제어 신호나 데이터 신호 등을 고속화이면서 고용량화를 도모하여 처리한다.
하이브리드 회로 장치 장치(58)는, 배선 기판(56)의 저면부에 형성한 접속용 범프(59)를 개재하여 도시하지 않은 기기측의 제어 기판 등에 플립 칩 실장됨으로써, 예를 들면 고주파 광 프론트 엔드 모듈을 구성한다. 하이브리드 회로 장 치(58)에는, 전술한 바와 같이 하이브리드 모듈(50)의 제2 부품 실장층(51)에 실장된 광 도파로 부재(26)의 측방에 유도된 타단부에 광 커넥터 부재(60)가 접속된다.
하이브리드 회로 장치(58)에서는, 하이브리드 모듈(50)의 광학 소자(4D)로부터 출사되어 배선층(5)의 광학 신호 전송로(5B) 내를 투과한 광학 신호를, 광 도파로 부재(26)의 일단부로부터 입사시킨다. 하이브리드 회로 장치(58)에서는, 광 도파로 부재(26)가 미러면에 의해 광학 신호를 광 커넥터 부재(60)에 전송하고, 이 광 커넥터 부재(60)에 접속된 광 화이버(61)를 통하여 도시하지 않은 제어부 등에 출력한다. 하이브리드 회로 장치(58)는, 하이브리드 모듈(50)의 광학 소자(4D)가 수광 소자인 경우에, 제어부 등으로부터 출사되어 광 화이버(61)를 통하여 광 커넥터 부재(60)에 전송된 광학 신호가, 광 도파로 부재(26)의 미러면에 의해 배선층(5)의 광학 신호 전송로(5B) 내에 입사되도록 한다. 하이브리드 회로 장치(58)에서는, 광학 신호가 광학 신호 전송로(5B)를 투과하여 광학 소자(4D)에 수광되도록 한다.
이하, 하이브리드 모듈(50)의 제조 공정에 대해 설명하지만, 배선층 형성 공정까지의 공정을 전술한 하이브리드 모듈(1)의 제조 공정과 동등하게 하기 때문에, 그 설명을 생략한다. 하이브리드 모듈(50)의 제조 공정은, 배선층(5)의 표면(5A) 상에 다수개의 접속용 패드(62)를 형성하는 접속용 패드 형성 공정을 가지고, 이들 접속용 패드(62)를 개재하여 다수개의 외부 접속용 컬럼(53)을 형성하는 외부 접속용 컬럼 형성 공정과, 복수개의 제2 실장 부품(52)을 실장한 제2 부품 실장층(51)을 형성하는 제2 부품 실장 공정이 실시된다. 하이브리드 모듈(50)의 제조 공정 은, 광 도파로 부재(26)를 실장하는 광 도파로 부재 실장 공정이 실시된다. 하이브리드 모듈(50)의 제조 공정은, 배선층(5)의 표면(5A) 상에 제2 밀봉층(54)을 형성하는 제2 밀봉층 형성 공정과, 제2 밀봉층(54)을 소정의 두께까지 연마하는 제2 밀봉층 연마 공정과, 다수개의 접속용 범프(59)를 형성하는 접속용 범프 형성 공정이 실시된다.
하이브리드 모듈(50)의 제조 공정은, 전술한 하이브리드 모듈(1)의 제조 공정에서 설명한 바와 같이, 배선층 형성 공정에 의해 제2 배선 패턴(18B)을 형성함과 함께, 이 제2 배선 패턴(18B)의 적당한 위치에 다수개의 접속용 패드(62)를 일체로 형성한다. 접속용 패드 형성 공정은, 제2 절연 수지층(17B) 상에 형성한 구리 도금층에 대하여 패터닝 처리를 실시하여 제2 배선 패턴(18B)을 형성할 때에, 동시에 접속용 패드(62)를 형성한다.
외부 접속용 컬럼 형성 공정은, 배선층(5)의 표면(5A)에 형성된 소정의 접속용 패드(62A) 상에 각각 외부 접속용 컬럼(53)을 형성하는 공정으로서, 예를 들면 다층 배선 기판 기술에서 채용되어 있는 도금에 의한 비어 기둥을 형성하는 주지의 Pactel법, Plated Riser법 등을 채용하여 형성된다. 외부 접속용 컬럼 형성 공정은, 소정의 접속용 패드(62)를 개구하여 드라이 필름에 의한 도금 레지스트 패턴을 형성하고, 도 17에 도시하는 바와 같이 소정의 높이를 갖는 기둥 형상의 외부 접속용 컬럼(53)을 전해 구리 도금에 의해 형성한다. 또한, 외부 접속용 컬럼 형성 공정은, 외부 접속용 컬럼(53)을, 예를 들면 땜납 볼에 의해 구성하도록 해도 된다．
제2 부품 실장 공정은, 배선층(5)의 표면(5A)에 형성된 소정의 접속용 패 드(62B) 상에 제2 실장 부품(52)으로서 제3 LSI(52A)와 제4 LSI(52B)가, 예를 들면 플립 칩법에 의해 실장된다. 제2 부품 실장 공정에서는, 제2 실장 부품(52)이 전기 신호를 입출력하는 입출력 패드(63)를 형성한 입출력부 형성면을 실장면으로 하여 배선층(5)의 표면(5A) 상에 위치 결정하여 붙여진다. 제2 부품 실장 공정에서는, 도 18에 도시하는 바와 같이 제2 실장 부품(52)이, 각 입출력 패드(63)를 마주 대하는 접속용 패드(62B)에 접합되어 실장된다. 또한, 제2 실장 부품(52)은, 도 18에 도시하는 바와 같이 외부 접속용 컬럼(53)의 높이보다 얇은 두께로 한다.
광 도파로 부재 실장 공정은, 도 18에 도시하는 바와 같이 배선층(5)의 표면(5A) 상에 광 도파로 부재(26)를 실장한다. 광 도파로 부재 실장 공정에서는, 상세 내용을 생략하지만 외주부에 적당한 접착제를 도포한 광 도파로 부재(26)가, 미러면을 구성하는 일단부를 배선층(5)의 광학 신호 전송로(5B)에 일단부를 대향시켜 광 도파로 부재(26)는 표면(5A) 상에 접합된다. 광 도파로 부재(26)는, 도 18에 도시하는 바와 같이 타단부가 측방에 인출된다. 하이브리드 모듈(50)의 제조 공정은, 전술한 각 공정을 거쳐서 제2 실장 부품(52)과 외부 접속용 컬럼(53)과 광 도파로 부재(26)를 배선층(5)의 표면(5A) 상에 실장한 제6 중간체(64)를 형성한다.
제2 밀봉층 형성 공정은, 제6 중간체(64)에 대하여, 그 표면 상에 이들 실장 부품을 매설하는 데 충분한 두께를 갖는 제2 밀봉층(54)을 형성한다. 제2 밀봉층 형성 공정은, 중간체(64)를 거푸집 등의 캐비티 내에 재치하고, 전술한 밀봉 수지층(9)을 형성하는 절연 밀봉 수지재와 동등한 절연 밀봉 수지재, 예를 들면 열경화형의 액상 에폭시 수지재나 폴리이미드 수지재를 캐비티 내에 충전한다. 제2 밀봉 층 형성 공정은, 예를 들면 거푸집을 가열하는 것 등의 경화 처리를 실시하여 절연 밀봉 수지재를 경화시킴으로써, 도 19에 도시하는 바와 같이 제2 실장 부품(52)과 외부 접속용 컬럼(53)과 광 도파로 부재(26)를 제2 밀봉층(54)에 의해 매설한 제7 중간체(65)를 형성한다. 제7 중간체(65)는, 배선층(5)의 표면(5A) 상에서 제2 실장 부품(52)과 외부 접속용 컬럼(53)과 광 도파로 부재(26)가 제2 밀봉층(54)에 의해 강고하게 고정된다. 또한, 제2 밀봉층 형성 공정은, 각종 칩 제조 공정에서 채용되어 있는 적절한 수지 패키지법에 의해 제2 밀봉층(54)을 형성하도록 해도 된다．
제2 밀봉층 연마 공정은, 제7 중간체(65)에 대하여 제2 밀봉층(54)을 표면측으로부터 소정의 두께까지 연마하여 박형화함과 함께, 외부 접속용 컬럼(53)의 상단부를 외방에 노출시켜 도 20에 도시한 제8 중간체(66)를 형성한다. 제2 밀봉층 연마 공정은, 예를 들면 기계·화학 연마법에 의해 제2 밀봉층(54)을 표면측으로부터 배선층(5)측을 향하여 연마하지만, 제8 중간체(66)가 실리콘 기판(3)이나 방열 플레이트(6)를 적층하여 전체적으로 비교적 큰 기계적 강성을 갖기 때문에 고정밀도이면서 효율적인 연마가 행해지도록 한다.
제2 밀봉층 연마 공정에서는, 외부 접속용 컬럼(53)의 상단부가 노출된 후에도 제2 밀봉층(54)의 연마가 계속된다. 제2 밀봉층 연마 공정에서는, 저면을 제2 밀봉층(54)의 표면측을 향하여 실장한 제3 LSI(52A)와 제4 LSI(52B)에 대하여, 각각의 기능이 손상되지 않는 도 20에서 쇄선으로 나타내는 두께 범위에서 백면 연마를 행함으로써, 전체의 박형화가 도모되도록 한다. 제2 밀봉층 연마 공정은, 도 20에 도시하는 바와 같이 제2 밀봉층(54)의 연마면에, 각 외부 접속용 컬럼(53)의 상단부와 제3 LSI(52A)와 제4 LSI(52B)의 저면이 동일면을 구성한 제8 중간체(66)를 형성한다.
접속용 범프 형성 공정은, 제2 밀봉층(54)의 연마면에 노출된 각 외부 접속용 컬럼(53)의 상단면에, 각각 접속용 범프(55)를 형성한다. 접속용 범프 형성 공정은, 예를 들면 금 패턴 도금 처리에 의해 외부 접속용 컬럼(53) 상에 소정의 높이를 갖는 접속용 범프(55)를 형성한다. 또한, 접속용 범프 형성 공정은, 배선 기판(56)에 대한 실장 방법에 따라, 접속용 범프(55) 상에, 예를 들면 땜납 볼이나 금속 볼 등을 형성하는 공정이어도 된다．
하이브리드 모듈 제조 공정은, 전술한 각 공정을 거쳐서 형성된 하이브리드 모듈(50)을, 배선 기판(56) 상에 실장하여 도 16에 도시한 하이브리드 회로 장치(58)를 제조한다. 하이브리드 모듈 제조 공정에서는, 하이브리드 모듈(50)이 배선 기판(56)에 대하여, 각 접속용 범프(59)를 마주 대하는 랜드 상에 위치 맞춤한 상태에서, 예를 들면 초음파용 도착 처리 등을 실시하여 실장됨으로써 하이브리드 회로 장치(58)를 제조한다. 하이브리드 회로 장치(58)는, 하이브리드 모듈(50)의 방열 플레이트(6) 상에 히트 스프레더(23)가 접합됨과 함께, 광 도파로 부재(26)의 단부에 광 커넥터(60)가 결합된다.
하이브리드 모듈 제조 공정에서는, 배선층(5)을 사이에 끼워서 일방측에 다수개의 실장 부품(4)을 실장함과 함께 타방측에 다수개의 제2 실장 부품(52)을 실장한 하이브리드 모듈(50)을 제조한다. 하이브리드 모듈 제조 공정에서도, 일방측 의 각 실장 부품(4)과 타방측의 제2 실장 부품(52)을 배선층(5)을 통하여 최단으로 접속함으로써, 배선 패턴에 의한 기생 용량을 저감하여 특성의 향상을 도모한 하이브리드 모듈(50)을 제조한다.
하이브리드 모듈 제조 공정에서는, 일방측의 각 실장 부품(4)이 실리콘 기판(3)에 매설된 상태에서 실장됨과 함께, 타방측의 제2 실장 부품(52)이 제2 밀봉층(54) 내에 백 연마가 실시됨으로써 최소한의 두께로 된 상태에서 실장된 하이브리드 모듈(50)을 제조한다. 하이브리드 모듈 제조 공정에서도, 다수개의 실장 부품(4, 52)을 구비함으로써 다기능·고성능화가 더 도모됨과 함께, 박형화와 고밀도 실장화의 대응을 도모한 하이브리드 모듈(50)을 제조한다.
하이브리드 모듈 제조 공정에서는, 일방측의 각 실장 부품(4)을 열에 의한 형상이나 상태의 변화가 거의 발생하지 않는 실리콘 기판(3) 내에 매설한 상태에서 실장함과 함께 이 실리콘 기판(3)의 제1 주면(3A) 상에 배선층(5)을 형성하고, 이 배선층(5)에 제2 실장 부품(52)을 제2 밀봉층(54)에 의해 밀봉한 제2 부품 실장층(51)을 형성한 하이브리드 모듈(50)을 제조한다. 하이브리드 모듈 제조 공정에서도, 공정중에서 실시하는 에칭 처리 혹은 배선 기판(56)에 실장하는 리플로우 땜납 공정 등에서 열 영향을 받지만, 실리콘 기판(3)의 변형이 억제되어 실장 부품(4)이나 제2 실장 부품(52)이 고정밀도로 위치 결정하여 실장되고, 배선층(5)과의 접속 상태가 확실하게 유지되어 단선 등의 발생을 억제하여 신뢰성의 향상을 도모한 하이브리드 모듈(50)을 제조한다.
하이브리드 모듈 제조 공정은, 실리콘 기판(3)이 실장 부품(4) 약간 제2 실 장 부품(52) 혹은 배선층(5)의 그라운드로서도 기능함과 함께 양호한 방열 작용도 발휘하고, 안정된 기능 동작을 발휘하는 하이브리드 모듈(50)을 제조한다. 하이브리드 모듈 제조 방법은, 일방측에서 방열이 필요한 실장 부품(4)에 개별 방열 플레이트(14)를 형성함과 함께 대형의 방열 플레이트(6)가 형성되고, 타방측의 제2 실장 부품(52)으로부터 발생한 열도 배선층(5)을 경유하여 최단으로 방열이 이루어지는 방열 특성이 우수한 하이브리드 모듈(50)을 제조한다.
하이브리드 모듈(50)도, 실리콘 기판(3)에 실장하는 실장 부품(4)으로서 광학 소자(4D)를 실장하여 전기적인 제어 신호나 데이터 신호의 수수나 전원 공급을 행하는 전기 신호 처리 기능과 광학적인 제어 신호나 데이터 신호의 수수를 행하는 광학 신호 처리 기능을 발휘하는 하이브리드 모듈을 구성하였지만, 이러한 구성에 한정되는 것은 아니다. 하이브리드 모듈(50)에서도, 예를 들면 전기 신호 처리 기능만을 발휘하도록 해도 되고, 이 경우에는 절연층을 광 투과성의 절연 수지재에 의해 형성할 필요는 없다.
본 발명에 따르면, 실리콘 기판에 형성한 부품 장전 개구부 내에 입출력부 형성면이 주면과 대략 동일면을 구성하도록 하여 실장 부품을 밀봉층에 의해 매립한 상태에서 일체화함과 함께 실리콘 기판의 주면 상에 각 실장 부품과 전기적으로 접속되는 배선층을 형성하여 하이브리드 모듈을 구성한다. 따라서, 본 발명에 따르면, 소형화와 박형화가 도모됨과 함께 각 실장 부품과 배선층을 최단으로 접속하여 기생 용량을 저감한 하이브리드 모듈을 얻는 것이 가능하게 된다． 본 발명에 따르면, 열 등의 영향에 의한 치수나 형상 변화가 거의 발생하지 않는 실리콘 기판을 베이스 기판으로 함으로써, 각 실장 부품이 고정밀도로 위치 결정되어 일체화됨과 함께 배선층 사이에서 단선 등의 발생을 억제한 고정밀도의 하이브리드 모듈을 얻는 것이 가능하게 된다． 본 발명에 따르면, 실리콘 기판이 각 실장 부품이나 배선층의 전원부나 그라운드부로서도 기능함과 함께 양호한 방열 작용도 발휘하기 때문에, 안정된 기능 동작이 발휘되어 신뢰성의 향상을 도모한 하이브리드 모듈을 얻는 것이 가능하게 된다．

Claims (20)

  1. 관통 개구부로 이루어지는 복수개의 부품 장전 개구부를 형성한 실리콘 기판과,
    상기 각 부품 장전 개구부 내에, 각각의 입출력부 형성면이 상기 실리콘 기판의 제1 주면과 대략 동일면을 구성하여 장전된 복수개의 실장 부품과,
    상기 각 부품 장전 개구부에 각각 충전된 밀봉재에 의해 형성되고, 상기 각 실장 부품을 각각의 상기 입출력부 형성면을 상기 실리콘 기판의 제1 주면에 노출시킨 상태에서 상기 각 부품 장전 개구부 내에 매립하여 고정하는 밀봉층과,
    상기 실리콘 기판의 상기 제1 주면 상에 형성되고, 이 제1 주면으로부터 노출된 상기 각 실장 부품의 상기 각 입출력부 형성면에 형성된 입출력부와 접속되는 배선 패턴을 갖는 배선층
    으로 구성되는 것을 특징으로 하는 하이브리드 모듈.
  2. 제1항에 있어서,
    상기 실리콘 기판의 제2 주면에, 상기 각 부품 장전 개구부의 개구부를 폐색하여 보강판 부재가 접합되는 것을 특징으로 하는 하이브리드 모듈.
  3. 제2항에 있어서,
    상기 보강판 부재에, 고열전도율 특성을 갖는 금속판이 이용되고, 상기 각 실장 부품으로부터 발생한 열을 방열하는 방열 부재를 겸용하는 것을 특징으로 하는 하이브리드 모듈.
  4. 제3항에 있어서,
    발열 특성을 갖는 상기 실장 부품에 대하여, 상기 입출력부 형성면과 대향하는 저면측에 개별 방열 부재가 접합되고, 이들 개별 방열 부재로부터 상기 보강판 부재에 열 전달이 이루어짐으로써 상기 실장 부품에 발생한 열의 방열이 행해지는 것을 특징으로 하는 하이브리드 모듈.
  5. 제1항에 있어서,
    상기 각 실장 부품이, 각각 서로 다른 특성을 갖는 부품인 것을 특징으로 하는 하이브리드 모듈.
  6. 제1항에 있어서,
    상기 실리콘 기판의 상기 제1 주면 상에 형성되어 상기 실리콘 기판과 상기 배선층의 배선 패턴을 전기적으로 접속하는 도전층을 갖고,
    상기 도전층을 통하여 상기 실리콘 기판이 전원부나 그라운드부로서 작용시키는 것을 특징으로 하는 하이브리드 모듈.
  7. 제1항에 있어서,
    상기 배선층이, 상기 실리콘 기판의 상기 제1 주면 상에 형성한 적어도 1층 이상의 절연층과, 각 절연층 상에 형성한 구리 도금층에 패터닝 처리를 실시하여 형성한 구리 배선 패턴으로 이루어지고, 최상층에 상기 배선 패턴과 상기 각 실장 부품의 입출력부를 접속하는 비어나 다수개의 외부 접속용 패드가 형성되는 것을 특징으로 하는 하이브리드 모듈.
  8. 제1항에 있어서,
    상기 배선층이, 상기 실리콘 기판의 상기 제1 주면 상에 형성한 적어도 1층 이상의 절연층과, 각 절연층 상에 형성한 구리 도금층에 패터닝 처리를 실시하여 형성한 구리 배선 패턴으로 이루어지고, 최상층에 상기 각 실장 부품의 입출력부와 비어를 통하여 접속된 다수개의 접속용 패드가 형성되고, 이들 접속용 패드를 개재하여 복수개의 제2 실장 부품을 실장함과 함께 복수개의 외부 접속용 컬럼이 형성되는 것을 특징으로 하는 하이브리드 모듈.
  9. 제8항에 있어서,
    상기 배선층 상에 형성된 상기 제2 실장 부품과 상기 외부 접속용 컬럼을 매립하여 형성된 제2 밀봉재층에 대하여, 적어도 상기 외부 접속용 컬럼의 상단면을 노출시키는 연마 처리가 실시되어 제2 밀봉층이 형성되는 것을 특징으로 하는 하이브리드 모듈.
  10. 실리콘 기판에 제1 주면과 제2 주면에 관통하는 관통 개구부로 이루어지는 복수개의 부품 장전 개구부를 형성하는 부품 장전 개구부 형성 공정과, 상기 각 부품 장전 개구부 내에 각각의 입출력부 형성면이 상기 실리콘 기판의 제1 주면과 대략 동일면을 구성하여 실장 부품을 각각 일체화하는 실장 부품 일체화 공정과, 상기 실리콘 기판의 제1 주면 상에 상기 각 실장 부품을 피복하여 배선층을 형성하는 배선층 형성 공정을 갖고,
    상기 실장 부품 일체화 공정이,
    상기 실리콘 기판을, 상기 제1 주면을 접합면으로 하여 더미 기판 상에 접합하여 상기 각 부품 장전 개구부의 상기 제1 주면측의 개구부가 폐색되도록 하는 실리콘 기판 재치 공정과,
    상기 실리콘 기판에 대하여 상기 각 실장 부품을, 각각의 입출력부 형성면을 장전측으로 하여 상기 제2 주면측의 개구부로부터 상기 각 부품 장전 개구부 내에 장전함으로써, 상기 더미 기판 상에서 각각의 상기 입출력부 형성면을 서로 대략 동일면을 구성하여 유지시키는 실장 부품 장전 공정과,
    상기 각 부품 장전 개구부 내에 충전한 밀봉재를 고화(固化)시켜 각각 밀봉층을 형성하고, 이들 밀봉층에 의해 상기 각 실장 부품을 상기 각 부품 장전 개구부 내에 매립하여 고정하는 밀봉층 형성 공정과,
    상기 실리콘 기판을 상기 더미 기판으로부터 박리하는 박리 공정을 갖고,
    상기 각 실장 부품이, 각각의 상기 입출력부 형성면을 상기 실리콘 기판의 상기 제1 주면과 대략 동일면을 구성한 상태에서 노출되어 상기 각 부품 장전 개구 부 내에 매립된 하이브리드 모듈을 제조하는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  11. 제10항에 있어서,
    상기 부품 장전 개구부 형성 공정이, 면방위 100의 실리콘 기판에 대하여 제2 주면측으로부터 이방성 웨트 에칭 처리를 실시하여 상기 부품 장전 개구부를 형성하는 공정으로서,
    상기 제2 주면측이 대구경이며 제l 주면측을 향하여 점차 소구경으로 되는 단면 사다리꼴의 상기 부품 장전 개구부를 형성하는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  12. 제10항에 있어서,
    상기 부품 장전 개구부 형성 공정 앞공정에서, 상기 실리콘 기판을 상기 실장 부품의 최대 두께와 대략 동등 이상의 두께로 하는 연마 처리를 실시하는 실리콘 기판 연마 공정을 갖는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  13. 제10항에 있어서,
    상기 밀봉층 형성 공정의 뒷공정에서, 상기 밀봉층에 대하여 상기 실리콘 기판의 제2 주면 혹은 상기 실장 부품의 저면을 노출시키는 연마 처리를 실시하는 밀봉층 연마 공정을 갖는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  14. 제13항에 있어서,
    상기 밀봉층 연마 공정의 뒷공정에서, 연마면에 대하여 전체를 피복하는 보강판 부재를 접합하는 보강판 부재 접합 공정을 갖는 것을 특징으로 하는 기재된 하이브리드 모듈의 제조 방법.
  15. 제14항에 있어서,
    상기 보강판 부재 접합 공정이, 고열전도율 특성을 갖는 금속판으로 이루어지고, 상기 각 실장 부품으로부터 발생한 열을 방열하는 방열 부재를 겸용하는 상기 보강판 부재를 접합하는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  16. 제10항에 있어서,
    상기 실장 부품 장전 공정이, 각각 서로 다른 특성을 갖는 실장 부품을 상기 부품 장전 개구부에 장전하는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  17. 제10항에 있어서,
    상기 부품 장전 개구부 형성 공정 앞공정으로서, 상기 실리콘 기판의 상기 제1 주면 상에 전체면에 걸쳐서 도전층을 형성하는 도전층 형성 공정을 갖고,
    상기 부품 장전 개구부 형성 공정을 거쳐서 상기 실리콘 기판의 상기 제1 주면 상에 남겨진 상기 도전층이, 상기 실리콘 기판과 상기 배선층의 소정의 배선 패 턴을 전기적으로 접속하여 상기 실리콘 기판을 전원부나 그라운드부로서 작용시키는 도전 패턴층을 구성하는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  18. 제10항에 있어서,
    상기 배선층 형성 공정이, 상기 실리콘 기판의 상기 제1 주면 상에 절연층을 형성하는 절연층 형성 공정과, 상기 절연층 상에 구리 도금 처리를 실시하여 구리 도금층을 형성하는 구리 도금층 형성 공정과, 구리 도금층에 대하여 패터닝 처리를 실시하여 구리 배선 패턴을 형성하는 패터닝 공정과, 상기 구리 배선 패턴과 상기 각 실장 부품의 입출력부 형성면에 형성한 전극 패드를 접속하는 비어를 형성하는 비어 형성 공정을 거쳐 적어도 1층 이상의 배선층을 형성하는 공정으로서,
    최상층의 배선층에 외부 접속용 패드를 형성하는 외부 접속용 패드 형성 공정을 갖는 상기 배선층을 형성하는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  19. 제10항에 있어서,
    상기 배선층 형성 공정이, 상기 실리콘 기판의 상기 제1 주면 상에 절연층을 형성하는 절연층 형성 공정과, 상기 절연층 상에 구리 도금 처리를 실시하여 구리 도금층을 형성하는 구리 도금층 형성 공정과, 구리 도금층에 대하여 패터닝 처리를 실시하여 구리 배선 패턴을 형성하는 패터닝 공정과, 상기 구리 배선 패턴과 상기 각 실장 부품의 입출력부 형성면에 형성한 전극 패드를 접속하는 비어를 형성하는 비어 형성 공정을 거쳐 적어도 1층 이상의 배선층을 형성함과 함께, 최상층에 상기 각 실장 부품의 입출력부와 비어를 통하여 접속된 다수개의 접속용 패드를 형성하는 접속용 패드 형성 공정을 갖고,
    상기 배선층 형성 공정의 뒷공정으로서, 상기 배선층의 최상층 상에 상기 각 접속용 패드를 개재하여 복수개의 제2 실장 부품을 실장하는 실장 부품 실장 공정과, 복수개의 외부 접속용 컬럼을 형성하는 외부 접속용 컬럼 형성 공정이 실시되는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
  20. 제19항에 있어서,
    상기 실장 부품 실장 공정과 상기 외부 접속용 컬럼 형성 공정의 뒷공정으로서, 상기 배선층의 최상층 상에 밀봉재에 의해 상기 제2 실장 부품과 상기 외부 접속용 컬럼을 매립하는 제2 밀봉재층을 형성하는 제2 밀봉재층 형성 공정과, 상기 제2 밀봉재층에 대하여 상기 외부 접속용 컬럼의 상단면을 노출시키는 연마 처리를 실시하여 제2 밀봉층을 형성하는 제2 밀봉층 형성 공정을 갖는 것을 특징으로 하는 하이브리드 모듈의 제조 방법.
KR1020060098287A 2005-10-11 2006-10-10 하이브리드 모듈 및 그 제조 방법 KR20070040305A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00296734 2005-10-11
JP2005296734A JP4810957B2 (ja) 2005-02-28 2005-10-11 ハイブリットモジュール及びその製造方法

Publications (1)

Publication Number Publication Date
KR20070040305A true KR20070040305A (ko) 2007-04-16

Family

ID=37944348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098287A KR20070040305A (ko) 2005-10-11 2006-10-10 하이브리드 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (2) US20070080458A1 (ko)
KR (1) KR20070040305A (ko)
CN (1) CN1949506B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076957A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 패키지 제조 방법 및 그를 이용한 패키지
KR20180020860A (ko) * 2016-08-18 2018-02-28 삼성전기주식회사 반도체 패키지 및 이를 이용한 전자소자 모듈
KR20190107986A (ko) * 2018-03-13 2019-09-23 삼성전자주식회사 팬-아웃 부품 패키지

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) * 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
JP2010028006A (ja) * 2008-07-24 2010-02-04 Sony Corp 光学装置
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US7912328B2 (en) * 2008-11-26 2011-03-22 General Electric Company Optical waveguide EMI shield
DE102009001930B4 (de) * 2009-03-27 2018-01-04 Robert Bosch Gmbh Sensorbaustein
FR2947948B1 (fr) * 2009-07-09 2012-03-09 Commissariat Energie Atomique Plaquette poignee presentant des fenetres de visualisation
US20140254120A1 (en) * 2009-10-23 2014-09-11 Fujikura Ltd. Device packaging structure and device packaging method
JP5085788B2 (ja) * 2009-10-23 2012-11-28 株式会社フジクラ デバイス実装構造
KR101701380B1 (ko) * 2010-08-17 2017-02-01 해성디에스 주식회사 소자 내장형 연성회로기판 및 이의 제조방법
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
JP5877673B2 (ja) 2011-09-07 2016-03-08 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
EP3417760A1 (en) * 2012-10-23 2018-12-26 Olympus Corporation Semiconductor apparatus, and manufacturing method of semiconductor apparatus
US9996173B2 (en) * 2013-02-12 2018-06-12 Illinois Tool Works, Inc. Front panel overlay incorporating a logic circuit
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
DE102014105594A1 (de) * 2014-04-17 2015-10-22 Conti Temic Microelectronic Gmbh Elektronisches system
EP3140838B1 (en) * 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR101573633B1 (ko) * 2014-09-30 2015-12-01 현대자동차주식회사 하이브리드의 변속기 구조 및 모드 변환 방법
TWI541946B (zh) * 2014-11-03 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
JP6664897B2 (ja) 2015-07-22 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
JP6959731B2 (ja) 2016-11-30 2021-11-05 日東電工株式会社 光電気混載基板
US10283428B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
WO2019118761A1 (en) 2017-12-15 2019-06-20 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
CA3135975C (en) 2019-04-05 2022-11-22 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
JP2023516817A (ja) 2020-04-17 2023-04-20 スリーディー グラス ソリューションズ，インク 広帯域誘導
TWI776752B (zh) * 2021-12-13 2022-09-01 南茂科技股份有限公司 散熱貼片及薄膜覆晶封裝結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271944A (ja) * 1987-04-28 1988-11-09 Sumitomo Electric Ind Ltd 半導体装置
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP4042555B2 (ja) 2002-12-09 2008-02-06 ソニー株式会社 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
WO2004075291A1 (ja) * 2003-02-24 2004-09-02 Fujitsu Limited 電子部品と放熱部材および、それらを使用した半導体装置の製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076957A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 패키지 제조 방법 및 그를 이용한 패키지
KR20180020860A (ko) * 2016-08-18 2018-02-28 삼성전기주식회사 반도체 패키지 및 이를 이용한 전자소자 모듈
KR20190107986A (ko) * 2018-03-13 2019-09-23 삼성전자주식회사 팬-아웃 부품 패키지

Also Published As

Publication number Publication date
US20070080458A1 (en) 2007-04-12
CN1949506A (zh) 2007-04-18
US7915076B2 (en) 2011-03-29
US20080182366A1 (en) 2008-07-31
CN1949506B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
US7915076B2 (en) Hybrid module and method of manufacturing the same
KR100909155B1 (ko) 멀티칩 회로 모듈 및 그 제조 방법
JP4810958B2 (ja) ハイブリット回路装置
US7266262B2 (en) Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
US7413929B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
KR100784454B1 (ko) 전자 장치 및 그 제조 방법
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
US6885099B2 (en) Multichip module, manufacturing method thereof, multichip unit and manufacturing method thereof
JP2007287801A (ja) 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
KR20050020739A (ko) 다층 배선 회로 모듈 및 그 제조 방법
JP4810957B2 (ja) ハイブリットモジュール及びその製造方法
JP2006270036A5 (ko)
JP2007220792A (ja) ハイブリットモジュールの製造方法
CN114695144A (zh) 板级系统级封装方法及封装结构
CN114823387A (zh) 板级系统级封装方法及封装结构
CN114823373A (zh) 板级系统级封装方法及封装结构
CN114823375A (zh) 板级系统级封装方法及封装结构
CN114823384A (zh) 板级系统级封装方法及封装结构
JP2004193221A (ja) 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
CN114823374A (zh) 板级系统级封装方法及封装结构

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid