CN1949506B - 混合模块和其制造方法 - Google Patents

混合模块和其制造方法 Download PDF

Info

Publication number
CN1949506B
CN1949506B CN2006101411105A CN200610141110A CN1949506B CN 1949506 B CN1949506 B CN 1949506B CN 2006101411105 A CN2006101411105 A CN 2006101411105A CN 200610141110 A CN200610141110 A CN 200610141110A CN 1949506 B CN1949506 B CN 1949506B
Authority
CN
China
Prior art keywords
silicon substrate
installing component
mixing module
wiring layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101411105A
Other languages
English (en)
Other versions
CN1949506A (zh
Inventor
小川刚
中山浩和
宫崎广仁
竹岛奈美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005296734A external-priority patent/JP4810957B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1949506A publication Critical patent/CN1949506A/zh
Application granted granted Critical
Publication of CN1949506B publication Critical patent/CN1949506B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种混合模块和其制造方法。混合模块包括：具有形成在其中的多个部件安装开口的硅衬底，所述多个部件安装开口由通孔组成；被安装在部件安装开口中，使得输入/输出部分形成表面基本上与硅衬底的第一主表面齐平的多个安装部件；由被填入部件安装开口中的密封材料形成并且覆盖了安装部件的密封层，同时输入/输出部分形成表面从硅衬底的第一主表面暴露，以将安装部件固定在部件安装开口中；以及被形成在硅衬底的第一主表面上的布线层，并且其具有被连接到输入/输出部分的布线图案，所述输入/输出部分被提供在从第一主表面暴露的安装部件的输入/输出部分形成表面上。

Description

混合模块和其制造方法
技术领域
本发明涉及具有硅衬底和形成在其中的布线层的混合模块和制造该混合模块的方法，在硅衬底上安装有诸如光学元件、电子部件或包括多个集成电路(IC)、LSI(大规模集成)元件和存储器件的半导体电路器件这样的部件。
背景技术
例如，诸如个人计算机、蜂窝式电话、录像机和音频设备这样的各种电子设备具有电子部件或半导体电路器件，例如IC元件、LSI元件和存储器件。电子设备具有包括基衬底和基衬底上的布线层的混合模块，基衬底中形成有半导体电路器件或具有相同功能的电子部件。
在混合模块中，为了实现具有小尺寸的多功能和高性能电子设备，多个安装部件被提供在硅衬底中，这使混合模块能够具有高集成度、小尺寸和轻质量。例如，JP-A-7-7134和JP-A-2000-106417公开了这样的混合模块，其中多个安装部件被密封在树脂衬底中，使得输入/输出部分形成表面相互齐平并且布线层被形成在树脂衬底的主表面上。混合模块被配置使得其他部件可以利用插在其间的布线层而被安装在安装部件上，这使得可以实现具有小厚度和高集成度的混合模块。
同时，在电子设备中，板内安装的部件之间的信号传输通常是通过布线层上形成的布线图案来执行的。在电子设备中，已需要高速信号处理。然而，由于例如精密形成布线图案的限制、由布线图案中生成的CR(电容-电阻)时间常数、EMI(电磁干扰)、EMC(电磁兼容性)导致的信号传输延迟和布线图案之间的串扰，难于使用布线图案以电信号传输方法实现高速信号处理。
在电子设备中，为了解决由电信号传输结构引起的问题和实现高速、多功能和高性能的混合模块，已经研究了包括诸如光互连组件或光信号传输通道(光总线)这样的光组件的光信号传输结构。光信号传输结构适合于装置之间、装置中提供的板之间或板内安装的部件之间的相对短距离的信号传输。在光信号传输结构中，光信号传输通道被形成在其中安装有部件的布线衬底中，并且光信号传输通道被用作传输通道，这使得可以高速地传输大量光信号。例如，JP-A-2004-193221公开了具有光学元件的混合模块。
发明内容
在JP-A-7-7134和JP-A-2000-106417中公开的混合模块中，诸如半导体芯片或功能器件这样的多个安装部件被安装在被基底支撑的基片上的线路中，并且树脂被施加在基片上以密封安装部件，从而形成衬底。在混合模块中，安装部件被安装使得其接触焊盘相互齐平，这使得可以将安装部件共同地连接到电路板，并且根据具有最大尺寸的安装部件对衬底进行抛光，从而减少混合模块的总厚度。
然而，在混合模块中，因为多个安装部件被密封在由树脂形成的衬底中，所以衬底主要由于在树脂被硬化时发生的硬化收缩而变形。在混合模块中，衬底主要由于硬化收缩而弯曲，这导致了安装部件的连接焊盘与电路板的安装岸台之间的位置偏移或连接部分中的布线线路的中断，从而引起了安装精度的恶化。另外，在混合模块中，由于热变形所引起的压力，在安装部件的外围部分中发生裂缝，这导致了安装强度的降低、由水渗透引起的内部短路或生锈的发生，从而导致了低可靠性。
同时，如JP-A-2000-106417所公开的，因为混合模块包括了光信号传输结构，所以可以实现高速、多功能和高性能的混合模块。在混合模块中，向例如能够高速处理大量信号的LSI元件输入的/从这样的LSI元件输出的电信号被光学元件转换为光信号，所述光学元件例如是半导体激光器、发光二极管或光检测器。因此，JP-A-2000-106417提供了兼具电信号传输结构和光信号传输结构的混合型的混合模块。
在混合型的混合模块中，在通过光信号传输结构高速传输信号的同时，通过减少由于CR时间常数、EMI噪声和EMC引起的信号传输延迟来减少电信号传输结构中的寄生电容是很重要的。在混合型的混合模块中，在光学元件将电信号变换为光信号时生成热，这可能对电子部件的特性有影响。
因此，在混合型的混合模块中，通常光学元件或光信号传输通道通过独立的过程而被安装在布线层或电路板的主表面上。在混合型的混合模块中，安装过程是复杂的，并且降低了制造效率，这导致了较低的制造产出。在混合型的混合模块中，因为电子部件与光学元件是独立安装的，所以需要用于连接这些部件的电布线图案，并且连接电容使得难于减少寄生电容。
因此，期望提供下述混合模块和制造该混合模块的方法，所述混合模块能够以较小的厚度安装多个部件，并且改善了安装精度和安装效率，从而提高了可靠性。
根据本发明的一个实施例，混合模块包括：具有形成在其中的多个部件安装开口的硅衬底，多个部件安装开口由通孔组成；被安装在部件安装开口中，使得输入/输出部分形成表面基本上与硅衬底的第一主表面齐平的多个安装部件；由被填入其中安装有安装部件的部件安装开口中的密封材料形成并且覆盖了安装部件的密封层，同时输入/输出部分形成表面从硅衬底的第一主表面暴露，以将安装部件固定在部件安装开口中；以及被形成在硅衬底的第一主表面上的布线层，并且其具有被连接到输入/输出部分的布线图案，输入/输出部分被提供在从第一主表面暴露的安装部件的输入/输出部分形成表面上。
在根据上述实施例的混合模块中，因为硅衬底被用作基衬底，所以相对容易地形成了具有高精度的部件安装开口和布线层，并且几乎不由于例如热而变形。因此，安装部件被精确地安装在硅衬底中，并且被可靠地连接到例如布线层，这带来了高可靠性。另外，在混合模块中，硅衬底充当安装部件或布线层的地，并且还具有散热的功能，这使得混合模块可以稳定地工作。在混合模块中，具有不同尺寸的安装部件被安装在硅衬底中，同时其输入/输出部分形成表面相互齐平。因此，可以减少混合模块的尺寸和厚度，并通过过孔而非凸点以最短距离将安装部件连接到布线层，从而减少了寄生电容。
根据本发明的另一个实施例，一种制造混合模块的方法包括：在硅衬底中形成多个部件安装开口的部件安装开口形成步骤，部件安装开口由穿过硅衬底的第一和第二主表面的通孔组成；通过将安装部件安装在部件安装开口中来将安装部件与硅衬底集成，使得输入/输出部分形成表面与硅衬底的第一主表面基本上齐平的安装部件集成步骤；以及在硅衬底的第一主表面上形成布线层以覆盖安装部件的布线层形成步骤。该方法制造了这样一种混合模块，其中安装部件被安装在部件安装开口中，使得输出/输入部分形成表面在某一状态下从硅衬底的第一主表面暴露，在该状态下，它们基本上与硅衬底的第一主表面齐平。
在根据上述实施例的制造混合模块的方法中，安装部件集成步骤包括：硅衬底安装步骤；部件安装步骤；密封层形成步骤，以及剥离步骤。在制造混合模块的方法中，在硅衬底安装步骤中，硅衬底利用其第一主表面作为键合表面键合到伪衬底，使得从第一主表面暴露的部件安装开口的部分被堵塞。在制造混合模块的方法中，在部件安装步骤中，使用输入/输出部分形成表面作为安装表面，将安装部件安装在来自第二主表面的硅衬底的部件安装开口中，使得输入/输出部分形成表面在伪衬底上基本上相互齐平。在制造混合模块的方法中，在密封层形成步骤中，在诸如粘合树脂这样的密封材料被填入部件安装开口之后，密封材料被通过硬化处理硬化以形成密封层，使得安装部件被密封层固定在部件安装开口中。在制造混合模块的方法中，在剥离步骤中，硅衬底被从伪衬底剥离。这样，该制造方法制造了这样一种半成品，其中安装部件被安装在部件安装开口中，使得其输入/输出部分形成表面与硅衬底的第一主表面齐平。
在制造混合模块的方法中，几乎不由于热而变形的硅衬底被用作基衬底，并且多个部件安装开口通过例如蚀刻而被精确和有效地形成在硅衬底中。然后，安装部件被精确地安装在部件安装开口中。这样，安装部件与硅衬底集成。根据制造混合模块的方法，安装部件可靠地连接到布线层，从而防止了布线线路的中断，这使得可以制造具有高可靠性的混合模块。根据制造混合模块的方法，硅衬底充当安装部件或布线层的地，并且还具有散热的功能，这使得可以制造能够稳定工作的混合模块。根据制造混合模块的方法，因为具有安装部件的硅衬底被附接到另一个构件，所以可以减少硅衬底的尺寸和厚度并以最短距离将安装部件连接到布线层，从而引起了寄生电容的减少。结果，可以有效地制造具有高集成度的多功能和高性能的混合模块。
根据本发明的上述实施例，安装部件被安装在硅衬底中形成的部件安装开口中，使得输入/输出部分形成表面基本上与硅衬底的主表面齐平，安装部件被密封层以与硅衬底集成，并且被电连接到安装部件的布线层被形成在硅衬底的主表面上，从而形成了混合模块。因此，根据本发明的实施例，可以减少混合模块的厚度和尺寸，并且可以通过以最短距离将安装部件连接到布线层来减少寄生电容。根据本发明的实施例，可以得到高精度的混合模块，其中几乎不由于热而变形的硅衬底被用作基衬底，安装部件被精确地安装在硅衬底的部件安装开口中以与硅衬底集成，并且防止了布线层与安装部件之间的布线线路的中断。根据本发明的实施例，因为硅衬底充当安装部件或布线层的电源部分或地部分并且还具有散热功能，所以可以得到稳定工作从而具有高可靠性的混合模块。
附图说明
图1是根据本发明的实施例的混合模块的横截面图；
图2是具有混合模块的混合电路装置的横截面图；
图3是图示了制造混合模块的过程的示图，更具体的说，是经抛光的硅衬底的横截面图；
图4是具有形成在其上的硅蚀刻膜的硅衬底的横截面图；
图5是具有形成在其中的部件安装开口和形成在其上的传导层的硅衬底的横截面图；
图6是其中开口被形成在传导层中的硅衬底的横截面图；
图7是键合到伪衬底的第一半成品的横截面图；
图8是其中安装部件被安装在部件安装开口中的第二半成品的横截面图；
图9是具有形成在其中的密封树脂层的第三半成品的横截面图；
图10是其中密封树脂层被抛光的第四半成品的横截面图；
图11是键合到散热板的第五半成品的横截面图；
图12是图示了从硅衬底剥离伪衬底的过程的示图；
图13是已经剥离伪衬底的半成品的横截面图；
图14是通过在半成品上形成布线图案而得到的半成品模块的横截面图；
图15是根据本发明的第二实施例的混合模块的横截面图；
图16是具有混合模块的混合电路装置的横截面图；
图17是其中外部连接柱被形成在布线层上的半成品的横截面图；
图18是其中第二安装部件被安装在布线层上的第六半成品的横截面图；
图19是具有形成在其中的第二密封层的第七半成品的横截面图；以及
图20是其中第二密封层被抛光的第八半成品的横截面图。
具体实施方式
在下文中，将参照附图来详细描述根据本发明的实施例的混合模块1和具有混合模块1的混合电路装置2。如图1所示，混合模块1是由层状结构形成的，该层状结构包括其中提供有多个安装部件4A到4D(在下文中，除了当安装部件4A和4B被单独描述时，安装部件4A到4D通常被称为安装部件4)的硅衬底3、键合到硅衬底3的第一主表面3A的布线层5，以及键合到硅衬底3的第二主表面3B的散热板6。混合模块1使用了这样的硅衬底3，该硅衬底3被抛光使得其厚度略大于稍后要描述的安装部件4的厚度，从而导致混合模块1的厚度的减少。
如图2所示，利用布线层5作为安装表面，混合模块1被安装到稍后将详细描述的基衬底部分7，从而形成了混合电路装置2。在混合电路装置2中，基衬底部分7被安装到例如主板或者内插器。混合电路装置2被提供在诸如个人计算机和蜂窝电话这样的各种电子设备中。具有混合模块1的混合电路装置2包括用于发送/接收电控制信号或数据信号或者提供功率的电线路结构和用于发送/接收光控制信号或数据信号的光线路结构，并且高速地处理大量控制信号或数据信号。
例如，在混合模块1中，包括诸如操作相互关联的第一和第二LSI 4A和4B、半导体器件4C和光学元件4D这样的电子部件的安装部件4被安装在硅衬底3上。第一和第二LSI 4A和4B(其详细描述将被省略)是能够高速处理大量信号的多管脚LSI。半导体器件4C是诸如半导体存储器、各种类型的半导体器件和解耦电容器这样的电子部件。光学元件4D是诸如半导体激光器或发光二极管这样的受第一和第二LSI 4A和4B或半导体器件4C控制以发出光信号的光发射元件，或是诸如光检测器这样的光接收元件。光学元件4D可能是兼具光发射功能和光接收功能的光学元件。
如稍后将描述的，在混合模块1中，安装部件4被提供在硅衬底3中形成的第一到第四部件安装开口8A到8D中(在下文中，除了当第一到第四部件安装开口8A到8D被单独描述时，第一到第四部件安装开口8A到8D通常被称为部件安装开口8)，并且被第一到第四密封树脂层9A到9D(在下文中，除了当第一到第四密封树脂层9A到9D被单独描述时，第一到第四密封树脂层9A到9D通常被称为密封树脂层9)密封。这样，安装部件4与硅衬底3集成。虽然在图1和图2中的混合模块1中依次提供了数种安装部件4，但是其中可以为每种部件提供预定数目的安装部件。
用于输入/输出电信号的预定数目的输入/输出焊盘11A到11D(其详细描述将被省略)(在下文中，除了当输入/输出焊盘11A到11D被单独描述时，输入/输出焊盘11A到11D通常被称为输入/输出焊盘11)被形成在安装部件4的第一主表面10A到10D上(在下文中，除了当第一主表面10A到10D被单独描述时，第一主表面10A到10D通常被称为输入/输出部分形成表面10)，从而形成输入/输出部分形成表面10。如上所述，因为提供了不同种类(不同特性)的安装部件4，所以安装部件4的尺寸和规格各不相同。
如稍后将描述的，安装部分4利用被用作安装表面的输入/输出部分形成表面10而被提供在相应的部件安装开口8中。散热板6被层叠(laminate)在与输入/输出部分形成表面10相对的安装部件4的第二主表面12A到12D上(在下文中，除了当第二主表面12A到12D被单独描述时，第二主表面12A到12D通常被称为底面12)。输入/输出焊盘11D和由用于发出光信号的光发射部件或用于接收光信号的光接收部件组成的光信号输入/输出部分13被提供在每个光学元件4D的输入/输出部分形成表面10D上。
在混合模块1中，诸如第一和第二LSI 4A和4B以及光学元件4D这样的生热的安装部件4被提供在硅衬底3中，然后被密封树脂层9密封。另外，在混合模块1中，必要时向安装部件4提供单独的散热板14A、14B和14D(在下文中，除了当散热板14A、14B和14D被单独描述时，散热板14A、14B和14D通常被称为单独散热板14)，以将从安装部件4生成的热有效地传送到散热板6并散热。
例如，诸如铜板或铝板这样的金属板，或者具有轻质量和高热传导性的硅板被用于单独散热板14。金属板或硅板所具有的尺寸略大于安装部件4(4A、4B或4D)的尺寸。单独散热板14通过绝缘粘合剂15A、15B和15D键合到相应安装部件4的底面12。单独散热板14当键合到安装部件4时可从部件安装开口8突出，或者可通过稍后将描述的抛光过程抛光，以与硅衬底3的第二主表面3B齐平。虽然在本实施例中，单独散热板14通过绝缘粘合剂15A、15B和15D键合到安装部件4，但是它们可以通过例如阳极键合方法键合到安装部件4。
在硅衬底3的第一主表面3A和第二主表面3B上的厚度方向上执行稍后将描述的蚀刻处理，以在硅衬底3中形成部件安装开口8，该开口所具有的尺寸适合于相应安装部件4的插入。如上所述，因为硅衬底3预先通过抛光被减薄到预定厚度，所以可以以高效率和高精确性形成部件安装开口8。可以通过在硅衬底3的第二主表面3B中形成具有预定深度的对应于部件安装开口8的凹入部分并通过对凹入部分的底面进行抛光来形成部件安装开口8。这样，也形成了第一主表面3A。
部件安装开口8被形成作为硅衬底3中截面为梯形形状的开口，其中位于作为蚀刻表面的第二主表面3B上的上表面具有较大的直径，并且该直径朝第一主表面3A逐渐减少。部件安装开口8的截面为梯形形状允许形成密封树脂层9的密封树脂容易地从第二主表面3B流入其中提供的安装部件4的周围部分。
密封树脂层9是通过将诸如环氧基树脂这样的热固粘合树脂材料注入部件安装开口8并通过固化过程使粘合树脂材料变硬来形成的，这样使得安装部件4与硅衬底3在部件安装开口8中集成。如稍后所述，密封树脂层9被形成具有适于覆盖键合到单独散热板14或硅衬底3的所有安装部件4的厚度，并且然后与单独散热板14一起被抛光直到第二主表面3B被暴露为止。
如图1所示，在混合模块1中，安装部件4的输入/输出部分形成表面10相互齐平，并且还通过稍后将描述的安装部件集成过程与硅衬底3的第一主表面3A齐平。另外，安装部件4被提供在部件安装开口8中并且随后被密封树脂层8密封，从而被与硅衬底3集成。在混合模块1中，安装部件4的输入/输出部分形成表面10在第一主表面3A侧从密封树脂层9暴露并且从部件安装开口8面向外部，使得安装部件4被直接连接到稍后将描述的在硅衬底3的第一主表面3A上形成的布线层5。
所具有的厚度基本上等于安装部件4的输入/输出焊盘11的高度的传导层16被形成在硅衬底3的第一主表面3A上。传导层16是由例如铜形成的，并且可靠地将硅衬底3电连接到布线层5，从而使硅衬底3起到电源部分或地部分的作用。更具体的说，在混合模块1中，在输入/输出部分形成表面10上提供的输入/输出焊盘被形成以与在第一主表面3A上形成的传导层16基本上齐平，使得安装部件4被埋在硅衬底3的部件安装开口8中。传导层16可不在混合模块1中形成。
在混合模块1中，布线层5被形成在硅衬底3的第一主表面3A上以覆盖安装部件4。布线层5是通过一般多层布线技术形成的，并且包括第一绝缘树脂层17A和第二绝缘树脂层17B(在下文中，除了当第一和第二绝缘树脂层17A和17B被单独描述时，第一和第二绝缘树脂层17A和17B通常被称为绝缘树脂层17)、第一布线图案18A和第二布线图案18B(在下文中，除了当第一布线图案18A和第二布线图案18B被单独描述时，第一布线图案18A和第二布线图案18B通常为称为布线图案18)，以及多个第一过孔(via)19A和多个第二过孔19B(在下文中，除了当第一和第二过孔19A和19B被单独描述时，第一和第二过孔19A和19B通常被称为过孔19)。布线层5是由布线图案18和通过对过孔19执行镀铜处理得到的铜图案形成的。在作为基衬底部分7的安装表面的布线层5的表面5A上的预定位置处提供了多个凸点(bump)20。在本实施例中，在布线层5中，两个布线图案层18被形成在绝缘树脂层17上。然而，一个布线图案层18或三个或更多的布线图案层18可被形成在绝缘树脂层17上。
在布线层5中，绝缘层17是由诸如环氧基树脂、聚亚胺树脂、丙烯酸基树脂、聚烯烃基树脂或橡胶基树脂这样具有光敏性质的光传输绝缘树脂材料形成的。绝缘层17可以是由诸如苯并环丁烯树脂这样具有良好高频特性的光传输绝缘树脂形成的。
在布线层5中，第一过孔19A和第一布线图案18A被形成在第一绝缘树脂层17A中，并且第二过孔19B和第二布线图案18B被形成在第二绝缘树脂层17B中。如稍后所述，在布线层5中，对多个第一通孔(viahole)21A进行传导处理来形成第一绝缘树脂层17A中的第一过孔19A，其中所述通孔21A是通过使传导层16和安装部件4的输入/输出焊盘11面向外侧而形成的，并且输入/输出焊盘11和传导层16通过第一过孔19A直接连接到第一布线图案18A。
在布线层5中，第一布线图案18A被形成在第一绝缘树脂层17A上以形成第二绝缘树脂层17B。在布线层5中，对多个第二通孔21B进行传导处理以形成第二绝缘树脂层17B中的第二过孔19B，其中所述通孔21B是通过使第一布线图案18A的焊接区域面向外侧而形成的。在布线层5中，第一布线图案18A通过第二过孔19B直接连接到第二布线图案18B。
如上所述，在混合模块1中，埋在硅衬底3中的安装部件4通过过孔19(而没有通过例如凸点)直接键合到布线层5的布线图案18。因此，在混合模块1中，可以减少布线线路的长度、连接部分中的寄生电容、由于CR时间常数、EMI噪声和EMC引起的信号传输延迟，从而改善了特性。
如稍后描述的，在混合模块1中，布线层5被形成在平面硅衬底3的第一主表面3A上。因此，在混合模块1中，可以通过所谓的半导体处理形成微小和高精度的布线层5，从而在层中提供诸如电容性元件、电阻性元件和电感性元件这样的薄膜无源元件。在混合模块1中，因为与相关技术的片式元件相对应的无源元件被提供在布线层5中，所以可以减少布线线路的长度、宽度和尺寸并实现高度的集成。
如上所述，在布线层5中，绝缘层17是由光传输绝缘树脂形成的，从而绝缘层17被形成为相对于光学元件4D的光信号传输通道。就是说，布线层5的与光学元件4D的光信号输入/输出部分13相对的部分对应于下述部分，所述部分中的布线图案18在厚度方向上未形成在绝缘层17的整个区域上，从而形成了光信号传输通道5B。
在布线层5中，如图1中的箭头所表示，从光学元件4D的光信号输入/输出部分13发出的光信号沿着光信号传输通道5B传播并且从表面5A发出。在布线层5中，入射在表面5A上的光信号通过光信号传输通道5B传播，并且随后入射在光学元件4D的光信号输入/输出部分13上。在混合模块1中，布线层5的一部分被形成作为光信号传输通道5B。然而，为了更有效地传输光信号，可以相对于光学元件4D的光信号输入/输出部分13提供通过利用覆层材料涂覆作为核心的由透明树脂材料形成的传导构件而形成的光波导构件。
通过例如金属镀盖方法在第二布线图案18B的岸台(land)上形成具有预定高度的凸点20。以倒装(flip chip)方式将混合模块1安装在基衬底部分7上，从而形成图2所示的混合电路装置2。根据将混合模块1安装到基衬底部分7的方法，凸点20可具有适当的结构，并且凸点20可以例如是在第二布线图案18B的岸台上提供的焊球或金属球。
散热板6是由硅板或者诸如铜板或铝板这样具有轻质量和高热传导性的金属板形成的，并且通过粘合层22键合到硅衬底3的整个第二主表面3B。如上所述，因为硅衬底3的第二主表面3B或键合到安装部件4的单独散热板14被通过抛光处理而平面化，所以整个散热板6紧密地附着于第二主表面3B或单独散热板14，这使得可以高效地散热。
如上所述，部件安装开口8是梯形形状的截面形成的，其中其与第二主表面3B邻接的一个表面具有更大的直径，并且硅衬底3具有较小的厚度。因此，当密封树脂硬化不足时，密封树脂层9与硅衬底3之间的附着力可能变弱，从而密封树脂层9和安装部件4可能与硅衬底3分开，或者它们可能在抛光处理期间脱离硅衬底3。散热板6键合到硅衬底3以堵塞第二主表面3B中的部件安装开口8，这使得安装部件4或密封树脂9被可靠地固定在部件安装开口8中。散热板6被附接到具有较小厚度的硅衬底3，以提高硅衬底3的机械硬度。
在混合模块1中，通过将单独散热板14键合到安装部件4，并将散热板6键合到硅衬底3，形成了用于对从安装部件4生成的热进行散热的热辐射结构。然而，当从安装部件4生成的热不是很多时，可以不提供散热板6和单独散热板14。如图2所示，为了更有效地散热，可以将传热器(heat spreader)23键合到混合电路装置2的散热板6，在混合电路装置2中混合模块1和基衬底部分7相互键合。
如上所述，在混合模块1中，埋在硅衬底3中的安装部件4通过布线层5的布线图案18而相互电连接。在混合模块1中，通过布线层5向光发射元件4D提供功率。然后，光发射元件4D将从第一LSI 4A或第二LSI4B输出的电信号变换为光信号，或者将光信号变换为电信号并且将经转换的信号提供给第一LSI 4A或第二LSI 4B。在混合模块1中，诸如第一LSI4A或第二LSI 4B这样的电子组件被布置为与光学元件4D邻接，并且电子组件和光学元件4D被形成在同一层中，从而减少了其间的距离。然后，电子组件和光学元件4D被电连接到布线图案18。因此，在混合模块1中，电连接部分具有较低的寄生电容，这使得可以高速地处理大量数据信号或控制信号。
如上所述，在混合模块1中，安装部件4被形成在具有较小厚度的硅衬底3的部件安装开口8中，使得输入/输出部分形成表面10彼此齐平并且输入/输出部分形成表面10与第一主表面3A基本齐平。这样，安装部件4被嵌入以与硅衬底3集成。在混合模块1中，提供了具有不同尺寸的安装部件4，这使得可以由于高度集成而减少混合模块的厚度和尺寸并实现多功能和高性能的混合模块。
在混合模块1中，几乎不由于例如热而变形的硅衬底3被用作基衬底，并且安装部件4与硅衬底3集成，这使得可以精确地安装安装部件4并防止布线线路在布线层5与硅衬底3之间中断。在混合模块1中，硅衬底3充当安装部件4或布线层5的地，并且也具有良好的散热功能。因此，混合模块可以稳定地工作，这使得可以提高混合模块的可靠性。
如图2所示，在具有上述结构的混合模块1中，利用布线层5的表面5A作为安装表面，凸点20键合到基布线衬底(base wiring substrate)20的相应岸台，使得它们与其他电子部件24一起被安装在基衬底部分7上，从而形成混合电路装置2。如图2所示，在混合电路装置2中，两个混合模块1A和1B被安装在基衬底部分7上，并且传热器23键合到混合模块1A。然而，一个混合模块或者三个或更多混合模块可被安装在基衬底部分7中，并且多个电子部件24可被安装在基衬底部分7上。
在混合电路装置2中，基衬底部分7是通过将光波导构件26安装到基布线衬底25形成的，所述基布线衬底25是通过已知的多层布线衬底技术形成的。基布线衬底25按如下方式形成：通过层叠基底(base)、绝缘层和基布线层来形成多层布线图案，所述基底由例如由玻璃纤维环氧树脂形成的有机衬底或例如由陶瓷形成的无机衬底组成；并且通过过孔相互键合各层的布线图案。通过例如用于利用预浸处理(prepreg)键合两个衬底的多层布线衬底技术形成基布线衬底25。
在基布线衬底25中，虽然未被详细描述，但是用于安装混合模块1A和1B或电子部件24的岸台被形成在最高的布线图案上，并且这些安装部件通过布线图案层彼此电连接。具有相对大面积并向混合模块1提供功率的电源图案(power supply pattern)或地图案(ground pattern)被形成在基布线衬底25中，从而向混合模块1提供高稳定(high-regulation)的功率。
在混合电路装置2中，充当光发射元件的光学元件4D被提供在第一混合模块1A中，并且充当光接收元件的光学元件4D被提供在第二混合模块1B中。在混合电路装置2中，电信号通过基布线衬底25的布线图案在第一混合模块1A与第二混合模块1B之间传输，并且从第二混合模块1B的光学元件4D发出的光信号被输入到第一混合模块1A的光学元件4D。在混合电路装置2中，多个电极焊盘被形成在基布线衬底25的底面上，并且凸点被提供在这些电极焊盘上。然后，基布线衬底25被安装到例如主板(未示出)。
绝缘保护层27被形成在其上安装有混合模块的基布线衬底25的主表面上。在基布线衬底25中，多个岸台被形成在布线图案中，以面对与混合模块1的凸点20相对应的形成在绝缘保护层27中的开口。混合模块1被附接到基布线衬底25，使得凸点20通过开口键合到相应的岸台。如稍后所述，因为绝缘保护层27将混合模块1的光学元件4D光连接到光波导构件26，所以它是由光传输绝缘树脂材料形成的。
在基衬底部分7中，光波导构件26被提供在基布线衬底25的绝缘层中，以穿过彼此相邻安装的混合模块1A和1B。正如众所周知的，光波导构件26是通过利用具有不同折射率的地层密封光导构件形成的，所述光导构件由诸如环氧基树脂、聚亚胺树脂、丙烯酸基树脂、聚烯烃基树脂或橡胶基树脂这样的光传输树脂形成。光波导构件26形成了以二维或三维限制状态传输光信号的光限制型波导。
虽然未详细描述，但是形成入射部分和发射部分的光波导构件26的两端被以45°角切割，并且光波导构件26的被切割部分是由镜面形成的。这样，光波导构件26将在其中传播的光信号的光通道改变了90°角。光波导构件26的两端与混合模块1A和1B的布线层5的光信号传输通道5B(即光学元件4D的光信号输入/输出部分13)相对，同时混合模块1A和1B被安装到基衬底部分7。因此，从混合模块1A的光学元件(光发射元件)4D发出的光信号入射在光波导构件26的一端上并且通过光波导构件26传播。然后，光信号从光波导构件26的另一端发出并且入射在混合模块1B的光学元件(光接收元件)4D上。
如上所述，具有上述结构的混合电路装置2是通过将混合模块1安装到基衬底部分7形成的，所述混合模块1是具有较小的尺寸和厚度的多功能和高性能的模块并且高精度稳定地工作。因为硅衬底3被用作混合模块1中的基衬底，所以防止了混合电路装置2由于例如热而变形。因此，在基衬底部分7与混合模块1之间的连接部分中防止了布线线路的中断或裂缝的发生，这导致了可靠性的提高。
在包括被安装到基衬底部分7的混合模块1A和1B的混合电路装置2中，诸如第一LSI 4A、第二LSI 4B或半导体器件4C这样的电子部件通过布线层5以高精确度和最短距离电连接到光学元件4D，这使得可以减少寄生电容。另外，光信号通过混合模块1A和1B之间的光波导构件26和光学元件4D大量高速地传输。
下面将描述制造具有上述结构的混合模块1的过程。混合模块1是通过硅衬底制造过程、安装部件集成过程和布线层形成过程制造的。在硅衬底制造过程中，对与通用半导体制造过程中使用的硅晶片等同的硅衬底28执行预定处理，以制造硅衬底3。硅衬底制造过程包括将硅衬底3抛光为预定厚度的抛光过程、形成部件安装开口8的部件安装开口形成过程，以及形成传导层16的传导层形成过程。
安装部件集成过程是将安装部件4提供在硅衬底3中使得安装部件4与硅衬底3集成的过程。在安装部件集成过程中，半成品(intermediate)31是通过以下过程制造的：将伪(dummy)衬底30和硅衬底3利用插入其间的剥离膜(peeling film)29相键合的伪衬底键合过程；将安装部件4安装在部件安装开口8中的部件安装过程；形成密封树脂层9的密封树脂层形成过程；将密封树脂层9抛光为预定厚度的密封树脂层抛光过程；键合散热板6的散热板键合过程；以及将伪衬底剥离硅衬底3的伪衬底剥离过程。在制造混合模块1的过程中，混合模块1是通过在半成品31上形成布线层5的布线层形成过程而完成的。
在硅衬底制造过程中，因为如上所述使用了通用硅衬底28，所以通过抛光过程将具有相对较大厚度的硅衬底28抛光为略大于安装部件4的高度的厚度，从而制造了硅衬底3，如图3所示。当使用了具有预定厚度的硅衬底3时，可以不进行抛光过程。
在硅衬底制造过程中，在部件安装开口形成过程中对硅衬底3进行蚀刻处理以共同地形成多个部件安装开口8。部件安装开口形成过程包括对硅衬底3的第二主表面3B上的硅蚀刻膜32图案化的硅蚀刻膜形成过程和蚀刻第二主表面3B的蚀刻过程。在制造混合模块1的过程中，在蚀刻过程之前进行传导层形成过程，以在硅衬底3的第一主表面3A上形成传导层16。
在硅蚀刻膜形成过程中，在硅衬底3的第二主表面3B对应于部件安装开口8的部分上放置掩模(mask)，并且在其上形成诸如二氧化硅(SiO2)膜或氮化硅(SixNy)膜这样的硅蚀刻膜。在硅蚀刻膜形成过程中，对硅衬底3进行硅热氧化处理以形成二氧化硅膜，或者通过化学气相淀积方法或溅射方法形成氮化硅膜。
在硅蚀刻膜形成过程中，通过上述过程在硅衬底3的第二主表面3B上形成硅蚀刻膜32，该硅蚀刻膜32具有形成在其中的孔(aperture)33A到33D，以对应于部件安装开口8的形成位置，如图4所示。在硅蚀刻膜形成过程中，硅蚀刻膜32可被形成在硅衬底3的整个第二主表面3B上，并且可以去除硅蚀刻膜32中对应于部件安装开口8的形成位置的部分，从而形成孔33。在硅蚀刻膜形成过程中，硅蚀刻膜32可通过所谓的图案化(patterning)技术来形成。
在硅蚀刻膜形成过程之后或之前进行传导层形成过程，以在硅衬底3的整个主表面3A上形成传导层16。在传导层形成过程中，通过诸如溅射方法或无电镀盖方法这样的适当方法在整个主表面3A上形成具有预定厚度的铜薄膜。传导层形成过程形成了具有抗蚀刻特性的传导层16，其不被稍后要描述的要在硅衬底3上进行的蚀刻过程去除。当根据蚀刻的含量传导层16不具有足够的抗蚀刻特性时，传导层形成过程可在蚀刻过程之后进行。如上所述，很显然，当不需要传导层16时，不进行传导层形成过程。
在蚀刻过程中，蚀刻硅衬底3中从硅蚀刻膜32的孔33A到33D暴露的部分直到其到达传导层16，从而共同地形成多个部件安装开口18，如图5所示。在蚀刻过程中，如上所述，当具有100的表面方向(surfaceorientation)的衬底被用作硅衬底28时，进行使用诸如KOH或TMAH这样的碱性蚀刻溶液的各向异性蚀刻过程，以形成具有梯形形状截面的部件安装开口。在蚀刻过程中，当使用具有不同方向的硅衬底28时，可进行各向同性蚀刻，或者可进行干法蚀刻，以形成部件安装开口8。
在硅衬底制造过程中，虽然硅蚀刻膜32保持在硅衬底3的第二主表面3B上，但是硅蚀刻膜32被抛光过程去除，这将稍后描述。在硅衬底制造过程中，虽然硅蚀刻膜32可能取决于抛光条件而未被抛光，但是可预先进行硅蚀刻膜去除过程以去除硅蚀刻膜32。
在硅衬底制造过程中，如图5所示，因为部件安装开口8被硅衬底3的第一主表面3A上形成的传导层16堵塞，所以进行用于去除传导层16堵塞部件安装开口8的部分的传导层制造过程。在传导层制造过程中，通过诸如湿法蚀刻或干法蚀刻这样的适当方法去除传导层16的一部分，使得在硅衬底3的第一主表面3A中形成部件安装开口8。这样，形成了穿过硅衬底3的部件安装开口8，如图6所示。
在安装部件集成过程中，安装部件4与通过硅衬底制造过程制造的硅衬底3集成。在安装部件集成过程的伪衬底键合过程中，如图7所示，伪衬底30键合到硅衬底3以制造第一半成品40，所述硅衬底3具有附接到其的剥离膜29。在伪衬底键合过程中，使用了由厚玻璃衬底或具有相对较高机械硬度的硅衬底组成、具有平面主表面并且所具有的尺寸略大于硅衬底3的伪衬底30。在伪衬底键合过程中，使用了可以在随后过程中从硅衬底3剥离的剥离膜29。例如，下列剥离膜中的任何一个可被用作剥离膜29：热剥离膜，其粘合度通过加热降低使得其可以被剥离；以及一剥离膜，其粘合度在其被浸在预定溶液中时降低使得其可以被剥离。
在第一半成品40中，伪衬底30键合到硅衬底3的第一主表面3A，具体而言，键合在具有插在其间的剥离膜29的传导层16，从而伪衬底30充当在部件安装开口8中提供的安装部件4的参考表面。因为伪衬底30键合到具有较小厚度的硅衬底3，所以提高了第一半成品40的总的机械硬度。此外，可以容易地处理第一半成品40，并且防止在随后过程中变形。在第一半成品40中，剥离膜29将硅衬底3键合到伪衬底30，并且堵塞了部件安装开口8，使得其键合到部件安装开口8中提供的安装部件4的输入/输出部分形成表面10。因此，剥离膜29具有临时支撑安装部件4的功能。
在安装部件集成过程中，利用安装部件4的输入/输出部分形成表面10作为安装表面，通过部件安装过程将安装部件4安装在来自第二主表面3B的部件安装开口8中。在部件安装过程中，通过适当的部件安装设备进行安装部件4相对于硅衬底3的定位，并且在部件安装开口8中安装安装部件4。在部件安装过程中，安装部件4的输入/输出部分形成表面10接触到伪衬底30的主表面(剥离膜29)。这样，制造了第二半成品41，其中输入/输出部分形成表面10被定位在部件安装开口8中以彼此齐平，如图8所示。
在部件安装过程中，如上所述，安装部件4A、4B和4D被安装，同时单独的散热板14通过绝缘粘合剂15A、15B和15D键合到安装部件4A、4B和4D的表面。安装部件4A、4B和4D中的每一个的高度基本上大于硅衬底3的厚度，并且安装部件4被安装在部件安装开口8中，同时键合到安装部件4的单独散热板14从第二主表面3B突出，如图8所示。在部件安装过程中，不需要散热的安装部件4C被直接安装在部件安装开口8中。
在安装部件集成过程的密封树脂层形成过程中，形成具有足够厚度的密封树脂层9，以掩埋从硅衬底3的第二主表面3B突出的单独散热板14。在密封树脂层形成过程中，密封树脂层9是由诸如热固液态环氧基树脂或液态聚亚胺树脂这样的通常例如在半导体制造过程中使用的绝缘密封树脂形成的。例如，在密封树脂层形成过程中，将硅衬底3放入诸如模子这样的腔(cavity)中，并且在腔中填入密封树脂以流入部件安装开口8中提供的安装部件4的周围部分。
在密封树脂层形成过程中，进行诸如加热模子的处理这样的硬化处理以使绝缘密封树脂硬化，从而制造了第三半成品42，其中硅衬底3和安装部件4被埋在伪衬底30上的密封树脂层9中，如图9所示。在第三半成品42中，形成密封树脂层9的密封树脂材料被填入部件安装开口8中以掩埋安装部件4，并且随后被硬化。这样，安装部件4与硅衬底3集成。在第三半成品42中，特别地，因为输入/输出焊盘11向伪衬底30突出并且接触到伪衬底30，所以绝缘密封树脂流入伪衬底30的主表面与安装部件4的输入/输出部分形成表面10之间的间隙，以在该间隙中形成密封树脂层9。因此，也在输入/输出部分形成表面10上形成涂层膜(coating film)。在第三半成品42中，安装部件4的输入/输出部分形成表面10被涂层膜保护。
因为具有足够厚度的密封树脂层9被形成在第三半成品42中，所以可以防止安装部件4在随后的密封树脂层抛光过程中被破坏，或者可以防止安装部件4由于被直接施加过大负载而从密封树脂层9剥离。优选地，密封树脂层9被形成具有足够覆盖部件安装开口8中形成的安装部件4的厚度。在密封树脂层形成过程中，可以通过在各种芯片制造过程中使用的适当的树脂封装形成方法来形成密封树脂层9。
在安装部件集成过程的密封树脂层抛光过程中，对密封树脂层9进行抛光直到硅衬底3的第二主表面3B被暴露，从而形成了具有较小厚度的第四半成品43，如图10所示。就是说，在密封树脂层抛光过程中，通过例如机械/化学抛光方法来把密封树脂层9从第三半成品42的主表面抛光到硅衬底3。在密封树脂层抛光过程中，如上所述，因为对由于键合到伪衬底30而具有相对较高机械硬度的密封树脂层9进行抛光，所以可以精确和有效地进行抛光。
在密封树脂层抛光过程中，如上所述，键合到安装部件4的底面12的单独散热板14从硅衬底3的第二主表面3B突出，并且单独散热板14与密封树脂层9同时抛光直到它们与第二主表面3B齐平，如图10所示，从而减少了单独散热板14的厚度。在密封树脂层抛光过程中，保持在硅衬底3的第二主表面3B上的硅蚀刻膜32也被同时抛光去除。另外，因为进行密封树脂层抛光过程以减薄混合模块1和提高混合模块1的散热特性，所以可对密封树脂层9进行抛光直到至少暴露了键合到安装部件4的单独散热板14。
在安装部件集成过程中，通过散热板键合过程利用粘合层22将例如由铜板形成的散热板6键合到硅衬底3的整个第二主表面3B，从而制造了第五半成品44，如图11所示。在第五半成品44中，散热板6键合到通过密封树脂层抛光过程而平面化的第二主表面3B，使得它紧密地附着于键合到安装部件4的单独散热板14的整个表面，这带来了高热传导性。
第五半成品44可以在后续过程中被容易地处理，因为其机械强度通过将散热板6键合到具有较小厚度的第四半成品43而得到了提高。在第五半成品44中，散热板6防止了通过密封树脂层9被固定在部件安装开口8中的安装部件4的位置偏移，所述部件安装开口8具有截面为梯形的形状，其中面向第二主表面3B的表面具有更大的直径。在第五半成品44中，安装部件4和密封树脂层9被散热板6稳定地保持在部件安装开口8中。
在安装部件集成过程中，如图12所示，键合到薄硅衬底3以加强其机械硬度并且从而改善其处理的伪衬底30通过伪衬底剥离过程从第四半成品43剥离。在伪衬底剥离过程中，如上所述，当热被施加到第四半成品43时，通过热剥离型剥离膜29键合到硅衬底3的第一主表面3A的伪衬底30与剥离膜29一起被从硅衬底3剥离，从而制造了如图13所示的半成品31。
半成品31在伪衬底30被剥离之后具有较高的机械硬度，因为散热板6通过先前的散热板键合过程已经键合到硅衬底3的第二主表面3B。如图13所示，在半成品31中，安装部件4被密封树脂层9埋在部件安装开口8中，使得安装部件4的输入/输出部分形成表面10与硅衬底3的第一主表面3A齐平。这样，安装部件4与硅衬底3集成。在半成品31中，伪衬底30的剥离使得在安装部件4的输入/输出部分形成表面10上提供的输入/输出焊盘11和光学元件4D的光信号输入/输出部分13被暴露，并且传导层16被形成在具有部件安装开口8的硅衬底3的第一主表面3A上。
对半成品31进行使用通用多层布线技术的布线层形成过程，以在硅衬底3的第一主表面3A上形成布线层5，如图14所示。更具体的说，布线层形成过程包括在第一主表面3A上形成第一绝缘树脂层17A的第一绝缘树脂层形成过程、在第一绝缘树脂层17A中形成多个第一通孔21A的第一通孔形成过程、在第一绝缘树脂层17A上形成第一布线图案18A的第一布线图案形成过程，以及对第一通孔21A进行传导处理以形成第一过孔19A的第一过孔形成过程。
布线层形成过程还包括在第一绝缘树脂层17A上涂覆第一布线图案18A以形成第二绝缘层17B的第二绝缘形成过程、在第二绝缘层17B中形成多个第二通孔21B的第二通孔形成过程、在第二绝缘层17B上形成第二布线图案18B的第二布线图案形成过程，以及对第二通孔21B进行传导处理以形成第二过孔19B的第二过孔形成过程。图14所示的半成品混合模块45是通过上述过程制造的。在布线层形成过程中，可通过重复进行上述过程来形成多个布线层5。
在布线图案形成过程中，第一绝缘树脂层17A和第二绝缘层17B是由诸如环氧基树脂这样具有光敏性的光传输绝缘树脂形成的。在第一绝缘树脂层形成过程中，通过旋涂(spin coating)法或浸染法在硅衬底3的第一主表面3A上施加具有均匀厚度的绝缘树脂，并且对其进行加热处理以硬化绝缘树脂，从而形成第一绝缘树脂层17A。在第一通孔形成过程中，对第一绝缘树脂层17A顺序地进行预定掩模处理、曝光处理和显影处理，并通过蚀刻去除绝缘树脂，从而形成第一通孔21A，通过该通孔21A传导层16和安装部件4的输入/输出焊盘11被暴露于外部。在第一通孔形成过程中，当第一绝缘树脂层17A是由非光敏性绝缘树脂形成的时，通过诸如激光辐射这样的干法蚀刻形成第一通孔21A。
在布线层形成过程中，对通过第一通孔形成过程形成的第一通孔21A进行第一过孔形成过程，以形成第一过孔19A。在第一过孔形成过程中，对第一通孔21A进行去污处理(desmear process)和无电镀铜处理，以使第一通孔21A的内壁变得传导。在第一过孔形成过程中，将传导浆料填入第一通孔21A中，并且进行盖层形成处理，从而形成第一过孔19A。
在第一布线图案形成过程中，虽然未详细描述，但是第一绝缘树脂层17A是通过使用电镀保护层来图案化的，例如，对其进行无电镀铜处理以形成具有预定厚度的镀铜层。然后，去除不必要的电镀保护层以形成由预定铜布线图案组成的第一布线图案18A。在第一布线图案形成过程中，如上所述，对第一绝缘树脂层17A进行适当的图案设计，使得第一布线图案18A和第一过孔19不被形成在光信号传输通道5B上，来自光学元件4D的光信号输入/输出部分13的光信号通过该通道传播。
第二绝缘树脂层形成过程与第一绝缘树脂层形成过程相同。在第二树脂层形成过程中，在具有第一布线图案18A的第一绝缘树脂层17A的整个表面上形成具有均匀厚度的第二绝缘树脂层17B。而且，第二绝缘树脂层形成过程所使用的绝缘树脂材料与形成第一绝缘树脂层17A的相同。通过例如旋涂法将均匀厚度的绝缘树脂施加在第一绝缘树脂层17A上，然后通过加热使其硬化，从而形成第二绝缘树脂层17B。
在布线层形成过程中，通过与第一通孔形成过程相同的第二通孔形成过程在第二绝缘树脂层17B中形成第二通孔21B，在第一布线图案18A上形成的岸台通过第二通孔21B而暴露于外部。在布线图案形成过程中，通过与第一布线图案形成过程相同的第二布线图案形成过程在第二绝缘树脂层17B上形成第二布线图案18B。第二布线图案18B通过第二通孔21B连接到第一布线图案18A，并且在第二布线图案18B中形成用于连接到未被详细描述的基衬底部分的岸台。
在布线层形成过程中，进行在第二布线图案18B的岸台上形成凸点20的凸点形成过程，以在布线层5的表面5A上形成多个凸点20，从而完成图1所示的混合模块1。在凸点形成过程中，通过例如镀金过程在岸台上形成具有预定高度的凸点20。如上所述，凸点形成过程可以是通过将混合模块1安装到基衬底部分7的方法来在岸台上提供例如焊球或金属球的过程。
在混合模块制造过程中，如上所述，虽然提供了具有不同外形的多个安装部件4，但是利用埋在硅衬底3中的安装部件4将混合模块安装到基衬底部分。因此，可以制造具有较小尺寸和厚度并且由于安装部件4和布线层5以最短距离相互连接从而能够减少寄生电容进而改善其特性的混合模块1。在混合模块制造过程中，具有多层结构的布线层5被形成在平面硅衬底3的第一主表面3A上，并且布线层5是通过半导体制造过程中进行的所谓的晶片处理(wafer process)形成的，这使得可以精确和精密地在绝缘层17上形成布线图案18。从而，可以制造具有较小尺寸和厚度和多个功能的混合模块1。
在混合模块制造过程中，几乎不由于热而变形的硅衬底3被用作基衬底，并且利用密封树脂层9覆盖在硅衬底3中形成的部件安装开口8中提供的安装部件4，从而制造混合模块1。在混合模块制造过程中，在蚀刻过程或将混合模块1安装到基衬底部分7的回流焊接过程中防止了硅衬底3由于热而变形，从而安装部件4被精确地放置在硅衬底3中。因此，安装部件4被可靠地连接到布线层5，从而防止了布线线路的中断，这使得可以制造具有高可靠性的混合模块1。
在混合模块制造过程中，硅衬底3充当安装部件4或布线层5的地并且具有有效散热的功能，这使得可以制造能够稳定工作的混合模块1。另外，在混合模块制造方法中，单独散热板14键合到必要的安装部件4，并且还提供了具有较大尺寸的散热板6，这使得可以制造具有良好散热特性的混合模块1。
在混合模块安装过程中，通过诸如倒装安装方法这样的安装方法利用凸点20将通过上述过程制造的混合模块1与其他电子部件24一起安装在基衬底部分7上，从而完成了图2所示的混合电路装置2。在混合模块安装过程中，如上所述，两个混合模块1A和1B被安装在基衬底部分7上，从而完成了混合电路装置2。然而，一个混合模块或者三个或更多的混合模块以及多个电子部件24可以被安装在基衬底部分7上。
在混合模块安装过程中，使用布线层5的表面5A作为安装表面，将混合模块1与电子部件24一起安装到基衬底部分7。在混合模块安装过程中，在混合模块1的凸点20与基衬底部分7的对应岸台对齐的情况下对混合模块1进行超声波焊接处理，从而将混合模块1安装到基衬底部分7。
在基衬底部分7中，光波导构件26被安装在通过已知多层布线衬底技术制造的基布线衬底25上，并且用于对混合模块1和电子部件24进行电连接和固定的岸台被形成在最高布线图案上。绝缘保护层27和光波导构件26被提供在基衬底部分7中，并且混合模块1被安装到基衬底部分7，同时光学元件4D与光波导构件26的入射/发射端对齐。在混合电路装置2中，传热器23键合到混合模块1的散热板6。
利用基布线衬底25的底面上形成的电极焊盘，将利用上述过程通过将混合模块1安装到基衬底部分7而形成的混合电路装置2安装到例如主板上。在混合电路装置2中，虽然凸点20被形成在混合模块1中，但是它们也可以被形成在基衬底部分7中。凸点20是通过适当的方法形成的。例如，铜凸点是通过镀铜方法形成的，并且对铜凸点进行镀镍金或镀焊料，从而形成凸点20。所谓的刚性多层布线衬底被用作基衬底部分7。然而，例如，使用聚酰亚胺薄膜的柔性布线衬底也可以被用作基衬底部分7。
在上述实施例中，混合模块1和混合电路装置2具有被安装在硅衬底3中作为安装部件4的光学元件4D，并且具有发送/接收电控制信号或数据信号或提供功率的电信号处理功能和发送/接收光控制信号或数据信号的光信号处理功能。然而，本发明不限于此。例如，混合模块和混合电路装置可以仅具有电信号处理功能。在混合模块和混合电路装置中，绝缘层不一定是由光传输绝缘树脂材料形成的。
在上述实施例中，在混合模块1中，布线层5被形成在具有安装部件4的硅衬底3的第一主表面3A上，但是本发明不限于此。例如，根据第二实施例，如在图15所示的混合模块50中，具有诸如第三LSI 52A和第四LSI 52B这样的安装部件52的第二部件安装层51可以层叠在布线层5上。
除了第二部件安装层51的结构外，混合模块50基本上与混合模块1相似。因此，在混合模块50中，与混合模块1中相同的组件具有相同的标号，并且因此将省略其描述。在混合模块50中，第三LSI 52A和第四LSI 52B被安装在布线层5上作为第二安装部件52。然而，可以安装多个LSI，或者除LSI之外，可以安装半导体器件或不同于半导体器件的电子部件。
在混合模块50中，如上所述，多个连接焊盘62被形成在在布线层5的表面(最高层)5A上形成的第二布线图案18B的一部分中。第二安装部件52通过例如倒装安装方法而被安装在连接焊盘62上，并且多个外部连接柱53被形成在第二布线图案18B上。另外，在混合模块50中，光波导构件26被安装到布线层5的表面5A，使得形成镜面的一端与光信号传输通道5B相对。
在混合模块50中，第二密封层54被形成在布线层5的表面5A上。与密封树脂层9相似，第二密封层54是由诸如热固液态环氧基树脂或液态聚亚胺树脂这样的绝缘密封树脂形成的，其以足够的厚度形成在布线层5上以掩埋第二安装部件52、外部连接柱53和光波导构件26。第二密封层54通过使绝缘树脂硬化而将安装部件固定到布线层5。
在混合模块50中，在第二密封层54在布线层5上被硬化之后，其被抛光为预定厚度。在混合模块50中，当第二密封层54被抛光时，第三LSI 52A或第四LSI 52B通过抛光所谓的背面而减薄，在减薄的范围内其功能未被破坏。另外，在混合模块50中，对第二密封层54的抛光使得外部连接柱53的上端表面与第二密封层54的表面和第二安装部件52的抛光表面齐平并使之被暴露于外部。另外，通过镀金、镀锡或镀焊料在外部连接柱53的暴露的上端表面上形成凸点55。
在混合模块50中，如上所述，具有不同特性的多个安装部件4被安装在硅衬底3中，并且第二安装部件52也被安装在在硅衬底3的第一主表面3A上形成的布线层5的表面5A上。虽然混合模块50的厚度略大于混合模块1的厚度某一对应于第二安装部件52的厚度的值，但是得到了多功能和高性能的混合模块。因为部件被高密度地安装在混合模块50中，所以减少了混合模块50的厚度和尺寸。
在混合模块50中，几乎不由于例如热而变形的硅衬底3被用作基衬底，并且安装部件4与硅衬底3集成。然后，布线层5被精确地形成在硅衬底3上，并且第二安装部件52被安装在布线层5上。在混合模块50中，硅衬底3充当安装部件4、布线层5或第二安装部件52的地并且具有良好的散热特性。因此，混合模块50可以稳定地工作，这使得可以提高其可靠性。在混合模块50中，因为安装部件4或第二安装部件52通过过孔19而直接连接到布线层5，所以缩短了布线线路的长度，并且减少了其间的连接部分的电容。另外，减少了由于CR时间常数、EMI噪声或EMC引起的信号传输延迟。结果，改善了混合模块的特性。
如图16所示，虽然未被详细描述，但是通过倒装安装方法将具有上述结构的混合模块50与外部电子部件57一起安装到诸如主板或内插器这样的布线衬底56，从而形成混合电路装置58。为了简化说明，只有第三LSI 52A被安装在混合模块50中。混合电路装置58具有被安装在其中的混合模块50，并且包括与混合电路装置2相似的用于发送/接收电控制信号或数据信号或提供功率的电布线结构和用于发送/接收光控制信号或数据信号的光布线结构。因此，混合电路装置58可以高速地处理大量控制信号或数据信号。
以倒装方式通过布线衬底56的底面上提供的连接凸点59将混合电路装置58安装到例如设备(未示出)的控制衬底，从而形成了例如高频光学前端模块。如上所述，在混合电路装置58中，光学连接器构件60连接到在混合模块50的第二部件安装层51中安装的光波导构件26的一端。
在混合电路装置58中，从混合模块50的光学元件4D发出并且随后沿布线层5的光信号传输通道5B传播的光信号入射在光波导构件26的一端上。在混合电路装置58中，光信号通过光波导构件26的镜面传输到光学连接器构件60，并且随后通过被连接到光学连接器构件60的光纤61而被发射到例如控制单元(未示出)。在混合电路装置58中，当混合模块50的光学元件4D是光接收元件时，从控制单元发出并且随后通过光纤61传输到光学连接器构件60的光信号通过光波导构件26的镜面入射到布线层5的光信号传输通道5B中。在混合电路装置58中，光信号沿着光信号传输通道5B传播并且随后入射在光学元件4D上。
上面已经描述了制造混合模块50的过程。然而，制造混合模块50的过程中直到布线层形成过程的过程与制造混合模块1的过程中的那些相同，因此将省略其描述。制造混合模块50的过程包括在布线层5的表面5A上形成多个连接焊盘62的连接焊盘形成过程、通过连接焊盘62形成多个外部连接柱53的外部连接柱形成过程、形成具有多个第二安装部件52的第二部件形成层51的第二部件安装过程，以及安装光波导构件26的光波导构件安装过程。制造混合模块50的过程还包括在布线层5的表面5A上形成第二密封层54的第二密封层形成过程、将第二密封层54抛光为预定厚度的第二密封层抛光过程，以及形成多个连接凸点59的连接凸点形成过程。
在制造混合模块50的过程中，如在制造混合模块1的过程中所述，通过布线层形成过程形成第二布线图案18B，并且在第二布线图案18B的适当位置处整体形成多个连接焊盘62。在连接焊盘形成过程中，在对在第二绝缘树脂层17B上形成的镀铜层进行图案化以形成第二布线图案18B的同时，形成连接焊盘62。
外部连接柱形成过程是在在布线图案5的表面5A上形成的预定连接焊盘62A上形成外部连接柱53的过程，其方法是通过使用多层布线衬底技术通过电镀形成通柱(via column)的已知的pactel方法或plated riser方法。在外部连接柱形成过程中，打开预定的连接焊盘62，利用干膜形成电镀保护层图案，并且通过电解镀铜方法形成具有预定高度的立柱状外部连接柱，如图7所示。在外部连接柱形成过程中，外部连接柱53可以由例如焊球形成。
在第二部件安装过程中，充当第二安装部件52的第三LSI 52A和第四LSI 52B通过倒装方法被形成在在布线层5的表面5A上形成的预定连接焊盘62B上。在第二部件安装过程中，利用输入/输出部分形成部分作为安装表面，将第二安装部件52安装在布线层5的表面5A上，其中输入/输出部分形成部分具有形成在其上的用于接收/输出电信号的输入/输出焊盘63。在第二部件安装过程中，如图18中所示，通过将输入/输出焊盘63键合到对应的连接焊盘62B来安装第二安装部件52。如图18中所示，第二安装部件52的厚度小于外部连接柱53的高度。
在光波导构件安装过程中，如图18所示，光波导构件26被安装在布线层5的表面5A上。在光波导构件安装过程中，虽然未被详细描述，但是将适当的粘合剂施加在光波导构件26的外围部分上，并且将光波导构件26键合到布线层5的表面5A，使得形成镜面的一端与布线层5的光信号传输通道5B相对。如图18所示，光波导构件26的另一端向侧面延伸。在制造混合模块50的过程中，通过上述过程将第二安装部件52、外部连接柱53和光波导构件26安装到布线层5的表面5A，从而形成第六半成品64。
在第二密封层形成过程中，在第六半成品64的表面上形成足够厚度的第二密封层54，以掩埋这些安装部件。在第二密封层形成过程中，将第六半成品64放入诸如模子这样的腔中，并且在腔中填入与形成密封树脂层9的相同的绝缘密封树脂，例如热固液态环氧基树脂或聚亚胺树脂。然后，在第二密封层形成过程中，对模子进行诸如加热处理这样的硬化处理，以使绝缘密封树脂硬化，这使第二安装部件52、外部连接柱53和光波导构件26被埋在第二密封层54中，如图19所示。这样，形成了第七半成品65。在第七半成品65中，通过第二密封层54将第二安装部件52、外部连接柱53和光波导构件26刚性地固定到布线层5的表面5A。在第二密封层形成过程中，可以通过各种芯片制造过程中使用的适当的树脂封装方法形成第二密封层54。
在第二密封层抛光过程中，第七半成品65的第二密封层54的表面被抛光为预定厚度，使得外部连接柱53的上端部分被暴露于外部，从而形成了图20中所示的第八半成品66。在第二密封层抛光过程中，通过例如机械/化学抛光方法将第二密封层54从表面抛光到布线层5，并且第八半成品66由于被安装在其中的硅衬底3或散热板6而具有相对较高的机械硬度，这使得可以有效和高精确度地抛光。
在第二密封层抛光过程中，即使在外部连接柱53的上端表面被暴露之后第二密封层54仍然被持续地抛光。在第二密封层抛光过程中，对在第二密封层54中安装的第三LSI 52A和第四LSI 52B进行背面抛光，从而减少了第八半成品66的总厚度，抛光时底面面向第二密封层54的表面，在抛光的厚度范围内第三和第四LSI 52A和52B的功能未被破坏。在第二密封层抛光过程中，如图20所示，第二密封层54被抛光以与外部连接柱53的上端表面及第三LSI 52A和第四LSI 52B的底面齐平，从而形成了第八半成品66。
在连接凸点形成过程中，连接凸点55被形成在从第二密封层54的经抛光表面暴露的外部连接柱53的上端表面上。在连接凸点形成过程中，通过例如金图案电镀方法而在外部连接柱53上形成具有预定高度的连接凸点55。在连接凸点形成过程中，例如根据与布线衬底56有关的安装方法，可以在连接凸点55的上端表面上提供焊球或金属球。
在混合模块制造方法中，通过上述过程形成的混合模块50被安装到布线衬底56，从而制造了图16所示的混合电路装置58。在混合模块制造过程中，通过例如超声波焊接方法将混合模块50安装到布线衬底56，同时使连接凸点59与对应的岸台对齐，从而制造了混合电路装置58。在混合电路装置58中，传热器23键合到混合模块58的散热板6，并且光学连接器60耦合到光波导构件26的末端。
在混合模块制造过程中，多个安装部件4被安装到布线层5的一个表面，并且多个第二安装部件52被安装到布线层5的另一个表面，从而制造了混合模块50。在混合模块制造过程中，安装部件4和第二安装部件52通过布线层5以最短距离相互连接，从而减少了由布线图案引起的寄生电容。因此，可以制造具有改善特性的混合模块50。
混合模块制造过程制造了这样的混合模块50，其中安装部件4被安装在硅衬底3中，第二安装部件52被安装在第二密封层54中，并且第二密封层54通过背抛光而被抛光为最小厚度。因此，在混合模块制造过程中，因为在混合模块50中提供了多个安装部件4和52，所以可以制造具有较小厚度和尺寸的多功能和高性能的混合模块50。
在通过混合模块制造过程制造的混合模块50中，安装部件4被安装在几乎不由于热而变形的硅衬底3中，布线层5被形成在硅衬底3的第一主表面3A上，并且第二部件安装层51被形成在布线层5上，第二安装部件52通过第二密封层54而被密封在第二部件安装层51中。在混合模块制造过程中，在蚀刻过程或将混合模块安装到布线衬底56的回流焊接过程中防止了硅衬底3由于热而变形，并且安装部件4和第二安装部件52被精确地分别安装在硅衬底3和第二部件安装层51中。因此，安装部件4和第二安装部件52可靠地连接到布线层5，从而防止了布线线路的中断，这使得可以制造具有高可靠性的混合模块50。
在混合模块制造过程中，硅衬底3充当安装部件4、第二安装部件52或布线层5的地，并且具有有效散热的功能，这使得可以制造能够稳定工作的混合模块50。另外，在混合模块制造过程中，单独的散热板14键合到需要散热的安装部件4，并且还提供了具有较大尺寸的散热板6，这使得可以制造具有良好散热特性的混合模块50，其中从第二安装部件52生成的热以最短距离通过布线层5消散。
混合模块50具有安装在硅衬底3中作为安装部件4的光学元件4D，并且具有发送/接收电控制信号或数据信号或提供功率的电信号处理功能和发送/接收光控制信号或数据信号的光信号处理功能。然而，本发明不限于此。例如，混合模块50可以仅具有电信号处理功能。在这种情况下，绝缘层不一定由光传输绝缘树脂材料形成。
本领域技术人员应当明白，只要当处于所附权利要求书或其等同物的范围之内时，各种修改、组合、子组合和变化可取决于设计要求和其他因素而发生。
相关申请的交叉引用
本发明包含与2005年10月11日向日本专利局递交的日本专利申请JP2005-296734有关的主题，它们的全部内容通过引用结合于此。

Claims (18)

1.一种混合模块，包括：
硅衬底，其具有形成在其中的多个部件安装开口，所述多个部件安装开口由通孔组成；
多个安装部件，其被安装在所述部件安装开口中，使得输入/输出部分形成表面与所述硅衬底的第一主表面齐平；
密封层，其由被填入安装有所述安装部件的部件安装开口中的密封材料形成，并且覆盖了所述安装部件，同时所述输入/输出部分形成表面从所述硅衬底的第一主表面暴露，以将所述安装部件固定在所述部件安装开口中；
布线层，其被形成在所述硅衬底的第一主表面上，并且具有被连接到输入/输出部分的布线图案，所述输入/输出部分被提供在从所述第一主表面暴露的安装部件的输入/输出部分形成表面上；以及
传导层，其被形成在所述硅衬底的第一主表面上并且将所述硅衬底电连接到所述布线层的布线图案，
其中所述传导层使所述硅衬底充当电源部分或者地部分。
2.根据权利要求1所述的混合模块，
其中，加强板构件键合到所述硅衬底的第二主表面，以堵塞所述部件安装开口。
3.根据权利要求2所述的混合模块，
其中，所述加强板构件由具有高热传导性的金属板组成，并且还充当用于对从所述安装部件生成的热散热的散热构件。
4.根据权利要求3所述的混合模块，
其中，多个单独散热构件键合到与所述输入/输出部分形成表面相对的生成热的安装部件的底面，并且
从所述单独散热构件到所述加强板构件的热传输使从所述安装部件生成的热被消散。
5.根据权利要求1所述的混合模块，
其中，所述安装部件具有各不相同的特性。
6.根据权利要求1所述的混合模块，
其中，所述布线层包括：
至少一个绝缘层，其被形成在所述硅衬底的第一主表面上；以及
铜布线图案，其是通过对在所述绝缘层上形成的镀铜层图案化而形成的，并且
在所述布线层的表面上形成有用于将所述布线图案连接到所述安装部件的输入/输出部分的多个外部连接焊盘和/或过孔。
7.根据权利要求1所述的混合模块，
其中所述布线层包括：
至少一个绝缘层，其被形成在所述硅衬底的第一主表面上；以及
铜布线图案，其是通过对在所述绝缘层上形成的镀铜层图案化而形成的，
通过过孔连接到所述安装部件的输入/输出部分的多个外部连接焊盘被形成在所述布线层的表面上，
多个第二安装部件通过所述连接焊盘而被安装在所述布线层上，并且
多个外部连接柱被形成在所述布线层上。
8.根据权利要求7所述的混合模块，还包括：
第二密封层，其被形成在所述布线层上以覆盖所述第二安装部件和所述外部连接柱，
其中，所述第二密封层被抛光使得至少所述外部连接柱的上端表面被暴露。
9.一种制造混合模块的方法，包括：
传导层形成步骤，在硅衬底的整个第一主表面上形成传导层；
部件安装开口形成步骤，在硅衬底中形成多个部件安装开口，所述部件安装开口由穿过硅衬底的第一和第二主表面的通孔组成；
安装部件集成步骤，通过将所述安装部件安装在所述部件安装开口中来将所述安装部件与所述硅衬底集成，使得输入/输出部分形成表面与所述硅衬底的第一主表面齐平；以及
布线层形成步骤，在所述硅衬底的第一主表面上形成布线层以覆盖所述安装部件
其中，经过所述部件安装开口形成步骤仍保留在所述硅衬底的第一主表面上的传导层将所述硅衬底电连接到所述布线层的预定布线图案，使得剩余的传导层形成了用于使所述硅衬底充当电源部分或地部分的传导图案层，并且其中所述安装部件集成步骤包括：
硅衬底安装步骤，使用所述第一主表面作为键合表面，将所述硅衬底键合到伪衬底，使得部件安装开口中从所述第一主表面暴露的部分被堵塞；
部件安装步骤，使用所述输入/输出部分形成表面作为安装表面，将所述安装部件安装在来自第二主表面的硅衬底的部件安装开口中，使得所述输入/输出部分形成表面在所述伪衬底上相互齐平；
密封层形成步骤，使被填入所述部件安装开口中的密封材料硬化以形成密封层，并且利用所述密封层将所述安装部件固定在所述部件安装开口中；以及
剥离步骤，从所述伪衬底剥离所述硅衬底，并且
所述安装部件被安装在所述部件安装开口中，使得输出/输入部分形成表面被暴露在某一状态下，在该状态下它们与所述硅衬底的第一主表面齐平。
10.根据权利要求9所述的制造混合模块的方法，
其中，在所述部件安装开口形成步骤中，对具有表面方向(100)的硅衬底的第二主表面进行各向异性的蚀刻处理，以形成所述部件安装开口，并且
所述部件安装开口被形成为截面为梯形的形状，其中与所述第二主表面齐平的表面具有更大的直径，并且该直径朝所述第一主表面逐渐减少。
11.根据权利要求9所述的制造混合模块的方法，还包括：
硅衬底抛光步骤，将所述硅衬底抛光为某一厚度，该厚度等于或大于所述安装部件的最大厚度，
其中，在所述部件安装开口形成步骤之前进行所述硅衬底抛光步骤。
12.根据权利要求9所述的制造混合模块的方法，还包括：
密封层抛光步骤，对所述密封层进行抛光使得所述硅衬底的第二主表面或所述安装部件的底面被暴露，
其中，在所述密封层形成步骤之后进行所述密封层抛光步骤。
13.根据权利要求12所述的制造混合模块的方法，还包括：
加强板构件键合步骤，将加强板构件键合到整个经抛光的表面，
其中，在所述密封层抛光步骤之后进行所述加强板构件键合步骤。
14.根据权利要求13所述的制造混合模块的方法，
其中，在所述加强板构件键合步骤中，所述加强板构件是由具有高热传导性的金属板组成的，并且
所述加强板构件还充当用于对从所述安装部件生成的热散热的散热构件。
15.根据权利要求9所述的制造混合模块的方法，
其中，在所述部件安装步骤中，具有不同特性的安装部件被安装在所述部件安装开口中。
16.根据权利要求9所述的制造混合模块的方法，
其中所述布线层形成步骤包括：
绝缘层形成步骤，在所述硅衬底的第一主表面上形成绝缘层；
镀铜层形成步骤，对所述绝缘层进行镀铜处理以形成镀铜层；
图案化步骤，对所述镀铜层图案化以形成铜布线图案；以及
过孔形成步骤，形成用于将所述铜布线图案连接到所述安装部件的输入/输出部分形成表面上提供的电极焊盘的过孔，
从而通过所述绝缘层形成步骤、镀铜层形成步骤、图案化步骤和过孔形成步骤形成了至少一个布线层，并且
所述制造混合模块的方法还包括在所述布线层的表面上形成外部连接焊盘的外部连接焊盘形成步骤。
17.根据权利要求9所述的制造混合模块的方法，
其中，所述布线层形成步骤包括经过如下步骤的至少一个布线层的连接焊盘形成步骤：
绝缘层形成步骤，在所述硅衬底的第一主表面上形成绝缘层；
镀铜层形成步骤，对所述绝缘层进行镀铜处理以形成镀铜层；
图案化步骤，对所述镀铜层图案化以形成铜布线图案；以及
过孔形成步骤，形成用于将所述铜布线图案连接到所述安装部件的输入/输出部分形成表面上提供的电极焊盘的过孔，并且
形成通过所述布线层的表面上的过孔连接到相应安装部件的输入/输出部分的多个连接焊盘，
所述制造混合模块的方法还包括：
第二安装部件安装步骤，通过所述连接焊盘将多个第二安装部件安装在所述布线层的表面上；以及
形成多个外部连接柱的外部连接柱形成步骤，
在所述布线层形成步骤之后进行所述第二安装部件安装步骤和所述外部连接柱形成步骤。
18.根据权利要求17所述的制造混合模块的方法，还包括：
第二密封材料层形成步骤，在所述布线层的最高层上形成由密封材料组成的第二密封材料层，以覆盖所述第二安装部件和所述外部连接柱；以及
第二密封层形成步骤，对所述第二密封材料层进行抛光使得所述外部连接柱的上端表面被暴露以形成第二密封层，
其中，在所述第二安装部件安装步骤和所述外部连接柱形成步骤之后进行所述第二密封材料层形成步骤和所述第二密封层形成步骤。
CN2006101411105A 2005-10-11 2006-10-09 混合模块和其制造方法 Expired - Fee Related CN1949506B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-296734 2005-10-11
JP2005296734 2005-10-11
JP2005296734A JP4810957B2 (ja) 2005-02-28 2005-10-11 ハイブリットモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN1949506A CN1949506A (zh) 2007-04-18
CN1949506B true CN1949506B (zh) 2010-05-26

Family

ID=37944348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101411105A Expired - Fee Related CN1949506B (zh) 2005-10-11 2006-10-09 混合模块和其制造方法

Country Status (3)

Country Link
US (2) US20070080458A1 (zh)
KR (1) KR20070040305A (zh)
CN (1) CN1949506B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) * 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
JP2010028006A (ja) * 2008-07-24 2010-02-04 Sony Corp 光学装置
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US7912328B2 (en) * 2008-11-26 2011-03-22 General Electric Company Optical waveguide EMI shield
DE102009001930B4 (de) * 2009-03-27 2018-01-04 Robert Bosch Gmbh Sensorbaustein
FR2947948B1 (fr) * 2009-07-09 2012-03-09 Commissariat Energie Atomique Plaquette poignee presentant des fenetres de visualisation
EP2493272A1 (en) * 2009-10-23 2012-08-29 Fujikura, Ltd. Device mounting structure and device mounting method
US20140254120A1 (en) * 2009-10-23 2014-09-11 Fujikura Ltd. Device packaging structure and device packaging method
KR101701380B1 (ko) * 2010-08-17 2017-02-01 해성디에스 주식회사 소자 내장형 연성회로기판 및 이의 제조방법
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
JP5877673B2 (ja) 2011-09-07 2016-03-08 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN104769720B (zh) * 2012-10-23 2018-02-13 奥林巴斯株式会社 摄像装置、内窥镜、半导体装置以及半导体装置的制造方法
US9996173B2 (en) * 2013-02-12 2018-06-12 Illinois Tool Works, Inc. Front panel overlay incorporating a logic circuit
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
KR102004777B1 (ko) * 2013-12-27 2019-10-01 삼성전기주식회사 패키지 제조 방법 및 그를 이용한 패키지
DE102014105594A1 (de) 2014-04-17 2015-10-22 Conti Temic Microelectronic Gmbh Elektronisches system
US10665377B2 (en) * 2014-05-05 2020-05-26 3D Glass Solutions, Inc. 2D and 3D inductors antenna and transformers fabricating photoactive substrates
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR101573633B1 (ko) * 2014-09-30 2015-12-01 현대자동차주식회사 하이브리드의 변속기 구조 및 모드 변환 방법
TWI541946B (zh) * 2014-11-03 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
JP6664897B2 (ja) * 2015-07-22 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
KR102656394B1 (ko) * 2016-08-18 2024-04-11 삼성전기주식회사 반도체 패키지 및 이를 이용한 전자소자 모듈
JP6959731B2 (ja) 2016-11-30 2021-11-05 日東電工株式会社 光電気混載基板
US10283428B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10854946B2 (en) 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
EP3935687B1 (en) 2019-04-05 2023-12-13 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
KR20220164800A (ko) 2020-04-17 2022-12-13 3디 글래스 솔루션즈 인코포레이티드 광대역 인덕터
TWI776752B (zh) * 2021-12-13 2022-09-01 南茂科技股份有限公司 散熱貼片及薄膜覆晶封裝結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157479A (en) * 1987-04-28 1992-10-20 Sumitomo Electric Industries, Ltd. Semiconductor device being capable of improving the packing density with a high heat radiation characteristics
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
WO2004075291A1 (ja) * 2003-02-24 2004-09-02 Fujitsu Limited 電子部品と放熱部材および、それらを使用した半導体装置の製造方法
CN1577813A (zh) * 2003-07-22 2005-02-09 松下电器产业株式会社 电路模块及其制造方法
CN1620225A (zh) * 2003-11-20 2005-05-25 松下电器产业株式会社 叠层衬底及其制法和采用该衬底的模件的制造方法及装置
US6919226B2 (en) * 2001-11-22 2005-07-19 Sony Corporation Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP4042555B2 (ja) 2002-12-09 2008-02-06 ソニー株式会社 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157479A (en) * 1987-04-28 1992-10-20 Sumitomo Electric Industries, Ltd. Semiconductor device being capable of improving the packing density with a high heat radiation characteristics
US6919226B2 (en) * 2001-11-22 2005-07-19 Sony Corporation Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
WO2004075291A1 (ja) * 2003-02-24 2004-09-02 Fujitsu Limited 電子部品と放熱部材および、それらを使用した半導体装置の製造方法
CN1577813A (zh) * 2003-07-22 2005-02-09 松下电器产业株式会社 电路模块及其制造方法
CN1620225A (zh) * 2003-11-20 2005-05-25 松下电器产业株式会社 叠层衬底及其制法和采用该衬底的模件的制造方法及装置

Also Published As

Publication number Publication date
US20080182366A1 (en) 2008-07-31
US20070080458A1 (en) 2007-04-12
US7915076B2 (en) 2011-03-29
KR20070040305A (ko) 2007-04-16
CN1949506A (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
CN1949506B (zh) 混合模块和其制造方法
CN100468108C (zh) 电光组件
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
US6274391B1 (en) HDI land grid array packaged device having electrical and optical interconnects
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
JP4260650B2 (ja) 光電気複合基板及びその製造方法
US7842541B1 (en) Ultra thin package and fabrication method
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
US20060084258A1 (en) Semiconductor device and method of manufacturing the same
JP4810958B2 (ja) ハイブリット回路装置
KR20040036614A (ko) 복합 칩 모듈 및 그 제조 방법, 및 복합 칩 유닛 및 그제조 방법
US20240055360A1 (en) Electrical devices and methods of manufacture
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP4810957B2 (ja) ハイブリットモジュール及びその製造方法
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP2006270036A5 (zh)
US9060430B1 (en) Shielded trace structure and fabrication method
JP2011075811A (ja) 光基板の製造方法
CN220086026U (zh) 封装器件和电子设备
CN111415921B (zh) 一种天线封装结构及其制造方法
CN111554676B (zh) 一种局部带宽增强的转接板封装结构及制作方法
US20240030149A1 (en) Wiring substrate, semiconductor device, and method of manufacturing the wiring substrate
WO2023144248A1 (en) Package with organic integrated circuit substrate embedded in inorganic carrier body and redistribution structure extending along both
CN110972391A (zh) 一种高精度电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20121009