KR102004777B1 - 패키지 제조 방법 및 그를 이용한 패키지 - Google Patents

패키지 제조 방법 및 그를 이용한 패키지 Download PDF

Info

Publication number
KR102004777B1
KR102004777B1 KR1020130165713A KR20130165713A KR102004777B1 KR 102004777 B1 KR102004777 B1 KR 102004777B1 KR 1020130165713 A KR1020130165713 A KR 1020130165713A KR 20130165713 A KR20130165713 A KR 20130165713A KR 102004777 B1 KR102004777 B1 KR 102004777B1
Authority
KR
South Korea
Prior art keywords
package
unit
printed circuit
circuit board
stud
Prior art date
Application number
KR1020130165713A
Other languages
English (en)
Other versions
KR20150076957A (ko
Inventor
유진오
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130165713A priority Critical patent/KR102004777B1/ko
Priority to US14/327,713 priority patent/US9392697B2/en
Publication of KR20150076957A publication Critical patent/KR20150076957A/ko
Priority to US15/151,217 priority patent/US20160255726A1/en
Application granted granted Critical
Publication of KR102004777B1 publication Critical patent/KR102004777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 패키지 제조 방법 및 그를 이용한 패키지에 관한 것으로, 본 발명의 일 구현예에 따른 패키지 제조 방법은, 점도성 절연 액체가 담긴 절연체 판에 복수의 부품을 배치하고, 상기 점도성 절연 액체를 경화시켜 패키지 모듈을 생성하는 단계, 상기 절연체 판을 소정 두께로 연마한 후 적어도 일부를 에칭하여 상기 복수의 부품의 적어도 일부 단자를 노출시키는 단계, 노출된 상기 적어도 일부의 단자에 도전성 스터드를 형성하고, 상기 패키지 모듈을 소정의 단위 패키지로 분리하는 단계 및 기 준비된 인쇄회로 기판의 신뢰성을 검사하고, 신뢰성이 확인된 인쇄 회로기판에 상기 도전성 스터드를 이용하여 상기 단위 패키지를 접합시키는 단계를 포함 할 수 있다.

Description

패키지 제조 방법 및 그를 이용한 패키지 {METHOD FOR MANUFACTURING PACKAGE, AND PACKAGE USING THE SAME}
본 발명은 높은 신뢰성을 보장할 수 있는 패키지 제조 방법 및 그를 이용한 패키지에 관한 것이다.
전자 산업 전반에 걸쳐 납땜(Soldering)은 개별 부품을 전기적으로 연결 시키는 수단으로 오래 동안 활용 되어 왔다. 이는 납이 상대적으로 낮은 온도인 200도~250도에서 용융되므로 작업이 용이하고, 적절한 신뢰성을 보장하기 쉬우므로 이러한 납땜은 산업 전반에 걸쳐 폭넓게 활용 되고 있다.
그러나, 전자 부품의 고집적화, 다 기능화 및 소형화에 대한 요구가 대두되면서, 납땜을 이용하여 패키지를 제조하는 방식은 여러가지 문제점을 가지게 되었다.
즉, 납땜 접합의 경우, 도금, 용접 등의 다른 종류의 접합에 비해 접합력이 현저히 낮은 문제점이 있다. 또한, 부품의 크기가 작은 경우 납땜 면적도 축소되는 것이 요구되며, 이로 인하여 납땜 접합의 신뢰성이 낮아지는 등의 다양한 문제가 발생하게 되었다.
하기의 선행기술문헌들은 이러한 납땜 기반의 패키지에 대한 기술을 개시하고 있으나, 상술한 문제점을 해결하지 못하는 한계성을 가지고 있다.
한국 공개특허공보 제2010-0017408호
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 점도성 절연 액체를 경화시켜 단위 패키지를 생성하고, 신뢰성이 확인된 기판에 단위 패키지를 도전성 스터드를 이용하여 접합함으로써, 소형 부품에 대해서도 신뢰성을 확보하면서 접합을 수행할 수 있고 전체 패키지의 신뢰성을 향상시킬 수 있는 패키지 제조 방법 및 그를 이용한 패키지를 제공하는 것이다.
본 발명의 제1 기술적인 측면은 패키지 제조 방법을 제안한다. 상기 패키지 제조 방법은, 점도성 절연 액체가 담긴 절연체 판에 복수의 부품을 배치하고, 상기 점도성 절연 액체를 경화시켜 패키지 모듈을 생성하는 단계, 상기 절연체 판을 소정 두께로 연마한 후 적어도 일부를 에칭하여 상기 복수의 부품의 적어도 일부 단자를 노출시키는 단계, 노출된 상기 적어도 일부의 단자에 도전성 스터드를 형성하고, 상기 패키지 모듈을 소정의 단위 패키지로 분리하는 단계 및 기 준비된 인쇄회로 기판의 신뢰성을 검사하고, 신뢰성이 확인된 인쇄 회로기판에 상기 도전성 스터드를 이용하여 상기 단위 패키지를 접합시키는 단계를 포함 할 수 있다.
일 실시예에서, 상기 단위 패키지는 적어도 하나의 부품을 포함하고, 상기 패키지 모듈은 상기 단위 패키지를 복수개 반복적으로 구비 할 수 있다.
일 실시예에서, 상기 패키지 모듈을 생성하는 단계는, 상기 패키지 모듈의 상부에 절연 수지층을 형성하는 단계를 더 포함 할 수 있다.
일 실시예에서, 상기 단위 패키지로 분리하는 단계는, 화학동 도금법 또는 필 도금법을 이용하여 상기 적어도 일부 단자에 구리 스터드를 형성하는 단계를 포함 할 수 있다.
일 실시예에서, 상기 단위 패키지를 접합시키는 단계는, 반복된 패턴을 구비한 상기 인쇄 회로 기판에 대하여, 상기 패턴이 유효한지확인하는 단계, 및 상기 인쇄 회로 기판 중에서 상기 패턴이 유효한 적어도 일부에 상기 단위 패키지를 접합시키는 단계를 포함 할 수 있다.
일 실시예에서, 상기 단위 패키지를 접합시키는 단계는, 상기 단위 패키지가 접합된 인쇄 회로 기판을 상기 단위 패키지 별로 분리하여 패키지를 제조하는 단계를 더 포함 할 수 있다.
일 실시예에서, 상기 단위 패키지를 접합시키는 단계는, 초음파 접합 방법을 이용하여 상기 인쇄 회로 기판의 배선 부분과 상기 스터드를 접합하는 단계를 포함 할 수 있다.
본 발명의 제2 기술적인 측면은 패키지를 제안한다. 상기 패키지는, 배선 라인을 포함하는 인쇄 회로 기판, 적어도 하나의 부품을 점도성 절연 액체에 배치하고 경화시켜 생성된 단위 패키지 및 상기 배선 라인과 상기 적어도 하나의 부품의 단자를 전기적으로 연결하는 도금 접합부를 포함 할 수 있다.
일 실시예에서, 상기 단위 패키지는 절연체 판에 복수의 부품을 배치하고 점도성 절연 액체를 경화시켜 생성된 패키지 모듈을 소정 단위로 분리하여 생성 될 수 있다.
일 실시예에서, 상기 도금 접합부는 상기 단위 패키지의 단자에 화학동 도금법 또는 필 도금법을 이용하여 형성된 스터드와 상기 인쇄 회로 기판의 배선을 초음파 접합하여 생성 될 수 있다.
일 실시예에서, 상기 스터드는 알루미늄, 구리, 아르곤 및 니켈 중 적어도 하나를 이용하여 형성될 수 있다.
일 실시예에서, 상기 스터드는 용융점이 600도 이상인 도체를 이용하여 형성될 수 있다.
일 실시예에서, 상기 스터드는 50um이상의 두께로 형성될 수 있다.
본 발명의 일 실시형태에 의하면, 점도성 절연 액체를 경화시켜 단위 패키지를 생성하고, 신뢰성이 확인된 기판에 단위 패키지를 도전성 스터드를 이용하여 접합함으로써, 소형 부품에 대해서도 신뢰성을 확보하면서 접합을 수행할 수 있고 전체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 일반적인 패키지의 일 예를 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 패키지 제조 방법을 도시하는 순서도이다.
도 3 내지 도 6은 도 2의 제조 방법의 각 단계를 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 패키지를 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 일반적인 패키지의 일 예를 도시하는 단면도이다.
도 1에 도시된 예에서는, 인쇄 회로 기판에 부품을 전기적으로 접합하기 위하여 솔더 조인트(110)나 솔더 볼(120)을 이용하였다. 이러한 솔더 조인트(110)나 솔더 볼(120)은 납 땜 방식으로 형성되므로, 부품의 크기 및 패키지가 소형화될수록 접합의 신뢰성이 낮아지고, 충격에 손쉽게 크랙이 발생하는 문제가 있다.
이러한 문제를 방지할 수 있는 패키지에 대한 본 발명의 다양한 실시예들을 설명한다. 이하에서 설명하는 본 발명의 다양한 실시예는 납 땜을 대체하여 플레이팅 조인트(plating joint)를 이용하여 부품과 인쇄 회로 기판을 전기적으로 접합할 수 있다. 이러한 패키지는 SIP(System In Package)으로 구현될 수 있다.
도 2는 본 발명의 일 실시예에 따른 패키지 제조 방법을 도시하는 순서도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 패키지 제조 방법은 점도성 절연 액체가 담긴 절연체 판에 복수의 부품을 배치하고, 상기 점도성 절연 액체를 경화시켜 패키지 모듈을 생성하는 단계를 포함할 수 있다(S210).
이후, 상기 절연체 판을 소정 두께로 연마한 후 적어도 일부를 에칭하여 상기 복수의 부품의 적어도 일부 단자를 노출시키는 단계를 포함할 수 있다(S220).
이후, 노출된 상기 적어도 일부의 단자에 도전성 스터드를 형성하고, 상기 패키지 모듈을 소정의 단위 패키지로 분리하는 단계를 포함할 수 있다(S230).
마지막으로, 기 준비된 인쇄회로 기판의 신뢰성을 검사하고, 신뢰성이 확인된 인쇄 회로기판에 상기 도전성 스터드를 이용하여 상기 단위 패키지를 접합시키는 단계를 포함할 수 있다(S240).
도 3 내지 도 6은 도 2의 제조 방법의 각 단계를 설명하기 위한 단면도로서, 이하 도 3 내지 도 6을 각각 참조하여 도 2의 제조 방법의 각 단계에 대하여 설명한다.
먼저 도 3은 도 2의 점도성 절연 액체가 담긴 절연체 판에 복수의 부품을 배치하고, 상기 점도성 절연 액체를 경화시켜 패키지 모듈을 생성하는 단계(S210)의 일 예를 도시하고 있다.
도시된 바와 같이, 용액을 담을 수 있는 절연체 판(310)을 준비하고, 절연체 판(310)에 점도성 절연 액체(320)를 담는다. 이후, 복수의 부품(330)을 배치하고 점도성 절연 액체(320)를 경화시킬 수 있다. 먼저 복수의 부품(330)을 배치한 후 절연체 판(310)에 점도성 절연 액체(320)를 담아도 무방하다. 점도성 절연 액체(320)은 경화되어 복수의 부품(330)을 고정시킬 수 있다. 점도성 절연 액체(320)는 절연성을 가지고 있어, 고정된 복수의 부품(330)간의 전기적 절연 특성을 제공할 수 있다. 이로 인하여 대기를 통하여 전기적인 영향이 미치는 것을 차단할 수 있다.
이상과 같이 제조된, 절연체 판(310)에 고정된 복수의 부품(330) 전체를 이하에서 패키지 모듈이라 칭한다. 패키지 모듈은 분리되어 복수의 단위 패키지로 구분될 수 있다. 즉, 패키지 모듈에 적재되는 복수의 부품(330)은 동일한 부품 셋이 반복될 수 있다. 단위 패키지는 적어도 하나의 부품을 포함할 수 있으며, 단위 패키지는 인쇄 회로 기판과 연결되어 하나의 패키지-예컨대 SIP-이 될 수 있다.
일 실시예에서, 패키지 모듈의 상부에 절연 수지층(340)을 형성할 수 있다. 절연 수지층(340)은 복수의 부품(330)을 전기적으로 격리하고 충격으로부터 보호할 수 있다.
도 4은 도 2의 절연체 판을 소정 두께로 연마한 후 적어도 일부를 에칭하여 상기 복수의 부품의 적어도 일부 단자를 노출시키는 단계(S220)의 일 예를 도시하고 있다.
도 3 및 도 4를 참조하면, 도 3에서 상술한 바와 같이 제작된 패키지 모듈의 밑면, 즉, 절연체 판(310)의 타면을 소정 두께로 연마한다. 실시예에 따라, 절연체 판(310)의 두께가 충분한 경우, 이러한 연마 과정은 생략 가능하다.
이후, 절연체 판(310)의 타면에 마스킹(410)을 수행한 후, 에칭을 수행하여 복수의 부품의 적어도 일부 단자를 노출 시킬 수 있다.
즉, 단자는 소정 두께의 절연체 판(310)에 형성되는 소정의 비아(420)를 통하여 외부에 노출될 수 있다. 이러한 비아(420)는 후술할 스터드가 형성되는 공간이 되며, 따라서 안정적으로 스터드가 형성되어 전기적인 연결을 수행할 수 있도록 할 수 있다.
도 5는 도 2의 노출된 상기 적어도 일부의 단자에 도전성 스터드를 형성하고, 상기 패키지 모듈을 복수 개의 단위 패키지로 분리하는 단계(S230)의 일 예를 도시하고 있다.
도 3 내지 도 5를 참조하면, 패키지 모듈(520)의 비아(420)를 이용하여 부품의 단자와 전기적으로 연결되는 스터드(510)를 형성할 수 있다. 스터드(510)는, 도시된 바와 같이, 절연체 판(310) 위로 돌출되도록 형성될 수 있다. 이러한 스터드(510)는 인쇄 회로 기판의 배선 부분과 전기적으로 연결될 수 있으며, 종래의 솔더 볼을 대체하는 수단이 된다.
또한, 패키지 모듈(520)에 적재된 반복적인 부품 셋-이러한 부품 셋은 각각 단위 패키지를 구성함-을 복수 개 구비할 수 있으므로, 패키지 모듈(520)는 복수의 단위 패키지(530)로 분리될 수 있다. 단위 패키지는 인쇄 회로 기판과 연결되어 하나의 패키지-예컨대 SIP-이 될 수 있음은 상술한 바와 같다.
일 실시예에서, 스터드(510)는 화학동 도금법 또는 필 도금법을 이용하여 형성될 수 있다.
일 실시예에서, 스터드(510)는 알루미늄, 구리, 아르곤 및 니켈 중 적어도 하나를 이용하여 형성될 수 있다.
일 실시예에서, 스터드(510)는 용융점이 600도 이상인 도체를 이용하여 형성될 수 있다.
일 실시예에서, 스터드(510)는 50um이상의 두께로 형성될 수 있다.
도 6는 도 2의 기 준비된 인쇄회로 기판의 신뢰성을 검사하고, 신뢰성이 확인된 인쇄 회로기판에 상기 도전성 스터드를 이용하여 상기 단위 패키지를 접합시키는 단계(S240)의 일 예를 도시하고 있다.
인쇄회로 기판(610)은 소정의 배선 패턴을 구비할 수 있고, 이러한 배선 패턴이 유효하지 않은 인쇄 회로 기판의 일부(612)는 사용되지 않을 수 있다.
즉, 반복된 패턴을 구비한 상기 인쇄 회로 기판에 대하여, 패턴이 유효한지 확인하고, 상기 인쇄 회로 기판 중에서 상기 패턴이 유효한 적어도 일부(611,613)에 상기 단위 패키지(530)를 접합시킬 수 있다.
이는, 패키지는 인쇄 회로 기판과 단위 패키지가 접합 되어 형성되나, 인쇄 회로 기판에 불량이 생기는 경우 그에 접합된 단위 패키지도 사용되지 않게 되기 때문이다. 따라서, 본 발명은 대한 신뢰성이 확인된 인쇄 회로 기판에만 단위 패키지를 접합시키므로, 전체 패키지 제조의 수율을 효율적으로 끌어 올릴 수 있다. 이는 현재의 인쇄 회로 기판, 특히 내부에 배선 패턴을 가지는 다층형 인쇄 회로 기판의 경우, 배선 불량율이 상당한 수치에 이르므로, 이러한 인쇄 회로 기판의 불량 영역에 대해서는 단위 패키지를 접합하지 않도록 함으로써 전체 패키지의 공정 수율 및 생산성을 증진시킬 수 있는 것이다.
상기 인쇄 회로 기판 중에서 상기 패턴이 유효한 적어도 일부(611,613)와 단위 패키지(530)는 스터드(510)를 이용하여 서로 접합될 수 있다. 일 실시예에서, 스터드(510)는 초음파 접합 방법을 이용하여 인쇄 회로 기판과 단위 패키지를 전기적으로 접합할 수 있다.
이후, 단위 패키지가 접합된 인쇄 회로 기판을 단위 패키지 별로 분리(sawing)하여 패키지를 제조할 수 있다.
일 실시예에서, 인쇄 회로 기판에 단위 패키지를 접합한 후에, 인쇄 회로 기판을 절단하여 패키지를 제조할 수 있다. 다른 일 실시예에서, 인쇄 회로 기판의 신뢰성이 인정된 부분만을 절단한 후, 그러한 절단된 인쇄 회로 기판에 단위 패키지를 접합하여 패키지를 제조할 수 있다.
이하에서는, 도 7을 참조하여 본 발명에 따른 패키지에 대하여 설명한다. 본 발명에 따른 패키지는 도 2 내지 도 6을 참조하여 상술한 패키지 제조 방법을 이용하여 제조 될 수도 있으므로, 상술한 설명과 동일하거나 그에 상응하는 내용에 대해서는 이하에서 중복적으로 서술하지 아니한다.
한편, 이하에서 설명할 본 발명에 따른 패키지는 물건 자체에 대한 발명이므로, 그 설명에서 특별히 상술한 패키지 제조 방법에 따른다고 한정되어 있지 않는 한, 그 물건 자체로서의 권리 범위를 가지게 된다. 따라서, 특별히 한정하지 않는 한, 상술한 패키지 제조 방법에 의하여 권리범위를 제한받지 않을 것이다.
도 7은 본 발명의 일 실시예에 따른 패키지를 설명하기 위한 단면도이다.
도 7을 참조하면, 패키지는 인쇄 회로 기판(710), 단위 패키지(720) 및 도금 접합부(730)를 포함할 수 있다.
인쇄 회로 기판(710)은 배선 라인을 포함할 수 있다. 실시예에 따라, 인쇄 회로 기판(710)은 내부에 배선 라인을 포함하는 다층형 인쇄 회로 기판일 수 있다.
단위 패키지(720)는 적어도 하나의 부품을 점도성 절연 액체에 배치하고 경화시켜 생성될 수 있다.
일 실시예에서, 단위 패키지(720)는 절연체 판에 복수의 부품을 배치하고 점도성 절연 액체를 경화시켜 생성된 패키지 모듈을 소정 단위로 분리하여 생성될 수 있다.
도금 접합부(730)는 인쇄 회로 기판(710)의 배선 라인과 단위 패키지(720)의 적어도 하나의 부품의 단자를 전기적으로 연결할 수 있다.
일 실시예에서, 도금 접합부(730)는 단위 패키지(720)의 단자에 화학동 도금법 또는 필 도금법을 이용하여 스터드를 형성하고, 이러한 스터드와 인쇄 회로 기판(710)의 배선을 초음파 접합하여 생성될 수 있다.
일 실시예에서, 스터드는 알루미늄, 구리, 아르곤 및 니켈 중 적어도 하나를 이용하여 형성될 수 있다. 일 실시예에서, 스터드는 용융점이 600도 이상인 도체를 이용하여 형성될 수 있다. 일 실시예에서, 스터드는 50um이상의 두께로 형성될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
110 : 솔더 조인트
120 : 솔더 볼
310 : 절연체판
320 : 전도성 절연 액체
330 : 부품
340 : 절연 수지층
410 : 마스킹
420 : 에칭 영역
510 : 도전성 스터드
520 : 패키지 모듈
530 : 단위 패키지
610 : 인쇄 회로 기판
611 : 단위 인쇄 회로 기판

Claims (13)

  1. 양단에 동일 방향으로 절곡된 돌출부를 갖는 절연체 판에 점도성 절연 액체와 복수의 부품을 배치하고, 상기 점도성 절연 액체를 경화시켜 패키지 모듈을 생성하는 단계;
    상기 절연체 판을 소정 두께로 연마한 후 적어도 일부를 에칭하여 상기 복수의 부품의 적어도 일부 단자를 노출시키는 단계;
    노출된 상기 적어도 일부의 단자에 도전성 스터드를 형성하고, 상기 패키지 모듈을 복수 개의 단위 패키지로 분리하는 단계; 및
    기 준비된 인쇄회로 기판의 신뢰성을 검사하고, 신뢰성이 확인된 인쇄 회로기판에 상기 도전성 스터드를 이용하여 상기 단위 패키지를 접합시키는 단계; 를 포함하고,
    상기 패키지 모듈을 복수 개의 단위 패키지로 분리하는 단계는 상기 절연체 판의 돌출부를 제거하도록 수행되는,
    패키지 제조 방법.
  2. 제1항에 있어서, 상기 단위 패키지는
    적어도 하나의 부품을 포함하고,
    상기 패키지 모듈은
    상기 단위 패키지를 복수개 반복적으로 구비한 패키지 제조 방법.
  3. 제1항에 있어서, 상기 패키지 모듈을 생성하는 단계는
    상기 패키지 모듈의 상부에 절연 수지층을 형성하는 단계; 를 더 포함하는 패키지 제조 방법.
  4. 제1항에 있어서, 상기 단위 패키지로 분리하는 단계는
    화학동 도금법 또는 필 도금법을 이용하여 상기 적어도 일부 단자에 구리 스터드를 형성하는 단계; 를 포함하는 패키지 제조 방법.
  5. 제1항에 있어서, 상기 단위 패키지를 접합시키는 단계는
    반복된 패턴을 구비한 상기 인쇄 회로 기판에 대하여, 상기 패턴이 유효한지 확인하는 단계; 및
    상기 인쇄 회로 기판 중에서 상기 패턴이 유효한 적어도 일부에 상기 단위 패키지를 접합시키는 단계; 를 포함하는 패키지 제조 방법.
  6. 제5항에 있어서, 상기 단위 패키지를 접합시키는 단계는
    상기 단위 패키지가 접합된 인쇄 회로 기판을 상기 단위 패키지 별로 분리하여 패키지를 제조하는 단계; 를 더 포함하는 패키지 제조 방법.
  7. 제1항에 있어서, 상기 단위 패키지를 접합시키는 단계는
    초음파 접합 방법을 이용하여 상기 인쇄 회로 기판의 배선 부분과 상기 스터드를 접합하는 단계; 를 포함하는 패키지 제조 방법.
  8. 배선 라인을 포함하는 인쇄 회로 기판;
    적어도 하나의 부품이 적어도 일부가 경화된 점도성 절연 액체에 매립된 단위 패키지; 및
    상기 배선 라인과 상기 적어도 하나의 부품의 단자를 전기적으로 연결하는 도금 접합부; 를 포함하고
    상기 단위 패키지는 상기 경화된 점도성 절연 액체 상에 배치된 절연 수지층을 더 포함하고,
    상기 단위 패키지의 측면은 상기 경화된 점도성 절연 액체의 일면과 상기 절연 수지층의 일면을 포함하는,
    패키지.
  9. 제8항에 있어서, 상기 단위 패키지는
    절연체 판에 복수의 부품을 배치하고 점도성 절연 액체를 경화시켜 생성된 패키지 모듈을 소정 단위로 분리하여 생성되는 패키지.
  10. 제8항에 있어서, 상기 도금 접합부는
    상기 단위 패키지의 단자에 화학동 도금법 또는 필 도금법을 이용하여 형성된 스터드와 상기 인쇄 회로 기판의 배선을 초음파 접합하여 생성되는 패키지.
  11. 제10항에 있어서, 상기 스터드는
    알루미늄, 구리, 아르곤 및 니켈 중 적어도 하나를 이용하여 형성되는 패키지.
  12. 제10항에 있어서, 상기 스터드는
    용융점이 600도 이상인 도체를 이용하여 형성되는 패키지.
  13. 제10항에 있어서, 상기 스터드는
    50um이상의 두께로 형성되는 패키지.
KR1020130165713A 2013-12-27 2013-12-27 패키지 제조 방법 및 그를 이용한 패키지 KR102004777B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130165713A KR102004777B1 (ko) 2013-12-27 2013-12-27 패키지 제조 방법 및 그를 이용한 패키지
US14/327,713 US9392697B2 (en) 2013-12-27 2014-07-10 Package and method of manufacturing package thereof
US15/151,217 US20160255726A1 (en) 2013-12-27 2016-05-10 Package and method of manufacturing package thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165713A KR102004777B1 (ko) 2013-12-27 2013-12-27 패키지 제조 방법 및 그를 이용한 패키지

Publications (2)

Publication Number Publication Date
KR20150076957A KR20150076957A (ko) 2015-07-07
KR102004777B1 true KR102004777B1 (ko) 2019-10-01

Family

ID=53483575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165713A KR102004777B1 (ko) 2013-12-27 2013-12-27 패키지 제조 방법 및 그를 이용한 패키지

Country Status (2)

Country Link
US (2) US9392697B2 (ko)
KR (1) KR102004777B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
CN114698235A (zh) * 2020-12-31 2022-07-01 广州金升阳科技有限公司 一种双面塑封电源产品及其连接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252407A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd マルチチップモジュール
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
JP2011134751A (ja) * 2009-12-22 2011-07-07 Denso Corp モールドパッケージおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
DE69838849T2 (de) * 1997-08-19 2008-12-11 Hitachi, Ltd. Mehrchip-Modulstruktur und deren Herstellung
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
US6472726B1 (en) * 1998-07-28 2002-10-29 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
US6395584B2 (en) * 1998-12-22 2002-05-28 Ficta Technology Inc. Method for improving the liquid dispensing of IC packages
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
JP2010529657A (ja) 2007-05-29 2010-08-26 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだのない電子機器組立体およびその製造方法
KR101013555B1 (ko) * 2008-10-09 2011-02-14 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8918990B2 (en) 2011-06-01 2014-12-30 Lockheed Martin Corporation Method of forming a solderless printed wiring board
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9412661B2 (en) * 2012-11-21 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming package-on-package structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252407A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd マルチチップモジュール
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
JP2011134751A (ja) * 2009-12-22 2011-07-07 Denso Corp モールドパッケージおよびその製造方法

Also Published As

Publication number Publication date
KR20150076957A (ko) 2015-07-07
US9392697B2 (en) 2016-07-12
US20150189749A1 (en) 2015-07-02
US20160255726A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
US8305766B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US9961780B2 (en) Method for manufacturing resin multilayer board
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US9806010B2 (en) Package module and method of fabricating the same
US10555418B2 (en) Component module
US9801283B2 (en) Method of producing electronic components
US9585260B2 (en) Electronic component module and manufacturing method thereof
EP2733727B1 (en) Packaging method of quad flat non-leaded package
KR20140141494A (ko) 배선 기판
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
US20160021737A1 (en) Electric device module and method of manufacturing the same
KR102004777B1 (ko) 패키지 제조 방법 및 그를 이용한 패키지
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR101622895B1 (ko) 배선기판 및 그 제조방법
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
TW202007248A (zh) 電子構件到安裝基板的連接
JP2021174860A (ja) 基板、及び、その製造方法
JP5093076B2 (ja) モールドパッケージおよびその製造方法
JP2006066665A (ja) 配線基板
JP5800076B2 (ja) 電子装置および電子装置の取付構造
US20070178226A1 (en) Printed circuit board
JP2015002244A (ja) 電子部品を有する電子装置
JP5660076B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant