JP2021174860A - 基板、及び、その製造方法 - Google Patents

基板、及び、その製造方法 Download PDF

Info

Publication number
JP2021174860A
JP2021174860A JP2020077163A JP2020077163A JP2021174860A JP 2021174860 A JP2021174860 A JP 2021174860A JP 2020077163 A JP2020077163 A JP 2020077163A JP 2020077163 A JP2020077163 A JP 2020077163A JP 2021174860 A JP2021174860 A JP 2021174860A
Authority
JP
Japan
Prior art keywords
pattern
circuit pattern
manufacturing
circuit
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020077163A
Other languages
English (en)
Inventor
雅晃 前原
Masaaki Maehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2020077163A priority Critical patent/JP2021174860A/ja
Publication of JP2021174860A publication Critical patent/JP2021174860A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板におけるテストパッドに起因するインピーダンス不整合の抑制を容易にする。【解決手段】絶縁体製の基材層と、基材層の表面に形成された導体製の回路である回路パターンと、基材層の表面に形成された導体製の回路であり、回路パターンの製造のために用いられる製造用パターンと、回路パターンと製造用パターンとを電気的に接続し、回路パターンから切断可能な接続部と、接続部に係合した状態で接続部を回路パターンから引き離す向きに牽引された際に接続部を回路パターンから切断する切断部とを備える。【選択図】 図1

Description

本発明は、基板における製造用パターンに起因するインピーダンス不整合を抑制する技術に関する。
基板(プリント基板、回路基板等)は、In-circuit Tester(ICT)等の検査装置を使用して、導通チェック等の検査が行われることがある。検査装置を使用して基板を検査するために、検査用の端子であるテストパッドが配線パターンとして基板に配置されることがある。
テストパッドが基板に配置されると、インピーダンス不整合が発生し、基板の伝送特性が悪化することがある。この伝送特性の悪化は、配線パターンの高密度化に伴い配線パターンが細くなるにつれて顕著になる。
テストパッドによる伝送特性の悪化を抑制する技術の一例が、特許文献1に開示されている。特許文献1のプリント基板は、第1のパターンと、第2のパターンとを含む。第1のパターンには、プリント基板に搭載される部品の端子が接続される。第2のパターンは、第1のパターンに連結して設けられ、製造上或いは部品の搭載後のテスト上必要であるが、回路機能上は不要である。第3のパターンは、第1のパターンの近傍に設けられた、第2のパターンの一部である。第3のパターンは、所定電流で切断可能な形状を成す。即ち、所定電流を流すことによって、回路機能上不要な第2のパターンを回路機能上必要な第1のパターンから切断できる。上記構成の結果、特許文献1のプリント基板は、第2のパターンに起因するインピーダンス不整合に伴う、ノイズの発生を抑制する。
特開平04−304691号公報
しかしながら、特許文献1の技術では、回路を切断するために第3のパターンに大電流を流す必要がある。そのため、大電流が回路機能上必要な第1のパターンに悪影響を与える恐れがあるという問題があった。又、大電流を流す装置が必要であり、且つ大電流を流す作業に危険が伴うという問題があった。
本発明は、上記の課題に鑑みてなされたもので、基板における製造用パターンに起因するインピーダンス不整合の抑制を容易にすることを主たる目的とする。
本発明の一態様において、基板は、絶縁体製の基材層と、基材層の表面に形成された導体製の回路である回路パターンと、基材層の表面に形成された導体製の回路であり、回路パターンの製造のために用いられる製造用パターンと、回路パターンと製造用パターンとを電気的に接続し、回路パターンから切断可能な接続部と、接続部に係合した状態で接続部を回路パターンから引き離す向きに牽引された際に接続部を回路パターンから切断する切断部とを備える。
本発明の一態様において、基板の製造方法は、絶縁体製の基材層と、基材層の表面に形成された導体製の回路である回路パターンと、基材層の表面に形成された導体製の回路であり、回路パターンの製造のために用いられる製造用パターンと、回路パターンと製造用パターンとを電気的に接続し、回路パターンから切断可能な接続部とを備えた基板の製造方法であって、製造用パターンを用いて回路パターンの製造を実行し、切断部が接続部に係合した状態で、接続部を回路パターンから引き離す向きに、切断部を牽引することによって接続部を回路パターンから切断する。
本発明によれば、基板における製造用パターンに起因するインピーダンス不整合の抑制を容易にすることができるという効果がある。
本発明の第1実施形態における基板の構成の一例を示す2面図である。 本発明の第1実施形態における基板を製造する動作を説明するフローチャートである。 本発明の第1実施形態における基板を製造する動作を説明する2面図である。 本発明の第2実施形態における基板の構成の一例を示す2面図である。 本発明の第2実施形態における基板を製造する動作を説明するフローチャートである。
以下、本発明の実施形態について、図面を参照して詳細に説明する。尚、全ての図面において、同等の構成要素には同じ符号を付し、適宜説明を省略する。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態の基板(プリント基板、回路基板等)では、テストパッドを介したICTによる導通チェック後に、回路パターンとテストパッドとを接続していた接続部を除去することにより、インピーダンス不整合を低減させる。尚、本実施形態は、後述する本発明の第2実施形態を基本とし、特に明示しない限り、第2実施形態における構成、動作、及び効果を継承する。
本実施形態における構成について説明する。
図1は、本発明の第1実施形態における基板の構成の一例を示す2面図である。図1以降の図、及び以降の説明において、基板が設置される向きは一例であり、実際に基板が設置される向きは、任意の向きであってよい。図1以降の図、及び以降の説明において、ある方向から見て、基板の、幅(左右)方向を「X」で示し、奥行き(前後)方向を「Y」で示し、高さ(上下)方向を「Z」で示すこととする。即ち、X方向、Y方向、Z方向は互いに直交する方向である。X方向、Y方向、Z方向それぞれにおいて、右方向、奥方向、上方向を「正方向」と称し、左方向、手前方向、下方向を「負方向」と称することとする。又、以降の説明において、X方向における正方向側を「X+」側と、X方向における負方向側を「X−」側と、Y方向における正方向側を「Y+」側と、Y方向における負方向側を「Y−」側と、Z方向における正方向側を「Z+」側と、Z方向における負方向側を「Z−」側とも称することとする。図1の(A)の部分(上側)は上面図を示し、図1の(B)の部分(下側)は前面図(A−A断面図)を示す。尚、図1では、理解しやすくするために、(A)の部分ではテストパッドを誇張し且つ回路を単純化して描いており、(B)の部分では厚みを誇張して描いている。
図1に示すように、基板100は、基材層10と、回路パターン20と、テストパッド30(「製造用パターン」の一例)と、接続部40と、粘着テープ50(「切断部」の一例)とを含む。
基材層10は、ガラスエポキシ、フッ素樹脂、セラミックス等の絶縁体製の板である。
回路パターン20は、基材層10の表面に形成された、銅箔等の導体製の回路である。回路パターン20には、抵抗、コンデンサ、コイル、半導体素子、集積回路等の電気回路部品が実装される。
テストパッド30は、基板100を検査装置を用いて検査する際に検査装置を接続する、基材層10の表面に形成された導体製の領域である。
接続部40は、回路パターン20とテストパッド30とを電気的に接続する銅箔等の導体製の回路である。接続部40は、回路パターン20から切断しやすい形状(線幅が回路パターン20に比べて狭い等)を成すことが望ましい。
粘着テープ50は、接続部40に接着される。粘着テープ50は、回路パターン20に接着されない。ここで、接続部40と粘着テープ50の間の接着力は、接続部40と基材層10の間の結合力よりも十分大きいこととする。そして、接続部40を基板100から除去する際に、接続部40は回路パターン20から切断されることとする。
本実施形態における動作について説明する。
図2は、本発明の第1実施形態における基板を製造する動作を説明するフローチャートである。図2以降に示すフローチャート及びその説明は一例であり、求める処理に応じて、適宜、処理順等を入れ替えたり、処理を戻したり、又は処理を繰り返したりしてもよい。
図3は、本発明の第1実施形態における基板を製造する動作を説明する2面図である。図3は、図2に示したフローチャートの各ステップにおける基板100の構成を、図1と同様に記載した2面図で示している。
図2及び図3に示すように、まず、基板100のテストパッド30にICTを接続して、基板100の導通チェックを実行する(ステップS110;図3の(A)の部分)。
次に、基板100の表面において、回路パターン20を避けて、接続部40に粘着テープ50を貼付する(ステップS120;図3の(B)の部分)。
続いて、粘着テープ50を基板100から引き離すことによって、接続部40を基板100から除去する(ステップS130;図3の(C)の部分)。
ステップS120における処理は、ステップS110における処理以前に行われてもよい。
以上説明したように、本実施形態における基板100では、粘着テープ50を引き離すことによって、接続部40が基板100から除去される。その結果、回路パターン20はテストパッド30から切断される。そのため、テストパッド30が回路パターン20のインピーダンスに与える影響が低減され、基板100の伝送特性の悪化を抑制することができる。従って、本実施形態における基板100には、基板における製造用パターンに起因するインピーダンス不整合の抑制を容易にすることができるという効果がある。
(第2実施形態)
本発明の各実施形態の基本である第2実施形態について説明する。
本実施形態における構成について説明する。
図4は、本発明の第2実施形態における基板の構成の一例を示す2面図である。図2の(A)の部分(上側)は上面図を示し、図2の(B)の部分(下側)は前面図(A−A断面図)を示す。尚、図2では、理解しやすくするために、(A)の部分ではテストパッドを誇張し且つ回路を単純化して描いており、(B)の部分では厚みを誇張して描いている。
基板105は、基材層10と、回路パターン20と、製造用パターン35と、接続部45と、切断部55とを含む。
基材層10は、絶縁体製である。
回路パターン20は、基材層10の表面に形成された導体製の回路である。
製造用パターン35は、基材層10の表面に形成された導体製の回路である。製造用パターン35は、回路パターン20の製造のために用いられる。ここで、製造とは、例えば、製造用パターン35(テストパッド)にICTを接続して、基板105の導通チェックを実行することである。あるいは、製造とは、製造用パターン35(テストパッド)に検査装置を接続して、回路パターン20、又は回路パターン20に実装された電気回路部品の各種検査を実行することである。あるいは、製造とは、製造用パターン35(メッキ用電極)に電源を接続して、回路パターン20のメッキを実行することである。
接続部45は、回路パターン20と製造用パターン35とを電気的に接続する。接続部45は、回路パターン20から切断可能である。接続部45は、例えば、基材層10の表面に形成された導体製の回路である。
切断部55は、接続部45に係合する。切断部55は、接続部45に係合した状態で接続部45を回路パターン20から引き離す向きに牽引された際に、接続部45を回路パターン20から切断する。切断部55は、例えば、接続部45に接着されるが回路パターン20に接着されない粘着テープである。この場合、切断部55は、基板105から牽引された際の力によって、接続部45を回路パターン20から切断する。ここで、接続部45と切断部55の間の接着力は、接続部45と基材層10の間の結合力よりも大きいこととする。
本実施形態における動作について説明する。
図5は、本発明の第2実施形態における基板を製造する動作を説明するフローチャートである。
図5に示すように、まず、接続部45によって、回路パターン20と製造用パターン35とを電気的に接続する(ステップS115)。
次に、製造用パターン35を用いて、回路パターン20の製造を実行する(ステップS125)。
続いて、切断部55を、接続部45に係合した状態で、接続部45を回路パターン20から引き離す向きに牽引することによって、接続部45を回路パターン20から切断する(ステップS135)。
ステップS125における処理は、ステップS115における処理以前に行われてもよい。
以上説明したように、本実施形態における基板105では、切断部55を、接続部45に係合した状態で、接続部45を回路パターン20から引き離す向きに牽引することによって、接続部45が回路パターン20から切断される。その結果、回路パターン20は製造用パターン35から切断される。そのため、製造用パターン35が回路パターン20のインピーダンスに与える影響が低減され、基板105の伝送特性の悪化を抑制することができる。従って、本実施形態における基板105には、基板における製造用パターンに起因するインピーダンス不整合の抑制を容易にすることができるという効果がある。
尚、本実施形態における基板105では、接続部45は、回路パターン20及び製造用パターン35の表面に配置された導体製の回路(ジャンパ線等)であってもよい。ここで、接続部45と切断部55の間の接着力は、接続部45と回路パターン20及び製造用パターン35との間の結合力よりも大きいこととする。又、切断部55は、例えば、接続部45に接着される粘着テープ、接着剤、又は樹脂である。切断部55は、接着力が弱ければ、回路パターン20の一部にも接着されてよい。この場合、接続部45と回路パターン20及び製造用パターン35とを接着する必要がなく、接続部45と切断部55の間の接着力が弱くてもよいので、基板105の製造がより容易であるという効果がある。
以上、本発明を、上述した各実施形態およびその変形例によって例示的に説明した。しかしながら、本発明の技術的範囲は、上述した各実施形態およびその変形例に記載した範囲に限定されない。当業者には、係る実施形態に対して多様な変更又は改良を加えることが可能であることは明らかである。そのような場合、係る変更又は改良を加えた新たな実施形態も、本発明の技術的範囲に含まれ得る。そしてこのことは、特許請求の範囲に記載した事項から明らかである。
本発明は、プリント基板を製造(検査、メッキ等を含む)する用途において利用できる。
10 基材層
20 回路パターン
30 テストパッド
40 接続部
50 粘着テープ
100 基板
35 製造用パターン
45 接続部
55 切断部
105 基板

Claims (8)

  1. 絶縁体製の基材層と、
    前記基材層の表面に形成された導体製の回路である回路パターンと、
    前記基材層の表面に形成された導体製の回路であり、前記回路パターンの製造のために用いられる製造用パターンと、
    前記回路パターンと前記製造用パターンとを電気的に接続し、前記回路パターンから切断可能な接続部と、
    前記接続部に係合した状態で前記接続部を前記回路パターンから引き離す向きに牽引された際に前記接続部を前記回路パターンから切断する切断部とを
    備えた基板。
  2. 前記接続部は、前記基材層の表面に形成された導体製の回路である
    請求項1に記載の基板。
  3. 前記切断部は、前記接続部に接着されるが前記回路パターンに接着されない粘着テープである
    請求項1又は2に記載の基板。
  4. 前記切断部は、前記牽引された際の力によって前記接続部を前記回路パターンから切断する
    請求項1乃至3の何れか1項に記載の基板。
  5. 前記接続部と前記切断部の間の接着力は、前記接続部と前記基材層の間の結合力よりも大きい
    請求項4に記載の基板。
  6. 前記接続部は、前記回路パターン又は前記製造用パターンの表面に配置された導体製の回路である
    請求項1に記載の基板。
  7. 前記接続部と前記切断部の間の接着力は、前記接続部と前記回路パターン又は前記製造用パターンとの間の結合力よりも大きい
    請求項6に記載の基板。
  8. 絶縁体製の基材層と、
    前記基材層の表面に形成された導体製の回路である回路パターンと、
    前記基材層の表面に形成された導体製の回路であり、前記回路パターンの製造のために用いられる製造用パターンと、
    前記回路パターンと前記製造用パターンとを電気的に接続し、前記回路パターンから切断可能な接続部とを備えた基板の製造方法であって、
    前記製造用パターンを用いて前記回路パターンの製造を実行し、
    切断部が前記接続部に係合した状態で、前記接続部を前記回路パターンから引き離す向きに、前記切断部を牽引することによって前記接続部を前記回路パターンから切断する
    製造方法。
JP2020077163A 2020-04-24 2020-04-24 基板、及び、その製造方法 Pending JP2021174860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020077163A JP2021174860A (ja) 2020-04-24 2020-04-24 基板、及び、その製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020077163A JP2021174860A (ja) 2020-04-24 2020-04-24 基板、及び、その製造方法

Publications (1)

Publication Number Publication Date
JP2021174860A true JP2021174860A (ja) 2021-11-01

Family

ID=78279970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020077163A Pending JP2021174860A (ja) 2020-04-24 2020-04-24 基板、及び、その製造方法

Country Status (1)

Country Link
JP (1) JP2021174860A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027489A (ja) * 2005-07-19 2007-02-01 Eastern Co Ltd 配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027489A (ja) * 2005-07-19 2007-02-01 Eastern Co Ltd 配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
US9178294B2 (en) Printed circuit board and electronic device using printed circuit board
KR20140141494A (ko) 배선 기판
JP2007035739A (ja) 回路基板および回路基板製造方法
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
JP2017175085A (ja) 両面配線フレキシブル基板
CN110637399B (zh) 光模块及其制造方法
TW201509264A (zh) 多層電路板及其製作方法
JP2021174860A (ja) 基板、及び、その製造方法
KR102004777B1 (ko) 패키지 제조 방법 및 그를 이용한 패키지
JP2005322861A (ja) 回路基板及び該回路基板におけるノイズの低減方法
JP2016082074A (ja) 電装装置およびその製造方法
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2007088140A (ja) 集合プリント配線板
CN110798970A (zh) 具有柔性电路板的显示模组及其制作方法
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
US7185427B2 (en) Method for making electrical connections to an element on printed circuit board
KR20090132180A (ko) 인쇄회로기판 접합방법
JP5776230B2 (ja) フリップチップパッケージ用基板の電気検査方法
KR20230100286A (ko) 다층기판 제조방법 및 이를 통하여 제작된 다층기판
JP2015152517A (ja) 半導体装置、試験方法及び半導体装置の製造方法
JP2014204083A (ja) 配線基板及び基板生成方法
JP2012054428A (ja) 半導体装置及び半導体装置の製造方法
KR20090124234A (ko) 패키지 및 패키지의 제조방법
JP5997197B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210910

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220118