KR20090124234A - 패키지 및 패키지의 제조방법 - Google Patents

패키지 및 패키지의 제조방법 Download PDF

Info

Publication number
KR20090124234A
KR20090124234A KR1020080050310A KR20080050310A KR20090124234A KR 20090124234 A KR20090124234 A KR 20090124234A KR 1020080050310 A KR1020080050310 A KR 1020080050310A KR 20080050310 A KR20080050310 A KR 20080050310A KR 20090124234 A KR20090124234 A KR 20090124234A
Authority
KR
South Korea
Prior art keywords
core
package
main
groove
insulating layer
Prior art date
Application number
KR1020080050310A
Other languages
English (en)
Inventor
고건유
최승환
김일구
조효경
박정규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080050310A priority Critical patent/KR20090124234A/ko
Publication of KR20090124234A publication Critical patent/KR20090124234A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명에 따른 패키지의 제조방법은 코어부에 적어도 하나의 그루브를 형성시키며, 상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계; 상기 코어부의 표면에 절연층을 형성시키는 단계; 상기 절연층의 표면에 패턴부를 마련하는 단계; 상기 그루브를 따라 커팅하여 상기 메인 코어의 단부에 돌출 코어가 형성되도록 하는 단계; 및 패키지용 부품을 상기 패턴부 상에 본딩하는 단계;를 포함한다.
본 발명에 따른 패키지는 전도체인 코어부가 커팅되어 이루어지는 메인 코어; 상기 코어부의 상기 메인 코어들 사이에 형성되는 복수개의 그루브를 따라 커팅되어 상기 메인 코어의 단부에 돌출되도록 마련되는 돌출 코어; 상기 메인 코어 및 상기 돌출 코어의 둘레에 형성되는 절연층; 상기 절연층의 표면에 형성되는 전극 패턴; 및 상기 전극 패턴 상에 본딩되는 패키지용 부품;을 포함한다.
패키지, 코어부, 메인 코어, 돌출 코어

Description

패키지 및 패키지의 제조방법{PACKAGE AND METHOD OF MENUFACTURING PACKAGE}
본 발명은 패키지 및 패키지의 제조방법에 관한 것으로서, 보다 자세하게는 전기 회로가 편성되기 위해 전자 장치에 실장되는 패키지 및 그 패키지의 제조방법에 관한 것이다.
일반적으로 패키지란 주로 반도체 칩을 와이어 본딩(Wire Bonding), TAB(Tape Automated Bonding), 플립칩(Flip Chip) 본딩 방법을 사용하여 칩 모듈(Chip Module)을 만들고, 만들어진 칩 모듈을 표면실장기술(SMT)나 삽입식 실장기술(PTH) 등을 이용하여 PCB, 금속 코어 또는 세라믹 카드 등에 접속한 제품을 말한다.
패키지의 종류는 부품의 실장 방법에 따라서 크게 삽입 실장형, 표면 실장형, 접속 실장형인 3가지로 구분할 수 있다.
삽입 실장형은 프린트 기판에 패키지의 리드를 삽입하여 플로 납땜으로 실장하는 방법을 이용한다. 또한, 표면 실장형은 땜납 페이스트를 인쇄한 프린트 기판 표면에 탑재하여 리플로 실장하는 방법을 이용한다. 그리고, 접속 실장형은 이방 도전성 시트나 소켓으로 접촉하여 실장하는 방법을 이용한다.
패키지는 반도체의 디바이스가 어느 분야의 전자기기에 사용되는 가에 따라 그 선택이 바뀌게 된다. 일률적으로 전자기기라 하더라도 성능 제일의 서버/워크스테이션 용도, 가격에 민감한 가전 용도 등에 사용되는 패키지는 모두 다르다.
이러한 패키지를 제조하기 위해서, 종래에는 메탈 소재인 대면적의 베이스 둘레에 절연층을 형성시키고, 절연층이 형성된 베이스를 일정 크기로 커팅하여 기판을 제조한다. 여기서, 기판은 절연되는 성질을 가지며, 실장되는 부품들을 지지하는 기능을 한다.
그러나, 메탈 소재인 베이스를 커팅하는 경우, 커팅된 면에서는 메탈 층이 외부로 노출되면서 메탈 층과 미세 먼지에 의한 전기적 쇼트가 발생한다. 또한, 절연층 상에 전극 패턴이 형성되는 경우에는 커팅된 면과 전극 패턴의 거리가 너무 가까워 마찬가지로 전기적 쇼트에 의한 불량이 자주 발생한다.
본 발명은 기판으로 패키지를 제작할 경우에 발생할 수 있는 전기적 쇼트를 줄이고, 메탈 기판의 산화를 지연시키는 패키지 및 패키지의 제조방법에 관한 것이다.
본 발명에 따른 패키지의 제조방법은 코어부에 적어도 하나의 그루브를 형성시키며, 상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계; 상기 코어부의 표면에 절연층을 형성시키는 단계; 상기 절연층의 표면에 패턴부를 마련하는 단계; 상기 그루브를 따라 커팅하여 상기 메인 코어의 단부에 돌출 코어가 형성되도록 하는 단계; 및 패키지용 부품을 상기 패턴부 상에 본딩하는 단계;를 포함한다.
또한, 상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계는, 상기 그루브가 상기 코어부의 일면에 형성되는 것을 특징으로 한다.
또한, 상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계는, 상기 그루브가 상기 코어부의 양면에 형성되는 것을 특징으로 한다.
또한, 상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계는 상기 그루브를 wet 에칭 방식으로 형성시키는 것을 특징으로 한다.
또한, 상기 패턴부를 마련시키는 단계는 상기 절연층의 표면 전체에 전극 패턴을 형성시킨 후에 패턴 이외의 부분을 제거하는 것을 특징으로 한다.
본 발명에 따른 패키지는 전도체인 코어부가 커팅되어 이루어지는 메인 코어; 상기 코어부의 상기 메인 코어들 사이에 형성되는 복수개의 그루브를 따라 커팅되어 상기 메인 코어의 단부에 돌출되도록 마련되는 돌출 코어; 상기 메인 코어 및 상기 돌출 코어의 둘레에 형성되는 절연층; 상기 절연층의 표면에 형성되는 전극 패턴; 및 상기 전극 패턴 상에 본딩되는 패키지용 부품;을 포함한다.
또한, 상기 돌출 코어는, 상기 메인 코어의 일단부에 연결되는 제1 돌출부를 포함하는 것을 특징으로 한다.
또한, 상기 돌출 코어는, 상기 메인 코어의 일단부에 연결되는 제1 돌출부 및 상기 메인 코어의 타단부에 연결되는 제2 돌출부를 포함하는 것을 특징으로 한다.
본 발명에 따른 패키지 및 패키지의 제조방법은 대면적으로 형성된 코어부에 그루브를 형성시키므로 코어부에 발생되는 스트레스를 그루브가 완화시키는 기능을 하여 코어부 상에 절연막의 손상을 줄인다.
또한, 그루브를 따라 패키지의 기판들을 커팅하면, 단면적이 작은 돌출코어가 형성되어 커팅 면적이 작아지므로 커팅 면에서 발생하는 산화를 보다 억제시키고, 돌출된 돌출 코어와 전극패턴의 거리가 멀어져 전기적 쇼트에 의한 불량률을 줄일 수 있다.
본 발명에 따른 패키지 및 패키지의 제조방법에 관한 실시예에 관하여 도면 을 참조하여 좀 더 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 패키지를 설명하기 위한 사시도이고, 도 2는 도 1의 패키지의 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 패키지는 메인 코어(120), 돌출 코어(122) 및 절연층(130)을 포함한다.
메인 코어(120)는 코어부(110)를 커팅하여 형성되며, 커팅된 코어부(110)의 일부분을 의미하는 데, 코어부(110) 하나에서 복수개의 메인 코어(120)가 제조될 수 있다.
본 실시예에서는 그 재질이 전도성 성질을 가진 AL을 사용한다. 또한, 메인 코어(120)는 AL 이외에 다른 전도성 재질을 사용하는 것도 바람직하다. 그리고, 메인 코어(120)는 인쇄회로기판 및 기타 기판 등에 적용될 수도 있다.
여기서, 코어부(110)는 복수개의 기판을 제조하기 위해 대(大) 면적을 가지며, 코어부(110)에는 적어도 하나 이상의 그루브(groove)(112)가 마련된다. 그루브(112)는 코어부(110)의 양면에 동일하게 형성될 수 있다. 따라서, 그루브(112)가 제공된 부분의 코어부(110)의 두께는 메인 코어(120)의 두께보다 상대적으로 얇다.
또한, 그루브(112)는 코어부(110)의 상면 또는 하면에만 형성되는 등 코어부(110)의 일면에만 형성되는 것도 가능하다.
코어부(110)에서 그루브(112)는 WET 에칭 방식을 통하여 제공될 수 있다. 코어부(110)의 두께가 얇기 때문에 물리적인 방법으로 그루브(112)를 형성시키는 것보다 WET 에칭을 통해서 그루브(112)를 형성시키는 것이 보다 효율적이다.
또한, WET 에칭 이외에도 코어부(110) 상에 그루브(112)를 형성시킬 수 있는 다양한 방법을 사용하는 것도 가능하다.
종래에는 대면적의 코어부에 절연층을 입힌 후에 일정 크기로 커팅하여 복수개의 메인 코어로 사용하는데, 대면적의 코어부를 제작할 때 발생하는 휨에 의한 절연층 스트레스는 절연층을 파괴시키는 요인이며, 이러한 문제점이 있다.
그러나, 본 발명에 따른 패키지는 코어부(110)에 그루브(112)를 형성시키므로, 그루브(112)가 절연층 스트레스를 흡수하는 역할을 하며, 이에 따라 절연층(130)이 파괴되는 것을 방지할 수 있는 효과가 있다.
돌출 코어(122)는 메인 코어(120)의 측부에 형성되며, 메인 코어(120)보다 상대적으로 좁은 면적을 가진다. 돌출 코어(122)를 형성하는 방법은 코어부(110)에서 그루브(112)의 중심을 따라 커팅하면 된다. 따라서, 돌출 코어(122)는 그루브(112)에 의해서 좁아진 코어부(110)를 의미하게 된다.
종래에는 대면적의 코어부를 일정크기로 커팅하여 메인 코어를 제조한다. 이때, 커팅된 단면은 공기에 노출되며, 전도체인 코어부가 산화되어 신뢰성이 저하되는 문제점이 있다.
그러나, 본 발명에 따른 패키지는 메인 코어(120)보다 좁은 두께의 돌출 코어(122)에 커팅 면이 형성되므로 공기 중에 노출되는 면적이 종래보다 줄어들어 신뢰성이 저하되는 것을 방지할 수 있는 효과가 있다.
돌출 코어(122)는 도 2에서도 확인할 수 있듯이 메인 코어(120)의 일 측단에만 형성될 수 있고, 또는 메인 코어(120)의 양 측단에 모두 형성되는 것도 가능하 다.
여기서, 돌출 코어(122)는 메인 코어(120)와 마찬가지로 코어부(110)에 의해서 형성된 구성이기 때문에 그 재질은 동일하다고 할 수 있다.
절연층(130)은 메인 코어(120) 및 돌출 코어(122)의 둘레에 형성되며, 전도체인 메인 코어(120) 및 돌출 코어(122)를 절연시키는 역할을 한다.
도 1에서 도시된 바와 같이, 절연층(130)은 코어부(110)에 그루브(112)를 형성시킨 이후에 코어부(110)의 표면에 형성되며, 그리고, 코어부(110)에 절연층(130)을 형성시킨 후에는 전극 패턴(140)을 절연층 상에 마련한다.
그 이후에 절연층(130)과 전극 패턴이 형성된 코어부(110)를 커팅하게 된다. 따라서, 커팅된 부분의 코어부(110)에는 절연층(130) 및 전극 패턴(140)이 형성되지 않는 것은 일반적인 사항이다.
도 3은 본 발명의 일 실시예에 따른 패키지를 커팅한 후의 기판을 설명하기 위한 단면도이고, 도 4는 도 3의 기판에 전극패턴을 입힌 모습을 설명하기 위한 단면도이다.
도 2에서 도시된 바와 같이, 패키지의 제조방법은 전도체인 코어부(110)를 제공한다. 대면적으로 이뤄진 코어부(110)에 적어도 하나 이상의 그루브(112)를 형성시킨다.
이때, 복수개의 그루브(112)를 형성시키는 방법은 WET 에칭 방법을 사용하는 것이 바람직하다.
복수개의 그루브(112)가 형성된 코어부(110) 표면에는 절연층(130)을 형성시 킨다. 절연층(130)은 코어부(110)의 전 표면에 제공되므로 그루브(112)의 형상을 따라 이뤄진다.
절연층(130)이 형성된 이후에는 전극 패턴(140)을 코어부(110) 전체 즉 절연층(130) 상에 입힌다.
코어부(110)에 그루브(112)와 절연층(130)이 형성된 이후에는 그루브(112)의 중심을 따라 코어부(110)를 커팅하게 된다(화살표).
도 3에서 도시된 바와 같이, 코어부(110)를 커팅하는 과정에서 복수개의 메인 코어(120)와 그 메인 코어(120)의 단부에 돌출되는 돌출 코어(122)가 형성된다.
이때, 코어부(110)의 안쪽에 위치한 메인 코어(120)는 양 단부에 돌출 코어(122)가 형성되지만, 코어부(110)의 양측에 있는 메인 코어(120)는 커팅된 구조상 일 측에만 돌출 코어(122)가 형성된다.
따라서, 돌출 코어(122)는 메인 코어(120)의 양 측단에 형성될 수 있고, 메인 코어(120)의 일 측에만 형성되는 것도 바람직하다.
도 4에서 도시된 바와 같이, 돌출 코어(122)가 마련된 메인 코어(120)와 절연층(130) 상에는 Via 홀(H)이 마련될 수 있고, 그 상부에 모듈(M)들을 장착하면 제품이 완성된다.
이때, 전극 패턴(140)은 절연층(130) 표면 전체에 형성된 후에 필요한 패턴 이외의 부분을 제거하게 된다. 패턴을 제거하는 방법은 에칭을 사용하는 것이 바람직하다.
그러나, 전극 패턴(140)은 절연층(130) 표면 전체에 형성될 필요 없이 처음 부터 필요한 패턴만 형성되는 것도 가능하다.
종래에는 코어부에 홈을 만들지 않고 코어부를 일정 크기로 커팅하므로 메인 코어와 동일한 두께의 커팅 면이 형성된다.
따라서, 기판 상에 형성되는 전극 패턴(140)과 전도체인 메인 코어의 커팅 면이 매우 근접한 위치에 있으므로 표면 전극에 의한 쇼트(short)성 불량이 발생하며, 메인 코어의 커팅 면이 넓으므로 이물질에 의한 쇼트성 불량이 자주 발생하는 문제점이 있다.
그러나, 본 발명에 따른 패키지 및 패키지의 제조방법에서는 메인 코어의 단부에 돌출 형성된 돌출 코어(122)에 커팅 면(B)이 형성되므로 커팅 면(B)과 표면 전극(A)이 서로 떨어지도록 구성된다. 따라서, 종래에 발생하던 메인 코어에서의 쇼트성 불량을 방지하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 패키지를 설명하기 위한 사시도이다.
도 2는 도 1의 패키지의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 패키지를 커팅한 후의 기판을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 패키지 제조방법을 설명하기 위해 도 3의 기판에 전극패턴을 입힌 모습의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110.... 코어부 112.... 그루브
120.... 메인 코어 122.... 돌출 코어
140.... 전극 패턴 130.... 절연층

Claims (8)

  1. 코어부에 적어도 하나의 그루브를 형성시키며, 상기 그루브에 의해 복수개의 메인 코어를 형성시키는 단계;
    상기 코어부의 표면에 절연층을 형성시키는 단계;
    상기 절연층의 표면에 패턴부를 마련하는 단계;
    상기 그루브를 따라 커팅하여 상기 메인 코어의 단부에 돌출 코어가 형성되도록 하는 단계; 및
    패키지용 부품을 상기 패턴부 상에 본딩하는 단계;
    를 포함하는 패키지의 제조방법.
  2. 제1항에 있어서,
    상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계는,
    상기 그루브가 상기 코어부의 일면에 형성되는 것을 특징으로 하는 패키지의 제조방법.
  3. 제1항에 있어서,
    상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계는,
    상기 그루브가 상기 코어부의 양면에 형성되는 것을 특징으로 하는 패키지의 제조방법.
  4. 제1항에 있어서,
    상기 그루브에 의해 복수개의 메인 코어가 형성되도록 하는 단계는 상기 그루브를 웨트 에칭 방식으로 형성시키는 것을 특징으로 하는 패키지의 제조방법.
  5. 제1항에 있어서,
    상기 패턴부를 마련하는 단계는,
    상기 절연층의 표면 전체에 전극 패턴을 형성시키는 단계, 및
    상기 전극 패턴 중에서 소정의 패턴 이외 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 패키지의 제조방법.
  6. 전도체인 코어부가 커팅되어 이루어지는 메인 코어;
    상기 코어부의 상기 메인 코어들 사이에 형성되는 복수개의 그루브를 따라 커팅되어 상기 메인 코어의 단부에 돌출되도록 마련되는 돌출 코어;
    상기 메인 코어 및 상기 돌출 코어의 둘레에 형성되는 절연층;
    상기 절연층의 표면에 형성되는 전극 패턴; 및
    상기 전극 패턴 상에 본딩되는 패키지용 부품;
    을 포함하는 패키지.
  7. 제6항에 있어서,
    상기 돌출 코어는,
    상기 메인 코어의 일단부에 연결되는 제1 돌출부를 포함하는 것을 특징으로 하는 패키지.
  8. 제6항에 있어서,
    상기 돌출 코어는,
    상기 메인 코어의 일단부에 연결되는 제1 돌출부 및 상기 메인 코어의 타단부에 연결되는 제2 돌출부를 포함하는 것을 특징으로 하는 패키지.
KR1020080050310A 2008-05-29 2008-05-29 패키지 및 패키지의 제조방법 KR20090124234A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050310A KR20090124234A (ko) 2008-05-29 2008-05-29 패키지 및 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050310A KR20090124234A (ko) 2008-05-29 2008-05-29 패키지 및 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20090124234A true KR20090124234A (ko) 2009-12-03

Family

ID=41686190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050310A KR20090124234A (ko) 2008-05-29 2008-05-29 패키지 및 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20090124234A (ko)

Similar Documents

Publication Publication Date Title
US8110752B2 (en) Wiring substrate and method for manufacturing the same
KR100890217B1 (ko) 기판 제조방법
TW201521167A (zh) 封裝基板及其製法
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR100965508B1 (ko) 점퍼회로기판
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
JP5265650B2 (ja) 埋め込み回路基板の製造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR102004777B1 (ko) 패키지 제조 방법 및 그를 이용한 패키지
KR20090124234A (ko) 패키지 및 패키지의 제조방법
US20150016069A1 (en) Printed circuit board
JP4571012B2 (ja) 台座付水晶振動子
US6545855B1 (en) Low inductance termination for electronic components
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP4461476B2 (ja) 混成集積回路の製造方法
JP2018088442A (ja) プリント配線板およびその製造方法
JP2021174860A (ja) 基板、及び、その製造方法
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
TW202007248A (zh) 電子構件到安裝基板的連接
JP4954781B2 (ja) 三次元電子回路装置
RU2168798C2 (ru) Полупроводниковое устройство и способ его изготовления
JP2006066665A (ja) 配線基板
JP2019054126A (ja) 電子装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application