KR20050020739A - 다층 배선 회로 모듈 및 그 제조 방법 - Google Patents

다층 배선 회로 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20050020739A
KR20050020739A KR10-2004-7003102A KR20047003102A KR20050020739A KR 20050020739 A KR20050020739 A KR 20050020739A KR 20047003102 A KR20047003102 A KR 20047003102A KR 20050020739 A KR20050020739 A KR 20050020739A
Authority
KR
South Korea
Prior art keywords
layer
wiring
insulating layer
circuit module
via hole
Prior art date
Application number
KR10-2004-7003102A
Other languages
English (en)
Other versions
KR101053419B1 (ko
Inventor
쯔요시 오가와
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050020739A publication Critical patent/KR20050020739A/ko
Application granted granted Critical
Publication of KR101053419B1 publication Critical patent/KR101053419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 복수층의 단위 배선층이 다수개의 비아홀을 통하여 상호 층간 접속되어 적층 형성되어 이루어지는 다층 배선 회로 모듈로서, 각 단위 배선층(8∼12)이, 감광성 절연 수지재로 형성한 제1 절연층(22)에 포토리소그래프 처리를 실시하여 비아홀홈(25)을 형성함과 함께 이 제1 절연층(22) 상에 감광성 절연 수지재에 의해 형성한 제2 절연층(23)에 포토리소그래프 처리를 실시하여 배선홈(27)을 형성한다. 비아홀홈(25)과 배선홈(27)에 도체 금속이 충전되도록 제2 절연층(23) 상에 도체 금속층(24)을 형성하고, 이 도체 금속층(24)에 제2 절연층(23)의 주면을 노출시킬 때까지 연마 처리를 실시하여 비아홀홈(25)과 배선홈(27) 내에 충전된 도체 금속에 의해 비아홀(13)과 배선 패턴(26)을 형성한다.

Description

다층 배선 회로 모듈 및 그 제조 방법{MULTILAYER WIRING CIRCUIT MODULE AND METHOD FOR FABRICATING THE SAME}
본 발명은, 박형화와 고밀도 배선화가 도모된 다층 배선 회로 모듈 및 그 제조 방법에 관한 것이다.
본 출원은, 일본국에서 2002년 7월 3일에 출원된 일본 특허 출원 번호2002-195018를 기초로 하여 우선권을 주장하는 것으로서, 이 출원은 참조하는 것에 의해, 본 출원에 원용된다.
예를 들면 퍼스널 컴퓨터, 휴대 전화기, 비디오 기기, 오디오 기기 등의 각종 디지털 전자 기기에는, 각종 IC 소자나 LSI 소자 등의 반도체 칩을 탑재한 멀티칩 회로 모듈이 설치되어 있다. 각종 디지털 전자기기에 있어서는, 회로 패턴의 미세화, IC 패키지의 소형화나 집적 규모의 비약적 향상, 다핀화 또는 실장 방법의 개선 등에 의해서 멀티칩 회로 모듈의 소형화, 고기능화가 도모되는 것에 의해서, 소형 경량화 또는 박형화가 도모됨과 함께 고성능화, 고기능화, 다기능화, 고속 처리화 등이 도모되고 있다.
멀티칩 회로 모듈에는, 예를 들면 로직 기능과 메모리 기능 또는 아날로그 기능과 디지털 기능 등과 같이 서로 다른 기능을 구비한 회로를 탑재한 소위 시스템 LSI를 구성한 것도 있다. 멀티칩 회로 모듈에는, 각 프로세스의 기능 블록을 개별의 반도체 칩으로서 제조하고, 이들 반도체 칩을 동일 기판 위에 실장한 소위 멀티칩 회로 모듈을 구성한 것도 있다.
그런데, 멀티칩 회로 모듈에 있어서는, 더욱 성능 향상을 꾀하기 위해서는 마이크로 프로세서의 고속화나 메모리칩 사이의 신호 배선의 고밀도화가 요구되어, 배선 지연의 문제에 대한 대응도 도모할 필요가 있다. 멀티칩 회로 모듈에 있어서는, 각 소자(칩) 내에서 ㎓를 넘는 클럭 주파수의 실현이 도모되더라도, 칩 사이에서의 배선에 의한 신호 지연이나 반사 등의 문제 때문에 클럭 주파수를 한자릿수 단위로 낮추어야만 한다. 또한, 멀티칩 회로 모듈에 있어서는, 신호 배선의 고속화, 고밀도화를 도모하는 것에 의해, 예를 들면 전자파 장해(EMI: electromagnetic interference)나 전자 환경 적합성(EMC: electromagnetic compatibility)의 대책도 필요해진다. 따라서, 멀티칩 회로 모듈에 있어서는, 칩의 형성 기술뿐만 아니라, 패키지나 보드 등의 실장 기술을 포함시킨 시스템 기술로서 전체적으로 고집적화나 고성능화를 도모할 필요가 있다.
종래, 멀티칩 회로 모듈로서 도 1에 도시한 바와 같이 구성된 것이 있다. 도 1에 도시하는 것은, 인터포저(101)의 주면(101a) 상에 복수개의 반도체 칩(102A, 102B)을 탑재하여 이루어지는 플립 칩형의 멀티칩 회로 모듈(100)이다. 멀티칩 회로 모듈(100)은, 인터포저(101)의 표리 주면(101a, 101b)에 도시를 생략하지만 각각 적절한 회로 패턴이나 랜드, 입출력 단자 등이 형성되어 있다. 멀티칩 회로 모듈(100)은, 인터포저(101)의 주면(101a)에 각 반도체 칩(102)을 소정의 랜드(103) 상에 각각 플립 칩 접속하여 탑재함과 함께, 언더필(104)에 의해서 접속 부분을 피복하고 있다. 멀티칩 회로 모듈(100)에는, 인터포저(101)의 주면(101b)에 형성한 랜드에 각각 땜납볼(105)이 탑재되어, 예를 들면 마더 기판 등에 재치한 상태에서 리플로우 땜납 처리를 실시하여 땜납볼(105)을 용융하여 고화하는 것에 의해 실장된다.
상술한 바와 같이 종래의 멀티칩 회로 모듈(100)은, 복수개의 반도체 칩(102)이 인터포저(101)의 주면(101a)에 가로 배열 상태로 배열하여 실장되는데, 각 반도체 칩(102) 사이를 접속하는 배선이 인터포저(101)측에 형성되는 회로 패턴에 의해서 제약을 받는다. 멀티칩 회로 모듈(100)은, 이 모듈(100)이 탑재되는 장치의 다기능화, 고속화 등에 수반하여 많은 반도체 칩(102)이 설치되어, 한층 많은 배선 수가 필요해진다. 멀티칩 회로 모듈(100)은, 일반적인 기판 제조 기술로 제조되는 인터포저(101)에 형성하는 배선 패턴의 피치가, 제조 조건 등의 제약에 따라서 최소한 약 100㎛ 정도로 크기 때문에, 복수개의 반도체 칩(102) 사이에서 많은 접속을 행하는 경우에 큰 면적 또는 다층화된 인터포저(101)를 필요로 한다.
멀티칩 회로 모듈(100)에 있어서는, 다층화된 인터포저(101)를 이용하는 경우에, 비아를 통한 층간 접속이나 각 반도체 칩(102) 사이의 접속이 행하여지지만, 가공 조건으로부터 그 홀 직경이 최소한 약 50㎛ 정도이고, 또한 랜드 직경도 최소한 약 50㎛ 정도이기 때문에 대형의 인터포저(101)가 필요해진다. 멀티칩 회로 모듈(100)은, 이 때문에 각 반도체 칩(102) 사이를 접속하는 인터포저(101)에 형성되는 배선 패턴이 길어짐과 함께 많은 비아가 형성되어, L·C·R 성분이 커진다고 하는 문제가 있었다.
예를 들면 반도체 장치의 제조 프로세스에 있어서는, 실리콘 기판 상에 절연층을 성막 형성한 후에, 비아홈과 배선홈을 형성하는 드라이 에칭 공정과 도체 금속층의 성막 형성 공정을 거쳐 미세한 배선 패턴을 형성하는 기술도 제안되어 있다. 이러한 배선 형성 방법에 있어서는, 절연층에 대하여 제1 드라이 에칭 처리를 실시하여 다수개의 비아홈을 형성함과 함께, 제2 드라이 에칭 처리를 실시하여 배선홈을 패턴 형성한다. 이 배선 형성 방법에서는, 절연층의 전면에 예를 들면 도금에 의해 구리막층을 형성한 후에, 이 구리막층에 연마 처리를 실시하는 것에 의해서 비아홀과 소정의 배선 패턴을 형성한다.
이러한 배선 형성 방법에 따르면, 기계 가공이나 레이저 가공에 의해 비아홀을 형성함과 함께 동박에 에칭 처리를 실시하여 회로 패턴을 형성하는 일반적인 배선 형성 방법과 비교하여, 미세하고 또한 고밀도의 배선 패턴을 다층으로 형성하는 것이 가능하다. 이 배선 형성 방법에 있어서는, 홈의 깊이를 달리하는 정밀한 제1 드라이 에칭 처리와 제2 드라이 에칭 처리를 실시하는 것이 필요함과 함께, 일반적인 다층 배선 기판의 제조 프로세스에의 적용이 곤란하다. 또한, 이 배선 형성 방법에 따르면, 실리콘 기판 상에 배선층을 다층으로 형성하기 때문에, 마더 기판 등에의 실장 구조가 복잡하게 되어 소형화의 실현이 곤란하게 됨과 함께 배선 패턴도 길어지게 되는 문제가 있다.
<발명의 개시>
본 발명의 목적은, 상술한 바와 같은 종래의 멀티칩 회로 모듈이 갖는 문제점을 해결할 수 있는 신규한 다층 배선 회로 모듈 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 각 단위 배선층이 미세하고 또한 고밀도의 배선 패턴을 가짐과 함께 비아-온-비아 구조로 최단 배선 길이를 갖고 층간 접속이 행하여져, 소형화와 함께 박형화를 실현할 수 있고, 고속 처리화나 신뢰성의 향상을 도모한 다층 배선 회로 모듈 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 따른 다층 배선 회로 모듈은, 복수개의 단위 배선층이 다수개의 비아홀을 통하여 층간 접속되어 적층되고, 각 단위 배선층이, 제1 절연층과, 제2 절연층과, 연마 처리가 실시되는 도체 금속층으로 구성된다. 제1 절연층은, 감광성 절연 수지재로 성막되고, 포토리소그래프 처리가 실시되어 각 비아홀에 대응하는 다수개의 비아홀홈이 형성되어 있다. 제2 절연층은, 제1 절연층 상에 감광성 절연 수지재로 성막되고, 포토리소그래프 처리가 실시되어 일부에 각 비아홀홈과의 연통부를 갖고 배선 패턴에 대응하는 배선홈이 패턴 형성되어 있다. 도체 금속층은, 제2 절연층 상에 각 비아홀홈과 배선홈 내에도 도체 금속이 충전되어 전면에 성막되어 있다. 각 단위 배선층은, 제2 절연층의 주면을 노출시킬 때까지 연마 처리가 실시되어 이 제2 절연층의 주면에 동일면을 구성하여 노출된 도체 금속층의 각 비아홀홈과 배선홈 내에 충전된 도체 금속에 의해서, 각 비아홀과 배선 패턴이 형성된다.
본 발명에 따른 다층 배선 회로 모듈에 따르면, 감광성 절연 수지재로 성막된 제1 절연층과 제2 절연층에 각각 간이한 설비와 작업에 의한 포토리소그래프 처리를 실시하여 해상도가 높은 비아홀홈과 배선홈을 형성하기 때문에, 미소한 비아홀이나 미세하고 또한 고밀도의 배선 패턴을 형성하는 것이 가능하게 된다. 다층 배선 회로 모듈에 따르면, 각 단위 배선층을 비아-온-비아 구조에 의해 최단으로 상호 층간 접속하여 적층 형성하는 것에 의해 배선 길이를 단축하여 전송되는 신호의 감쇠가 저감됨과 함께 신호 지연이 최소한으로 되고 또한 박형화가 도모되어, 예를 들면 대용량, 고속, 고밀도 버스에의 대응이 가능하게 된다.
본 발명에 따른 다층 배선 회로 모듈의 제조 방법은, 복수개의 단위 배선층이 다수개의 비아홀을 통하여 상호 층간 접속되어 적층되어 이루어지는 다층 배선 회로 모듈을 제조하는 방법이다. 이 다층 배선 회로 모듈의 제조 방법에 있어서, 각 단위 배선층의 형성 공정은, 감광성 절연 수지재에 의해 제1 절연층을 형성하는 공정과, 제1 절연층에 대하여 포토리소그래프 처리를 실시하여 각 비아홀에 대응하는 다수개의 비아홀홈을 형성하는 공정과, 제1 절연층 상에 감광성 절연 수지재를 전면에 도포하여 제2 절연층을 성막하는 공정과, 제2 절연층에 대하여 포토리소그래프 처리를 실시하여 일부에 각 비아홀홈과의 연통부를 갖는 배선 패턴에 대응하는 배선홈을 형성하는 공정과, 제2 절연층 상에 각 비아홀홈과 배선홈 내에도 도체 금속을 충전하여 도체 금속층을 전면에 성막하는 공정과, 도체 금속층을 제2 절연층의 주면을 노출시킬 때까지 연마하는 공정으로 이루어진다. 각 비아홀과 배선 패턴은, 연마 처리가 실시되어 제2 절연층의 주면에 동일면을 구성하여 노출된 도체 금속층의 각 비아홀홈과 배선홈 내에 충전된 도체 금속에 의해 형성된다. 이 제조 방법에 있어서, 제1층의 단위 배선층은, 제1 절연층을 베이스 기판 위에 성막하고, 상층의 단위 배선층은, 각각의 제1 절연층을 하층의 단위 배선층의 제2 절연층 상에 성막하여 형성된다.
본 발명에 따른 다층 배선 회로 모듈의 제조 방법에 따르면, 감광성 절연 수지재로 성막 형성한 제1 절연층과 제2 절연층과 포토리소그래프 처리를 실시하여 해상도가 높은 비아홀홈과 배선홈을 형성하기 때문에, 미소한 비아홀이나 미세하고 또한 고밀도의 배선 패턴을 형성하는 것이 가능하게 된다. 이 제조 방법을 이용함으로써, 각 단위 배선층을 비아-온-비아 구조에 의해 최단으로 상호 층간 접속하여 적층 형성하는 것에 의해 배선 길이를 단축하여 전송되는 신호의 감쇠가 저감됨과 함께 신호 지연이 최소한으로 되고 또한 박형화가 도모되게 되어, 예를 들면 대용량, 고속, 고밀도 버스에의 대응이 도모된 다층 배선 회로 모듈을 제조할 수 있다.
본 발명의 또 다른 목적, 본 발명에 의해서 얻어지는 구체적인 이점은, 이하에 있어서 도면을 참조하여 설명되는 실시 형태의 설명으로부터 한층 명백해질 것이다.
도 1은 종래의 회로 모듈을 도시하는 종단면도.
도 2는 본 발명에 따른 회로 모듈을 도시하는 주요부 종단면도.
도 3은 제1 절연층의 형성 공정을 도시하는 종단면도.
도 4는 제1 절연층에 실시하는 제1 노광 공정을 도시하는 종단면도.
도 5는 제1 절연층에 실시하는 제1 현상 공정을 도시하는 종단면도.
도 6은 제2 절연층의 형성 공정을 도시하는 종단면도.
도 7은 제2 절연층에 실시하는 제2 노광 공정을 도시하는 종단면도.
도 8은 제2 절연층에 실시하는 제2 현상 공정을 도시하는 종단면도.
도 9는 제2 절연층에 실시하는 도체 금속층의 형성 공정을 도시하는 종단면도.
도 10은 도체 금속층에 화학-기계 연마 처리를 실시한 연마 공정을 도시하는 종단면도.
도 11은 베이스 기판 위에 형성한 다층 배선 회로부를 도시하는 종단면도.
도 12는 다층 배선 회로부에 반도체 칩을 실장하는 공정을 도시하는 종단면도.
도 13은 반도체 칩과 밀봉 수지층에 연마 처리를 실시한 연마 공정을 도시하는 종단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명을 적용한 다층 배선 회로 모듈(이하, 단순히 회로 모듈이라 약칭함) 및 그 제조 방법을 도면을 참조하여 설명한다.
본 발명에 따른 회로 모듈은, 예를 들면 정보 통신 기능이나 스토리지 기능 등을 갖고, 퍼스널 컴퓨터, 휴대 전화기 또는 오디오 기기 등의 각종 전자기기에 탑재되거나, 또는 옵션으로서 장착되는 초소형 통신 기능 모듈체의 고주파 회로부를 구성한다. 회로 모듈은, 상세한 설명은 생략하지만, 송수신 신호로부터 일단 중간 주파수로 변환하도록 한 슈퍼헤테로다인 방식에 따른 고주파 송수신 회로부 또는 중간 주파수에의 변환을 행하지 않고서 정보 신호의 송수신을 행하도록 한 다이렉트 변환 방식에 따른 고주파 송수신 회로부 등이 형성되어 이루어진다.
본 발명에 따른 회로 모듈(1)은, 도 2에 도시한 바와 같이, 제1 주면(2a)을 탑재면으로 하여, 마더 기판(3) 상에 실장용 범프(4)를 개재하여 탑재되는 다층 배선 회로부(2)와, 이 다층 배선 회로부(2)의 제2 주면(2b)에 다수개의 반도체 실장용 범프(5)를 개재하여 탑재된 복수개(도 2에서는 2개)의 반도체 칩(LSI)(6A, 6B)과, 이들 반도체 칩(6A, 6B)을 밀봉하는 밀봉 수지층(7)으로 구성된다. 회로 모듈(1)은, 다층 배선 회로부(2)가, 반도체 칩(6A, 6B)을 탑재하는 인터포저로서 기능한다. 또한, 본 발명에 따른 회로 모듈(1)은, 도시하지 않았지만 다층 배선 회로부(2)의 제2 주면(2b) 상에 적절한 전자 부품이나 소자 부품도 실장된다.
본 발명에 따른 회로 모듈(1)은, 다층 배선 회로부(2)가, 후술하는 공정을 거쳐 제1층의 단위 배선층(8)의 주면 위에 제2층의 단위 배선층(9)을 적층 형성하고, 이하 제2층의 단위 배선층(9)의 주면 위에 제3층의 단위 배선층(10) 내지 제5층의 단위 배선층(12)이 순차적으로 적층 형성됨으로써 5층 구조로 구성되어 있다. 이 회로 모듈(1)은, 다층 배선 회로부(2)가, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)의 모든 층 또는 상하층이나 복수층 사이를 관통하여 형성된 비아홀(13)을 통하여 층간 접속이 이루어진다. 또한, 회로 모듈(1)은, 후술하는 공정을 거쳐, 다층 배선 회로부(2) 내에 미세화, 미소화 및 고밀도화를 도모한 디지털 회로망이 형성된다.
본 발명에 따른 회로 모듈(1)은, 후술하는 바와 같이 다층 배선 회로부(2)의 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)에, 하층 단위 배선층측의 비아홀 상에 상층 단위 배선층측의 비아홀을 직접 형성하는 소위 비아-온-비아(Via-on-Via) 구조가 구비되어 있다. 회로 모듈(1)은, 마더 기판(3)에 실장됨으로써 이 마더 기판(3)측의 회로부로부터 다층 배선 회로부(2)로 소정의 신호나 전원의 공급이 행하여진다. 따라서, 본 발명에 따른 회로 모듈(1)은, 마더 기판(3)과 다층 배선 회로부(2)의 제2 주면(2b) 상에 실장된 반도체 칩(6A, 6B)이 비아홀(13)을 통하여 직접 접속되어 배선 길이의 단축화가 도모되고 있다. 이 회로 모듈(1)은, 마더 기판(3)과 반도체 칩(6A, 6B)과의 사이의 전송 신호의 감쇠가 저감됨과 함께, 신호 지연을 최소한으로 한 접속이 행하여진다.
본 발명에 따른 회로 모듈(1)은, 후술하는 바와 같이 반도체 칩(6A, 6B)과 밀봉 수지층(7)과 연마 처리를 실시하여 박형화하는 것에 의해, 전체의 박형화가 도모되고 있다. 회로 모듈(1)은, 후술하는 바와 같이 다층 배선 회로부(2)가, 평탄한 주면 위에 박리층(21)을 설치한 베이스 기판(20) 상에 제1층의 단위 배선층(8)이 형성되고, 이하 제1층의 단위 배선층(8) 상에 제2층의 단위 배선층(9) 내지 제5층의 단위 배선층(12)이 순차적으로 형성된다. 다층 배선 회로부(2)는, 소정의 공정을 거친 후에 박리층(21)을 개재하여 베이스 기판(20)으로부터 박리된다. 또한, 베이스 기판(20)은, 세정 등의 처리를 실시한 후에 재이용된다.
본 발명에 따른 회로 모듈(1)은, 다층 배선 회로부(2)가, 후술하는 바와 같이 평탄면을 갖는 베이스 기판(20) 상에 제1층의 단위 배선층(8)이 형성되고, 이 제1층의 단위 배선층(8)을 포함하는 각 단위 배선층이 각각의 주면이 평탄화되어, 순차적으로 상층의 단위 배선층이 형성되어 간다. 따라서, 회로 모듈(1)은, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)이 각각의 배선 패턴을 고정밀도 및 고밀도화를 도모하여 형성됨과 함께 박형화가 도모된다. 회로 모듈(1)은, 다층 배선 회로부(2)가 박형화됨으로써, 각 반도체 칩(6A, 6B)과의 사이를 접속하는 배선의 길이가 더욱 단축화되게 된다.
회로 모듈(1)에는, 다층 배선 회로부(2) 내에, 박막 기술이나 후막 기술에 의해서 캐패시터 소자(14)나 레지스터 소자(15) 또는 스파이럴형의 인덕터 소자(16)가 성막 형성된다. 캐패시터 소자(14)는, 예를 들면 디커플링 캐패시터나 직류 성분의 컷트용의 캐패시터로서, 산화 탄탈(TaO)막이나 질화 탄탈(TaN)막으로 구성된다. 레지스터 소자(15)는, 예를 들면 종단 저항용의 레지스터로서, TaN 막으로 구성된다. 이 회로 모듈(1)은, 상술한 바와 같이 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)이 베이스 기판(20) 또는 하층의 단위 배선층의 평탄면 위에 순차적으로 적층하도록 형성되기 때문에, 고정밀도의 캐패시터 소자(14)나 레지스터 소자(15) 또는 인덕터 소자(16)가 형성된다. 회로 모듈(1)은, 종래 칩 부품을 이용하였던 캐패시터 소자나 레지스터 소자 또는 인덕터 소자 등의 수동 소자를 다층 배선 회로부(2) 내에 형성하는 것에 의해, 초소형이고 또한 고성능의 수동 소자를 배선 길이를 단축하여 실장할 수 있다.
본 발명에 따른 회로 모듈(1)은, 후술하는 공정을 거쳐 제조되지만, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)이, 각각 제1 절연층(22)과 제2 절연층(23) 및 도체 금속층(24)으로 구성되어 있다. 이 회로 모듈(1)의 제조 공정에서는, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)의 제조 공정이, 각각 제1 절연층(22)에 대하여 비아홀(13)을 형성하는 비아홀홈(25)의 형성 공정과, 제2 절연층(23)에 대하여 일부에 비아홀홈(25)과의 연통부를 갖는 배선 패턴(26)을 형성하기 위한 배선홈(27)의 형성 공정을 포함한다. 회로 모듈(1)의 제조 공정에서는, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)의 제조 공정이, 각각 제2 절연층(23)에 대한 도체 금속층(24)을 형성하는 Cu 도금 공정과, 도체 금속층(24)을 연마하는 화학-기계 연마(CMP: Chemical-Mechanical Polishing) 공정을 포함한다. 회로 모듈(1)의 제조 공정에서는, 상술한 공정을 거쳐 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12) 내에 배선 패턴(26)과 비아홀(13)이 형성된다.
본 발명에 따른 회로 모듈(1)은, 상술한 공정을 거쳐 베이스 기판(20) 상에 형성된 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)이 적층 형성되어 이루어지는 다층 배선 회로부(2)에 대하여, 제1 주면(2a) 상에 반도체 칩(6A, 6B)을 실장하는 반도체 칩 실장 공정과, 이들 반도체 칩(6A, 6B)을 밀봉 수지층(7)에 의해 밀봉하는 밀봉 수지층 형성 공정을 포함한다. 회로 모듈(1)의 제조 공정은, 반도체 칩(6A, 6B)과 밀봉 수지층(7)을 동시에 연마하는 연마 공정과, 제1 베이스 기판(20)으로부터 다층 배선 회로부(2)를 박리하는 박리 공정을 갖고, 회로 모듈(1)을 제조한다.
본 발명에 따른 회로 모듈(1)의 제조 공정은, 비아홀홈(25)과 배선홈(27)을 제1 절연층(22)과 제2 절연층(23)에 고해상도의 포토리소그래프 공정을 실시하여 형성한다. 회로 모듈(1)의 제조 공정에 따르면, 비아홀용의 홀 가공을 실시함과 함께 동박층을 형성한 기판에 대하여 개구 마스크를 이용한 패터닝 공정과 습식 에칭 공정 또는 도금 공정 등을 거치는 종래의 제조 공정과 비교하여, 고정밀도 및 고밀도, 미세화 및 미소화가 도모된 비아홀(13)이나 배선 패턴(26)을 갖는 회로 모듈(1)을 형성한다.
본 발명에 따른 회로 모듈(1)은, 상술한 제조 공정에 의해 제조됨으로써, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)에 있어서 각 비아홀(13)이 수㎛ 정도로 미소하고 또한 정밀하게 형성됨과 함께, 각 배선 패턴(26)도 피치가 수㎛ 레벨로 매우 미세하게 형성된다. 회로 모듈(1)은, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)에, 예를 들면 상하층을 그랜드 사이에 끼운 마이크로스트립 라인을 형성하는 것에 의해, 임피던스 제어된 배선 패턴(26)이 형성된다.
본 발명에 따른 제조 방법에 의해 제조되는 회로 모듈(1)은, 종래의 제조 방법을 채용하여 제조되는 회로 모듈과 비교하여, 면적 사이즈로 약1/10 정도까지 축소할 수 있고, 사용 한계 주파수 대역을 20㎓까지 높일 수 있다. 본 발명에 따른 회로 모듈(1)은, 다층 배선 회로부(2)를 구성하는 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)이 예를 들면 5㎛ 정도의 두께를 갖고 형성되고, 다층 배선 회로부(2)의 전체의 두께도 수십㎛ 정도까지 억제된다. 본 발명에 따른 회로 모듈(1)은, 반도체 칩(6A, 6B)도 정밀하게 또한 최대한으로 연마하여 100㎛ 정도의 두께로 하기 때문에, 대폭 박형화된다.
본 발명에 따른 회로 모듈(1)의 제조 방법의 각 공정을, 도 3 내지 도 12를 참조하여 상세히 설명한다.
본 발명에 따른 회로 모듈(1)의 제조 공정에서는, 우선, 도 3에 도시한 바와 같이 형성된 베이스 기판(20)이 공급된다. 베이스 기판(20)은, 절연 특성, 내열 특성 또는 내약품 특성을 갖고 고정밀도의 평탄면의 형성이 가능함과 함께 기계적 강성을 갖는 예를 들면 Si 기판이나 유리 기판 또는 석영 기판 등의 기판재로 형성된다. 베이스 기판(20)은, 이러한 기판재를 이용함으로써, 후술하는 스퍼터링 처리 시의 표면 온도의 상승에 대하여 열 변화가 억제되고, 또한 포토리소그래프 처리 시의 초점 심도의 유지, 마스킹의 컨택트 얼라이먼트 특성의 향상이 도모되어 고정밀도의 회로 모듈(1)의 제조가 가능하게 된다. 또한, 베이스 기판(20)은, 상술한 기판재에 한정되는 것이 아니라 평탄화 처리가 실시된 다른 적절한 기판재를 이용하여도 된다.
본 발명의 제조 방법에 이용되는 베이스 기판(20)은, 주면(20a)에 연마 처리를 실시하여 고정밀도의 평탄면으로서 형성되고, 이 주면(20a) 상에 박리층(21)이 성막된다. 박리층(21)은, 예를 들면 스퍼터링법이나 화학 증착법(CVD: Chemical Vapor Deposition) 등에 의해 베이스 기판(20)의 주면(20a) 상에 10㎛ 정도의 균일한 두께를 갖고 전면에 걸쳐 형성된 구리나 알루미늄 등의 금속 박막층과, 이 금속 박막층 상에 예를 들면 스핀 코팅법 등에 의해서 전면에 형성된 두께가 1㎛∼2㎛ 정도의 폴리이미드 수지 등의 수지 박막층으로 이루어진다. 박리층(21)은, 후술하는 박리 공정에서, 제1층의 단위 배선층(8)을 박리면으로 하여 다층 배선 회로부(2)가 베이스 기판(20)으로부터 박리된다.
본 발명에 따른 회로 모듈(1)의 제조 공정은, 박리층(21) 상에 제1층의 단위 배선층(8)을 형성한다. 제1층의 단위 배선층(8)의 제조 공정은, 도 3에 도시한 바와 같이 베이스 기판(20)의 박리층(21) 상에 제1 절연층(22)을 성막하는 공정을 제1 공정으로 한다. 제1 절연층(22)은, 예를 들면 폴리이미드계 또는 에폭시계의 네가티브형 감광성 절연 수지재가 이용되어, 도포 균일 특성이나 두께 제어 특성이 가능한 예를 들면 스핀 코팅법, 커튼 코팅법, 롤-코팅법 또는 딥코팅법 등에 의해서 박리층(21) 상에 전면에 걸쳐 성막된다. 제1 절연층(22)은, 평탄한 박리층(21)을 개재하여 평탄한 베이스 기판(20) 상에 성막됨으로써, 균일한 두께로 형성된다.
제1층의 단위 배선층(8)의 제조 공정은, 제1 포토리소그래프 처리를 실시하여 제1 절연층(22)에 비아홀(13)에 대응하여 비아홀홈(25)을 형성하는 공정을 제2 공정으로 한다. 제1 포토리소그래프 처리는, 도 4에 도시한 바와 같이, 제1 절연층(22)의 표면에 제1 포토마스크(30)를 위치 결정하여 배치하는 처리와, 제1 포토마스크(30)를 개재하여 제1 절연층(22)의 소정 부위를 노광하는 제1 노광 처리와, 제1 절연층(22)을 현상하는 제1 현상 처리를 갖는다. 제1 포토마스크(30)는, 도 4에 도시한 바와 같이 비아홀(13)에 대응한 비아홀홈(25)의 형성 부위를 차광부(30a)로 하고, 그 밖의 부위를 투광부(30b)로 한 차광·투광 패턴을 형성한 시트재로 이루어지고, 제1 절연층(22)의 표면 상에 위치 결정되어 밀착된 상태에서 배치된다.
제1 노광 처리는, 예를 들면 X-Y 방향으로 동작 제어되는 레이저광을 조사하는 방법이나, 수은 램프 등으로부터의 출사광을 조사하는 방법 등의 적절한 방법이 채용되어, 도 4에 도시한 바와 같이, 제1 포토마스크(30)의 투광부(30b)로부터 투과한 처리광 L1에 의해 제1 절연층(22)을 선택적으로 노광한다. 제1 절연층(22)에는, 이 제1 노광 처리에 의해서 도 4에 파선으로 도시한 바와 같이 비아홀(13)이 형성될 부분을 제외한 부분이 두께 방향의 전역에 걸쳐 선택적으로 노광되어 잠상화된다. 제1 현상 처리는, 예를 들면 제1 노광 처리를 실시한 베이스 기판(20)을 알칼리 용액에 침지하는 것에 의해서, 도 5에 도시한 바와 같이 제1 절연층(22)의 미노광 부분, 즉 각 비아홀(13)이 형성될 부분을 제거하여 소정의 비아홀홈(25)을 형성한다.
제1층의 단위 배선층(8)의 제조 공정은, 비아홀홈(25)이 형성된 제1 절연층(22) 상에, 도 6에 도시한 바와 같이, 제2 절연층(23)을 성막하는 공정을 제3 공정으로 한다. 제2 절연층(23)도, 제1 절연층(22)과 같이 예를 들면 폴리이미드계 또는 에폭시계의 네가티브형 감광성 절연 수지재가 이용되어, 도포 균일 특성이나 두께 제어 특성이 가능한 예를 들면 스핀 코팅법, 커튼 코팅법, 롤-코팅법 또는 딥코팅법 등에 의해서 제1 절연층(22) 상에 전면에 걸쳐 균일한 막 두께를 갖고 성막 형성된다. 절연 수지재는, 도 6에 도시한 바와 같이 제1 공정에 의해서 제1 절연층(22)에 형성된 비아홀홈(25) 내에도 충전된다.
제1층의 단위 배선층(8)의 제조 공정은, 제2 포토리소그래프 처리를 실시하여 제2 절연층(23)에 배선 패턴(26)에 대응하여 배선홈(27)을 형성하는 공정을 제4 공정으로 한다. 제2 포토리소그래프 처리도, 도 7에 도시한 바와 같이, 제2 절연층(23)의 표면에 제2 포토마스크(31)를 배치하는 처리와, 제2 포토마스크(31)를 개재하여 제2 절연층(23)의 소정 부위를 노광하는 제2 노광 처리와, 제2 절연층(23)을 현상하는 제2 현상 처리를 갖는다. 제2 포토마스크(31)는, 도 7에 도시한 바와 같이, 배선 패턴(26)에 대응하는 배선홈(27)이 형성될 부분을 차광부(31a)로 하고, 그 밖의 부위를 투광부(31b)로 한 차광·투광 패턴을 형성한 시트재로 이루어져, 제2 절연층(23)의 표면 상에 위치 결정되어 밀착한 상태에서 배치된다.
제2 노광 처리도, 상술한 제1 노광 처리와 동일한 노광 장치가 이용되어, 제2 포토마스크(31)의 투광부(31b)로부터 투과한 처리광 L2에 의해 제2 절연층(23)을 선택적으로 노광한다. 제2 노광 처리는, 도 7에 파선으로 도시한 바와 같이, 제2 절연층(23)에 배선 패턴(26)의 대응 부분을 제외한 부분을 두께 방향의 전역에 걸쳐 선택적으로 노광하여 잠상화를 행한다. 제2 현상 처리는, 예를 들면 제2 노광 처리를 실시한 베이스 기판(20)을 알칼리 용액에 침지하는 것에 의해서, 도 8에 도시한 바와 같이 제2 절연층(23)의 미노광 부분, 바꾸어 말하면 각 비아홀홈(25)에 충전된 절연 수지재와 패턴(26)의 대응 부위를 제거하여 소정의 비아홀홈(25)과 함께 배선홈(27)을 패턴 형성한다.
제1층의 단위 배선층(8)의 제조 공정은, 비아홀홈(25)과 배선홈(27)이 형성된 제2 절연층(23)에 대하여 금속 도금 처리를 실시하여 도체 금속층(24)을 성막 형성하는 공정을 제5 공정으로 한다. 금속 도금 처리는, 전해 도금 또는 무전해 도금의 어느 것이어도 되고, 도 9에 도시한 바와 같이 비아홀홈(25)과 함께 배선홈(27)의 내부에까지 도체 금속이 충전되도록 하여 제2 절연층(23)의 전면에 소정의 두께를 갖는 도체 금속층(24)을 형성한다. 금속 도금 처리는, 구체적으로 설명하면 도체 금속층(24)을 도전율이 우수한 구리막층을 형성하기 위해서 구리 도금이 실시되고, 전해 도금에 의해서 도체 금속층(24)을 형성하는 경우에, 박리층(21)을 전압 인가 전극으로서 이용한다.
제1층의 단위 배선층(8)의 제조 공정은, 도체 금속층(24)에 대하여 제2 절연층(23)의 주면을 노출시킬 때까지 연마하는 공정을 제6 공정으로 한다. 연마 처리는, 도체 금속층(24)과 함께 제2 절연층(23)의 일부를 연마하는 것에 의해, 도 10에 도시한 바와 같이 제1층의 단위 배선층(8)의 주면(8a)을 평탄면에 형성한다. 연마 처리는, 재질을 달리하는 제2 절연층(23)과 도체 금속층(24)을 동시에 연마하기 때문에, 도체 금속층(24)의 연마 레이트를 크게 하는 연마의 선택성을 갖는 CMP 법에 의해서 행해진다.
제1층의 단위 배선층(8)의 제조 공정은, 상술한 연마 처리를 실시함으로써, 도 10에 도시한 바와 같이 비아홀홈(25)과 배선홈(27)에 충전된 도체 금속, 즉 구리층이 제2 절연층(23)과 동일면을 구성하여 노출되어, 각각 비아홀(13)과, 배선 패턴(26)이 형성된 제1층의 단위 배선층(8)을 제작한다. 제1층의 단위 배선층(8)은, 상술한 바와 같이 베이스 기판(20) 상에 고정밀도의 두께를 갖고 제1 절연층(22)과 제2 절연층(23)이 형성되고, 고해상도의 제1 포토리소그래프 처리와 제2 포토리소그래프 처리가 실시되어 형성된 비아홀홈(25)과 배선홈(27)에 의해 비아홀(13)과 배선 패턴(26)이 형성되어 이루어진다.
따라서, 제1층의 단위 배선층(8)은, 전체적으로서 박형화되어 구성되지만, 배선 패턴(26)이 제2 절연층(23)의 두께와 동등한 두께를 갖기 때문에 충분한 신호 전송 특성을 유지한다. 제1층의 단위 배선층(8)은, 비아홀홈(25)과 배선홈(27)이 고밀도 및 미세화, 미소화하여 제1 절연층(22)과 제2 절연층(23)에 형성됨으로써, 고밀도 및 미세화, 미소화를 도모한 비아홀(13)이나 배선 패턴(26)이 형성된다. 제1층의 단위 배선층(8)에는, 상세한 설명은 생략하지만, 배선 패턴(26)과 함께 마더 기판(3)에 실장하기 위한 접속 패드나 입출력 전극이 형성된다.
또한, 상술한 제1층의 단위 배선층(8)의 제조 공정에서는, 제1 절연층(22)과 제2 절연층(23)을 네가티브형 감광성 절연 수지재로 성막 형성했지만, 포지티브형 감광성 절연 수지재로 성막 형성하도록 하여도 된다. 이러한 제조 공정에서는, 제1 포토마스크(30)나 제2 포토마스크(31)가, 비아홀홈(25)이나 배선홈(27)에 대응하는 부분이 투광부가 되고, 그 밖의 부분이 차광부가 된다. 또한, 이러한 제조 공정에서는, 제2 노광 처리 시에 제1 절연층(22)까지 노광되기 때문에, 노광량의 제어를 행할 필요가 있다.
회로 모듈(1)의 제조 공정은, 상술한 제1층의 단위 배선층(8)의 평탄화된 주면(8a) 상에 제2층의 단위 배선층(9)의 제조 공정이 실시된다. 제2층의 단위 배선층(9)의 제조 공정은, 제1층의 단위 배선층(8)의 주면(8a) 상에 제1 절연층(22)을 성막한 후에, 상술한 비아홀홈(25)을 형성하는 제1 포토리소그래프 처리를 실시하는 공정과, 제2 절연층(23)의 형성 공정과, 배선홈(27)을 형성하는 제2 포토리소그래프 처리를 실시하는 공정과, 도체 금속층(24)의 형성 공정과, 연마 공정이 실시된다. 제2층의 단위 배선층(9)의 제조 공정에서는, 상세한 설명을 생략하지만 적절한 방법에 의해 캐패시터 소자(14)나 레지스터 소자(15) 또는 인덕터 소자(16) 등의 수동 소자도 형성된다.
회로 모듈(1)의 제조 공정에서는, 제2층의 단위 배선층(9) 상에 제3층의 단위 배선층의 제조 공정이 실시되고, 이하 순차적으로 상층의 단위 배선층의 형성 공정이 실시되는 것에 의해, 도 11에 도시한 바와 같이 베이스 기판(20) 상에 다층 배선 회로부(2)가 제작된다. 다층 배선 회로부(2)는, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12)에 형성되는 비아홀(13)이, 도 11에 도시한 바와 같이 하층측의 비아홀 상에 상층측의 비아홀이 직접 형성되어 비아-온-비아 구조를 구성한다. 따라서, 다층 배선 회로부(2)는, 제1층의 단위 배선층(8) 내지 제5층의 단위 배선층(12) 사이가 최단의 배선 길이를 갖고 접속되도록 된다. 다층 배선 회로부(2)는, 평탄화된 하층의 단위 배선층 상에 상층의 단위 배선층이 순차적으로 형성되기 때문에, 하층측의 배선 패턴의 두께의 누적에 의한 영향이 억제되어 최상층의 제5층의 단위 배선층(12)이 휘어짐이나 굴곡 또는 요철이 없는 상태로 형성된다. 따라서, 다층 배선 회로부(2)는, 제5층의 단위 배선층(12) 상에 더욱 고정밀도의 단위 배선층을 형성하여 고집적화를 가능하게 한다.
회로 모듈(1)의 제조 공정에서는, 도 12에 도시한 바와 같이, 다층 배선 회로부(2)의 제2 주면(2b)을 구성하는 제5층의 단위 배선층(12)의 주면 위에 반도체 칩(6A, 6B)을 실장하는 공정이 실시된다. 제5층의 단위 배선층(12)에는, 상세한 설명을 생략하지만 배선 패턴(26)과 같이 하여 반도체 칩(6A, 6B)을 플립 칩 실장법 등의 적절한 실장 방법에 의해서 실장하기 위한 전극 패드나 다른 전자 부품 또는 다른 모듈과의 접속 등을 행하기 위한 접속 단자부가 형성되어 있다. 또한, 전극 패드나 접속 단자부에는, 예를 들면 무전해 니켈/구리 도금을 실시하여 단자 형성이 행하여진다. 반도체 칩 실장 공정은, 상세한 설명을 생략하지만, 반도체 칩(6A, 6B)의 전극에 실장용 범프(5)를 부착하는 공정과, 반도체 칩(6A, 6B)을 제5층의 단위 배선층(12) 상에 위치 결정하여 재치하는 공정과, 예를 들면 리플로우 땜납 처리를 실시하는 공정 등으로 이루어진다.
회로 모듈(1)의 제조 공정에서는, 도 12에 도시한 바와 같이, 실장한 반도체 칩(6A, 6B)을 밀봉 수지층(7)에 의해서 밀봉하는 밀봉 공정이 실시된다. 밀봉 수지층(7)은, 예를 들면 에폭시계 수지 등과 같이 열경화 수축률이 낮은 수지재를 이용하여 트랜스퍼 몰드법이나 인쇄법 등에 의해 성형되고, 경화 후에 베이스 기판(20)이나 다층 배선 회로부(2)에 휘어짐 등을 생기게 하는 응력의 발생이 억제되고 있다.
회로 모듈(1)의 제조 공정에서는, 반도체 칩(6A, 6B)과 밀봉 수지층(7)을 소정의 두께까지 연마하는 공정이 실시된다. 연마 공정은, 예를 들면 그라인더를 이용한 기계 연마법, 웨트 에칭에 의한 화학 연마법 또는 기계 연마법과 화학 연마법을 병행한 CMP 등에 의해서 행해지고, 밀봉 수지층(7)과 함께 반도체 칩(6A, 6B)을 기능에 지장이 없는 최대 범위에서 그 표면을 연마하는 것에 의해 도 13에 도시한 바와 같이 박형화한다. 연마 공정은, 베이스 기판(20)을 지지 기판으로 하여 반도체 칩(6A, 6B)을 밀봉 수지층(7)에 의해서 밀봉한 상태에서 연마하는 것에 의해, 각 반도체 칩(6A, 6B)에 엣지 결합 등의 손상이 생기게 하지 않고 최대한으로 또한 정밀하게 연마한다.
회로 모듈(1)의 제조 공정에서는, 상세한 설명은 생략하지만 연마 처리가 실시된 밀봉 수지층(7)에 박리층을 갖는 제2 베이스 기판을 접합한 후에, 베이스 기판(20)으로부터 회로 모듈(1)을 박리하는 공정이 실시된다. 제2 베이스 기판은, 회로 모듈(1)을 마더 기판(3) 등에 실장하기 위해서 다층 배선 회로부(2)의 제1 주면(2a)을 구성하는 제1층의 단위 배선층(8)에 전극 패드를 형성하거나, 평탄화 처리를 실시할 때의 베이스를 구성한다.
베이스 기판 박리 공정은, 상술한 공정을 거쳐 회로 모듈(1)을 형성한 베이스 기판(20)을 예를 들면 염산 등의 산성 용액에 침지시킨다. 회로 모듈(1)은, 산성 용액 속에서 박리층(21)의 금속 박막층과 수지 박막층과의 계면에서 박리가 진행되어, 제1층의 단위 배선층(8)측에 수지 박막층을 남긴 상태에서 베이스 기판(20)으로부터 박리된다. 또한, 박리 공정은, 예를 들면 레이저 박리 처리를 실시하는 것에 의해서, 회로 모듈(1)을 베이스 기판(20)으로부터 박리하도록 하여도 된다. 또한, 제1층의 단위 배선층(8)측에 남은 수지 박막층은, 예를 들면 산소 플라즈마에 의한 드라이 에칭법 등에 의해서 제거된다.
다층 배선 회로부(2)에는, 제1 주면(2a)에 노출된 제1층의 단위 배선층(8)에 형성한 접속 패드나 입출력 단자의 표면에 무전해 도금에 의해 Au-Ni 층을 형성하는 전극 형성 처리가 실시된다. 회로 모듈(1)은, 접속 패드에 실장용 범프(4)가 부착되고, 마더 기판(3)에 위치 결정된 상태에서 리플로우 땜납이 실시되어 실장된다. 또한, 회로 모듈(1)은, 마더 기판(3)의 실장 공정에 선행하여 제2 베이스 기판의 박리 공정이 실시된다.
상술한 회로 모듈(1)의 제조 공정에서는, 베이스 기판(20) 상에 1개의 회로 모듈(1)을 제작하는 공정을 설명했지만, 비교적 대형의 베이스 기판(20)을 이용하여 다수개의 회로 모듈(1)을 일괄해서 제작하도록 하여도 된다. 회로 모듈(1)의 제조 공정에서는, 이 경우에 베이스 기판(20)으로부터의 박리 공정에 선행하여 각 회로 모듈(1)을 분리하는 연결부의 커팅 처리가 실시된다. 또한, 회로 모듈(1)의 제조 공정에서는, Si 기판이나 유리 기판으로 이루어지는 베이스 기판(20) 상에 회로 모듈(1)을 제작했지만, 예를 들면 평탄화 처리를 실시한 일반적인 다층 기판의 제조 공정에 이용되는 각종 유기 기판을 이용하도록 해도 된다.
본 발명에 따른 회로 모듈(1)은, 다층 배선 회로부(2)가 반도체 칩(6A, 6B)을 실장하는 인터포저로서의 기능도 구비하도록 구성되지만, 단독의 다층 배선 회로 모듈로서 이용되도록 해도 되는 것은 물론이다. 또한, 회로 모듈(1)은, 다층 배선 회로부(2)의 제1 주면(2a)측에도 반도체 칩이나 실장 부품을 실장하도록 해도 되는 것은 물론이다. 회로 모듈(1)은, 이 경우 제1 주면(2a)측에도 제2 베이스 기판을 베이스로 하여 평탄화 처리가 실시된다.
또한, 본 발명은, 도면을 참조하여 설명한 상술의 실시예에 한정되는 것이 아니고, 첨부의 청구의 범위 및 그 주지를 일탈하지 않고, 여러 가지 변경, 치환 또는 그 동등한 것을 행할 수 있는 것은 당업자에게 있어서 분명하다.
상술한 바와 같이, 본 발명은, 각 단위 배선층이, 감광성 절연 수지재에 의해 형성한 제1 절연층에 포토리소그래프 처리를 실시하여 비아홀홈을 형성함과 함께 이 제1 절연층 상에 감광성 절연 수지재에 의해 형성한 제2 절연층에 포토리소그래프 처리를 실시하여 배선홈을 형성하고, 비아홀홈과 배선홈에 도체 금속이 충전되도록 제2 절연층 상에 형성한 도체 금속층에 제2 절연층의 주면을 노출시킬 때까지 연마 처리를 실시하여 비아홀홈과 배선홈 내에 충전된 도체 금속에 의해 비아홀과 배선 패턴을 형성하도록 하고 있기 때문에, 해상도가 높은 포토리소그래프 처리에 의해 미소하고 미세한 비아홀이나 배선 패턴이 고밀도로 형성되어 소형화와 함께 박형화가 도모된다. 본 발명에 따르면, 각 단위 배선층이 비아-온-비아 구조에 의해 최단으로 층간 접속되기 때문에 배선 길이의 단축화에 의한 전송 신호의 감쇠가 저감됨과 함께 전송의 지연이 최소한으로 되고 또한 노이즈의 영향도 저감됨으로써 신뢰성의 향상이 도모되고, 또한 대용량, 고속화, 고밀도화 버스의 대응이 도모되게 된다.

Claims (12)

  1. 복수층의 단위 배선층이 다수개의 비아홀을 통하여 상호 층간 접속되어 적층 형성되어 이루어지는 다층 배선 회로 모듈에 있어서,
    상기 각 단위 배선층은,
    감광성 절연 수지재로 성막 형성되고, 포토리소그래프 처리가 실시되어 상기 각 비아홀에 대응하는 다수개의 비아홀홈이 형성되어 이루어지는 제1 절연층과,
    상기 제1 절연층 상에 감광성 절연 수지재로 성막 형성되고, 포토리소그래프 처리가 실시되어 일부에 상기 각 비아홀홈과의 연통부를 갖는 배선 패턴에 대응하는 배선홈이 패턴 형성되어 이루어지는 제2 절연층과,
    상기 제2 절연층 상에, 상기 각 비아홀홈과 상기 배선홈 내에도 도체 금속이 충전되어 성막 형성되어 이루어지는 도체 금속층으로 구성되고,
    상기 제2 절연층의 주면을 노출시킬 때까지 연마 처리를 실시하여 이 제2 절연층의 주면에 동일면을 구성하여 노출된 상기 도체 금속층의 상기 각 비아홀홈과 상기 배선홈 내에 충전된 도체 금속에 의해, 상기 각 비아홀과 상기 배선 패턴이 형성되는 것을 특징으로 하는 다층 배선 회로 모듈.
  2. 제1항에 있어서,
    상기 제1 절연층과 제2 절연층이, 네가티브형 감광성 절연 수지재로 성막 형성되는 것을 특징으로 하는 다층 배선 회로 모듈.
  3. 제1항에 있어서,
    상기 도체 금속층이, 화학-기계 연마법에 의한 연마 처리가 실시되는 것을 특징으로 하는 다층 배선 회로 모듈.
  4. 제1항에 있어서,
    상기 도체 금속층이, 구리 도금에 의해 형성된 구리막층인 것을 특징으로 하는 다층 배선 회로 모듈.
  5. 제1항에 있어서,
    최하층의 상기 단위 배선층이, 평탄한 주면 위에 성막 형성한 박리층을 갖는 베이스 기판 위에 형성되어, 소정층을 적층 형성한 후에 상기 박리층을 개재하여 박리되는 것을 특징으로 하는 다층 배선 회로 모듈.
  6. 제1항에 있어서,
    최상층의 상기 단위 배선층에 IC 칩이나 LSI 또는 실장 부품이 실장되는 것을 특징으로 하는 다층 배선 회로 모듈.
  7. 복수층의 단위 배선층이 다수개의 비아홀을 통하여 상호 층간 접속되어 적층 형성되어 이루어지는 다층 배선 회로 모듈의 제조 방법에 있어서,
    상기 각 단위 배선층의 형성 공정은,
    감광성 절연 수지재에 의해 제1 절연층을 형성하는 공정과,
    상기 제1 절연층에 대하여 포토리소그래프 처리를 실시하여 상기 각 비아홀에 대응하는 다수개의 비아홀홈을 형성하는 공정과,
    상기 제1 절연층 상에 감광성 절연 수지재를 전면에 도포하여 제2 절연층을 성막 형성하는 공정과,
    상기 제2 절연층에 대하여 포토리소그래프 처리를 실시하고 일부에 상기 각 비아홀홈과의 연통부를 갖는 배선 패턴에 대응하는 배선홈을 형성하는 공정과,
    상기 제2 절연층 상에, 상기 각 비아홀홈과 상기 배선홈 내에도 도체 금속을 충전하여 도체 금속층을 전면에 성막 형성하는 공정과,
    상기 도체 금속층을 상기 제2 절연층의 주면을 노출시킬 때까지 연마하는 공정으로 이루어지고,
    상기 연마 처리가 실시되어 상기 제2 절연층의 주면에 동일면을 구성하고 노출된 상기 도체 금속층의 상기 각 비아홀홈과 상기 배선홈 내에 충전된 도체 금속에 의해 상기 각 비아홀과 상기 배선 패턴이 형성되고,
    제1층의 상기 단위 배선층은, 상기 제1 절연층을 베이스 기판 위에 성막하고, 상층의 상기 단위 배선층은, 각각의 상기 제1 절연층이 하층의 상기 단위 배선층의 상기 제2 절연층 상에 성막되는 것을 특징으로 하는 다층 배선 회로 모듈의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 절연층의 형성 공정과 제2 절연층의 형성 공정에 이용되는 감광성 절연 수지재가, 네가티브형 감광성 절연 수지재인 것을 다층 배선 회로 모듈의 제조 방법.
  9. 제7항에 있어서,
    상기 도체 금속층에 대한 연마 공정이, 화학-기계 연마법에 의한 연마 처리인 것을 특징으로 하는 다층 배선 회로 모듈의 제조 방법.
  10. 제7항에 있어서,
    상기 각 제2 절연층 상에 도체 금속층을 형성하는 공정이, 구리 도금을 실시하여 구리막층을 형성하는 공정인 것을 특징으로 하는 다층 배선 회로 모듈의 제조 방법.
  11. 제7항에 있어서,
    제1층의 상기 단위 배선층의 형성 공정은, 평탄한 주면 위에 박리층을 성막 형성한 베이스 기판 위에서 행해지고,
    소정층의 상기 단위 배선층을 형성한 후에, 상기 박리층을 개재하여 박리하는 공정을 포함하는 것을 특징으로 하는 다층 배선 회로 모듈의 제조 방법.
  12. 제7항에 있어서,
    최상층의 상기 단위 배선층에 IC 칩이나 LSI 또는 실장 부품을 실장하는 공정을 포함하는 것을 특징으로 하는 다층 배선 회로 모듈의 제조 방법.
KR1020047003102A 2002-07-03 2003-06-19 다층 배선 회로 모듈 및 그 제조 방법 KR101053419B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002195018A JP2004039867A (ja) 2002-07-03 2002-07-03 多層配線回路モジュール及びその製造方法
JPJP-P-2002-00195018 2002-07-03
PCT/JP2003/007826 WO2004006331A1 (ja) 2002-07-03 2003-06-19 多層配線回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
KR20050020739A true KR20050020739A (ko) 2005-03-04
KR101053419B1 KR101053419B1 (ko) 2011-08-01

Family

ID=30112322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003102A KR101053419B1 (ko) 2002-07-03 2003-06-19 다층 배선 회로 모듈 및 그 제조 방법

Country Status (6)

Country Link
US (4) US7473992B2 (ko)
EP (1) EP1519414A4 (ko)
JP (1) JP2004039867A (ko)
KR (1) KR101053419B1 (ko)
TW (1) TWI232574B (ko)
WO (1) WO2004006331A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878649B1 (ko) * 2006-05-22 2009-01-15 히다찌 케이블 리미티드 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237217B2 (en) * 2003-11-24 2007-06-26 International Business Machines Corporation Resonant tree driven clock distribution grid
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
SG119230A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer
JP4431747B2 (ja) * 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP4787559B2 (ja) 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4829585B2 (ja) * 2005-10-12 2011-12-07 日本電気株式会社 配線基板及び半導体装置
US7637009B2 (en) * 2006-02-27 2009-12-29 Sv Probe Pte. Ltd. Approach for fabricating probe elements for probe card assemblies using a reusable substrate
GB0604026D0 (en) * 2006-02-28 2006-04-12 Airbus Uk Ltd Aircraft wing
US20070257339A1 (en) * 2006-05-08 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Shield structures
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7991157B2 (en) * 2006-11-16 2011-08-02 Digimarc Corporation Methods and systems responsive to features sensed from imagery or other data
TWI320963B (en) 2006-12-06 2010-02-21 Princo Corp Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
EP1986238A3 (en) * 2007-04-27 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Resin molded optical semiconductor device and corresponding fabrication method
US7869225B2 (en) * 2007-04-30 2011-01-11 Freescale Semiconductor, Inc. Shielding structures for signal paths in electronic devices
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US20090094754A1 (en) * 2007-08-31 2009-04-16 Hall Iii Walter Randall Foam core article with flexible heat-resistant knitted fabric
JP4434268B2 (ja) * 2007-11-28 2010-03-17 Ｔｄｋ株式会社 電子部品モジュール
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
JP2009188011A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp フリップチップ半導体装置の製造方法と製造装置
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5496541B2 (ja) 2009-04-20 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5171726B2 (ja) * 2009-05-11 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
JP5275192B2 (ja) * 2009-09-28 2013-08-28 ローム株式会社 半導体装置の製造方法、半導体装置およびウエハ積層構造物
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWM408911U (en) * 2011-01-13 2011-08-01 Mao Bang Electronic Co Ltd Multilayer circuit board structure
CN102625603A (zh) * 2011-01-13 2012-08-01 讯忆科技股份有限公司 多层电路板的线路层增层方法及其结构
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) * 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US10475759B2 (en) 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
JP5516619B2 (ja) * 2012-02-27 2014-06-11 イビデン株式会社 電子部品の製造方法
US9111998B2 (en) 2012-04-04 2015-08-18 Samsung Electronics Co., Ltd Multi-level stack having multi-level contact and method
KR101411813B1 (ko) 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9287162B2 (en) 2013-01-10 2016-03-15 Samsung Austin Semiconductor, L.P. Forming vias and trenches for self-aligned contacts in a semiconductor structure
US10115661B2 (en) 2013-02-08 2018-10-30 Qualcomm Incorporated Substrate-less discrete coupled inductor structure
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9502336B2 (en) * 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9679841B2 (en) * 2014-05-13 2017-06-13 Qualcomm Incorporated Substrate and method of forming the same
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) * 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
US20180166294A1 (en) * 2016-12-13 2018-06-14 Intel Corporation Apparatus and methods to achieve uniform package thickness
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
JP6826947B2 (ja) * 2017-05-18 2021-02-10 新光電気工業株式会社 配線基板、配線基板の製造方法
US20190006457A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Package integrated passives
KR102530258B1 (ko) * 2017-07-13 2023-05-08 셀링크 코포레이션 인터커넥트 회로 방법 및 장치
JP7375274B2 (ja) * 2019-06-10 2023-11-08 Ｔｏｐｐａｎホールディングス株式会社 配線基板及び配線基板の製造方法
JP2021082791A (ja) * 2019-11-22 2021-05-27 本田技研工業株式会社 半導体装置
US11688668B2 (en) 2019-12-31 2023-06-27 At&S (China) Co. Ltd. Component carrier with low shrinkage dielectric material
CN114245597A (zh) * 2020-09-09 2022-03-25 鹏鼎控股(深圳)股份有限公司 内埋导电线路的线路板的制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336088A (en) * 1980-06-30 1982-06-22 International Business Machines Corp. Method of fabricating an improved multi-layer ceramic substrate
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH06102410A (ja) * 1992-09-21 1994-04-15 Matsushita Electric Ind Co Ltd パターン形成方法
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
JPH08148828A (ja) * 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
JP2748890B2 (ja) * 1995-06-14 1998-05-13 日本電気株式会社 有機樹脂多層配線基板およびその製造方法
JP4095731B2 (ja) * 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
JP3790063B2 (ja) 1999-03-08 2006-06-28 新光電気工業株式会社 多層配線基板及びその製造方法並びに半導体装置
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP2001077543A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 多層配線基板
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
KR20020033190A (ko) * 2000-07-21 2002-05-04 후지다 히로미찌 다층 프린트 배선판용 절연성 수지 조성물, 이것을 이용한다층 프린트 배선판, 및 그 제조방법
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6753612B2 (en) * 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
TW558823B (en) * 2002-04-10 2003-10-21 Via Tech Inc Through-hole process of integrated circuit substrate
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4072505B2 (ja) * 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878649B1 (ko) * 2006-05-22 2009-01-15 히다찌 케이블 리미티드 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US7939935B2 (en) 2006-05-22 2011-05-10 Hitachi Cable Ltd. Electronic device substrate, electronic device and methods for fabricating the same

Also Published As

Publication number Publication date
TWI232574B (en) 2005-05-11
US20050250310A1 (en) 2005-11-10
EP1519414A4 (en) 2009-03-04
US20060125083A1 (en) 2006-06-15
US20050006752A1 (en) 2005-01-13
US7473992B2 (en) 2009-01-06
WO2004006331A1 (ja) 2004-01-15
US7235477B2 (en) 2007-06-26
TW200409337A (en) 2004-06-01
JP2004039867A (ja) 2004-02-05
EP1519414A1 (en) 2005-03-30
US20070145568A1 (en) 2007-06-28
KR101053419B1 (ko) 2011-08-01

Similar Documents

Publication Publication Date Title
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
KR100909155B1 (ko) 멀티칩 회로 모듈 및 그 제조 방법
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
JP2003163323A (ja) 回路モジュール及びその製造方法
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
JP3877717B2 (ja) 半導体装置およびその製造方法
US7915076B2 (en) Hybrid module and method of manufacturing the same
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP4701506B2 (ja) 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
KR100782405B1 (ko) 인쇄회로기판 제조방법
JP4899603B2 (ja) 三次元半導体パッケージ製造方法
JP2004146602A (ja) 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
WO2004047167A1 (ja) 半導体装置、配線基板および配線基板製造方法
JP2003304065A (ja) 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP2004079736A (ja) チップ内蔵基板装置及びその製造方法
WO2024045731A1 (zh) 一种三维封装结构及其制备方法
JP4413206B2 (ja) 半導体装置およびその製造方法
KR20100126991A (ko) 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법
JP2005310841A (ja) 回路モジュール体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 5