KR20200077242A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20200077242A
KR20200077242A KR1020180166567A KR20180166567A KR20200077242A KR 20200077242 A KR20200077242 A KR 20200077242A KR 1020180166567 A KR1020180166567 A KR 1020180166567A KR 20180166567 A KR20180166567 A KR 20180166567A KR 20200077242 A KR20200077242 A KR 20200077242A
Authority
KR
South Korea
Prior art keywords
wiring
layer
semiconductor package
semiconductor
disposed
Prior art date
Application number
KR1020180166567A
Other languages
English (en)
Other versions
KR102547250B1 (ko
Inventor
하욥
정지나
김성현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180166567A priority Critical patent/KR102547250B1/ko
Priority to US16/698,275 priority patent/US11227835B2/en
Priority to CN201911325190.3A priority patent/CN111354722A/zh
Publication of KR20200077242A publication Critical patent/KR20200077242A/ko
Application granted granted Critical
Publication of KR102547250B1 publication Critical patent/KR102547250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시의 일 실시예는, 서로 반대에 위치한 제1 및 제2 면을 가지고, 적어도 제1 및 제2 관통홀을 가지며, 상기 제1 및 제2 면을 연결하는 배선 구조를 포함하는 프레임; 상기 프레임의 제1 면 상에 배치되며, 상기 배선 구조에 연결된 재배선층을 갖는 연결 구조체; 상기 제1 관통홀 내에서 상기 연결 구조체 상에 배치되며, 상기 재배선층에 연결된 제1 패드를 갖는 제1 면과, 상기 제1 면에 반대에 위치하며 제2 패드를 갖는 제2 면을 갖는 제1 반도체 칩; 상기 제2 관통홀 내에서 상기 연결 구조체 상에 배치되며, 상기 재배선층에 연결된 접속 패드를 갖는 활성면과, 상기 활성면에 반대에 위치한 비활성면을 갖는 제2 반도체 칩; 상기 제1 및 제2 반도체 칩을 봉합하는 봉합재; 및 상기 봉합재와 상기 프레임의 제2 면 상에 배치되며, 상기 제1 반도체 칩의 제2 패드와 상기 배선 구조에 연결된 배선층을 포함하는 반도체 패키지를 제공한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지에 관한 것이다.
파워모듈 설계시에 중요한 고려 사항 중 하나는 다양한 소자들(예, 집적 회로 칩)를 통합하면서도 사이즈를 줄이는 것이다. 종래의 파워모듈은 파워 IC 스위칭에 의한 열문제를 해결하기 위한 구리(Cu) 리드 프레임을 베이스로 하여, 그 위에 다양한 소자들을 실장하고 이러한 소자들 간의 단자를 와이어 본딩으로 연결하는 구조를 갖는다. 하지만, 리드 프레임 상에 소자를 배치하는데 제약이 있으며, 와이어 본딩 기술을 이용하므로 패키지 두께 감소에 한계를 가진다.
본 개시의 여러 목적 중 하나는 파워 모듈에 사용되는 다양한 형태의 소자들(예, 파워 디바이스 칩)에 적합한 구조를 갖는 반도체 패키지를 제공하는데 있다.
본 개시의 일 실시예는, 서로 반대에 위치한 제1 및 제2 면을 가지고, 적어도 제1 및 제2 관통홀을 가지며, 상기 제1 및 제2 면을 연결하는 배선 구조를 포함하는 프레임; 상기 프레임의 제1 면 상에 배치되며, 상기 배선 구조에 연결된 재배선층을 갖는 연결 구조체; 상기 제1 관통홀 내에서 상기 연결 구조체 상에 배치되며, 상기 재배선층에 연결된 제1 패드를 갖는 제1 면과, 상기 제1 면에 반대에 위치하며 제2 패드를 갖는 제2 면을 갖는 제1 반도체 칩; 상기 제2 관통홀 내에서 상기 연결 구조체 상에 배치되며, 상기 재배선층에 연결된 접속 패드를 갖는 활성면과, 상기 활성면에 반대에 위치한 비활성면을 갖는 제2 반도체 칩; 상기 제1 및 제2 반도체 칩을 봉합하는 봉합재; 및 상기 봉합재와 상기 프레임의 제2 면 상에 배치되며, 상기 제1 반도체 칩의 제2 패드와 상기 배선 구조에 연결된 배선층을 포함하는 반도체 패키지를 제공한다.
본 개시의 일 실시예는, 서로 반대에 위치한 제1 및 제2 면을 가지고, 복수의 관통홀을 가지며, 상기 제1 및 제2 면을 연결하는 배선 구조를 포함하는 프레임; 상기 프레임의 제1 면 상에 배치되며, 상기 배선 구조에 연결된 재배선층을 갖는 연결 구조체; 상기 복수의 관통홀에 각각 배치되며, 상기 재배선층에 연결된 제1 패드를 갖는 제1 면과, 상기 제1 면에 반대에 위치하며 제2 패드를 갖는 제2 면을 갖는 복수의 반도체 칩; 상기 복수의 반도체 칩을 봉합하는 봉합재; 및 상기 봉합재와 상기 프레임의 제2 면 상에 배치되며, 상기 복수의 반도체 칩의 제2 패드와 상기 배선 구조에 연결된 배선층을 포함하는 반도체 패키지를 제공한다.
재배선층 형성 및 임베딩(embedding) 기술을 이용하여 다양한 구조의 파워모듈용 반도체 패키지를 구현할 수 있다. 와이어 본딩을 재배선층 구조로 대체함으로써 패키지 면적 및 두께를 감소시킬 수 있다. 방열 수단 및 수동 부품와 같은 다양한 부가 수단을 포함하도록 패키지의 설계를 비교적 자유롭게 변경할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도이다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 9는 본 개시의 일 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 10은 도 9의 반도체 패키지를 Ⅰ-Ⅰ' 선으로 절단하여 본 평면도이다.
도 11 내지 도 14는 본 개시의 다양한 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도들이다.
도 15는 도 14의 반도체 패키지에 채용된 내장형 인덕터를 나타낸 개략 사시도이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타 부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 칩 자체를 그대로 사용하지 않고 반도체 칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체 칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체 칩의 경우, 접속 패드의 크기와 접속 패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체 칩의 스케일보다 훨씬 크다. 따라서, 반도체 칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이며, 도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도면을 참조하면, 반도체 칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속 패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속 패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속 패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속 패드(2222)를 재배선하기 위하여 반도체 칩(2220) 상에 반도체 칩(2220)의 사이즈에 맞춰 연결 구조체(2240)를 형성한다. 연결 구조체(2240)는 반도체 칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속 패드(2222)를 오픈시키는 비아홀(2243)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결 구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프 금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체 칩(2220), 연결 구조체(2240), 패시베이션층(2250), 및 언더범프 금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체 칩의 접속 패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지 형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체 칩이나 크기가 작은 반도체 칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체 칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이며, 도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체 칩(2220)의 접속 패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 봉합재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체 칩(2220)의 접속 패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체 칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체 칩(2120)의 접속 패드(2122)가 연결 구조체(2140)에 의하여 반도체 칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결 구조체(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프 금속층(2160)이 더 형성될 수 있다. 언더범프 금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체 칩(2120)은 바디(2121), 접속 패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결 구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속 패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
본 제조 공정은 반도체 칩(2120)의 외측에 봉합재(2130)를 형성한 후에 연결 구조체(2140)가 형성될 수 있다. 이 경우에, 연결 구조체(2140)는 반도체 칩(2120)의 접속 패드(2122)와 연결하는 비아 및 재배선층으로부터 공정이 이루어지므로, 비아(2143)은 반도체 칩에 가까울수록 작은 폭을 갖도록 형성될 수 있다(확대영역 참조).
이와 같이, 팬-아웃 반도체 패키지는 반도체 칩 상에 형성된 연결 구조체를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체 칩의 I/O 단자를 모두 반도체 칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩 상에 형성된 연결 구조체를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체 칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체 칩(2120) 상에 반도체 칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속 패드(2122)를 재배선할 수 있는 연결 구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체 칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 9는 본 개시의 일 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이고, 도 10은 도 9의 반도체 패키지를 Ⅰ-Ⅰ' 선으로 절단하여 본 평면도이다.
도 9 및 도 10을 참조하면, 본 실시예에 따른 반도체 패키지(100)는, 서로 반대에 위치한 제1 면(110A) 및 제2 면(110B)을 가지며 제1 및 제2 관통홀(110HA,110HB)을 갖는 프레임(110)과, 상기 프레임(110)의 제1 면(110A)에 배치된 연결 구조체(140)와, 상기 제1 및 제2 관통홀(110HA,110HB)에 각각 배치된 제1 및 제2 반도체 칩(121,122)과, 상기 제1 및 제2 반도체 칩(121,122)을 봉합하는 봉합재(130)를 포함한다.
본 실시예에서, 상기 프레임(110)은 수동 부품(125)을 수용하기 위한 제3 관통홀(110HC)을 더 포함할 수 있다. 상기 수동 부품(125)은 상기 제3 관통홀(110HC)에 배치되어 봉합재(130)에 의해 봉합될 수 있다.
프레임(110)은 복수의 절연층(111a,111b,111c)이 적층된 절연 부재를 포함할 수 있다. 상기 배선 구조는 상기 복수의 절연층(111a,111b,111c)에 형성된 복수의 배선 패턴(112a,112b,112c,112d)과, 상기 복수의 절연층(111a,111b,111c)을 관통하며 상기 복수의 배선 패턴(112a,112b,112c,112d)을 각각 연결하는 복수의 배선 비아(113a,113b,113c)를 포함할 수 있다.
본 실시예에 채용된 프레임(110)은, 제1 절연층(111a)과, 상기 제1 절연층(111a)의 양면에 각각 배치된 제2 및 제3 절연층(111b,111c)을 포함한다. 상기 배선 구조는, 상기 제1 절연층(111a)의 양면에 각각 배치된 제1 및 제2 배선 패턴(112a,112b)과, 상기 제2 절연층(111b) 상에 배치된 제3 배선 패턴(112c)과, 상기 제3 절연층(111c) 상에 배치된 제4 배선 패턴(112d)과, 상기 제1 절연층(111a)을 관통하며 상기 제1 및 제2 배선 패턴(112a,112b)을 연결하는 제1 배선 비아(113a)와, 상기 제2 절연층(111b)을 관통하며 상기 제2 및 제3 배선 패턴(112b,112c)을 연결하는 제2 배선 비아(113b)와, 상기 제3 절연층(112c)을 관통하며 상기 제3 및 제4 배선 패턴(112c,112d)을 연결하는 제3 배선 비아(113c)를 포함한다. 다른 실시예에서, 프레임 및 배선 구조는 다양한 형태로 설계 변경될 수 있다. 예를 들어, 상기 절연 부재는 다른 수의 절연층를 가지며, 상기 배선 구조도 다른 구조로 형성될 수 있다(예, 도 12 참조).
연결 구조체(140)는 프레임(110)의 제1 면(110A)에 배치된 복수의 절연층(141)과, 상기 복수의 절연층(141)에 배치된 복수의 재배선층(142)과, 상기 각 절연층을 관통하며 복수의 재배선층에 연결된 재배선 비아(143)를 포함할 수 있다. 상기 재배선층(142)은 상기 재배선 비아(143)에 의해 배선 구조(특히, 제3 재배선 패턴(112c))에 연결될 수 있다. 본 실시예에 채용된 재배선층(142)은 2 레벨의 재배선층으로 예시되어 있으나, 다른 실시예에서, 단일층 또는 3 이상 레벨의 재배선층(예, 도 11 참조)을 포함할 수도 있다.
상기 재배선층(142)은 제1 및 제2 반도체 칩(121,122)과 상기 수동 부품(125) 각각에 전기적으로 연결될 수 있다.
상기 제1 반도체 칩(121)은 상기 재배선층(142)에 연결된 복수의 제1 패드(121P1,121P2)를 갖는 제1 면과, 상기 제1 면에 반대에 위치하며 제2 패드(121P3)를 갖는 제2 면을 갖는다.
상기 제1 반도체 칩(121)의 복수의 제1 패드(121P1,121P2)는 접속 비아(143c)를 통해서 상기 재배선층(142)에 각각 연결될 수 있다. 상기 제1 반도체 칩(121)의 제2 패드(121P3)는 상기 봉합재(130)와 상기 프레임(110)의 제2 면(110B) 상에 배치된 배선층(152)에 전기적으로 연결될 수 있다. 도 9에 도시된 바와 같이, 배선층(152)은 복수의 비아(153)를 통해서 제2 패드(121P3)에 연결될 수 있다. 상기 배선층(152)은 프레임(110)의 제2 면(110B)으로 연장되어 프레임(110)의 배선 구조(특히, 제4 배선 패턴(112d))에 연결될 수 있다.
일부 실시예에서, 제1 반도체 칩(121)은 전력관리 집적회로(PMIC: Power Management IC)와 같은 파워 디바이스를 포함할 수 있다. 예를 들어, 상기 제1 반도체 칩(121)은 IGBT(Insulated Gate Bipolar Transistor) 칩 및 FET(Field Effect Transister) 칩 중 적어도 하나일 수 있다. 구체적으로, IGBT 칩인 경우에, 복수의 제1 패드(121P1,121P2)는 각각 이미터(또는 컬렉터) 전극 및 게이트 전극일 수 있으며, 제2 패드(121P3)는 컬렉터(또는 이미터) 전극일 수 있다. FET 칩인 경우에, 복수의 제1 패드(121P1,121P2)는 각각 소스(또는 드레인) 전극 및 게이트 전극일 수 있으며, 제2 패드(121P3)는 드레인(또는 소스) 전극일 수 있다.
상기 제2 반도체 칩(122)은 상기 재배선층(142)에 연결된 접속 패드(122P)를 갖는 활성면과, 상기 활성면에 반대에 위치한 비활성면을 갖는다. 상기 제2 반도체 칩(122)의 접속 패드(122P)는 접속 비아(143c)를 통해서 상기 재배선층(142)에 연결될 수 있다.
일부 실시예에서, 상기 제2 반도체 칩(122)은 컨트롤 집적회로 칩을 포함할 수 있다. 예를 들어, 상기 제2 반도체 칩(122)은 중앙처리유닛(CPU) 및/또는 FPGA(Field Programmable Gate Array)이 구현된 IC 칩을 포함할 수 있다.
이와 같이, 본 실시예에 따른 반도체 패키지(100A)는 파워 모듈로 구현될 수 있다. 상기 제2 반도체 칩(122)은 본 CPU와 FPGA와 같은 저전압 대전류가 필요한 IC 칩을 포함하며, 상기 제1 반도체 칩(121)은 이에 필요한 저전압 대전류를 공급하는 파워 디바이스 칩을 포함할 수 있다. 상기 제2 반도체 칩(122)은 배선 임피던스에 의한 전압 강하를 방지하기 위해서, 상기 제1 및 제2 반도체 칩(121,122)의 배선 임피던스를 낮출 필요가 있다. 본 실시예에서는, 제1 반도체 칩(121)의 양면에 각각 배치된 재배선층(142) 및 배선층(152)을 이용하여 와이어 없이 상기 제1 반도체 칩(121)을 제2 반도체 칩(122)에 연결시킴으로써 낮은 배선 임피던스를 갖도록 구현할 수 있다.
상기 반도체 패키지(100A)는 상기 봉합재(130)에서 상기 제2 반도체 칩(122)의 비활성면에 대응되는 영역에 배치되는 방열층(152h)을 더 포함할 수 있다. 이 경우에, 상기 방열층(152h)은 배선층(152)과 함께 형성될 수 있다. 예를 들어, 상기 방열층(152h)은 상기 배선층(152)과 함께 동일한 도금공정에 의해 형성될 수 있다. 상기 방열층(152h)과 상기 배선층(152)은 동일한 레벨에 위치하며 동일한 물질(예, 구리)을 포함할 수 있다.
본 실시예에서는, 상기 방열층(152h)은 상기 배선층(152)과 유사하게, 상기 봉합재(130)를 부분적으로 관통하는 복수의 방열용 비아(153h)를 통해서 제2 반도체 칩(122)의 비활성면에 연결될 수 있다. 상기 제2 반도체 칩(122)으로부터 발생된 열은 상기 복수의 방열용 비아(153h)를 통해서 상기 방열층(152h)에 전달되고 외부로 방출될 수 있다. 상기 배선층(152)은 전기적 연결뿐만 아니라, 상기 방열층(152h)과 유사하게 상기 제1 반도체 칩(121)을 위한 방열수단으로도 사용될 수 있다.
상기 반도체 패키지(100A)는, 상기 프레임(110)의 제2 면(110B) 및 상기 배선층(152)을 덮는 패시베이션층(162)과, 상기 패시베이션층(162)을 관통하여 상기 배선 구조(특히, 제4 배선 패턴(112d))에 전기적으로 연결된 언더범프 금속(UBM)층(170)을 포함할 수 있다. 또한, 상기 반도체 패키지(100A)는 상기 언더범프 금속층(170) 상에 전기연결 금속(180)을 포함할 수 있다.
이하, 본 실시예에 따른 반도체 패키지(100)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)는 구체적인 재료에 따라 패키지(100)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제1 및 제2 반도체 칩(121,122)과 복수의 수동 부품(125)은 각각 제1 내지 제3 관통홀(110HA,110HB,110HC)의 벽면과 소정거리 이격되어 배치될 수 있다. 필요에 따라 변형도 가능하며, 복수의 관통홀(110HA,110HB,110HC)은 그 개수나 형상을 다양하게 형성될 수도 있다.
프레임(110)의 절연 부재는 특별히 한정되는 않으나, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 포함할 수 있다. 예를 들면, 절연 부재는 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 일부 실시예에서, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1 및 제2 반도체 칩(121,122)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적 회로(IC: Integrated Circuit)일 수 있다. 한편, 제1 및 제2 반도체 칩(121,122)은 별도의 범프나 재배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 집적 회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우에, 제1 및 제2 반도체 칩(121,122)의 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 패드(121P1-121P3,122P)는 이에 한정되지는 않으나 알루미늄(Al) 등의 도전성 물질을 사용할 수 있다. 일부 실시예에서 바디 상에는 패드(121P1-121P3,122P)를 노출시키는 패시베이션막(미도시)이 형성될 수 있으며, 패시베이션막(미도시)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 각각 절연막(미도시) 등이 더 배치될 수도 있다.
복수의 수동부품(125)은 각각 독립적으로 MLCC(Multi Layer Ceramic Capacitor), LICC(Low Inductance Chip Capacitor), 인덕터, 비즈, 그 외 각종 다른 종류의 필터 등일 수 있다. 각각의 수동부품(125)은 서로 다른 두께를 가질 수 있다. 또한, 각각의 수동부품(125)은 제1 및 제2 반도체 칩(121,122)과도 다른 두께를 가질 수 있다.
봉합재(130)는 프레임(110)과 제1 및 제2 반도체 칩(121,122)과 복수의 수동부품(125)의 적어도 일부를 봉합한다. 또한, 복수의 관통홀(110HA,110HB,110HC)의 적어도 일부를 채울 수 있다. 봉합재(130)는 절연 물질을 포함한다. 절연 물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 또는 이들에 무기 필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이며, 필요에 따라서는 PIE(Photo Imagable Encapsulant)을 사용할 수도 있다. 필요에 따라, 열경화성 수지나 열가소성 수지와 같은 절연 수지가 무기 필러 및/또는 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다.
연결 구조체(140)의 절연층(141)은 상술된 절연 물질이 사용될 수 있으며, 일부 실시예에서는 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 절연층(141)을 감광성 물질을 사용하는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 재배선 비아(143)를 파인 피치로 배열될 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라 서로 상이할 수도 있다. 절연층(141)을 다층으로 형성되더라도, 이들은 공정에 따라 일체화되어 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 패드(121P1-121P3,122P)를 재배선하는 역할을 수행할 수 있다. 예를 들어, 재배선층(142)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
재배선 비아(143)는 서로 다른 층에 형성된 재배선층(142), 배선층(134b), 패드(121P1-121P3,122P) 등을 전기적으로 연결시키며, 그 결과 반도체 패키지(100A) 내에 전기적 경로를 재구성할 수 있다. 예를 들어, 재배선 비아(143)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 재배선 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 재배선 비아(143)는 테이퍼 형상, 원통형상과 같은 다양한 형상을 가질 수 있다.
상기 패시베이션층(162)은 외부의 물리적 화학적 손상 등으로부터 반도체 패키지(100A)를 보호할 수 있다. 패시베이션층(162)는 배선층(152) 및 배선 구조의 적어도 일부 영역을 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(162)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(162)은 절연 수지 및 무기 필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 패시베이션층(162)은 ABF일 수 있으나, 이에 한정되는 것은 아니다.
언더범프 금속층(170)은 전기 연결 금속(180)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100)의 보드 레벨 신뢰성을 개선해준다. 언더범프 금속층(170)은 패시베이션층(162)의 개구를 통하여 노출된 배선층(152) 및 배선 구조의 적어도 일부 영역과 연결될 수 있다. 언더범프 금속층(170)은 패시베이션층(161)의 개구에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기 연결 금속(180)은 반도체 패키지(100A)을 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 반도체 패키지(100A)는 전기 연결 금속(180)을 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결 금속(180)은 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있다. 전기연결 금속(180)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결 금속(180)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 이에 한정되는 것은 아니다. 전기연결 금속(180)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않는다. 예를 들면, 전기연결 금속(180)의 수는 패드(121P1-121P3,122P)의 수에 따라 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기 연결 금속(180) 중 적어도 일부는 팬-아웃 영역에 배치될 수 있다. '팬-아웃(fan-out)' 영역이란 제1 및 제2 반도체 칩(121,122)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있다.
도 11은 본 개시의 일 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도 11을 참조하면, 본 실시예에 따른 반도체 패키지(100B)는, 제1 반도체 칩(또는 제2 반도체 칩)과 배선층(또는 방열층)의 연결 구조가 상이한 점과, 연결 구조체(140)가 3 레벨의 재배선층(142)을 포함하는 점과, 실장면(MT)이 반대인 점을 제외하고, 도 9 및 도 10에 도시된 구조와 유사한 것으로 이해할 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 9 및 도 10에 도시된 반도체 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
상기 반도체 패키지(100B)에서, 제1 반도체 칩(121)의 제2 패드(121P3)와 배선층(152)의 연결은 도전성 접합층(155)에 의해 구현될 수 있다. 도 12에 도시된 바와 같이, 상기 제1 반도체 칩(121)의 제2 패드(121P3)가 노출되도록 상기 봉합재(130)를 부분적으로 제거하고, 배선층(152)을 도전성 접합층(155)을 이용하여 접합시키는 방식으로 형성될 수 있다. 예를 들어, 도전성 접합층(155)은 TIM(thermal interface material), 도전성 에폭시 또는 솔더를 포함할 수 있다.
본 실시예에서는, 상기 방열층(152h)은 상기 배선층(152)과 유사하게, 상기 봉합재(130)를 부분적으로 제거된 영역에 도전성 접합층(155)을 제공하여 제2 반도체 칩(122)의 비활성면에 접합될 수 있다. 상기 방열층(152h)은 판형의 금속체를 포함할 수 있다.
상기 반도체 패키지(100B)는 앞선 실시예에 따른 반도체 패키지(100A)와 반대인 면을 실장면으로 사용할 수 있다. 구체적으로, 도 12에 도시된 바와 같이, 상기 반도체 패키지(100B)는 연결 구조체(140) 상에 배치된 패시베이션층(161)을 포함하고, 패시베이션층(161)은 재배선층(142)의 일부 영역이 개방된 복수의 개구를 갖는다.
상기 반도체 패키지(100B)는 상기 패시베이션층(161)의 개구를 통해서 재배선층(142)과 전기적으로 연결된 언더범프 금속층(170)을 포함할 수 있다. 전기연결 금속(180)은 언더범프 금속층(170)에 의해 재배선층(142)과 전기적으로 연결될 수 있다. 본 실시예에 채용된 연결 구조체(140)는 앞선 실시예와 달리, 3 레벨의 재배선층(142)을 포함할 수 있으며, 다른 실시예에서는 다른 레벨(예, 4 레벨 이상)의 재배선층을 포함할 수 있다.
도 12는 본 개시의 일 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도 12를 참조하면, 본 실시예에 따른 반도체 패키지(100C)는, 복수의 제1 반도체 칩을 포함하는 점과, 제2 반도체 칩과 방열층의 연결 구조 및 배선 구조가 상이한 점을 제외하고, 도 9 및 도 10에 도시된 구조와 유사한 것으로 이해할 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 9 및 도 10에 도시된 반도체 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
상기 반도체 패키지(100C)는, 앞선 실시예와 비교하여, 수동 부품을 대신하여 복수의 제1 반도체 칩(121A,121B)을 포함할 수 있다. 프레임(110')은 복수의 제1 관통홀(110HA-1,110HA-2)과 제2 관통홀(110HB)을 포함하며, 상기 복수의 제1 관통홀(110HA-1,110HA-2)에는 제1 반도체 칩(121A,121B)이 각각 배치될 수 있다. 상기 제1 반도체 칩(121A,121B)은 양면에 각각 배치된 제1 패드(121P1,121P2) 및 제2 패드(121P3)를 구비하며, 상기 제1 및 제2 패드(121P1,121P2 및 121P3)는 각각 재배선층(142) 및 배선층(152)에 연결될 수 있다. 상기 재배선층(142) 및 배선층(152)을 통해서 상기 제1 반도체 칩(121A,121B)은 상기 제2 반도체 칩(122)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 반도체 칩(121A,121B)은 파워 디바이스 칩이며, 상기 제2 반도체 칩(122)은 컨트롤 집적회로 칩을 포함하며, 상기 파워 디바이스 칩은 IGBT 칩 및 FET 칩 중 적어도 하나를 포함할 수 있다. 다른 실시예에서는, 제2 반도체 칩(122)도 복수개로 포함될 수 있으며, 이를 위해서 상기 프레임도 추가적인 관통홀을 포함할 수 있다.
본 실시예에서, 제1 반도체 칩(121A,121B)의 제2 패드(121P3)와 배선층(152)의 연결은 비아(153)에 의해 구현되며, 제2 반도체 칩(122)의 비활성면과 방열층(152h)의 연결은 도전성 접합층(155)에 의해 구현될 수 있다.
본 실시예에 채용된 프레임(110')은, 각각 상기 제1 및 제2 면(110A,110B)을 제공하는 제1 및 제2 절연층(111a,11b)을 포함한다. 상기 배선 구조는, 상기 제1 절연층(111a)에 매립되며 상기 연결 구조체(140)에 접하는 제1 배선 패턴(112a)과, 상기 제1 절연층(111a)의 상기 제1 배선 패턴(112a)이 매립된 측의 반대 측 상에 배치된 제2 배선 패턴(112b)과, 상기 제2 절연층(111b)의 상기 제2 배선 패턴(112b)이 위치한 측과 반대 측 상에 배치된 제3 배선 패턴(113)과, 상기 제1 절연층(111a)을 관통하며 상기 제1 및 제2 배선 패턴(112a,112b)을 연결하는 제1 배선 비아(113a)와, 상기 제2 절연층(111b)을 관통하며 상기 제2 및 제3 배선 패턴(112b,112c)을 연결하는 제2 배선 비아(113b)를 포함할 수 있다.
본 실시예에서, 제1 배선 패턴(112a)은 제1 절연층(111a)의 내부로 리세스될 수 있다. 이와 같이, 제1 배선 패턴(112a)이 제1 절연층(111a) 내부로 리세스되어 제1 절연층(111a)의 하면과 제1 배선 패턴(112a)의 하면이 단차를 가지는 경우, 봉합재(130) 형성 물질이 블리딩되어 제1 배선 패턴(112a)을 오염시키는 것을 방지할 수도 있다.
도 13은 본 개시의 일 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도 13을 참조하면, 본 실시예에 따른 반도체 패키지(100D)는, 다양한 수동 부품을 수용하는 복수의 제3 관통홀이 구비된 점과, 제2 반도체 칩과 방열층의 연결 구조가 상이한 점과, 패키지 온 패키지(POP)를 위한 구조를 채용한 점을 제외하고, 도 9 및 도 10에 도시된 구조와 유사한 것으로 이해할 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 9 및 도 10에 도시된 반도체 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
본 실시예에 채용된 프레임(110)은 제1 및 제2 관통홀(110HA,110HB) 외에 추가적으로 복수의 제3 관통홀(110HC-1,110HC-2)을 포함할 수 있다. 상기 제3 관통홀(110HC-1,110HC-2)은 2개로 제공되며, 각각 칩 캐패시터(125)와 칩 인덕터(126)를 포함할 수 있다. 상기 칩 캐패시터(125)와 칩 인덕터(126)는 재배선층(142)과 연결되는 접속 단자를 가질 수 있다.
본 실시예에서도, 앞선 실시예(도 12)와 유사하게 제1 반도체 칩(121A,121B)의 제2 패드(121P3)와 배선층(152)의 연결은 비아(153)에 의해 구현되며, 제2 반도체 칩(122)의 비활성면과 방열층(152h)의 연결은 도전성 접합층(155)에 의해 구현될 수 있다.
상기 반도체 패키지(100D)는 프레임(110)의 제2 면(110B)을 실장면으로 사용되도록 구성되며(도 9 참조), 연결 구조체(140)의 상면에는 다른 반도체 칩 또는 다른 반도체 패키지를 탑재할 수 있도록 구성될 수 있다. 구체적으로, 도 13에 도시된 바와 같이, 상기 반도체 패키지(100D)는 연결 구조체(140) 상에 배치되며 복수의 개구(H)를 갖는 패시베이션층(161)을 포함한다. 개방된 일부 영역에는 표면 처리층(142P)이 형성될 수 있다. 표면 처리층(142P)은 이에 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
도 14는 본 개시의 일 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도 14를 참조하면, 본 실시예에 따른 반도체 패키지(100E)는, 프레임(110)의 배선 구조를 이용하여 수동 부품을 구현한 점과, 제2 반도체 칩과 방열층의 연결 구조가 상이한 점과, 패키지 온 패키지(POP)를 위한 구조를 채용한 점을 제외하고, 도 9 및 도 10에 도시된 구조와 유사한 것으로 이해할 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 9 및 도 10에 도시된 반도체 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
상기 반도체 패키지(100D)는 프레임(110)에서 임베디드 트레이스 구조(즉, 배선 구조)로 구현된 내장형 인덕터(126)를 포함할 수 있다. 내장형 인덕터(126)는 도 15에 도시된 바와 같이, 프레임(110)는 제1 절연층(111a)의 양면에 각각 배치된 제1 및 제2 코일 패턴(126a,126b)과, 상기 제1 절연층(111a)을 관통하며 제1 및 제2 코일 패턴(126a,126b)을 연결하는 코일 비아(126v)를 포함한다. 이러한 내장형 인덕터(126)는 배선 구조와 함께, 전해 동도금 또는 무전해 동도금 등을 이용하여 형성할 수 있다. 상기 내장형 인덕터(126)는 프레임(110)의 배선 구조에 연결되어 다른 회로 및 제1 및 제2 반도체 칩(121,122) 등에 전기적으로 연결될 수 있다. 또한, 프레임(110)의 다른 위치에 복수의 내장형 인덕터를 포함할 수 있다.
본 실시예에서도, 앞선 실시예(도 12 및 도 13)와 유사하게 제1 반도체 칩(121A,121B)의 제2 패드(121P3)와 배선층(152)의 연결은 비아(153)에 의해 구현되며, 제2 반도체 칩(122)의 비활성면과 방열층(152h)의 연결은 도전성 접합층(155)에 의해 구현될 수 있다.
상기 반도체 패키지(100E)는 앞선 실시예(도 13)와 유사하게 연결 구조체(140)의 상면에 다른 반도체 칩 또는 다른 반도체 패키지를 탑재할 수 있도록 구성될 수 있다. 구체적으로, 도 14에 도시된 바와 같이, 상기 반도체 패키지(100E)는 연결 구조체(140) 상에 배치되며 복수의 개구(H)를 갖는 패시베이션층(161)을 포함한다. 개방된 일부 영역에는 표면 처리층(142P)이 형성될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 서로 반대에 위치한 제1 및 제2 면을 가지고, 적어도 제1 및 제2 관통홀을 가지며, 상기 제1 및 제2 면을 연결하는 배선 구조를 포함하는 프레임;
    상기 프레임의 제1 면 상에 배치되며, 상기 배선 구조에 연결된 재배선층을 갖는 연결 구조체;
    상기 제1 관통홀 내에서 상기 연결 구조체 상에 배치되며, 상기 재배선층에 연결된 제1 패드를 갖는 제1 면과, 상기 제1 면에 반대에 위치하며 제2 패드를 갖는 제2 면을 갖는 제1 반도체 칩;
    상기 제2 관통홀 내에서 상기 연결 구조체 상에 배치되며, 상기 재배선층에 연결된 접속 패드를 갖는 활성면과, 상기 활성면에 반대에 위치한 비활성면을 갖는 제2 반도체 칩;
    상기 제1 및 제2 반도체 칩을 봉합하는 봉합재; 및
    상기 봉합재와 상기 프레임의 제2 면 상에 배치되며, 상기 제1 반도체 칩의 제2 패드와 상기 배선 구조에 연결된 배선층을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 배선층은 상기 봉합재를 부분적으로 관통하는 복수의 비아를 통해서 제1 반도체 칩의 제2 패드에 연결되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 봉합재는 상기 제1 반도체 칩의 제2 면의 적어도 일부를 개방하는 개구를 가지며, 상기 배선층은 상기 봉합재의 개구를 통하여 도전성 접착부재에 의해 상기 제2 패드에 연결되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 봉합재에서 상기 제2 반도체 칩의 비활성면에 대응되는 영역에 배치되는 방열층을 더 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 방열층은 상기 배선층과 동일한 레벨에 위치하며 동일한 물질을 포함하는 반도체 패키지.
  6. 제4항에 있어서,
    상기 방열층은 상기 봉합재를 부분적으로 관통하는 복수의 비아를 통해서 제2 반도체 칩의 비활성면에 연결되는 반도체 패키지.
  7. 제4항에 있어서,
    상기 봉합재는 상기 제2 반도체 칩의 비활성면의 적어도 일부를 개방하는 개구를 가지며, 상기 방열층은 상기 봉합재의 개구를 통하여 도전성 접착부재에 연결되는 반도체 패키지.
  8. 제1항에 있어서,
    상기 제1 반도체 칩은 파워 디바이스 칩이며, 상기 제2 반도체 칩은 컨트롤 집적회로 칩을 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 파워 디바이스 칩은 IGBT(Insulated Gate Bipolar Transistor) 칩 및 FET(Field Effect Transister) 칩 중 적어도 하나를 포함하는 반도체 패키지.
  10. 제1항에 있어서,
    상기 프레임은 제3 관통홀을 더 포함하며, 상기 제3 관통홀에 수용된 제3 반도체 칩 또는 수동 부품을 더 포함하는 반도체 패키지.
  11. 제1항에 있어서,
    상기 프레임은 복수의 절연층을 포함하며,
    상기 배선 구조는 상기 복수의 절연층에 각각 배치된 복수의 배선 패턴과 상기 복수의 배선 패턴을 연결하는 적어도 하나의 배선 비아를 포함하며,
    상기 복수의 배선 패턴 및 상기 배선 비아의 일부로 구성된 인덕터를 더 포함하는 반도체 패키지.
  12. 제1항에 있어서,
    상기 프레임은, 상기 연결 구조체 상에 순차적으로 배치된 제1 및 제2 절연층을 포함하며,
    상기 배선 구조는, 상기 제1 절연층에 매립되며 상기 연결 구조체에 접하는 제1 배선 패턴과, 상기 제1 절연층의 상기 제1 배선 패턴이 매립된 측의 반대 측 상에 배치된 제2 배선 패턴과, 상기 제2 절연층의 상기 제2 배선 패턴이 위치한 측과 반대 측 상에 배치된 제3 배선 패턴과, 상기 제1 절연층을 관통하며 상기 제1 및 제2 배선 패턴을 연결하는 제1 배선 비아와, 상기 제2 절연층을 관통하며 상기 제2 및 제3 배선 패턴을 연결하는 제2 배선 비아을 포함하는 반도체 패키지.
  13. 제1항에 있어서,
    상기 프레임은, 제1 절연층과, 상기 제1 절연층의 양면에 각각 배치된 제2 및 제3 절연층을 포함하며,
    상기 배선 구조는, 상기 제1 절연층의 양면에 각각 배치된 제1 및 제2 배선 패턴과, 상기 제2 절연층 상에 배치된 제3 배선 패턴과, 상기 제3 절연층 상에 배치된 제4 배선 패턴과, 상기 제1 절연층을 관통하며 상기 제1 및 제2 배선 패턴을 연결하는 제1 배선 비아와, 상기 제2 절연층을 관통하며 상기 제2 및 제3 배선 패턴을 연결하는 제2 배선 비아와, 상기 제3 절연층을 관통하며 상기 제3 및 제4 배선 패턴을 연결하는 제3 배선 비아를 포함하는 반도체 패키지.
  14. 제1항에 있어서,
    상기 프레임의 제2 면 및 상기 배선층을 덮는 패시베이션층과,
    상기 패시베이션층을 관통하여 상기 배선 구조를 전기적으로 연결하는 언더범프 금속(UBM)층을 포함하는 반도체 패키지.
  15. 제1항에 있어서,
    상기 연결 구조체를 덮으면서 상기 재배선층의 일부 영역을 개방하는 복수의 개구를 갖는 패시베이션층을 더 포함하는 반도체 패키지.
  16. 서로 반대에 위치한 제1 및 제2 면을 가지고, 복수의 관통홀을 가지며, 상기 제1 및 제2 면을 연결하는 배선 구조를 포함하는 프레임;
    상기 프레임의 제1 면 상에 배치되며, 상기 배선 구조에 연결된 재배선층을 갖는 연결 구조체;
    상기 복수의 관통홀에 각각 배치되며, 상기 재배선층에 연결된 제1 패드를 갖는 제1 면과, 상기 제1 면에 반대에 위치하며 제2 패드를 갖는 제2 면을 갖는 복수의 반도체 칩;
    상기 복수의 반도체 칩을 봉합하는 봉합재; 및
    상기 봉합재와 상기 프레임의 제2 면 상에 배치되며, 상기 복수의 반도체 칩의 제2 패드와 상기 배선 구조에 연결된 배선층을 포함하는 반도체 패키지.
KR1020180166567A 2018-12-20 2018-12-20 반도체 패키지 KR102547250B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180166567A KR102547250B1 (ko) 2018-12-20 2018-12-20 반도체 패키지
US16/698,275 US11227835B2 (en) 2018-12-20 2019-11-27 Semiconductor package
CN201911325190.3A CN111354722A (zh) 2018-12-20 2019-12-20 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180166567A KR102547250B1 (ko) 2018-12-20 2018-12-20 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200077242A true KR20200077242A (ko) 2020-06-30
KR102547250B1 KR102547250B1 (ko) 2023-06-23

Family

ID=71097443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180166567A KR102547250B1 (ko) 2018-12-20 2018-12-20 반도체 패키지

Country Status (3)

Country Link
US (1) US11227835B2 (ko)
KR (1) KR102547250B1 (ko)
CN (1) CN111354722A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574409B1 (ko) * 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
US20230422525A1 (en) * 2022-06-22 2023-12-28 Mediatek Inc. Semiconductor package having a thick logic die
CN115497931B (zh) * 2022-11-17 2023-02-17 广东省大湾区集成电路与系统应用研究院 基于TMV和Fanout的集成功率模块及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263518A1 (en) * 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same
US20170287825A1 (en) * 2016-03-31 2017-10-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114774A1 (ja) * 2010-03-18 2011-09-22 日本電気株式会社 半導体素子内蔵基板およびその製造方法
US8664756B2 (en) 2012-07-24 2014-03-04 Medtronic, Inc. Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability
JP5558595B2 (ja) * 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US8778733B2 (en) * 2012-03-19 2014-07-15 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
DE102015120745B4 (de) * 2015-11-30 2021-12-09 Infineon Technologies Austria Ag Chip-Schutzumhüllung und -verfahren
KR102016492B1 (ko) 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
SG10201604384YA (en) * 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
KR101994752B1 (ko) 2016-07-26 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
US9853003B1 (en) 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10319683B2 (en) * 2017-02-08 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stacked package-on-package structures
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263518A1 (en) * 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same
US20170287825A1 (en) * 2016-03-31 2017-10-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
US20170309571A1 (en) * 2016-04-25 2017-10-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
US11227835B2 (en) 2022-01-18
CN111354722A (zh) 2020-06-30
US20200203279A1 (en) 2020-06-25
KR102547250B1 (ko) 2023-06-23

Similar Documents

Publication Publication Date Title
KR101939046B1 (ko) 팬-아웃 반도체 패키지
KR102059403B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR101994748B1 (ko) 팬-아웃 반도체 패키지
KR20200016624A (ko) 팬-아웃 반도체 패키지
KR20200111003A (ko) 반도체 패키지
KR20200052067A (ko) 반도체 패키지
KR20200057358A (ko) 팬-아웃 반도체 패키지
US11227835B2 (en) Semiconductor package
KR101982045B1 (ko) 팬-아웃 반도체 패키지
KR102509645B1 (ko) 팬-아웃 반도체 패키지
US11329004B2 (en) Semiconductor package
KR20190017233A (ko) 팬-아웃 반도체 패키지
KR102509644B1 (ko) 패키지 모듈
KR102086363B1 (ko) 반도체 패키지
KR20200120374A (ko) 반도체 패키지
KR20200062668A (ko) 반도체 패키지
US11205631B2 (en) Semiconductor package including multiple semiconductor chips
KR102555814B1 (ko) 반도체 패키지
KR102034307B1 (ko) 반도체 패키지 제조방법 및 이에 이용되는 제조장치
KR20210001636A (ko) 반도체 패키지
KR20200104087A (ko) 반도체 패키지
KR20190138108A (ko) 전자부품 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant