CN111048484B - 半导体封装件 - Google Patents

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；钝化层，设置在所述连接结构的所述第二表面上，并具有分别使所述重新分布层的第一区域和第二区域暴露的多个第一开口和多个第二开口；以及多个凸块下金属凸块，分别通过所述多个第一开口连接到所述重新分布层的所述第一区域。

Description

半导体封装件

本申请要求于2018年10月12日在韩国知识产权局提交的第10-2018-0122060号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。

技术领域

本公开涉及一种半导体封装件。

背景技术

与半导体芯片相关的技术的发展中的重大近期趋势已是半导体芯片的尺寸的减小。因此，在封装件技术的领域中，根据对小尺寸半导体芯片等的需求的快速增长，已需要实现在包括多个引脚的同时具有紧凑尺寸的半导体封装件。提出来满足如上所述的技术需求的一种封装件技术可以是扇出型封装件。这种扇出型封装件具有紧凑的尺寸，并且可允许通过使连接端子重新分布到其中设置有半导体芯片的区域的外部来实现多个引脚。

发明内容

本公开的一方面可提供一种可解决由于表面安装组件的安装导致的问题的半导体封装件。

根据本公开的一方面，一种半导体封装件可包括：连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；钝化层，设置在所述连接结构的所述第二表面上，并具有分别使所述重新分布层的第一区域和第二区域暴露的多个第一开口和多个第二开口；以及多个凸块下金属凸块，分别通过所述多个第一开口连接到所述重新分布层的所述第一区域。

根据本公开的另一方面，一种半导体封装件可包括：连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；钝化层，设置在所述连接结构的所述第二表面上，并具有各自使所述重新分布层的一个区域敞开的多个第一开口和多个第二开口；多个第一凸块下金属凸块，分别通过所述多个第一开口连接到所述重新分布层；多个第二凸块下金属凸块，连接到所述重新分布层，并沿着所述多个第二开口的内侧壁设置为使得所述多个第二凸块下金属凸块具有凹入部；多个第一电连接金属，设置在所述钝化层上并分别连接到所述多个第一凸块下金属凸块；多个第二电连接金属，填充所述多个第二凸块下金属凸块的所述凹入部的至少部分；以及至少一个表面安装组件，设置在所述钝化层上并且具有连接到所述多个第二电连接金属的连接端子。

根据本公开的又一方面，一种半导体封装件可包括：连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；钝化层，设置在所述连接结构的所述第二表面上，并具有分别使所述重新分布层的第一区域和第二区域暴露的多个第一开口和多个第二开口；以及多个第一电连接金属和多个第二电连接金属，设置在所述连接结构的所述第二表面上并分别电连接到所述重新分布层的所述第一区域和所述第二区域。所述多个第一电连接金属和所述多个第二电连接金属在堆叠方向上设置在彼此不同的高度水平上。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出其中扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出其中扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出其中扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图；

图10是沿着图9的半导体封装件的I-I'线截取的平面图；

图11是图9的半导体封装件的区域“A1”的放大截面图；

图12A至图12E是用于描述制造根据本公开中的示例性实施例的半导体封装件的方法的主要工艺的截面图；

图13A至图13D是用于描述安装根据本公开中的示例性实施例的表面安装组件的主要工艺的平面图；

图14是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图；

图15是图14的半导体封装件的区域“A2”的放大截面图；

图16是示出在图14的半导体封装件中使用的第一凸块下金属(UBM)层的结构的平面图；

图17A至图17D是用于描述安装根据本公开中的另一示例性实施例的表面安装组件的主要工艺的平面图；以及

图18是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图。

具体实施方式

在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。

在此，为了方便起见，下侧、下部、下表面等用于表示与附图的截面相关的向下的方向，而上侧、上部、上表面等用于表示与向下的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向特别限制，并且上部和下部的概念可彼此交换。

在说明书中，组件与另一组件的“连接”的含义在概念上包括两个组件之间的通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当元件使用诸如“第一”和“第二”的术语来提及时，所述元件不由此受到限制。它们可仅用于将元件与其它元件区分开的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。

在此使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供以用于强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此整体或部分地组合来实现。例如，除非在其中提供相反或相矛盾的描述，否则在特定示例性实施例中描述的一个元件，即使其未在另一示例性实施例中描述，其也可被理解为与另一示例性实施例相关的描述。

在此使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非在上下文中另有解释，否则单数形式包括复数形式。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其它组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其它类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括被指定为根据诸如以下协议操作的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其它无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其它无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，而是还可包括用于各种其它目的的无源组件等。此外，其它组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其它组件。这些其它组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其它组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其它组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其它电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其它组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是，例如，芯片相关组件中的应用处理器，但不限于此。电子装置不必局限于智能电话1100，而可以是如上所述的其它电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身不被使用，而是被封装并且在封装件状态下在电子装置等中使用。

需要半导体封装的原因是：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接垫(pad，或可称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，而在电子装置中使用的主板的组件安装垫的尺寸和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图，并且图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接垫2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接垫2222敞开的通路孔2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有其中半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在其中半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出其中扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图，并且图6是示出其中扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2301再次重新分布，并且在其中扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，低熔点金属或合金球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用包封剂2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在其中扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在其中扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接结构2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。低熔点金属或合金球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接结构2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。

在本制造工艺中，可在将包封剂2130形成在半导体芯片2120的外部之后形成连接结构2140。在这种情况下，可在将半导体芯片2120包封之后形成连接结构2140，并且因此，连接到重新分布层的过孔2143可具有随着它们变得靠近半导体芯片而变小的宽度(参见放大区域)。

如上所述，扇出型半导体封装件可具有其中半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有其中半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在其中半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可如下所述在不使用单独的中介基板的情况下安装在电子装置的主板上。

图8是示出其中扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过低熔点金属或合金球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到位于半导体芯片2120的尺寸的外侧的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

另外，扇出型半导体封装件指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装件技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。

图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图，并且图10是沿着图9的半导体封装件的I-I'线截取的平面图。

参照图9和图10，根据本示例性实施例的半导体封装件100可包括：连接结构140，具有彼此背对的第一表面140A和第二表面140B；半导体芯片120，设置在连接结构140的第一表面140A上；以及包封剂130，设置在连接结构140的第一表面140A上并包封半导体芯片120。

半导体封装件100还可包括框架110、布线图案层132、布线过孔133、表面安装组件190、凸块下金属凸块(下文中，称为“第一凸块下金属凸块”)160、第一电连接金属170、第二电连接金属175以及第一钝化层150A和第二钝化层150B。

连接结构140可包括三层的重新分布层142，并且半导体芯片120的设置在连接结构140的第一表面140A上的连接垫122可连接到重新分布层142。

框架110可设置在连接结构140的第一表面140A上，并且半导体芯片120可容纳在框架的腔110H中。框架110可具有包括三层的布线层112a、112b和112c以及将三层的布线层112a、112b和112c彼此连接的布线过孔113a和113b的布线结构。框架110的布线结构可连接到连接结构140的重新分布层142。

第一钝化层150A可形成在连接结构140的第二表面140B上。钝化层150A可具有使重新分布层142的至少部分敞开的第一开口h1。凸块下金属凸块160可分别设置在第一开口h1上，并且可分别电连接到第一电连接金属170。

第一电连接金属170可用于将半导体封装件100物理地和/或电连接到外部设备(诸如电子装置的主板)。第一电连接金属170可利用低熔点金属形成，例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料。第一电连接金属170可以是单层或多层。例如，多层可包括铜柱和焊料，并且单层可包括锡-银焊料或铜。

例示了其中第一电连接金属170具有球形形状的情况，但是第一电连接金属170可具有呈预定的高度的另一结构，诸如焊盘或引脚。因此，如图9和图11中所示，可通过第一电连接金属170的高度确保在第一钝化层150A的下表面上的预定的安装空间，并且可安装表面安装组件190。表面安装组件190可包括各种类型的表面安装组件以及诸如电容器和电感器的无源组件。表面安装组件190可包括元件主体191和用于外部连接的多个连接端子192。

表面安装组件190可通过连接结构140的重新分布层142电连接到半导体芯片120的连接垫122。然而，这样的安装空间会受到第一电连接金属170的高度的限制。具体地，需要充分确保第一电连接金属170的高度与表面安装组件190的高度之间的高度差G。例如，由于通过回流工艺引起的第一电连接金属的变形或由于翘曲引起的半导体封装件的变形，可能会容易地产生对设置在半导体封装件100的安装表面上的表面安装组件190的损坏。此外，近来，半导体封装件100需要许多诸如无源组件的组件，因此需要充分确保安装空间。

在本示例性实施例中，为了解决这样的问题，提出了通过降低表面安装组件190的安装高度来充分确保第一电连接金属170的高度与表面安装组件190的高度之间的高度差G的方法。

详细地，如图11中所示，除了用于凸块下金属凸块160的第一开口h1之外，可在第一钝化层150A中另外地形成使重新分布层142的一个区域敞开的多个第二开口h2。多个第二开口h2可以以与将要在第一钝化层150A的下表面上安装的表面安装组件190的连接端子192的数量和位置相对应的数量和位置设置。多个第二开口h2不限于此，并且在一些示例性实施例中，在半导体封装件100的平面图中，多个第二开口h2中的至少一些可位于与半导体芯片120叠置的区域中。

第二电连接金属175可分别填充在多个开口h2中，以连接到重新分布层142。表面安装组件190可设置在第一钝化层150A上，并且表面安装组件190的连接端子192可通过相应的第二电连接金属175连接到重新分布层142。

根据本公开的一方面，多个第一电连接金属170和第二电连接金属175在堆叠方向上设置在彼此不同的高度水平上。换句话说，多个第一电连接金属170在堆叠方向上设置在第一钝化层150A的高度水平的下方，并且多个第二电连接金属175在堆叠方向上设置在与钝化层150A的高度水平相同的高度水平上。如此，第一电连接金属170的高度与表面安装组件190的高度之间的高度差G可充分大以足够防止对表面安装组件190的损坏。

在本示例性实施例中，虽然通过嵌入第二开口h2的内部空间，第二电连接金属175的厚度略大于第一钝化层的厚度以便稳固地连接到表面安装组件190，但是第二电连接金属175不限于此。在一些示例性实施例中，只要可确保第二电连接金属175和表面安装组件190的连接端子192之间的电连接和机械连接(例如，在连接端子的一部分可插入第二开口时)，第二电连接金属175可仅填充第二开口h2的至少部分。

第二电连接金属175可利用与第一电连接金属170的低熔点金属类似或相同的低熔点金属形成，例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料，但在一些示例性实施例中，可利用与第一电连接金属170的低熔点金属不同的低熔点金属形成。此外，第二电连接金属175可以以膏的形式使用以有效地填充。

在本示例性实施例中，为了便于说明，例示了其中表面安装组件190的数量是一个的情况，但是可以以与上述方式类似的方式在半导体封装件的安装表面(即，第一钝化层的下表面)上安装多个表面安装组件。

如上所述，可省略与表面安装组件相关的凸块下金属凸块，使得表面安装组件190的安装高度可被降低凸块下金属凸块的厚度，并且所需的第二电连接金属175可位于第二开口h2的内部空间中，使得可另外地降低表面安装组件190的安装高度。

结果，可解决由于半导体封装件100的第一电连接金属170的低的高度导致的安装空间的问题，并且可改善半导体封装件100的安装表面的利用。此外，可使用现有工艺容易地实现该工艺，并且将在下面描述其详细描述(参见图13A至图13D)。

在下文中，将更详细地描述根据本示例性实施例的半导体封装件100的主要组件。

框架110可根据特定材料改善半导体封装件100的刚性，并且用于确保包封剂130的厚度的均匀性。在布线层112a、112b和112c、布线过孔113a和113b等形成在框架110中时，半导体封装件100可用作层叠封装(POP)型封装件。框架110可具有腔110H。半导体芯片120可设置在腔110H中以与框架110间隔开预定距离。半导体芯片120的侧表面可被框架110围绕。然而，这种形式仅是示例并且可进行各种修改以具有其他形式，并且框架110可根据这种形式执行另一功能。

框架110可包括：第一绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌入有第一布线层112a的一个表面背对的另一表面上；第二绝缘层111b，设置在第一绝缘层111a上并覆盖第二布线层112b；以及第三布线层112c，设置在第二绝缘层111b上。第一布线层112a、第二布线层112b和第三布线层112c可电连接到连接垫122。第一布线层112a、第二布线层112b和第三布线层112c可通过贯穿第一绝缘层111a的第一布线过孔113a和贯穿第二绝缘层111b的第二布线过孔113b彼此电连接。

当如本示例性实施例中将第一布线层112a嵌在第一绝缘层111a中时，可显著减小由于第一布线层112a的厚度而产生的台阶，并且因此，连接结构140的绝缘距离可变得恒定。第一布线层112a可凹入第一绝缘层111a中，使得第一绝缘层111a的下表面和第一布线层112a的下表面可在它们之间具有台阶。在这种情况下，可防止其中包封剂130的材料渗出而污染第一布线层112a的现象。框架110可通过基板工艺等以足够的厚度制造，而连接结构140可通过半导体工艺等以小的厚度制造。因此，框架110的第一布线层112a、第二布线层112b和第三布线层112c中的每个的厚度可大于连接结构140的重新分布层142中的每个的厚度。

第一绝缘层111a和第二绝缘层111b中的每个的材料可以是，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。在一些示例性实施例中，PID树脂也可用作第一绝缘层111a和第二绝缘层111b中的每个的材料。就刚性的保持而言，半固化片可用作第一绝缘层111a和第二绝缘层111b中的每个的材料。

第一布线层112a、第二布线层112b和第三布线层112c可用于使半导体芯片120的连接垫122重新分布。第一布线层112a、第二布线层112b和第三布线层112c中的每个可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线层112a、第二布线层112b和第三布线层112c可根据相应层的设计执行各种功能。例如，第一布线层112a、第二布线层112b和第三布线层112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。此外，第一布线层112a、第二布线层112b和第三布线层112c可包括过孔垫、布线垫、球垫等。

第一布线过孔113a和第二布线过孔113b可将形成在不同层上的第一布线层112a、第二布线层112b和第三布线层112c彼此电连接以在框架110内形成具有竖直方向上的电路径的布线结构。第一布线过孔113a和第二布线过孔113b中的每个的材料可以是上述导电材料。第一布线过孔113a和第二布线过孔113b中的每个可以是完全填充有导电材料的填充型过孔，或者可以是其中导电材料可沿着通路孔中的每个的壁形成的共形型过孔。另外，根据工艺，第一布线过孔113a和第二布线过孔113b可具有方向彼此相同的锥形形状，即，与截面相关的上部的宽度大于下部的宽度的锥形形状。当第一布线过孔113a和第二布线过孔113b通过相同的镀覆工艺形成时，第一布线过孔113a可与第二布线层112b一体化，并且第二布线过孔113b可与第三布线层112c一体化。

半导体芯片120可以是按照数百至数百万或更多数量的元件集成在单个芯片中而提供的集成电路(IC)。在这种情况下，IC可以是以诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等为例的处理器芯片(更具体地，应用处理器(AP))，但不限于此。例如，IC可以是：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；逻辑芯片，诸如模数转换器、专用IC(ASIC)等；或另一种类的芯片，诸如电源管理IC(PMIC)；或上述芯片中的一些的组合。

半导体芯片120可基于有效晶圆形成。在这种情况下，主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接垫122可将半导体芯片120电连接到其它组件。连接垫122中的每个的材料可以是导电材料，诸如铝(Al)、铜(Cu)等。使连接垫122敞开的钝化层123可形成在主体121的有效表面上，并且可以是氧化物层、氮化物层等，或者可以是氧化物层和氮化物层的双层。连接垫122的下表面可通过钝化层123具有相对于包封剂130的下表面的台阶。因此，包封剂130可填充钝化层123和连接结构140之间的空间的至少部分。在这种情况下，可在一定程度上防止其中包封剂130渗入连接垫122的下表面的现象。绝缘层(未示出)等也可进一步设置在其它所需位置。半导体芯片120可以是裸片，并且因此，连接垫122可与连接结构140的连接过孔143物理接触。然而，根据半导体芯片120的种类，可在半导体芯片120的有效表面上进一步形成单独的重新分布层(未示出)，并且可将凸块(未示出)等连接到连接垫122。

包封剂130可保护框架110、半导体芯片120等。包封剂130的包封形式不受特别限制，而可以是其中包封剂130围绕框架110和半导体芯片120中的每个的至少部分的形式。例如，包封剂130可覆盖框架110以及半导体芯片120的无效表面(其上未形成连接垫122的表面)，并填充腔110H的至少部分。包封剂130可填充腔110H从而用作粘合剂并且根据特定材料减小半导体芯片120的屈曲。

包封剂130的材料可以是，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或者其中热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸在诸如玻璃纤维等的芯材料中的树脂，但不限于此。在一些示例性实施例中，包封剂130的材料可以是热固性树脂，诸如半固化片、ABF、FR-4、或BT或者感光包封剂(PIE)树脂。

布线图案层132可形成在包封剂130上并且连接到框架110的布线结构(具体地，第三布线层112c)。布线过孔133可贯穿包封剂130的至少部分，并且可将作为框架110的最上面的布线层的第三布线层112c与布线图案层132彼此电连接。布线图案层132和布线过孔133中的每个的材料可以是上述导电材料，并且在一些示例性实施例中可以是诸如铜(Cu)的金属。此外，布线图案层132和布线过孔133中的每个可以是包括种子层和镀层的多个导体层。布线图案层132可根据设计执行各种功能。例如，布线图案层132可包括接地图案、电力图案、信号图案等。布线过孔133也可具有与截面相关的上表面的宽度大于下表面的宽度的锥形形状。

连接结构140可使半导体芯片120的连接垫122重新分布。半导体芯片120的具有各种功能的数十至数百个连接垫122可通过连接结构140被重新分布，并且可根据功能通过第一电连接金属170物理连接和/或电连接到外部。连接结构140可包括：绝缘层141，与框架110和半导体芯片120接触；重新分布层142，设置在绝缘层141上；以及连接过孔143，贯穿绝缘层141并使连接垫122和重新分布层142彼此连接。在图9中例示了其中连接结构140包括三个绝缘层141以及三层的重新分布层142和连接过孔143的情况，但在另一示例性实施例中，连接结构140可实现为单层或两层或者可实现为比三层更大数量的层。

除了上述绝缘材料之外，绝缘层141中的每个的材料可以是诸如PID树脂的感光绝缘材料。当绝缘层141具有感光性能时，绝缘层141可形成为具有更小的厚度，并且可通过光刻工艺更容易地实现连接过孔143的精细节距。在一些示例性实施例中，绝缘层141中的每个可以是包括绝缘树脂和无机填料的感光绝缘层。当绝缘层141是多层时，绝缘层141的材料可彼此相同，并且如果需要，也可彼此不同。即使绝缘层141是多层，绝缘层141之间的边界也可不明显。

重新分布层142可用于使连接垫122基本上重新分布，并且可利用上述导电材料形成。重新分布层142可根据相应层的设计执行各种功能。例如，重新分布层142可包括接地图案、电力图案、信号图案等。这里，信号图案可包括除了接地图案、电力图案等之外的各种信号图案，诸如数据信号图案等，并且如果需要，可包括具有各种形状的垫图案。

连接过孔143可将形成在不同层上的重新分布层142、连接垫122等彼此电连接，并且在半导体封装件100内形成竖直方向上的电路径(层间电路径)。连接过孔143中的每个的材料可以是上述导电材料。连接过孔143中的每个可以是完全填充有导电材料的填充型过孔，或者可以是其中导电材料可沿着通路孔中的每个的壁形成的共形型过孔。另外，连接结构140的连接过孔143中的每个可具有锥形形状，所述锥形形状的方向与框架110的第一布线过孔113a和第二布线过孔113b中的每个的方向相反。也就是说，连接结构140的连接过孔143中的每个可具有与截面相关的上表面的宽度小于下表面的宽度的锥形形状。

第一钝化层150A和第二钝化层150B可保护连接结构140和布线图案层132免受外部物理损坏或化学损坏。第一钝化层150A和第二钝化层150B可包括上述绝缘材料。在一些示例性实施例中，第一钝化层150A和第二钝化层150B可包括半固化片、ABF、FR-4、BT、阻焊剂或PID。第二钝化层150B可具有使布线图案层132的部分区域敞开的开口H。表面处理层132P可通过诸如贵金属镀覆的镀覆形成在布线图案层132的敞开区域中。表面处理层132P可通过例如电解镀金、无电镀金、有机可焊性保护剂(OSP)或无电镀锡、无电镀银、无电镀镍/置换镀金、直接浸金(DIG)镀覆、热风整平(HASL)等形成，但不限于此。

凸块下金属凸块160可改善第一电连接金属170的连接可靠性，结果改善半导体封装件100的板级可靠性。凸块下金属凸块160可通过如上所述的第一钝化层150A的第一开口h1连接到连接结构140的重新分布层142。凸块下金属凸块160可通过使用任意已知的导电材料(诸如金属)的任意已知的金属化方法形成在第一钝化层150A的第一开口h1中，但不限于此。

第一电连接金属170的数量、间距、设置等不受特别限制，但是本领域技术人员可根据设计细节对其进行充分修改。例如，根据连接垫122的数量，第一电连接金属170可以以数十至数千的数量设置，或者可以以数十至数千或更多或者数十至数千或更少的数量设置。当第一电连接金属170是焊球时，第一电连接金属170可覆盖凸块下金属凸块160的延伸到第一钝化层150A的一个表面上的侧表面，并且可改善连接可靠性。第一电连接金属170中的至少一个可设置在扇出区域中。扇出区域是指在半导体封装件的平面图中除了与半导体芯片120叠置的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可制造为具有小的厚度，并且可具有价格竞争力。

此外，尽管在图9中未示出，但是执行彼此相同或彼此不同的功能的多个半导体芯片120可设置在腔110H中。在一些示例性实施例中，诸如电感器、电容器等的单独的无源组件可设置在腔110H中。此外，在一些示例性实施例中，可形成多个腔110H，并且半导体芯片120和/或无源组件可分别设置在多个腔110H中。如果需要，可在腔110H的壁上形成金属层，以散热和阻挡电磁波。

在下文中，将详细描述制造根据本示例性实施例的半导体封装件的方法的示例。制造图9中所示的半导体封装件100的方法将被划分并描述为形成封装件主体的工艺(图12A至图12E)和安装表面安装组件的工艺(图13A至图13D)。

图12A至图12E是用于描述制造根据本公开中的示例性实施例的半导体封装件的方法的主要工艺的截面图。

参照图12A，可制备具有布线结构的框架110。

可通过以下方法使用无芯基板制造框架110。详细地，可通过重复以下一系列工艺制备框架110：通过镀覆工艺在无芯基板上形成第一布线层112a；通过层压ABF等形成第一绝缘层111a；使用第一布线层112a的一些垫图案作为阻挡件在第一绝缘层111a中形成激光通路孔；通过镀覆工艺形成第二布线层112b和第一布线过孔113a；然后分离和去除无芯基板。在将无芯基板分离之后，可通过蚀刻去除在框架110的下表面上剩余的金属层。在该金属层去除工艺中，可在框架110的第一绝缘层111a的下表面和第一布线层112a的下表面之间形成台阶。

然后，如图12B中所示，可在框架110中形成腔110H，并且可将粘合膜210附着到框架110。然后，如图12C中所示，可将半导体芯片120设置在腔110H中，并且可形成包封剂130。

可通过激光钻孔和/或机械钻孔或者喷砂工艺在框架110中形成腔110H。可将粘合膜210附着到框架110的下表面。例如，粘合膜210可以是包括环氧树脂的带等。可将半导体芯片120安装在腔110H的与粘合膜210相对应的区域中，并且可使用适当的包封材料形成包封半导体芯片120的包封剂130。可通过使用ABF的层压工艺或涂覆液体树脂的工艺来执行形成包封剂130的工艺。

然后，参照图12D，可去除粘合膜210，并且可在其中去除了粘合膜210的区域中形成连接结构140。

可通过重复以下一系列工艺形成连接结构140：通过PID涂覆形成绝缘层141；通过光刻工艺在绝缘层141中形成通路孔；以及通过镀覆工艺形成重新分布层142和连接过孔143。如所描述的，当使用利用PID形成的绝缘层141和光刻工艺时，可容易地实现精细节距。

然后，参照图12E，可在包封剂130上形成布线图案层132。

为了形成布线图案层132，可首先在包封剂130中形成连接到框架110的布线结构(具体地，第三布线层112c)的孔。可根据包封剂130和布线图案层132的材料选择形成孔的钻孔方法。例如，当包封剂130是诸如ABF的非感光绝缘层时，可使用第三布线层112c作为阻挡件层通过激光钻孔形成孔。在形成孔之后，可对包封剂130的材料执行适当的清除。例如，当包封剂130是诸如ABF的非感光绝缘层时，可通过去钻污工艺清除包封剂130的材料。然后，可在包封剂130上形成干膜并使干膜图案化，并且可使用干膜通过镀覆工艺形成布线图案层132和布线过孔133。然后，如果需要，可在包封剂130上形成第二钝化层150B以覆盖布线图案层132。例如，可通过ABF层压工艺形成第二钝化层150B。

图13A至图13D示出了在根据本公开中的示例性实施例的制造半导体封装件的方法中安装表面安装组件的工艺。

参照图13A，可在连接结构140的第二表面上形成第一钝化层150A，并且可在第一钝化层150A中形成多个第一开口h1和多个第二开口h2。

第一钝化层150A可通过ABF层压形成，并且可与第二钝化层150B一起形成或者在第二钝化层150B形成之后形成。多个第一开口h1和多个第二开口h2可形成为分别使重新分布层142的一个区域敞开，并且可通过诸如激光钻孔工艺等形成。多个第一开口h1可限定其中将形成连接到外部电路的第一电连接金属170的区域，并且多个第二开口h2可限定表面安装组件190的连接端子将连接到的区域。

然后，参照图13B，可在第一钝化层150A的第一开口h1中形成多个凸块下金属凸块160。

可在第一钝化层150A的第一开口h1中形成凸块下金属凸块160，以连接到重新分布层142的一个区域。例如，可通过任意已知的金属化方法形成凸块下金属凸块160。在根据本示例性实施例的工艺中，没有在第二开口h2中形成凸块下金属凸块160。因此，第二开口h2的内部空间可保持为空的空间。

然后，参照图13C，可在第一钝化层150A的第二开口h2中形成第二电连接金属175。

可将第二电连接金属175分别填充在多个开口h2中，以连接到重新分布层142。在本示例性实施例中，第二电连接金属175的厚度略大于第一钝化层150A的厚度，但是如果需要，第二电连接金属175可仅填充第二开口h2的部分。第二电连接金属175可利用低熔点金属(例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料)形成，并且可以以膏的形式制造和使用以进行有效填充。

然后，参照图13D，可在第一钝化层150A的下表面上形成第一电连接金属170，并且可使用第二电连接金属175安装表面安装组件190。

可在凸块下金属凸块160上形成第一电连接金属170以连接到重新分布层142，可利用与第二电连接金属175的低熔点金属类似或相同的低熔点金属形成第一电连接金属170，但也可利用另一金属形成或以另一形式使用第一电连接金属170。可在第一钝化层150A上设置表面安装组件190，并且可将表面安装组件190的连接端子192通过相应的第二电连接金属175连接到重新分布层142。

可使用具有大尺寸(即，面板尺寸)的框架110来执行上述一系列工艺。在这种情况下，可通过具有面板尺寸的框架110形成多个半导体封装件100，并且当通过切割工艺使多个半导体封装件100彼此分离时，可通过执行一次工艺获得多个半导体封装件100。

如上所述，可省略与表面安装组件相关的凸块下金属凸块，使得表面安装组件190的安装高度可被降低凸块下金属凸块的厚度，所需的第二电连接金属175可位于第二开口h2的内部空间中，使得可另外地降低表面安装组件190的安装高度，并且可使用现有工艺容易地实现用于该目的的一系列制造工艺。

图14是示出根据本公开中的另一示例性实施例的半导体封装件的示意性截面图。

参照图14，可理解的是，除了第二凸块下金属凸块160B共形地形成在第二开口h2中之外，根据本示例性实施例的半导体封装件100A具有与图9至图11中所示的结构类似的结构。除非另有明确描述，否则根据本示例性实施例的组件可参照对图9至图11中所示的半导体封装件100的相同或类似的组件的描述进行理解。

根据本示例性实施例的半导体封装件100A可包括连接到重新分布层142并沿着第二开口h2的底表面和侧壁共形地形成的凸块下金属凸块160B。

由于第二凸块下金属凸块160B沿着第二开口h2的底表面和侧壁共形地形成，因此第二开口h2的空的空间没有被完全填充，使得第二凸块下金属凸块160B可具有凹入部g。与图9中所示的示例性实施例类似，凹入部g可用作其中填充第二电连接金属175的空间。因此，表面安装组件190的安装高度可被降低所填充的第二电连接金属175的厚度以确保足够的高度差G。

在本示例性实施例中，例示了其中第二电连接构件175基本上完全嵌在第二凸块下金属凸块160B的凹入部g中的情况，但是在另一示例性实施例中，第二电连接构件175可仅填充第二凸块下金属凸块160B的凹入部g的至少一部分。

第二凸块下金属凸块160B可包括与第一凸块下金属凸块160A的金属相同的金属，但不限于此。在一些示例性实施例中，第二凸块下金属凸块160B可通过与形成第一凸块下金属凸块160A的金属化工艺相同的金属化工艺形成。

在本示例性实施例中使用的第一开口h1和第二开口h2可具有不同的尺寸。如图15中所示，第二开口h2的直径d2可大于第一开口h1的直径d1。调整第一开口和第二开口的尺寸，使得即使通过单个工艺同时形成第一凸块下金属凸块160A和第二凸块下金属凸块160B，也可仅在第二凸块下金属凸块160B中选择性地设置凹入部g。详细地，在形成UBM的工艺中，具有小的直径d1的第一开口h1被相对快速地填充，使得可形成具有期望的结构的第一凸块下金属凸块160A，但是在相同时间点在具有大的直径d2的第二开口h2中形成的第二凸块下金属凸块160B可具有仍以其中其共形地形成的状态存在于第二开口h2中的凹入部g。

如上所述，调整第一开口和第二开口的尺寸，使得可通过单个工艺同时形成具有不同形式的第一凸块下金属凸块160A和第二凸块下金属凸块160B。为此，第一开口h1和第二开口h2可在它们之间具有足够的直径差(例如，50μm或更大)。例如，第一开口h1的直径d1可以是100μm或更小，第二开口h2的直径d2可以是150μm或更大。

通过形成与一个第一凸块下金属凸块160A相关的多个第一开口h1，可容易地确保这种尺寸差。也就是说，在半导体封装件的平面图中，多个第一凸块下金属凸块160A中的一个可以与多个第一开口h1中的两个或更多个开口叠置。

参照图16，示出了在本示例性实施例中使用的第一凸块下金属凸块160A的平面结构。连接到重新分布层142的四个UBM过孔163a可布置在形成在第一钝化层150A上的UBM垫162a上。在该过孔布置中，即使单独的UBM过孔163a中的每个的直径减小，也可确保足够的连接面积，并且可通过多个UBM过孔163a分散应力以改善半导体封装件100A的板级可靠性。

第二凸块下金属凸块160B可具有延伸直至第一钝化层150A的下表面的位于第二开口h2附近的一部分162b(即，延伸部)以及位于第二开口h2的内表面上的一部分163b。此外，第二电连接金属175的一部分可设置在延伸部162b上。

如上所述，可通过第二凸块下金属凸块160B的延伸部162b和设置在延伸部162b上的第二电连接金属175来增加与连接端子192的连接面积，并且因此，可确保更牢固地安装表面安装组件190。

图17A至图17D示出在制造根据本公开中的另一示例性实施例的半导体封装件的方法中安装表面安装组件的工艺。

参照图17A，可在连接结构140的第二表面上形成第一钝化层150A，并且可在第一钝化层150A中形成多个第一开口h1和第二开口h2。

可与根据先前示例性实施例的工艺(图13A)类似地执行此工艺。然而，在根据本示例性实施例的工艺中，可将第一开口h1和第二开口h2形成为具有不同的尺寸。可将第二开口h2形成为具有大于第一开口h1的直径d1的直径d2，并且可形成与一个凸块下金属凸块160A相关的多个第一开口h1。如上所述，调整第一开口和第二开口的尺寸，使得可在后续工艺中同时形成具有不同形式的第一凸块下金属凸块160A和第二凸块下金属凸块160B。为此，第一开口h1和第二开口h2可在它们之间具有足够的直径差(例如，50μm或更大)。例如，第一开口h1的直径d1可以是100μm或更小，第二开口h2的直径d2可以是150μm或更大。

然后，参照图17B，可分别在第一钝化层150A的第一开口h1和第二开口h2中形成第一凸块下金属凸块160A和第二凸块下金属凸块160B。

与先前示例性实施例不同，可在第二开口h2中以及在第一开口h1中形成凸块下金属凸块。可沿着第二开口h2的底表面和侧壁将第二凸块下金属凸块160B共形地形成为具有存在于第二开口h2中的凹入部g，而可通过完全填充第一开口h1将第一凸块下金属凸块160A形成为具有期望的形式。

在本示例性实施例中，可同时形成第一凸块下金属凸块160A和第二凸块下金属凸块160B。由于第一开口h1和第二开口h2之间的直径差，在某时间点，具有小的直径d1的第一开口h1被完全填充，使得可形成期望的第一凸块下金属凸块160A，但是具有大的直径d2的第二开口h2未被完全填充，使得第二凸块下金属凸块160B可具有凹入部g。

然后，参照图17C，可在第一钝化层150A的第二凸块下金属凸块160B上形成第二电连接金属175。

可在第二凸块下金属凸块160B的凹入部g(参见图17B)中填充第二电连接金属175。第二电连接金属175可通过第二凸块下金属凸块160B连接到重新分布层142。在本示例性实施例中，由于第二电连接金属175填充在凹入部g中，因此表面安装组件190的安装高度可被降低所填充的第二电连接金属175的厚度以确保足够的高度差G。可利用低熔点金属(例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料)形成第二电连接金属175，并且可以以膏的形式制造和使用第二电连接金属175以进行有效填充。

然后，参照图17D，可在第一钝化层150A的下表面上形成第一电连接金属170，并且可使用第二电连接金属175安装表面安装组件190。

可在第一凸块下金属凸块160A上形成第一电连接金属170以连接到重新分布层142，可利用与第二电连接金属175的低熔点金属类似或相同的低熔点金属形成第一电连接金属170，但也可利用另一金属形成或以另一形式使用第一电连接金属170。可在第一钝化层150A上设置表面安装组件190，并且可通过相应的第二电连接金属175和第二凸块下金属凸块160B将表面安装组件190的连接端子192连接到重新分布层142。

可使用具有大尺寸(即，面板尺寸)的框架110来执行上述一系列工艺。在这种情况下，可通过具有面板尺寸的框架110形成多个半导体封装件100A，并且当通过切割工艺使多个半导体封装件100A彼此分离时，可通过执行一次工艺获得多个半导体封装件100A。

如上所述，可将与表面安装组件190相关的第二凸块下金属凸块160B形成为具有凹入部g，使得表面安装组件190的安装高度可被降低填充在凹入部中的第二电连接金属175的厚度。此外，可使用现有工艺容易地实现用于该目的的一系列制造工艺。

参照图18，可理解的是，除了框架110的布线结构的形式之外，根据本示例性实施例的半导体封装件100B具有与图9至图12E中所示的结构类似的结构。除非另有明确描述，否则根据本示例性实施例的组件可参照对图9至图12E中所示的半导体封装件100的相同或类似的组件的描述进行理解。

在本示例性实施例中使用的框架110可具有与上述框架110的结构不同的结构，并且因此可修改框架110的布线结构。详细地，框架110可包括：第一绝缘层111a；第一布线层112a，设置在第一绝缘层111a的一个表面上；第二布线层112b，设置在第一绝缘层111a的另一表面上；第二绝缘层111b，设置在第一绝缘层111a的一个表面上并覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二绝缘层111b的与第二绝缘层111b的嵌有第一布线层112a的一个表面背对的另一表面上；第三绝缘层111c，设置在第一绝缘层111a的另一表面上并覆盖第二布线层112b的至少部分；第四布线层112d，设置在第三绝缘层111c的与第三绝缘层111c的嵌有第二布线层112b的一个表面背对的另一表面上；第一布线过孔113a，贯穿第一绝缘层111a并且使第一布线层112a和第二布线层112b彼此电连接；第二布线过孔113b，贯穿第二绝缘层111b并且使第一布线层112a和第三布线层112c彼此电连接；第三布线过孔113c，贯穿第三绝缘层111c并且使将第二布线层112b和第四布线层112d彼此电连接。由于在本示例性实施例中使用的框架110具有更多数量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140的重新分布层142。

第一绝缘层111a的厚度可大于第二绝缘层111b的厚度和第三绝缘层111c的厚度。第一绝缘层111a可基本上相对厚以保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c以形成更多数量的布线层。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以是例如包括诸如玻璃纤维、无机填料和绝缘树脂的芯材料的半固化片，并且第二绝缘层111b和第三绝缘层111c可以是包括无机填料和绝缘树脂的ABF或者PID。然而，第一绝缘层111a以及第二绝缘层111b和第三绝缘层111c的材料不限于此。类似地，贯穿第一绝缘层111a的第一布线过孔113a的直径(例如，平均直径)可大于贯穿第二绝缘层111b的第二布线过孔113b的直径(例如，平均直径)和贯穿第三绝缘层111c的第三布线过孔113c的直径(例如，平均直径)。此外，第一布线过孔113a可具有沙漏形形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c可具有方向彼此相反的锥形形状。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d的厚度可大于重新分布层142的厚度。

如上所述，根据本公开中的示例性实施例，可省略凸块下金属凸块或者可共形地形成凸块下金属凸块，使得可降低表面安装组件的安装高度。可解决由于半导体封装件的电连接金属的低的高度而导致的安装空间的问题，并且可改善半导体封装件的空间(具体地，安装表面)的利用。此外，可使用现有工艺来实现该工艺而不需要添加特殊工艺。

虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (16)

1.一种半导体封装件，所述半导体封装件包括：

连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；

半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；

包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；

钝化层，设置在所述连接结构的所述第二表面上，并具有分别使所述重新分布层的第一区域和第二区域暴露的多个第一开口和多个第二开口；

多个凸块下金属凸块，分别通过所述多个第一开口连接到所述重新分布层的所述第一区域；

多个第一电连接金属，设置在所述钝化层上并分别连接到所述多个凸块下金属凸块；

多个第二电连接金属，设置在所述多个第二开口的至少部分中，并且分别连接到所述重新分布层的所述第二区域；以及

至少一个表面安装组件，设置在所述钝化层上并且具有连接到所述多个第二电连接金属的连接端子，

其中，在堆叠方向上，所述多个第一电连接金属中的每个的下表面位于第一高度水平，所述至少一个表面安装组件中的每个的下表面位于高于所述第一高度水平的第二高度水平，并且所述多个第二电连接金属使所述第一高度水平与所述第二高度水平之间确保预定的高度差，并且

所述多个第二电连接金属中的每个仅填充所述多个第二开口中的每个的至少部分。

2.如权利要求1所述的半导体封装件，其中，所述多个凸块下金属凸块包括与所述多个第二电连接金属的材料不同的材料。

3.如权利要求1所述的半导体封装件，其中，所述多个第二电连接金属分别设置在所述多个第二开口中使得每个第二电连接金属的厚度大于所述钝化层的厚度。

4.如权利要求1所述的半导体封装件，所述半导体封装件还包括多个附加凸块下金属凸块，所述多个附加凸块下金属凸块分别连接到所述重新分布层的所述第二区域，并且沿着所述多个第二开口的内侧壁设置为使得所述多个附加凸块下金属凸块具有凹入部，

其中，所述多个第二电连接金属分别设置在所述多个附加凸块下金属凸块的所述凹入部的至少部分中。

5.如权利要求1所述的半导体封装件，其中，在所述半导体封装件的平面图中，所述多个第二开口中的至少一些位于与所述半导体芯片叠置的区域中。

6.如权利要求1所述的半导体封装件，所述半导体封装件还包括框架，所述框架设置在所述连接结构的所述第一表面上并且具有腔，所述半导体芯片设置在所述腔中。

7.如权利要求6所述的半导体封装件，其中，所述框架包括贯穿所述框架的上表面和下表面并连接到所述重新分布层的布线结构。

8.如权利要求7所述的半导体封装件，所述半导体封装件还包括布线图案层，所述布线图案层设置在所述包封剂上并连接到所述布线结构。

9.一种半导体封装件，所述半导体封装件包括：

连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；

半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；

包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；

钝化层，设置在所述连接结构的所述第二表面上，并具有各自使所述重新分布层的一个区域暴露的多个第一开口和多个第二开口；

多个第一凸块下金属凸块，分别通过所述多个第一开口连接到所述重新分布层；

多个第二凸块下金属凸块，连接到所述重新分布层，并沿着所述多个第二开口的内侧壁设置为使得所述多个第二凸块下金属凸块具有凹入部；

多个第一电连接金属，设置在所述钝化层上并分别连接到所述多个第一凸块下金属凸块；

多个第二电连接金属，设置在所述多个第二凸块下金属凸块的所述凹入部的至少部分中；以及

至少一个表面安装组件，设置在所述钝化层上并且具有连接到所述多个第二电连接金属的连接端子，

其中，在堆叠方向上，所述多个第一电连接金属中的每个的下表面位于第一高度水平，所述至少一个表面安装组件中的每个的下表面位于高于所述第一高度水平的第二高度水平，并且所述多个第二电连接金属使所述第一高度水平与所述第二高度水平之间确保预定的高度差，并且

所述多个第二电连接金属中的每个仅填充所述多个第二开口中的每个的至少部分。

10.如权利要求9所述的半导体封装件，其中，所述多个第二开口中的每个的直径大于所述多个第一开口中的每个的直径。

11.如权利要求10所述的半导体封装件，其中，所述第一开口的直径为100μm或更小，并且所述第二开口的直径为150μm或更大。

12.如权利要求9所述的半导体封装件，其中，在所述半导体封装件的平面图中，所述多个第一凸块下金属凸块中的一个与所述多个第一开口中的两个或更多个开口叠置。

13.如权利要求9所述的半导体封装件，其中，所述多个第二凸块下金属凸块各自具有延伸到所述钝化层的下表面的位于所述第二开口的附近的区域上的延伸部。

14.如权利要求13所述的半导体封装件，其中，所述多个第二电连接金属的部分设置在所述延伸部上。

15.一种半导体封装件，所述半导体封装件包括：

连接结构，具有彼此背对的第一表面和第二表面，并包括重新分布层；

半导体芯片，设置在所述连接结构的所述第一表面上，并具有连接到所述重新分布层的连接垫；

包封剂，设置在所述连接结构的所述第一表面上并包封所述半导体芯片；

钝化层，设置在所述连接结构的所述第二表面上，并具有分别使所述重新分布层的第一区域和第二区域暴露的多个第一开口和多个第二开口；

多个第一凸块下金属凸块，分别通过所述多个第一开口连接到所述重新分布层的所述第一区域；

多个第二凸块下金属凸块，分别通过所述多个第二开口连接到所述重新分布层的所述第二区域；

多个第一电连接金属和多个第二电连接金属，分别设置在所述多个第一凸块下金属凸块和所述多个第二凸块下金属凸块上；

至少一个表面安装组件，设置在所述钝化层上并且具有连接到所述多个第二电连接金属的连接端子，

其中，在堆叠方向上，所述多个第一电连接金属中的每个的下表面位于第一高度水平，所述至少一个表面安装组件中的每个的下表面位于高于所述第一高度水平的第二高度水平，并且所述多个第二电连接金属使所述第一高度水平与所述第二高度水平之间确保预定的高度差，并且

所述多个第二电连接金属中的每个仅填充所述多个第二开口中的每个的至少部分。

16.如权利要求15所述的半导体封装件，其中，所述多个第一电连接金属在堆叠方向上设置在所述钝化层的高度水平的下方，并且

所述多个第二电连接金属在所述堆叠方向上设置在与所述钝化层的所述高度水平相同的高度水平上。