CN110896061B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110896061B
CN110896061B CN201910389722.3A CN201910389722A CN110896061B CN 110896061 B CN110896061 B CN 110896061B CN 201910389722 A CN201910389722 A CN 201910389722A CN 110896061 B CN110896061 B CN 110896061B
Authority
CN
China
Prior art keywords
insulating layer
semiconductor package
connection
opening
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910389722.3A
Other languages
English (en)
Other versions
CN110896061A (zh
Inventor
崔在薰
李斗焕
崔朱伶
韩成
金炳镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110896061A publication Critical patent/CN110896061A/zh
Application granted granted Critical
Publication of CN110896061B publication Critical patent/CN110896061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：半导体芯片，包括钝化膜和保护膜，所述钝化膜设置在有效表面上并且具有使连接焊盘的至少一部分暴露的第一开口，所述保护膜设置在所述钝化膜上，填充所述第一开口中的至少一部分并且具有使所述连接焊盘的至少一部分在所述第一开口中暴露的第二开口；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，包括绝缘层、重新分布层以及连接过孔，所述绝缘层具有连接到所述第二开口的通路孔，以使所述连接焊盘的至少一部分暴露，所述连接过孔将所述连接焊盘连接到所述重新分布层同时填充所述通路孔和所述第二开口中的每个的至少一部分。所述第二开口和所述通路孔连接，以具有台阶部。

Description

半导体封装件
本申请要求于2018年9月13日提交到韩国知识产权局的第10-2018-0109782号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种半导体封装件，例如，扇出型半导体封装件。
背景技术
涉及半导体芯片的技术开发的重大的近期趋势是减小半导体芯片的尺寸。因此，在封装技术领域，随着对小尺寸半导体芯片等的需求的迅速增长，需要实现在包括多个引脚的同时具有紧凑尺寸的半导体封装件。提出满足上述技术需求的一种封装技术是扇出型封装件。这种扇出型封装件具有紧凑的尺寸，并且可通过将连接端子重新分布到设置有半导体芯片的区域的外部来实现多个引脚。
另一方面，在半导体芯片的情况下，铝(Al)或者铜(Cu)被用作连接焊盘的材料。在这种情况下，在用于制造封装件的工艺中，半导体芯片的连接焊盘可能暴露于空气、水分、化学溶液等，这会导致腐蚀和损坏。
发明内容
本公开的一方面提供一种新颖的半导体封装结构，该半导体封装结构用于显著降低对半导体芯片的连接焊盘的腐蚀和损坏，并且改善连接过孔的可靠性并且减少抗蚀剂分布。
根据本公开的一方面，在对半导体芯片进行封装之前的芯片状态下，在具有使半导体芯片的连接焊盘暴露的开口的钝化膜上形成保护膜。此外，当在对半导体芯片进行封装的操作中通路孔形成在绝缘层中时，在保护膜中形成底切。
根据本公开的一方面，一种半导体封装件包括：半导体芯片，具有设置有连接焊盘的有效表面和与所述有效表面相对的无效表面并且包括钝化膜和保护膜，所述钝化膜设置在所述有效表面上并且具有使所述连接焊盘的至少一部分暴露的第一开口，并且所述保护膜设置在所述钝化膜上，填充所述第一开口中的至少一部分并且具有使所述连接焊盘的至少一部分在所述第一开口中暴露的第二开口；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，包括绝缘层、重新分布层以及连接过孔，所述绝缘层设置在所述保护膜上并且具有连接到所述第二开口的通路孔，以使所述连接焊盘的至少一部分暴露，所述重新分布层设置在所述绝缘层上，并且所述连接过孔将所述连接焊盘连接到所述重新分布层同时填充所述通路孔和所述第二开口中的每个的至少一部分。所述第二开口和所述通路孔连接，以具有台阶部。
根据本公开的另一方面，一种半导体封装件包括：半导体芯片，具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与所述有效表面相对；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，包括绝缘层、重新分布层以及连接过孔，所述绝缘层设置在所述半导体芯片上，所述重新分布层设置在所述绝缘层上，并且所述连接过孔将所述连接焊盘连接到所述重新分布层。所述连接过孔具有这样的部分：该部分的宽度比所述连接过孔的与所述连接焊盘接触的最上部分的宽度以及所述连接过孔的与所述重新分布层接触的最下部分的宽度小。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性地示出电子装置系统的示例的框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出半导体封装件的示例的示意性截面图；
图10是沿着图9的半导体封装件的线I-I′截取的示意性平面图；
图11是示出制造图9的半导体封装件的工艺的一部分的示意性工艺图；
图12示出扇出型半导体封装件的另一示例；以及
图13示出扇出型半导体封装件的另一示例。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以以许多不同的形式进行例证，并且不应被解释为局限于这里所阐述的特定实施例。更确切地说，提供这些实施例以使本公开将是彻底的和完整的，并将要把本公开的范围充分地传达给本领域技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于两者之间的其他元件。相比之下，当元件被称为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可能不存在介于两者之间的其他元件或层。相同的标号始终指示相同的元件。如这里所使用的，术语“和/或”包括相关所列项中的一项或更多项的任意组合和所有组合。
将显而易见的是，虽然可在这里使用“第一”、“第二”、“第三”等的术语来描述各种构件、组件、区域、层和/或部分，但是任何这样的构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例性实施例的教导的情况下，下面论述的第一构件、组件、区域、层或部分可被称为第二构件、组件、区域、层或部分。
为了易于描述，这里可使用诸如“在……上方”、“上面”、“在……下方”以及“下面”等的空间相关术语来描述如附图中所示的一个元件相对于其他元件的关系。将理解的是，空间相关术语意图包含除了附图中所描绘的方位以外装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则描述为相对于其他元件位于“上方”或“上面”的元件于是将相对于其他元件位于“下方”或“下面”。因而，术语“在……上方”可根据附图的具体方向而包括“上方”和“下方”两种方位。装置可以以其他方式(旋转90度或处于其他方位)定位，并且这里使用的空间相关描述符可被相应地解释。
这里使用的术语仅用于描述具体实施例，并且本公开不受此限制。除非上下文另外清楚地指出，否则如在这里所使用的单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，列举存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计所示出的形状的变形。因此，本公开的实施例不应解释为局限于这里所示的区域的具体形状，例如，包括在制造时所导致的形状的改变。下面的实施例也可单独构成、以组合构成或以部分组合构成。
下面描述的本公开的内容可具有各种构造并且在此仅提出所需的构造，但不限于此。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳主板1010。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括以下芯片等：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实施诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实施各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，诸如主板的印刷电路板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到印刷电路板1110。另外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法被使用，而是可被封装并且在封装的状态下在电子装置等中使用。
这里，需要半导体封装的原因在于：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度通常存在差异。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，半导体芯片2220包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的金属材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可以非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251并且可以形成凸块下金属2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以使扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终被安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终被安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150可进一步形成在连接结构2140上，并且凸块下金属2160可进一步形成在钝化层2150的开口中。焊球2170可进一步形成在凸块下金属2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括形成在半导体芯片2120上的连接结构2140并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另一方面，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且扇出型半导体封装件是与诸如印刷电路板(PCB)的印刷电路板等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述能够显著降低半导体芯片的连接焊盘的腐蚀和损坏的新颖的半导体封装结构。
图9是示出半导体封装件的示例的示意性截面图。
图10是沿着图9的半导体封装件的线I-I′截取的示意性平面图。
参照图9，根据示例的半导体封装件100A可包括半导体芯片120、包封剂130和连接结构140，半导体芯片120具有其上设置有连接焊盘122的有效表面和与有效表面相对的无效表面并且包括钝化膜123和保护膜124，钝化膜123设置在有效表面上并且具有使连接焊盘122的至少一部分暴露的第一开口123h，保护膜124设置在钝化膜123上，填充第一开口123h的至少一部分并且具有使连接焊盘122的至少一部分在第一开口123h中暴露的第二开口124h，包封剂130覆盖半导体芯片120的至少一部分，连接结构140包括：第一绝缘层141a，设置在保护膜124上，并且具有连接到第二开口124h并且使连接焊盘122的至少一部分暴露的通路孔143h；第一重新分布层141b，设置在第一绝缘层141a上；第一连接过孔143a，填充通路孔143h和第二开口124h中的每个的至少一部分并将连接焊盘122连接到第一重新分布层142a。在这种情况下，第二开口124h与通路孔143h连接，以具有台阶部。例如，向保护膜124设置预定底切(undercut)，因此第二开口124h的壁表面朝向第一开口123h的壁表面凹陷。凹陷区域设置在第一绝缘层141a和连接焊盘122之间，并且第一连接过孔143a可填充凹陷区域的至少一部分。
此外，在半导体芯片120的情况下，连接焊盘122的材料通常为铝(Al)或者铜(Cu)。在这种情况下，在用于制造封装件100A的工艺中，如果不采取措施，则半导体芯片120的连接焊盘122可能会暴露于空气、水分、化学溶液等。因此，可能会发生导致腐蚀和损坏的问题。详细地，当在半导体芯片120上直接形成第一连接过孔143a而没有任何措施时，在涂覆通常包括感光介电(PID)材料的第一绝缘层141a之前，通过化学处理去除连接焊盘122的表面上的有机层和氧化层。在这种情况下，连接焊盘122可能会由于化学处理而受到损坏。此外，在通路孔143h的形成工艺中，连接焊盘122由于PID显影剂也受到损坏。上述损坏可能导致连接焊盘122发生腐蚀，并且可能使连接焊盘122的表面粗糙度粗糙。因此，使得用于形成第一连接过孔143a的种子层不平坦，因此可能在后面执行封装工艺时导致连接焊盘122的腐蚀。
另一方面，按照与根据示例的半导体封装件100A类似的方式，当具有宽度比第一开口123h的宽度小的第二开口124h的保护膜124形成在具有第一开口123h的钝化膜123上时，连接焊盘122的通过第一开口123h暴露的区域的除了通过第二开口124h暴露的区域之外的区域可被保护膜124覆盖。对此，在用于制造封装件100A的工艺中，可显著减少连接焊盘122暴露于空气、水分、化学溶液等，因此可以显著减少腐蚀和损坏。这里，宽度是指截面图(例如，图9)中的宽度。当相应的开口为锥形时，宽度表示最宽的宽度。
详细地，保护膜124可用作防止连接焊盘122在用于形成连接结构140的第一绝缘层141a的工艺中可能发生的氧化和腐蚀的屏障物。之后，在通路孔143h形成在第一绝缘层141a中之后，选择性地仅去除通路孔143h的区域中的保护膜124，以将通路孔143h连接到第二开口124h。因此，容易提供通过第一连接过孔143a的电连接路径。换言之，虽然按照与现有技术类似的方式引入用于形成第一重新分布层142a的诸如PID等的第一绝缘层141a，但是可通过保护膜124显著地减少连接焊盘122的氧化和腐蚀。在这种情况下，第一绝缘层141a可通过保护膜124与连接焊盘122物理间隔开，并且第一绝缘层141a可以填充保护膜124和第一连接过孔143a之间位于第一开口123h中的空间的至少一部分。
详细地，第二开口124h与通路孔143h连接，以具有台阶部。例如，保护膜124和第一绝缘层141a可包括不同的材料。在通路孔143h形成在第一绝缘层141a中然后选择性地去除位于通路孔143h的区域中的保护膜124的工艺中，可以在保护膜124的第二开口124h的形成区域中设置预定的底切。换言之，在第二开口124h与通路孔143h的连接点中，第二开口124h的宽度可以比通路孔143h的宽度宽。结果，第二开口124h的壁表面朝向第一开口123h的壁表面凹陷，凹陷区域设置在第一绝缘层141a与连接焊盘122之间，并且第一连接过孔143a可以填充凹陷区域的至少一部分。因此，第一连接过孔143a可具有这样的部分：该部分的宽度比第一连接过孔143a的与连接焊盘122接触的最上部分的宽度以及第一连接过孔143a的与第一重新分布层142a接触的最下部分的宽度小。在这种情况下，第一连接过孔143a的接触区域变宽，并且还提供由于台阶部引起的锚定效应(anchor effect)。对此，可以改善连接到连接焊盘122的第一连接过孔143a的可靠性，并且还可以减少抗蚀剂分布。
另一方面，第二开口124h可以逐渐变窄，以相对于保护膜124与第一绝缘层141a之间的与连接焊盘122的下表面平行的界面具有预定的倾角α1，并且通路孔143h可以逐渐变窄，以相对于保护膜124与第一绝缘层141a之间的与连接焊盘122的下表面平行的界面具有预定的倾角α2。在这种情况下，第二开口124h和通路孔143h可在相反的方向上逐渐变窄。换言之，越靠近连接焊盘122，第二开口124h的宽度可以越宽，并且越靠近连接焊盘122，通路孔143h的宽度可以越窄。在这种情况下，第一连接过孔143a可包括填充第二开口124h的第一部分和填充通路孔143h的第二部分。第一连接过孔143a的第一部分和第二部分可以在相反的方向上逐渐变窄。如上所述，当第二开口124h和通路孔143h在相反的方向上逐渐变窄时，可进一步显著增大上述由于台阶部引起的锚定效应，并且接触区域可进一步变宽。因此，可进一步改善第一连接过孔143a的可靠性，并且可显著减少抗蚀剂分布。
此外，在半导体芯片120被封装之前，保护膜124优选形成在具有使处于芯片状态下的半导体芯片120的连接焊盘122暴露的第一开口123h的钝化膜123上。在这种情况下，保护膜124形成在如上所述的钝化膜123上，并且保护膜124也设置在半导体芯片120的有效表面之内的区域中。此外，包封剂130不仅可以覆盖钝化膜123的侧表面，还可以覆盖保护膜124的侧表面。此外，包封剂130可以填充保护膜124与连接结构140的第一绝缘层141a之间的部分。如上所述，由于保护膜124在芯片状态(例如，晶圆状态)下形成，在进行封装之前仅选择好的产品，因此可提高良率。此外，不必使保护膜124甚至形成到诸如包封剂130或框架110的其他部件，因此可以简化工艺并且可降低成本。此外，可以更加有效地显著减少对连接焊盘122的污染。
在下文中，将更详细地描述根据示例性实施例的半导体封装件100A中包括的各个组件。
作为附加部件的框架110可根据绝缘层111的特定材料来改善扇出型半导体封装件100A的刚性，并且用于确保包封剂130的厚度的均匀性。框架110可具有穿过绝缘层111的通孔110H。在通孔110H中，设置有半导体芯片120，并且根据需要，可一起设置无源组件(未示出)。通孔110H可具有围绕半导体芯片120的壁表面的形式，但不限于此。
绝缘层111的材料没有具体限制。例如，绝缘材料可用作绝缘层111的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料，例如，覆铜层压板(CCL)、未包覆的覆铜层压板(CCL Unclad)、半固化片等，但不限于此。如果需要，绝缘层111的材料可以是玻璃、陶瓷等。绝缘层111的下表面与半导体芯片120的保护膜124的最下表面共面。这是因为保护膜124在芯片状态下形成。
另外，尽管未在附图中示出，但如果需要，为了电磁屏蔽或用于散热的目的，金属层(未示出)可设置在框架110的通孔110H的壁表面上，并且金属层(未示出)可包围半导体芯片120。
半导体芯片120可以是按照数百至数百万或更多的数量的元件集成在单个芯片中而提供的集成电路(IC)。在这种情况下，IC可以是例如应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等，但不限于此。这里，IC可以是电源管理IC(PMIC)，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存的存储器芯片，或诸如模拟数字转换器、专用IC(ASIC)的逻辑芯片。
半导体芯片120可以是未设置单独的凸块或布线层的处于裸态的集成电路。然而，半导体芯片120不限于此，并且如果需要，半导体芯片120可以是封装型集成电路。可基于有效晶圆设置集成电路。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接焊盘122可将半导体芯片120电连接到其他组件。连接焊盘122中的每个的材料可以是诸如铝(Al)、铜(Cu)等的金属材料，而不受限制。具有使连接焊盘122的至少一部分暴露的第一开口123h的钝化膜123形成在主体121上，并且钝化膜123可以是氧化物膜或者氮化物膜。虽然钝化膜123被示出为具有与连接焊盘122的厚度相似的厚度，但不限于此。可选地，钝化膜123可具有比连接焊盘122的厚度薄的厚度。填充第一开口123h中的至少一部分并且具有使连接焊盘122的至少一部分在第一开口123h中暴露的第二开口124h的保护膜124可形成在钝化膜123上，并且保护膜124也可以是与钝化膜123相同或不同的氧化物膜或氮化物膜。详细地，保护膜124可以利用具有绝缘性能(例如，SiO2、SiN、TiO2、ZnO、Al2O3，其他聚合物)的薄膜形成，保护膜124的厚度可以比钝化膜123的厚度薄，例如，大约1nm至大约500nm。诸如SiO2的绝缘膜(未示出)可以进一步设置在其他需要的位置中，例如，设置在主体121、连接焊盘122和钝化膜123之间的空间中。此外，在半导体芯片120中，其上设置有连接焊盘122的侧面是有效表面，并且相对的侧面是无效表面。
包封剂130可覆盖半导体芯片120的至少一部分。当设置框架110时，包封剂130可覆盖框架110的至少一部分。此外，包封剂可填充通孔110H的至少一部分。包封剂130可包括绝缘材料。绝缘材料可以是包含无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或诸如无机填料的增强材料包含在热固性树脂或热塑性树脂中的树脂(详细地，ABF(Ajinomoto build-up film)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂)等。此外，可使用诸如EMC的模制材料，或者根据需要，可使用感光材料，例如，感光包封剂(PIE)。根据需要，可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在诸如无机填料和/或玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料。
此外，在半导体芯片120被封装之前，保护膜124优选形成在具有使芯片状态下的半导体芯片120的连接焊盘122暴露的第一开口123h的钝化膜123上。在这种情况下，保护膜124形成在如上所述的钝化膜123上，并且保护膜124也设置在半导体芯片120的有效表面以内的区域中。此外，包封剂130不仅可以覆盖钝化膜123的侧表面，还可以覆盖保护膜124的侧表面。此外，包封剂130可以填充保护膜124与连接结构140的第一绝缘层141a之间的部分。如上所述，由于保护膜124在芯片状态(例如，晶圆状态)下形成，在进行封装之前仅选择好的产品，因此可提高良率。此外，不必使保护膜124甚至形成到诸如包封剂130或框架110的其他部件，因此可以简化工艺并且可降低成本。此外，可以更加有效地显著减少对连接焊盘122的污染。
连接结构140可使半导体芯片120的连接焊盘122重新分布。半导体芯片120的具有各种功能的数十到数百个连接焊盘122可通过连接结构140重新分布，并且可根据功能通过电连接金属170物理连接到外部或电连接到外部。连接结构140包括：第一绝缘层141a，设置在半导体芯片120的有效表面上并且具有连接到第二开口124h并且使连接焊盘122的至少一部分在第二开口124h中暴露的通路孔143h；第一重新分布层142a，设置在第一绝缘层141a上；第一连接过孔143a，填充通路孔143h以及第二开口124h中的每个的至少一部分并且将连接焊盘122电连接到第一重新分布层142a；第二绝缘层141b，设置在第一绝缘层141a上并且覆盖第一重新分布层142a的至少一部分；第二重新分布层142b，设置在第二绝缘层141b上；以及第二连接过孔143b，穿过第二绝缘层141b并且将第一重新分布层142a电连接到第二重新分布层142b。上述这些内容可以比附图中示出的内容多或者少。
第一绝缘层141a和第二绝缘层141b的材料可以是绝缘材料。在这种情况下，绝缘材料可以是感光介电(PID)材料。在这种情况下，可通过光刻过孔(photovia)引入精细的节距，因此可有效地使半导体芯片120的数十至数百万个连接焊盘122重新分布。第一绝缘层141a和第二绝缘层141b可具有彼此分开的边界。第一绝缘层141a可通过保护膜124与连接焊盘122物理间隔开。第一绝缘层141a可填充保护膜124与第一连接过孔143a之间位于第一开口123h中的空间的至少一部分。
第一重新分布层142a和第二重新分布层142b可使半导体芯片120的连接焊盘122重新分布，以电连接到电连接金属170。第一重新分布层142a和第二重新分布层142b的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。重新分布层还可根据其设计执行各种功能。例如，重新分布层可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。另外，重新分布层可包括过孔焊盘、电连接金属焊盘等。
第一连接过孔143a可将半导体芯片120的连接焊盘122电连接到形成在不同层中的第一重新分布层142a，并且第二连接过孔143b可将第一重新分布层142a电连接到形成在不同层中的第二重新分布层142b。当半导体芯片120是裸芯片时，第一连接过孔143a可与连接焊盘122物理接触。连接过孔143的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一连接过孔143a和第二连接过孔143b中的每个可以是通路孔完全填充有金属材料的填充型，或者金属材料沿着通路孔的壁表面涂覆的共形型。此外，第一连接过孔143a和第二连接过孔143b可应用锥形形状。
此外，可利用镀覆工艺同时形成第一重新分布层142a和第一连接过孔143a。在这种情况下，可包括种子层以及形成在种子层上的镀覆层。详细地，可利用对连接焊盘的暴露表面、通路孔的壁表面以及第一绝缘层的表面进行溅射使种子层形成得非常薄，并且种子层可包括钛(Ti)层或者钛(Ti)/铜(Cu)的双层。镀覆层利用电镀形成在种子层上，从而填充通路孔143h和第二开口124h。可按照相似的方式利用镀覆工艺同时形成第二重新分布层142b和第二连接过孔143b。在这种情况下，可包括种子层和镀覆层。
作为附加组件的钝化层150可保护连接结构140免受外部物理或化学损坏。钝化层150可包括绝缘树脂和无机填料，但可以不包括玻璃纤维。例如，钝化层150可以是ABF，但不限于此。钝化层150可具有使第二重新分布层142b的至少一部分暴露的第三开口150h。
作为附加组件的凸块下金属160可改善电连接金属170的连接可靠性，以改善半导体封装件100A的板级可靠性。凸块下金属160的数量可以是数十到数百万。凸块下金属160中的每个可通过穿过钝化层150的第三开口150h连接到第二重新分布层142b。凸块下金属160可使用金属通过任何已知的金属化方法形成，但不限于此。
电连接金属170将半导体封装件100A物理连接和/或电连接到外部电源。例如，半导体封装件100A可通过电连接金属170安装在电子装置的主板上。电连接金属170可利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。更详细地，电连接金属170可利用焊料等形成。然而，这仅是示例，并且电连接金属170的材料不具体限制于此。电连接金属170中的每个可以是焊盘、焊球、引脚等。电连接金属170可形成为多层或单层结构。当电连接金属包括多个层时，电连接金属包括铜柱和焊料。当电连接金属包括单层时，电连接金属包括锡-银焊料或铜。然而，电连接金属仅是示例，并且本公开不限于此。电连接金属170的数量、间隔、设置形式等没有具体限制，而是可通过本领域技术人员根据设计细节进行充分修改。例如，根据连接焊盘122的数量，电连接金属170可以以数十至数千的数量设置，或者可以以数十至数千或更多或者数十至数千或更少的数量设置。
电连接金属170中的至少一个可设置在扇出区域中。扇出区域指的是除了设置半导体芯片120的区域之外的区域。例如，根据示例性实施例的半导体封装件100A可以是扇出型半导体封装件。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进于3D互连。另外，与球栅阵列(BGA)封装件、接地焊盘格栅阵列(LGA)封装件等相比，扇出型封装件可制造为具有小的厚度，并且可具有价格竞争力。
图11是示出制造图9的半导体封装件的工艺的一部分的示意性工艺图。
参照图11，首先，在芯片状态(例如，晶圆状态)下，在钝化膜123上形成覆盖钝化膜123和连接焊盘122的保护膜124。保护膜124形成为完全覆盖连接焊盘122的已经暴露的表面以及钝化膜123的第一开口123h的壁表面。然后，在保护膜124上形成第一绝缘层141a。在这种情况下，由于连接焊盘122被保护膜124覆盖，因此可显著减少在形成第一绝缘层141a和通路孔143h的工艺中发生的污染问题。在形成第一绝缘层141a之后，利用光刻方法形成通路孔143h。然后，利用蚀刻从通路孔143h的区域选择性地去除保护膜124，从而形成使连接焊盘122暴露的第二开口124h。在这种情况下，通过形成底切，使第二开口124h的壁表面朝向第一开口123h的壁表面凹陷。然后，利用溅射形成种子层，同时利用诸如半加成工艺(SAP)或改进的半加成工艺(MSAP)的镀覆工艺形成填充通路孔143h和第二开口124h的第一连接过孔143a以及设置在第一绝缘层141a上的第一重新分布层142a。第一连接过孔143a可包括填充第二开口124h的第一部分和填充通路孔143h的第二部分。第一连接过孔143a的第一部分和第二部分可以在相反的方向上逐渐变窄。然后，形成第二绝缘层141b。如上所述，通过一系列工艺，在芯片状态下，首先通过保护膜124保护连接焊盘122，然后形成连接结构140。因此，可有效解决连接焊盘122的污染问题。此外，在形成保护膜124的第二开口124h时形成凹陷空间。因此，凹陷空间填充有第一连接过孔143a，从而改善可靠性并且减少抗蚀剂分布。
图12示意性地示出半导体封装件的另一示例。
参照图12，根据另一示例的半导体封装件100B可以具有框架110，框架110具有与根据上述示例的半导体封装件100A的框架110的形状不同的形状。详细地，框架110可以包括电连接到连接焊盘122的多个布线层112a、112b和112c。换言之，除了绝缘层111a和111b之外，框架110还可包括布线层112a、112b和112c以及布线过孔113a和113b，因此可用作连接结构。在这种情况下，布线层112a、112b和112c以及布线过孔113a和113b可以用作电连接构件。
更详细地，框架110可包括：第一绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线层112a的一侧相对的一侧上；第二绝缘层111b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线层112a的一侧相对的一侧上并覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二绝缘层111b的与第二绝缘层111b的嵌有第二布线层112b的一侧相对的一侧上。第一布线层112a和第二布线层112b以及第二布线层112b和第三布线层112c可以分别通过穿过第一绝缘层111a的第一布线过孔113a和穿过第二绝缘层111b的第二布线过孔113b彼此电连接。第一布线层至第三布线层112a、112b和112c可以通过连接结构140的第一重新分布层142a和第二重新分布层142b电连接到连接焊盘122。
第一绝缘层111a和第二绝缘层111b中的每个的材料不受具体限制。例如，绝缘材料可以用作第一绝缘层和第二绝缘层中的每个的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂，或其中热固性树脂或热塑性树脂与无机填料混合的树脂，例如，ABF(Ajinomoto build-up film)等。可选地，绝缘材料可以是其中热固性树脂或热塑性树脂与无机填料一起浸在芯材料(例如玻璃纤维(或玻璃布或玻璃织物))中的材料，例如，半固化片。第一绝缘层111a的下表面与半导体芯片120的保护膜124的最下表面共面。这是因为保护膜124在芯片状态下形成。
第一布线层至第三布线层112a、112b和112c可以利用第一布线过孔113a和第二布线过孔113b设置封装件的上/下电连接路径，并且可以用于使连接焊盘122重新分布。第一布线层至第三布线层112a、112b和112c的材料可以是金属材料，例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。布线层112a、112b和112c可以根据相应层的设计执行各种功能。例如，布线层可以包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可以包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。另外，布线层可以包括过孔焊盘、线焊盘、电连接金属焊盘等。第一布线层至第三布线层112a、112b和112c可以利用已知的镀覆工艺形成，并且每个布线层可以利用种子层和电镀层形成。第一布线层至第三布线层112a、112b和112c中的每个的厚度可以比第一重新分布层142a和第二重新分布层142b中的每个的厚度厚。第一布线层112a可以凹陷到第一绝缘层111a的内部。如上所述，当第一布线层112a凹陷到第一绝缘层111a的内部并且在第一绝缘层111a的下表面与第一布线层112a的下表面之间设置台阶时，可以防止第一布线层112a由于包封剂130的形成材料的渗出而被污染。
第一布线过孔113a和第二布线过孔113b可以将形成在不同层上的第一布线层至第三布线层112a、112b和112c彼此电连接，从而在框架110中形成电路径。第一布线过孔113a和第二布线过孔113b的材料可以是金属材料，例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一布线过孔113a和第二布线过孔113b中的每个可以是填充有金属材料的填充型过孔，或者可以是其中金属材料沿着通路孔的壁表面形成的共形型过孔。此外，第一布线过孔113a和第二布线过孔113b可以应用锥形形状。第一布线过孔113a和第二布线过孔113b也可以使用已知的镀覆工艺形成，并且第一布线过孔113a和第二布线过孔113b中的每个可以利用种子层和镀覆层形成。
当形成用于第一布线过孔113a的孔时，第一布线层112a的一些焊盘可以用作阻挡件。对此，在第一布线过孔113a具有上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一布线过孔113a可以与第二布线层112b的焊盘图案一体化。当形成用于第二布线过孔113b的孔时，第二布线层112b的一些焊盘可以用作阻挡件。对此，在第二布线过孔113b具有上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二布线过孔113b可以与第三布线层112c的焊盘图案一体化。
包封剂130可以具有第四开口130h，第四开口130h使框架110的第三布线层112c的至少一部分暴露，并且诸如镍(Ni)/金(Au)的表面处理层(未示出)可以形成在第三布线层112c的通过第四开口130h暴露的表面上。其他内容与以上参考图9至图11描述的内容重复，因此，省略对其的详细描述。
图13示意性地示出半导体封装件的另一示例。参照图13，根据另一示例的半导体封装件100C也可以具有框架110，框架110具有与根据上述示例的半导体封装100A的框架的形状不同的形状。详细地，框架110可以包括电连接到连接焊盘122的多个布线层112a、112b、112c和112d。换言之，除了绝缘层111a、111b和111c之外，框架110还可以包括布线层112a、112b、112c和112d以及布线过孔113a、113b和113c，因此可以用作连接结构。在这种情况下，布线层112a、112b、112c和112d以及布线过孔113a、113b和113c可以用作电连接构件。
更详细地，框架110包括：第一绝缘层111a；第一布线层112a，设置在第一绝缘层111a的下表面上；第二布线层112b，设置在第一绝缘层111a的上表面上；第二绝缘层111b，设置在第一绝缘层111a的下表面上并覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二绝缘层111b的下表面上；第三绝缘层111c，设置在第一绝缘层111a的上表面上并覆盖第二布线层112b的至少一部分；第四布线层112d，设置在第三绝缘层111c的上表面上；第一布线过孔113a，穿过第一绝缘层111a并将第一布线层112a电连接到第二布线层112b；第二布线过孔113b，穿过第二绝缘层111b并将第一布线层112a电连接到第三布线层113c；以及第三布线过孔113c，穿过第三绝缘层111c并将第二布线层112b电连接到第四布线层112d。由于框架110可包括更多数量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140。
第一绝缘层111a的厚度可以大于第二绝缘层111b的厚度和第三绝缘层111c的厚度。第一绝缘层111a可以基本上相对较厚以保持刚性，并且可以引入第二绝缘层111b和第三绝缘层111c以形成更多数量的布线层112c和112d。类似地，穿过第一绝缘层111a的第一布线过孔113a的直径可以大于穿过第二绝缘层111b的第二布线过孔113b的直径以及穿过第三绝缘层111c的第三布线过孔113c的直径。第一布线过孔113a可以具有沙漏形状或圆柱形状，而第二布线过孔113b和第三布线过孔113c可以具有方向彼此相反的锥形形状。第一布线层至第四布线层112a、112b、112c和112d中的每个的厚度可以比第一重新分布层142a和第二重新分布层142b中的每个的厚度厚。第三布线层112c的下表面与半导体芯片120的保护膜124的最下表面共面。这是因为保护膜124在芯片状态下形成。包括第一布线层至第四布线层112a、112b、112c和112d以及第一布线过孔至第三布线过孔113a、113b和113c的材料或作用以及第四开口130h等的其他内容与以上参照图9至图12描述的那些内容重复。因此，省略对其的详细描述。
如上面所阐述的，根据示例性实施例，可提供一种新的半导体封装结构，该半导体封装结构能够显著降低对半导体芯片的连接焊盘的腐蚀和损坏，并且改善连接过孔的可靠性并且减少抗蚀剂分布。
虽然上面已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可进行修改和变型。

Claims (20)

1.一种半导体封装件，包括：
半导体芯片，具有设置有连接焊盘的有效表面和与所述有效表面相对的无效表面并且包括钝化膜和保护膜，所述钝化膜设置在所述有效表面上并且具有使所述连接焊盘的至少一部分暴露的第一开口，并且所述保护膜设置在所述钝化膜上，填充所述第一开口中的至少一部分并且具有使所述连接焊盘的至少一部分在所述第一开口中暴露的第二开口；
包封剂，覆盖所述半导体芯片的至少一部分；以及
连接结构，包括绝缘层、重新分布层以及连接过孔，所述绝缘层设置在所述保护膜上并且具有连接到所述第二开口的通路孔，以使所述连接焊盘的至少一部分暴露，所述重新分布层设置在所述绝缘层上，并且所述连接过孔将所述连接焊盘连接到所述重新分布层同时填充所述通路孔和所述第二开口中的每个的至少一部分，
其中，所述第二开口和所述通路孔连接，以具有台阶部，
其中，所述第一开口具有越靠近所述连接焊盘越窄的宽度，并且
其中，所述第二开口具有越靠近所述连接焊盘越宽的宽度。
2.根据权利要求1所述的半导体封装件，其中，所述第二开口的壁表面朝向所述第一开口的壁表面凹陷，
凹陷区域设置在所述绝缘层与所述连接焊盘之间，并且
所述连接过孔填充所述凹陷区域的至少一部分。
3.根据权利要求2所述的半导体封装件，其中，所述保护膜和所述绝缘层包括不同的材料。
4.根据权利要求1所述的半导体封装件，其中，在所述第二开口和所述通路孔的连接点中，所述第二开口的宽度大于通路孔的宽度。
5.根据权利要求4所述的半导体封装件，其中，所述第二开口和所述通路孔在相反的方向上逐渐变窄。
6.根据权利要求4所述的半导体封装件，其中，越靠近所述连接焊盘，所述通路孔的宽度越窄。
7.根据权利要求1所述的半导体封装件，其中，所述连接焊盘的通过所述第一开口暴露的区域的除了通过所述第二开口暴露的区域之外的区域被所述保护膜的在所述第一开口中与所述连接焊盘接触的弯曲部分覆盖。
8.根据权利要求7所述的半导体封装件，其中，所述绝缘层与所述连接焊盘物理地间隔开。
9.根据权利要求1所述的半导体封装件，其中，所述钝化膜和所述保护膜设置在所述有效表面内的区域中。
10.根据权利要求9所述的半导体封装件，其中，所述包封剂覆盖所述钝化膜和所述保护膜中的每个的侧表面。
11.根据权利要求9所述的半导体封装件，其中，所述包封剂填充所述保护膜与所述绝缘层之间的部分。
12.根据权利要求1所述的半导体封装件，其中，所述保护膜的厚度薄于所述钝化膜的厚度。
13.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：具有通孔的框架，
其中，所述半导体芯片设置在所述通孔中，
所述包封剂覆盖所述框架的至少一部分，并且
所述包封剂填充所述通孔的至少一部分。
14.根据权利要求13所述的半导体封装件，其中，所述框架包括：第一绝缘层，与所述连接结构接触；第一布线层，与所述连接结构接触并嵌在所述第一绝缘层中；第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的嵌有所述第一布线层的一侧相对的一侧上；第二绝缘层，覆盖所述第二布线层并且设置在所述第一绝缘层上；以及第三布线层，设置在所述第二绝缘层上，
所述第一布线层至所述第三布线层电连接到所述连接焊盘，并且
所述第一绝缘层的下表面与所述保护膜的最下表面共面。
15.根据权利要求13所述的半导体封装件，其中，所述框架包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的下表面上；第二布线层，设置在所述第一绝缘层的上表面上；第二绝缘层，设置在所述第一绝缘层的所述下表面上并覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层的下表面上；第三绝缘层，设置在所述第一绝缘层的所述上表面上并覆盖所述第二布线层；以及第四布线层，设置在所述第三绝缘层的上表面上，
所述第一布线层至所述第四布线层电连接到所述连接焊盘，并且
所述第三布线层的下表面与所述保护膜的最下表面共面。
16.根据权利要求1所述的半导体封装件，其中，所述半导体封装件是扇出型半导体封装件。
17.一种半导体封装件，包括：
半导体芯片，具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与所述有效表面相对；
包封剂，覆盖所述半导体芯片的至少一部分；
连接结构，包括绝缘层、重新分布层以及连接过孔，所述绝缘层设置在所述半导体芯片上，所述重新分布层设置在所述绝缘层上，并且所述连接过孔将所述连接焊盘连接到所述重新分布层；
保护膜，设置在所述连接焊盘与所述绝缘层之间；以及
钝化膜，设置在所述连接焊盘与所述保护膜之间，
其中，所述连接过孔具有这样的部分：该部分的宽度比所述连接过孔的与所述连接焊盘接触的最上部分的宽度以及所述连接过孔的与所述重新分布层接触的最下部分的宽度小，
其中，所述钝化膜具有暴露所述连接焊盘的一部分的第一开口，
其中，所述保护膜填充所述第一开口中的至少一部分并且具有使所述连接焊盘的一部分在所述第一开口中暴露的第二开口，并且
其中，所述保护膜包括在所述第一开口中与所述连接焊盘接触的弯曲部分。
18.根据权利要求17所述的半导体封装件，其中，所述绝缘层与所述连接焊盘物理间隔开。
19.根据权利要求17所述的半导体封装件，其中，所述连接焊盘的通过所述钝化膜暴露的部分的宽度大于所述连接焊盘的通过所述保护膜暴露的部分的宽度。
20.根据权利要求19所述的半导体封装件，其中，所述包封剂填充所述保护膜与所述绝缘层之间的部分。
CN201910389722.3A 2018-09-13 2019-05-10 半导体封装件 Active CN110896061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0109782 2018-09-13
KR1020180109782A KR102551747B1 (ko) 2018-09-13 2018-09-13 반도체 패키지

Publications (2)

Publication Number Publication Date
CN110896061A CN110896061A (zh) 2020-03-20
CN110896061B true CN110896061B (zh) 2023-12-12

Family

ID=69773254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910389722.3A Active CN110896061B (zh) 2018-09-13 2019-05-10 半导体封装件

Country Status (4)

Country Link
US (2) US11011485B2 (zh)
KR (1) KR102551747B1 (zh)
CN (1) CN110896061B (zh)
TW (1) TWI699857B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11984403B2 (en) * 2019-11-15 2024-05-14 Dyi-chung Hu Integrated substrate structure, redistribution structure, and manufacturing method thereof
CN113571496A (zh) * 2020-04-29 2021-10-29 财团法人工业技术研究院 多芯片封装件及其制造方法
US20210375672A1 (en) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manfacturing Co., Ltd. Redistribution Lines Having Nano Columns and Method Forming Same
TWI737505B (zh) * 2020-09-29 2021-08-21 力成科技股份有限公司 封裝結構
US11842946B2 (en) * 2021-03-26 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package having an encapsulant comprising conductive fillers and method of manufacture
KR20220158123A (ko) * 2021-05-20 2022-11-30 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US20230097299A1 (en) * 2021-09-16 2023-03-30 Advanced Semiconductor Engineering, Inc. Electronic package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321928A (zh) * 2014-07-25 2016-02-10 旺宏电子股份有限公司 半导体结构及内连线结构形成方法
JP2017220659A (ja) * 2016-06-08 2017-12-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
KR20170143413A (ko) * 2016-06-21 2017-12-29 삼성전기주식회사 팬-아웃 반도체 패키지
CN107887346A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 集成扇出型封装件
JP2018093162A (ja) * 2016-12-06 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5675443B2 (ja) 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20140035652A (ko) 2012-09-14 2014-03-24 삼성전기주식회사 인쇄 회로 기판 및 이의 제조 방법
KR102440135B1 (ko) * 2015-08-21 2022-09-05 삼성전자주식회사 재배선 영역을 갖는 전자 소자
US10373884B2 (en) * 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
US10600748B2 (en) * 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US9799615B1 (en) * 2016-07-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures having height-adjusted molding members and methods of forming the same
US9922896B1 (en) * 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
KR101973431B1 (ko) 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR102537528B1 (ko) 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법
US9972581B1 (en) * 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
KR102380821B1 (ko) * 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321928A (zh) * 2014-07-25 2016-02-10 旺宏电子股份有限公司 半导体结构及内连线结构形成方法
JP2017220659A (ja) * 2016-06-08 2017-12-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
KR20170143413A (ko) * 2016-06-21 2017-12-29 삼성전기주식회사 팬-아웃 반도체 패키지
CN107887346A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 集成扇出型封装件
JP2018093162A (ja) * 2016-12-06 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ

Also Published As

Publication number Publication date
TW202011538A (zh) 2020-03-16
KR20200030938A (ko) 2020-03-23
US20200091099A1 (en) 2020-03-19
TWI699857B (zh) 2020-07-21
US11476215B2 (en) 2022-10-18
US11011485B2 (en) 2021-05-18
US20210265296A1 (en) 2021-08-26
CN110896061A (zh) 2020-03-20
KR102551747B1 (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
CN110896061B (zh) 半导体封装件
CN110137149B (zh) 扇出型半导体封装件
CN110828391B (zh) 扇出型半导体封装件
CN109755234B (zh) 扇出型半导体封装件
CN109727958B (zh) 扇出型半导体封装件
CN110828394B (zh) 半导体封装件
CN111048484A (zh) 半导体封装件
CN111199937A (zh) 半导体封装件
CN111199947A (zh) 扇出型半导体封装件
CN110739286A (zh) 半导体封装件
CN111180409B (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
CN111244079A (zh) 封装件模块
CN111326485B (zh) 半导体封装件和连接结构
CN111341752B (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
TWI818957B (zh) 半導體封裝
CN110676229B (zh) 半导体封装件
CN111613538A (zh) 制造半导体芯片的连接结构和制造半导体封装件的方法
CN111106083A (zh) 半导体封装件
CN110783296A (zh) 扇出型半导体封装件
CN111146161A (zh) 半导体封装件
CN112151460A (zh) 半导体封装件
CN111223828B (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant