CN111244079A - 封装件模块 - Google Patents

封装件模块 Download PDF

Info

Publication number
CN111244079A
CN111244079A CN201911170738.1A CN201911170738A CN111244079A CN 111244079 A CN111244079 A CN 111244079A CN 201911170738 A CN201911170738 A CN 201911170738A CN 111244079 A CN111244079 A CN 111244079A
Authority
CN
China
Prior art keywords
encapsulant
conductor pattern
layer
frames
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911170738.1A
Other languages
English (en)
Inventor
朴勇镇
姜明衫
高永宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111244079A publication Critical patent/CN111244079A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种封装件模块。所述封装件模块包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在连接结构上并且具有电连接到所述一个或更多个重新分布层的连接垫；多个电子组件，设置在连接结构上并且电连接到所述一个或更多个重新分布层；一个或更多个框架，设置在连接结构上；以及包封剂，设置在连接结构上，并且分别覆盖半导体芯片、所述多个电子组件和所述一个或更多个框架的至少一部分。包封剂的外侧表面的至少一部分在与所述一个或更多个框架中的至少一个的外侧表面的至少一部分的平面相同的平面上共面。

Description

封装件模块
本申请要求于2018年11月29日在韩国知识产权局提交的第10-2018-0151366号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种封装件模块，在封装件模块中多个电子组件和半导体芯片嵌入在单个封装件中。
背景技术
为了应对需要智能电话的纤薄化、多功能化和高性能的市场需求，半导体芯片和半导体封装件需要具有精细、轻质、高密度且变短的电路等。为此，半导体封装件的制造技术正在迅速发展。例如，已经根据这样的市场需求开发了芯片级封装件(CSP)，并且正在开发诸如层叠封装件(POP)、硅通孔(TSV)、扇出型晶圆级封装件(FO-WLP)等的半导体封装件相关技术。其中，FO-WLP技术具有如下优点：在按原样使用现有的半导体工艺的同时，增加半导体芯片与基板之间的连接的集成密度并改善热特性和电特性。
另一方面，半导体芯片的I/O端子的数量已经大幅度增加以应对智能电话的多功能化和高性能，并且正在开发其中可安装大量半导体芯片和/或无源组件以在一个封装件中执行多个功能的技术。然而，由于FO-WLP可能仅封装一个半导体芯片，因此满足需要封装大量半导体芯片的市场需求受到限制。
发明内容
提供本发明内容是为了以简化的形式介绍将在以下具体实施方式中进一步描述的所选择的构思。本发明内容不旨在限定所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。
本公开的一方面在于提供一种如下的新型封装件模块：即使在包括大量电子组件和半导体芯片时，也可实现纤薄化和小型化，可提高集成度，并且可防止诸如起伏或组件移位的问题，从而改善良率。
本公开的一方面在于将半导体芯片与一个或更多个电子组件一起安装并封装在封装件中，以使封装件以封装件模块的外侧表面的至少一部分具有异质表面的方式模块化。
根据本公开的一方面，一种封装件模块包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在连接结构上并且具有电连接到所述一个或更多个重新分布层的连接垫；多个电子组件，设置在连接结构上并且电连接到所述一个或更多个重新分布层；一个或更多个框架，设置在连接结构上；以及包封剂，设置在连接结构上，并且分别覆盖半导体芯片、所述多个电子组件和所述一个或更多个框架的至少一部分。包封剂的外侧表面的至少一部分在与所述一个或更多个框架中的至少一个的外侧表面的至少一部分的平面相同的平面上共面。
根据本公开的一方面，一种封装件模块包括：芯结构，包括多个电子组件、多个框架以及覆盖所述多个电子组件中的每个和所述多个框架中的每个的至少一部分的第一包封剂，芯结构包括穿过第一包封剂的贯穿部；半导体芯片，设置在贯穿部中并且包括连接垫；第二包封剂，覆盖芯结构和半导体芯片中的每个的至少一部分，第二包封剂填充贯穿部的至少一部分；以及连接结构，设置在芯结构上以及半导体芯片的其上设置有连接垫的表面上，连接结构包括电连接到所述多个电子组件和连接垫的一个或更多个重新分布层。
根据本公开的一方面，一种封装件模块包括：连接结构；芯结构，设置在连接结构上，并且包括第一包封剂、分散在第一包封剂中的多个框架和多个电子组件；半导体芯片，设置在连接结构上并且包括重新分布层；以及第二包封剂，覆盖芯结构和半导体芯片中的每个的至少一部分，并且将半导体芯片和芯结构彼此分开。所述多个框架中的一个的外侧表面、第一包封剂的外侧表面和第二包封剂的外侧表面基本上彼此共面。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性剖视图；
图4是示出扇入型半导体封装件的封装工艺的示意性剖视图；
图5是示出扇入型半导体封装件安装在印刷电路板上并最终安装在电子装置的主板上的情况的示意性剖视图；
图6是示出扇入型半导体封装件嵌入在印刷电路板中并最终安装在电子装置的主板上的情况的示意性剖视图；
图7是示出扇出型半导体封装件的示意性剖视图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图；
图9是示意性地示出封装件模块的示例的平面图；
图10是沿图9的线I-I'截取的封装件模块的示意性剖视图；
图11是沿图9的线II-II'截取的封装件模块的示意性剖视图；
图12是沿图9的线III-III'截取的封装件模块的示意性剖视图；
图13是示意性地示出封装件模块的另一示例的平面图；
图14是沿图13的线IV-IV'截取的封装件模块的示意性剖视图；
图15是沿图13的线V-V'截取的封装件模块的示意性剖视图；
图16是沿图13的线VI-VI'截取的封装件模块的示意性剖视图；
图17是示意性地示出封装件模块的另一示例的平面图；
图18是沿图17的线VII-VII'截取的封装件模块的示意性剖视图；
图19是沿图17的线VIII-VIII'截取的封装件模块的示意性剖视图；
图20是沿图17的线IX-IX'截取的封装件模块的示意性剖视图；
图21是示意性地示出封装件模块的另一示例的平面图；
图22是沿图21的线X-X'截取的封装件模块的示意性剖视图；
图23是沿图21的线XI-XI'截取的封装件模块的示意性剖视图；
图24是沿图21的线XII-XII'截取的封装件模块的示意性剖视图；
图25是示意性地示出封装件模块的另一示例的平面图；
图26是沿图25的线XIII-XIII'截取的封装件模块的示意性剖视图；
图27是沿图25的线XIV-XIV'截取的封装件模块的示意性剖视图；
图28是沿图25的线XV-XV'截取的封装件模块的示意性剖视图；
图29是示意性地示出封装件模块的异质表面的剖视图；并且
图30示意性地示出了封装件模块的效果。
具体实施方式
在下文中，将参照附图描述本公开的示例。为清楚起见，可夸大或减小附图中的组成元件的形状和尺寸。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到主板1010的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其它组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其它类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实施诸如以下协议的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其它无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实施多种其它无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，而是还可包括用于各种其它目的的无源组件等。此外，其它组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其它组件。这些其它组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其它组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其它组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其它电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板(或主板)1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其它组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件100，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其它电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法被使用，而是可被封装并且在封装状态下在电子装置等中使用。
在这种情况下，由于就电连接而言，半导体芯片和电子装置的主板之间的电路宽度的差异的存在，因此需要半导体封装。详细地，半导体芯片的连接垫(pad，或称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，而在电子装置中使用的主板的组件安装垫的尺寸和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性剖视图。
图4是示出扇入型半导体封装件的封装工艺的示意性剖视图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接垫2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有显著的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺增大，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板(PCB)上并最终安装在电子装置的主板上的情况的示意性剖视图。
图6是示出扇入型半导体封装件嵌入在印刷电路板(PCB)中并最终安装在电子装置的主板上的情况的示意性剖视图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在PCB 2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的PCB 2302中，在扇入型半导体封装件2200嵌入在PCB 2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过PCB 2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的PCB上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在PCB中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性剖视图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的PCB的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的PCB等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装件(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另一方面，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述如下的新型封装件模块：即使当包括大量电子组件和半导体芯片时，也可实现纤薄化和小型化，可提高集成度，并且可防止诸如起伏或组件移位的问题，从而改善良率。
封装件模块
图9是示意性地示出封装件模块的示例的平面图。
图10是沿图9的线I-I'截取的封装件模块的示意性剖视图。
图11是沿图9的线II-II'截取的封装件模块的示意性剖视图。
图12是沿图9的线III-III'截取的封装件模块的示意性剖视图。
参照上述附图，根据示例的封装件模块100A包括：连接结构180，包括一个或更多个重新分布层182；半导体芯片160，设置在连接结构180上并且具有电连接到一个或更多个重新分布层182的连接垫162；多个电子组件120，设置在连接结构180上并且电连接到一个或更多个重新分布层182；一个或更多个框架110，设置在连接结构180上；以及包封剂130和170，设置在连接结构180上并覆盖半导体芯片160、多个电子组件120以及一个或更多个框架110中的每个的至少一部分。在这种情况下，如图29所示，在示例中，包封剂130和170的外侧表面的至少一部分设置在与一个或更多个框架110中的至少一个的外侧表面的至少一部分相同的平面(L)上，以与其共面。
如上所述，根据示例的封装件模块100A包括一个或更多个框架110以及电子组件120。例如，在根据示例的封装件模块100A的情况下，通孔110H形成在面板级的框架110中，并且多个电子组件120和半导体芯片160设置在通孔110H中以由包封剂130和170封装，然后通过诸如分割(singulation)的工艺以框架110的形成通孔110H的一部分可保留的这样的方式去除框架110。例如，通孔110H不是简单地形成为平面四边形形状，而是设计成使得一个或更多个框架110可保持在局部。在这种情况下，如稍后将描述的，当用第一包封剂130密封电子组件120时，空隙被消除以防止在封装件模块100A的外表面上出现起伏，并且进一步防止电子组件120在密封工艺中移位。因此，相比之下，在一些区域中不存在框架110的情况下，可增加工艺的良率。
为了如上所述局部地保留框架110，通过分割的切割表面应包括包封剂130和170的外侧表面以及保留的框架110的外侧表面。因此，包封剂130和170的外侧表面(更具体地，第一包封剂130的外侧表面的至少一部分)可设置在与一个或更多个框架110中的至少一个的外侧表面的至少一部分相同的平面上，以与其共面。在这种情况下，相同平面表示它们位于基本上相同的平面上，并且不仅包括完全相同的平面而且包括由于工艺误差等导致的几乎相同的平面。另外，共面指示基本上共面，并且是不仅包括完全共面而且包括由于工艺误差等导致的几乎共面的概念。
在根据示例的封装件模块100A的情况下，包封剂包括覆盖一个或更多个框架110和多个电子组件120中的每个的至少一部分的第一包封剂130，以及覆盖半导体芯片160和第一包封剂130中的每个的至少一部分的第二包封剂170。贯穿部150H形成在第一包封剂130中。半导体芯片160设置在贯穿部150H中，并且第二包封剂170填充贯穿部150H的至少一部分。例如，根据示例的封装件模块100A包括多个电子组件120、多个框架110、覆盖多个框架110和多个电子组件120中的每个的至少一部分的第一包封剂130，并且包括具有穿透第一包封剂130的贯穿部150H的芯结构150。首先形成芯结构150，然后，将半导体芯片160设置在贯穿部150H中，然后由第二包封剂170密封。然后，在芯结构150和半导体芯片160上形成连接结构180。可通过如上所述的工艺制造封装件模块100A。
在根据如上所述的示例的封装件模块100A中，多个电子组件120嵌入在芯结构150中，并且半导体芯片160与其分开地设置在穿透芯结构150的贯穿部150H中，从而在形成能够区分不同类型的部件的各个块的同时获得紧凑的设计。因此，即使在包括许多部件和芯片时，也可实现装置的纤薄化和小型化。详细地，由于多个电子组件120和半导体芯片160一起设置在单个封装件中并且模块化，因此芯片和组件之间的间距可显著减小，并且如图30的示例所示，可显著减小诸如主板的印刷电路板上的安装区域。另外，由于可显著减小半导体芯片160和多个电子组件120之间的电路径，因此可防止噪声问题发生。另外，执行两个或更多个步骤的密封工艺，其中首先用第一包封剂130密封多个电子组件120，然后用第二包封剂170密封半导体芯片160。这样，可显著减少由于多个电子组件120的安装不良导致的半导体芯片160的与良率相关的问题，并且可显著减少在多个电子组件120的安装工艺期间出现的异物对半导体芯片160的影响。
芯结构150可包括布线构件140，布线构件140包括能够最先使多个电子组件120重新分布的布线层142。此后，形成穿透芯结构150和位于其上的布线构件140的贯穿部150H，从而引入半导体芯片160。如上所述，在布线构件140被单独地引入到芯结构150中的情况下，布线构件140的绝缘层141的材料可独立于半导体芯片160来选择。例如，不是感光介电(PID)材料的包括无机填料的非感光介电材料(例如，ABF(Ajinomoto Build-up Film)等)可用作绝缘层141的材料。这种薄膜类型的非感光介电材料在平整度方面是优异的，因此，可防止由电子组件120的突出电极导致的起伏和裂纹的问题。此外，在非感光介电材料的情况下，使用激光钻孔形成开口。即使在第一包封剂130的材料渗入电子组件120的电极的情况下，也可通过激光钻孔有效地暴露电极。因此，可防止由电极暴露相关缺陷引起的问题的发生。另外，布线构件140可在设置半导体芯片160之前形成，并且具有半导体芯片160的良率可不受影响的优点。在这种情况下，可使用非感光介电(PID)材料作为连接结构180的绝缘层181的材料。在这种情况下，由于可通过光过孔引入精细节距，因此半导体芯片160的数十至数百万个连接垫162可如在通常情况下一样被有效地重新分布。例如，可选择性地控制其中形成有布线层142和布线过孔143的绝缘层141的材料，以及其中形成有重新分布层182和连接过孔183的绝缘层181的材料，从而展示优异的协同效应。
由于布线构件140可在形成其中设置有半导体芯片160的贯穿部150H之前单独地引入到芯结构150中，因此通孔110H的底表面可与贯穿部150H的底表面形成台阶，因此，多个电子组件120的与布线构件140接触的表面可与半导体芯片160的有效表面形成台阶。例如，相对于半导体芯片160的无效表面而言，半导体芯片160的有效表面可位于比多个电子组件120中的每个的与布线构件140接触的表面低的平面上。例如，在形成其中设置有半导体芯片160的贯穿部150H之前，布线构件140可单独地引入到芯结构150中，从而提供与现有技术的封装件模块结构不同的结构特性。
另一方面，第一金属层115和第二金属层155可分别设置在框架110中的每个的内侧表面和贯穿部150H的壁表面上。在这种情况下，可有效地阻挡不同类型的块之间的电磁波的相互干扰，并且还可改善热辐射效果。第一金属层115和第二金属层155可分别延伸到框架110和第一包封剂130的至少一个表面。在示例中，可设置金属膜195以覆盖在第二包封剂170的上表面、第二包封剂170的外侧表面、第一包封剂130的外侧表面、一个或更多个框架110中的每个的外侧表面和连接结构180的外侧表面上。在这种情况下，在封装件模块100A的情况下，可整体上改善电磁波屏蔽效果和热辐射效果。
在下文中，将参照附图详细描述封装件模块100A的组件。
例如，在空的空间中，一个或更多个框架110可局部地设置在与多个电子组件120基本相同的平面上以防止表面起伏，并且还防止多个电子组件120的移位。一个或更多个框架110可彼此间隔开，并且可根据相应的绝缘层111的详细材料来改善封装件模块100A的刚性，并且可用于确保第一包封剂130的厚度均匀性。一个或更多个框架110的数量不受特别限制，并且可根据所需的数量进行设计以构成封装件模块100A的其上局部形成有金属膜195的外部的至少一部分，或者还可进一步根据电子组件120之间的空的空间(例如，一个或更多个框架110中的至少一个设置在多个电子组件120之间)来设计。在示例中，一个或更多个框架110均仅包括一个绝缘层111，但是其示例不限于此。
绝缘层111的材料不受特别限制。例如，可使用绝缘材料。作为绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或其中热固性树脂或热塑性树脂与无机填料一起浸渍有芯材料(诸如玻璃纤维、玻璃布、玻璃织物等)的树脂，例如，半固化片树脂、ABF(Ajinomoto Bulid-up Film)树脂、FR-4树脂、双马来酰亚胺三嗪(BT)树脂等。
多个电子组件120围绕其中设置有半导体芯片160的贯穿部150H设置。多个电子组件120可以是诸如电容器和/或电感器等的已知的无源组件，但其示例不限于此，并且可根据需要包括集成电路芯片(IC芯片)。多个电子组件120可通过布线构件140的布线层142和连接结构180的重新分布层182电连接到半导体芯片160的连接垫162。多个电子组件120的数量不受特别限制。多个电子组件120的尺寸可以相同或不同。
第一包封剂130是用于保护一个或更多个框架110和多个电子组件120并提供绝缘区域的结构。密封形式不受特别限制，并且第一包封剂130可覆盖一个或更多个框架110中的每个和多个电子组件120中的每个的至少一部分，并且可填充其间的空间的至少一部分。第一包封剂130的详细材料不受特别限制。例如，可使用ABF或感光包封剂(PIE)，但其示例不限于此。
布线构件140可包括：绝缘层141，设置在一个或更多个框架110和多个电子组件120的面对连接结构180的一侧上；布线层142，设置在绝缘层141上；以及布线过孔143，穿透绝缘层141并将布线层142和电子组件120彼此电连接。布线构件140可包括比图中示出的绝缘层141、布线层142和布线过孔143的数量更多的绝缘层141、布线层142和布线过孔143。
作为绝缘层141的材料，可使用绝缘材料。在这种情况下，可使用诸如ABF的非感光介电材料作为绝缘材料。例如，绝缘层141可以是非感光介电层。在绝缘层141设置为多个层的情况下，多个层可根据工艺一体化，并且它们之间的边界可能不清楚。
布线层142可用于主要使电子组件120重新分布。布线层142可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。布线层142可根据相关层的设计执行各种功能。例如，布线层142可包括接地(GrouND：GND)图案、电源(PoWeR：PWR)图案、信号(Signal：S)图案。在这种情况下，信号(S)图案包括除接地(GND)图案、电源(PWR)图案等之外的各种信号图案，例如，数据信号图案等。接地(GND)图案和电源(PWR)图案也可被配置为具有相同的图案。另外，布线层142可包括各种过孔垫等。
布线过孔143将形成在不同层上的布线层142、电子组件120等电连接，从而在芯结构150中形成电路径。布线过孔143可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。布线过孔143可以是利用金属材料完全填充的填充型过孔，或者可以是形成为金属材料沿着通路孔的壁表面形成的共形型过孔。此外，布线过孔143可具有锥形形状。布线过孔143可包括用于信号的过孔、用于接地和/或电源的过孔等。
第一金属层115设置在框架110中的每个的内侧表面上，并且延伸到框架110中的每个的至少一个表面(例如，上表面和下表面)。第一金属层115可完全覆盖框架110中的每个的内侧表面，并且在这种情况下，可具有进一步改善的电磁波屏蔽效果和散热效果。第一金属层115可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金等的金属材料。第一金属层115可电连接到布线层142和/或重新分布层182的接地图案以用作接地面。
第二金属层155设置在贯穿部150H的壁表面上并且延伸到第一包封剂130的一个表面(例如，其上表面)。第二金属层155可完全覆盖贯穿部150H的壁表面，因此可完全围绕半导体芯片160的侧表面。第二金属层155可延伸以覆盖第一包封剂130的上表面，因此，第二金属层155还可覆盖电子组件120。第二金属层155可延伸以与金属膜195的设置在封装件模块100A的侧表面上的一部分接触。在这种情况下，第二金属层155可具有进一步改善的电磁波屏蔽效果和散热效果。第二金属层155也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金等的金属材料。第二金属层155也可电连接到布线层142和/或重新分布层182的接地图案以用作接地面。
半导体芯片160可以是其中数百至数百万个器件集成在单个芯片中的裸集成电路(IC)，并且根据需要可以是封装的集成电路(IC)。集成电路(IC)可以是，例如，电源管理集成电路(PMIC)、射频集成电路(RFIC)等，但不限于此。例如，集成电路可以是：诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等的存储器芯片(die)；诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片(die)；或诸如模数转换器(ADC)、专用集成电路(ASIC)等的逻辑芯片(die)。
半导体芯片160可包括其中形成有各种电路的主体161。连接垫162可形成在主体161的有效表面上。主体161可基于例如有源晶圆形成。在这种情况下，可使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为基体材料。连接垫162用于将半导体芯片160电连接到其它组件。连接垫162可利用金属材料(详细地，铜(Cu)或铝(Al))形成，但其材料不限于此。在半导体芯片160的情况下，其上设置有连接垫162的表面是有效表面，并且与其相对的表面是无效表面。包括氧化物膜和/或氮化物膜并具有使连接垫162的至少一部分暴露的槽的钝化膜163可形成在半导体芯片160的有效表面上。在这种情况下，基于钝化膜163确定有效表面与其它组件的位置关系。如果需要，连接垫162可设置在半导体芯片160的可被配置为有效表面的两个表面上。
第二包封剂170保护芯结构150和半导体芯片160并提供绝缘区域。其密封形式不受特别限制，并且第二包封剂170可覆盖芯结构150和半导体芯片160的至少一部分，并且还可填充贯穿部150H的至少一部分。第二包封剂170的详细材料不受特别限制。例如，可使用ABF或PIE，但第二包封剂170的材料不限于此。
连接结构180可使半导体芯片160的连接垫162重新分布。另外，半导体芯片160的连接垫162可电连接到多个电子组件120。半导体芯片160的具有各种功能的数十至数百万个连接垫162可分别通过连接结构180重新分布。连接结构180包括：绝缘层181，设置在芯结构150以及半导体芯片160的有效表面上；重新分布层182，设置在绝缘层181上；以及连接过孔183，穿透绝缘层181并连接到重新分布层182。连接结构180可设计为具有比附图中示出的层相对更多或更少数量的层。
作为绝缘层181的材料，可使用绝缘材料。除了上述绝缘材料之外，可使用诸如PID树脂的感光介电材料作为绝缘材料。例如，绝缘层181可以是感光介电层。例如，当绝缘层181具有感光特性时，绝缘层181可形成为具有相对减小的厚度，并且可更容易实现连接过孔183的精细节距。绝缘层181可以是包含绝缘树脂和无机填料的感光介电层。例如，当绝缘层181包括多个层时，这些层的材料可以是相同的材料，并且可根据需要彼此不同。在绝缘层181设置为多个层的情况下，多个层可根据工艺一体化，并且它们之间的边界可能不清楚。
重新分布层182可基本上使半导体芯片160的连接垫162和多个电子组件120的电极重新分布。作为重新分布层182的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。重新分布层182可根据层的设计执行各种功能。例如，重新分布层182可包括接地(GrouND：GND)图案、电源(PoWeR：PWR)图案、信号(Signal：S)图案等。在这种情况下，信号(S)图案包括除接地(GND)图案、电源(PWR)图案等之外的各种信号图案，例如，可包括数据信号图案。接地(GND)图案和电源(PWR)图案可形成为相同的图案。另外，重新分布层182可包括各种过孔垫、连接端子垫等。
连接过孔183使形成在不同层中的重新分布层182、连接垫162和布线层142彼此电连接，结果在封装件模块100A中形成电路经。连接过孔183可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。连接过孔183可以是利用金属材料完全填充的填充型过孔或者可以是形成为金属材料沿着通路孔的壁形成的共形型过孔。此外，连接过孔183可具有在与布线过孔143的方向相同的方向上形成的锥形形状。连接过孔183可包括用于信号的过孔、用于接地和/或电源的过孔等。
钝化层191是用于保护连接结构180的重新分布层182免受外部的物理损坏和/或化学损坏等影响的附加结构。钝化层191包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层191可以是ABF，但不限于此，并且可以是PID树脂、阻焊剂(SR)等。钝化层191可具有分别使连接结构180的重新分布层182的至少一部分暴露的多个开口。可将镍(Ni)/金(Au)镀层等涂覆到重新分布层182的暴露表面。
凸块下金属193是用于改善电连接金属194的可靠性的附加构造。凸块下金属193可形成在钝化层191的开口中并且连接到重新分布层182的暴露表面。凸块下金属193包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料等。
电连接金属194是用于使封装件模块100A物理连接和/或电连接到外部的附加构造。电连接金属194可设置在钝化层191上并且连接到凸块下金属193。封装件模块100A可通过电连接金属194连接到另一封装件或印刷电路板。印刷电路板可以是电子装置的主板。电连接金属194可利用低熔点金属(例如，包括锡(Sn)或含锡(Sn)合金的材料，更详细地，焊料等)形成，并且材料不限于此。电连接金属194可以是焊盘(land)、焊球、引脚等。电连接金属194可由多层或单层形成。在多层的情况下，电连接金属194可包括铜柱和焊料。在单层的情况下，电连接金属194可包括焊料或铜。然而，其示例不限于此。电连接金属194的数量、间距、布置类型等不受特别限制，并且本领域技术人员可根据设计规范进行充分修改。
电连接金属194中的至少一个设置在扇出区域中。扇出区域是指其中设置有半导体芯片160的区域之外的区域。扇出型封装件比扇入型封装件更可靠，扇出型封装件允许多个I/O端子并且便于3D互连。与球栅阵列(BGA)封装件和栅格阵列(LGA)封装件相比，扇出型封装件可使封装件厚度相对更薄并且具有优异的成本竞争力。例如，封装件模块100A可以是扇出型封装件模块100A。
金属膜195是用于封装件模块100A的电磁波屏蔽效果和热辐射效果的附加结构。金属膜195可覆盖第二包封剂170的上表面、第二包封剂170的外侧表面、第一包封剂130的外侧表面、一个或更多个框架110中的每个的外侧表面和连接结构180的外侧表面。金属膜195可通过溅射镀覆形成，并且可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。
另一方面，在各个剖视图中，为了方便起见，没有特别考虑电子组件120的电极的位置，并且在下文中同样适用。
图13是示意性地示出封装件模块的另一示例的平面图。
图14是示出沿图13的线IV-IV'截取的封装件模块的另一示例的示意性剖视图。
图15是沿图13的线V-V'截取的封装件模块的示意性剖视图。
图16是沿图13的线VI-VI'截取的封装件模块的示意性剖视图。
参照附图，与包括在根据前述示例的封装件模块100A中的构造相比，根据另一示例的封装件模块100B还包括设置在第二包封剂170的其中设置有连接结构180的一侧的相对侧上的背侧金属层172A。背侧金属层172A通过穿过第一包封剂130和第二包封剂170的第一金属过孔173Aa连接到第一金属层115，并且通过穿过第二包封剂170的第二金属过孔173Ab连接到第二金属层155。因此，可更有效地阻挡不同类型的块之间的电磁干扰，并且可提供优异的热辐射效果。在这种情况下，第一金属过孔173Aa的高度可大于第二金属过孔173Ab的高度，它们可具有例如多阶过孔的关系。在此使用的术语“背侧”基于半导体芯片160是指半导体芯片160的上侧，例如，附图中的无效表面侧的方向，以下也将适用。根据需要，覆盖背侧金属层172A的钝化层192可设置在第二包封剂170上。在钝化层192上，电连接金属196可分别设置在使背侧金属层172A暴露的开口中，以连接到背侧金属层172A。
背侧金属层172A有效地阻挡到半导体芯片160和多个电子组件120的背侧的电磁波，结果，可有效地隔离不同类型的块。另外，背侧金属层172A还可改善半导体芯片160和多个电子组件120到其背侧的散热效果。为此，背侧金属层172A可以以板的形式设置以覆盖第二包封剂170中的半导体芯片160的无效表面和位于多个电子组件120中的每个正上方的区域。例如，背侧金属层172A可形成为具有单个板的形式，并且根据需要可以是多个板的形式。作为用于形成背侧金属层172A的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。背侧金属层172A可电连接到布线层142和/或重新分布层182的接地图案以用作接地面。
第一金属过孔173Aa和第二金属过孔173Ab分别将背侧金属层172A连接到第一金属层115和第二金属层155，从而进一步改善对半导体芯片160和多个电子组件120的背侧的电磁波屏蔽，结果，更有效地隔离不同类型的块。第一金属过孔173Aa和第二金属过孔173Ab也可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第一金属过孔173Aa和第二金属过孔173Ab均可以是利用金属材料完全填充的填充型过孔，或者是形成为金属材料仅沿通路孔的壁形成的共形型过孔。此外，第一金属过孔173Aa和第二金属过孔173Ab可具有在与布线过孔143的方向相反的方向上的锥形形状。第一金属过孔173Aa和第二金属过孔173Ab可电连接到布线层142和/或重新分布层182的接地图案以用作接地面。第一金属过孔173Aa的高度可大于第二金属过孔173Ab的高度。第一金属过孔173Aa和第二金属过孔173Ab可以是连续形成的沟槽形过孔，以在平面中具有预定长度。例如，第二金属过孔173Ab可形成为在平面上沿着贯穿部150H的壁表面连续地围绕贯穿部150H。在这种情况下，电磁波屏蔽被更有效地展现。
钝化层192可保护背侧金属层172A不受外部的物理损坏和/或化学损坏等影响。钝化层192可包括(但不限于)绝缘树脂和无机填料，但不包括玻璃纤维，例如，可利用ABF形成。钝化层192可具有分别使背侧金属层172A中的每个的至少一部分暴露的多个开口，并且背侧金属层172A的暴露表面可利用镍(Ni)/金(Au)镀覆。
其它内容与上面参照图9至图12、图29和图30描述的内容基本相同，并且将省略其详细描述。
图17是示意性地示出封装件模块的另一示例的平面图。
图18是沿图17的线VII-VII'截取的封装件模块的示意性剖视图。
图19是沿图17的线VIII-VIII'截取的封装件模块的示意性剖视图。
图20是沿图17的线IX-IX'截取的封装件模块的示意性剖视图。
参照附图，在根据另一示例的封装件模块100C的情况下，设置在根据上述示例的封装件模块100B中的一个或更多个框架110中的至少一个包括彼此电连接并且电连接到连接结构180的重新分布层182的多个导体图案层112a和112b。第一导体图案层112a和第二导体图案层112b分别设置在绝缘层111的两个表面上，以通过穿过绝缘层111的导体过孔113彼此电连接。在这种情况下，连接结构180的重新分布层182的层数可减少。另外，一个或更多个框架110包括将导体图案层112a和112b彼此电连接的导体过孔113，并且还可用作用于竖直电连接的电连接构件。背侧导体图案层172B进一步设置在第二包封剂170的其中设置有连接结构180的一侧的相对侧上，并且背侧导体图案层172B通过穿过第一包封剂130和第二包封剂170的背侧导体过孔173B电连接到多个导体图案层112a和112b。在引入背侧导体图案层172B的情况下，可便于将封装件模块100C应用于POP结构。覆盖背侧金属层172A和背侧导体图案层172B的钝化层192可设置在第二包封剂170上。在钝化层192上，电连接金属196可分别设置在使背侧金属层172A和背侧导体图案层172B暴露的开口中，以连接到背侧金属层172A和背侧导体图案层172B。
第一导体图案层112a和第二导体图案层112b可用于使半导体芯片160的连接垫162和多个电子组件120的电极重新分布。此外，第一导体图案层112a和第二导体图案层112b可提供封装件模块100C的竖直电连接路径。第一导体图案层112a和第二导体图案层112b可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第一导体图案层112a和第二导体图案层112b可根据层的设计执行各种功能。例如，第一导体图案层112a和第二导体图案层112b可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案包括除接地(GND)图案、电源(PWR)图案等之外的各种信号图案，例如，可包括数据信号图案等。接地(GND)图案和电源(PWR)图案可以以相同的图案形成。另外，第一导体图案层112a和第二导体图案层112b可分别包括各种过孔垫等。框架110的第一导体图案层112a和第二导体图案层112b可具有比连接结构180的重新分布层182的厚度相对更大的厚度。
导体过孔113使形成在不同层上的第一导体图案层112a和第二导体图案层112b电连接，从而在框架110中形成电路径。导体过孔113也可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。导体过孔113可以是利用金属材料完全填充的填充型过孔，或者可以是其中金属材料沿通路孔的内侧表面形成的共形型过孔。导体过孔113可具有沙漏形状、圆柱形状等。导体过孔113可包括用于信号的过孔、用于接地和/或电源的过孔等。
背侧导体图案层172B可电连接到框架110的第一导体图案层112a和第二导体图案层112b，并且还可提供用于电连接金属的电连接的垫，因此，可在封装件模块100C安装在主板等上时提供信号的连接路径。背侧导体图案层172B还可使半导体芯片160的连接垫162和多个电子组件120的电极重新分布。作为用于形成背侧导体图案层172B的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。背侧导体图案层172B可根据设计执行各种功能。例如，背侧导体图案层172B可包括信号图案等，并且还可包括过孔垫、电连接金属垫等。
背侧导体过孔173B将形成在不同层中的背侧导体图案层172B和第二导体图案层112b电连接。背侧导体过孔173B也可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。背侧导体过孔173B也可以是利用金属材料完全填充的填充型过孔，或者可以是形成为金属材料仅沿通路孔的壁形成的共形型过孔。此外，背侧导体过孔173B可具有在与布线过孔143的方向相反的方向上形成的锥形形状，并且还可用作用于信号连接的过孔。
电连接金属196可使封装件模块100C物理连接和/或电连接到外部。例如，封装件模块100C可通过电连接金属196连接到另一封装件或印刷电路板。电连接金属196可利用低熔点金属(例如，包括锡(Sn)或者包含锡(Sn)的合金的材料，更详细地，例如焊料等)形成，但是其材料不受特别限制。电连接金属196可以是焊盘、焊球、引脚等。电连接金属196可形成为多层或单层。在多层结构的情况下，电连接金属196可包括铜柱和焊料。在单层的情况下，电连接金属196可包括焊料或铜，但其示例不限于此。电连接金属196的数量、间距、布置类型等不受特别限制，并且本领域技术人员可根据设计规范进行充分修改。
其它内容与以上参照图9至图16、图29和图30描述的内容基本相同，并且将省略其详细描述。
图21是示意性地示出封装件模块的另一示例的平面图。
图22是沿图21的线X-X'截取的封装件模块的示意性剖视图。
图23是沿图21的线XI-XI'截取的封装件模块的示意性剖视图。
图24是沿图21的线XII-XII'截取的封装件模块的示意性剖视图。
参照附图，在根据另一示例的封装件模块100D中，设置在根据上述示例的封装件模块100C中的一个或更多个框架110中的至少一个包括：第一绝缘层111a；第一导体图案层112a，以其一个表面从第一绝缘层111a暴露的方式嵌入第一绝缘层111a中；第二导体图案层112b，设置在第一绝缘层111a的其中嵌入有第一导体图案层112a的一侧的相对侧上；第二绝缘层111b，设置在第一绝缘层111a的其中嵌入第一导体图案层112a的一侧的相对侧上，并且覆盖第二导体图案层112b；以及第三导体图案层112c，设置在第二绝缘层111b的其中嵌入有第二导体图案层112b的一侧的相对侧上。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可电连接到连接垫162和多个电子组件120。第一导体图案层112a和第二导体图案层112b通过穿过第一绝缘层111a的第一导体过孔113a连接，第二导体图案层112b和第三导体图案层112c通过穿过第二绝缘层111b的第二导体过孔113b连接。这样，当框架110包括相对更多数量的导体图案层112a、112b和112c时，可进一步简化连接结构180的设计，因此，可减少在形成连接结构180的工艺中出现的与半导体芯片160的良率相关的问题。
第一绝缘层111a和第二绝缘层111b的材料不受特别限制。例如，可使用绝缘材料。作为绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或热固性树脂或热塑性树脂与无机填料的混合物、或与无机填料一起浸渍有诸如玻璃纤维的芯材料的树脂，例如，半固化片树脂、ABF树脂、FR-4树脂、BT等。
第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可用于使半导体芯片160的连接垫162和多个电子组件120的电极重新分布，并且可允许框架110执行电连接构件的功能。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可根据层的设计执行各种功能。例如，第一导体图案层112a、第二导体图案层112b和第三导体图案层112c可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。接地(GND)图案和电源(PWR)图案可被构造为相同的图案。信号(S)图案包括除接地(GND)图案、电源(PWR)图案等之外的各种信号图案，例如，包括数据信号图案，并且还可包括信号过孔垫、接地过孔垫等。
由第一导体图案层112a的厚度产生的台阶通过将第一导体图案层112a嵌入第一绝缘层111a中而显著减小，使得连接结构180的绝缘距离恒定。例如，从连接结构180的重新分布层182到第一绝缘层111a的一个表面的距离与从连接结构180的重新分布层182到连接垫162的一个表面的距离之间的差可小于第一导体图案层112a的厚度。因此，可便于连接结构180的高密度布线设计。在这种情况下，第一导体图案层112a可凹入第一绝缘层111a中。当第一导体图案层112a凹入第一绝缘层111a中使得第一绝缘层111a的一个表面和第一导体图案层112a的一个表面具有台阶时，可防止第一包封剂130的材料渗出并污染第一导体图案层112a。框架110的第二导体图案层112b可位于半导体芯片160的有效表面和无效表面之间。第一导体图案层112a、第二导体图案层112b和第三导体图案层112c中的每个的厚度可大于重新分布层182的厚度。
第一导体过孔113a和第二导体过孔113b将形成在不同层上的第一导体图案层112a、第二导体图案层112b和第三导体图案层112c电连接，以在框架110中形成电路径。第一导体过孔113a和第二导体过孔113b也可利用金属材料形成。第一导体过孔113a和第二导体过孔113b可以是利用金属材料完全填充的填充型过孔，或者可以是形成为金属材料沿着通路孔的内侧形成的共形型过孔，并且可具有在彼此相同的方向上的锥形形状。当形成用于第一导体过孔113a的孔时，第一导体图案层112a的垫的一部分可用作止挡件。因此，第一导体过孔113a可具有其中下表面的宽度小于上表面的宽度的锥形形状，这在工艺方面可能是有利的。在这种情况下，第一导体过孔113a可与第二导体图案层112b的垫图案一体化。另外，当形成用于第二导体过孔113b的孔时，第二导体图案层112b的垫的一部分可用作止挡件，因此，第二导体过孔113b可具有其中下表面的宽度小于上表面的宽度的锥形形状，这在工艺方面可能是有利的。在这种情况下，第二导体过孔113b可与第三导体图案层112c的垫图案一体化。
其它细节与参照图9至图20、图29和图30描述的细节基本相同，并且将省略其详细描述。
图25是示意性地示出封装件模块的另一示例的平面图。
图26是沿图25的线XIII-XIII'截取的封装件模块的示意性剖视图。
图27是沿图25的线XIV-XIV'截取的封装件模块的示意性剖视图。
图28是沿图25的线XV-XV'截取的封装件模块的示意性剖视图。
参照附图，在根据另一示例的封装件模块100E中，根据前述示例的封装件模块100C中的一个或更多个框架110中的至少一个包括：第一绝缘层111a；第一导体图案层112a和第二导体图案层112b，分别设置在第一绝缘层111a的两个表面上；第二绝缘层111b和第三绝缘层111c，分别设置在第一绝缘层111a的两个表面上以覆盖第一导体图案层112a和第二导体图案层112b；第三导体图案层112c，设置在第二绝缘层111b的其中嵌入有第一导体图案层112a的一侧的相对侧上；以及第四导体图案层112d，设置在第三绝缘层111c的其中嵌入有第二导体图案层112b的一侧的相对侧上。第一导体图案层112a和第二导体图案层112b以及第三导体图案层112c和第四导体图案层112d可电连接到连接垫162和电子组件120。由于框架110包括相对更多数量的导体图案层112a、112b、112c和112d，因此可进一步简化连接结构180。第一导体图案层112a、第二导体图案层112b、第三导体图案层112c和第四导体图案层112d通过穿过第一绝缘层111a的第一导体过孔113a、穿过第二绝缘层111b的第二导体过孔113b和穿过第三绝缘层111c的第三导体过孔113c电连接。
第一绝缘层111a的厚度可大于第二绝缘层111b的厚度和第三绝缘层111c的厚度。第一绝缘层111a可相对较厚以保持刚性，并且第二绝缘层111b和第三绝缘层111c可用于形成相对更大数量的第三导体图案层112c和第四导体图案层112d。类似地，穿过第一绝缘层111a的第一导体过孔113a的平均直径可大于穿过第二绝缘层111b的第二导体过孔113b的平均直径和穿过第三绝缘层111c的第三导体过孔113c的平均直径。第一导体过孔113a可具有圆柱形状或沙漏形状。第二导体过孔113b和第三导体过孔113c可具有在彼此相反的方向上的锥形形状。第一导体图案层112a、第二导体图案层112b、第三导体图案层112c和第四导体图案层112d中的每个的厚度可大于重新分布层182中的每个的厚度。
其它细节与参照图9至图24、图29和图30描述的细节基本相同，并且将省略其详细描述。
图29是示意性地示出封装件模块的异质表面的剖视图。
参照附图，在如上所述的封装件模块100A、100B、100C、100D和100E的情况下，第一包封剂130的外侧表面的至少一部分与一个或更多个框架110中的至少一个的外侧表面的至少一部分共面，位于同一平面(L)上。为了局部地保留框架110，通过分割的切割表面应至少包括第一包封剂130的外侧表面和保留的框架110的外侧表面。因此，第一包封剂130的外侧表面的至少一部分可与一个或更多个框架110中的至少一个的外侧表面的至少一部分共面，位于同一平面(L)上。例如，在如上所述的封装件模块100A、100B、100C、100D和100E的情况下，其外侧表面的至少一部分可以是第一包封剂130的外侧表面和框架110的绝缘层111的外侧表面的异质材料的表面。另一方面，在如上所述的封装件模块100A、100B、100C、100D和100E的情况下，根据结构，并且根据所观察的位置，其外侧表面的至少一部分也可具有第二包封剂170和绝缘层141以及绝缘层181和钝化层191的外侧表面。另一方面，在图29中，为了便于说明，省略了对金属层155等的描述。
图30示意性地示出了封装件模块的效果。
参照附图，随着近来用于移动装置1100A和1100B的显示器的增大，有必要增加电池容量。随着电池容量增加，由电池1180占据的面积增加。为此，需要减小诸如主板1110的印刷电路板的尺寸。结果，由包括PMIC和无源组件的模块1150占据的面积由于组件的安装面积的减小而持续减小。因此，由于如上所述的封装件模块100A、100B、100C、100D和100E中的至少一个可应用于模块1150，因此可显著减小尺寸，并且还可有效地利用变窄的区域。
如上所阐述的，根据本公开的示例，可提供一种如下的新型封装件模块：即使在包括大量电子组件和半导体芯片时，也可实现纤薄化和小型化，可提高集成度，并且可提供防止诸如起伏或组件移位的问题，从而提高良率。
本公开中的表述“共面”或“位于同一平面上”意味着不仅包括位于完全相同的平面，而且还包括因分割工艺等导致的大致相同的平面，并且例如如上所述，包括包含在工艺进程中发生微小误差的情况的概念。
本公开中使用的表述“示例”并不意味着相同的实施例，而是提供用于强调和解释不同的独特特征。然而，上述示例不排除与其它示例的特征组合实现。例如，尽管特定示例中的描述没有在另一示例中描述，但是除非另外描述或与另一示例相矛盾，否则可将其理解为与另一示例相关的解释。
在本公开中“连接”的含义不仅包括直接连接，还包括间接连接。另外，术语“电连接”表示包括物理连接和非物理连接的概念。此外，“第一”和“第二”的表述用于将一个组件与另一组件区分开，并且不限制组件的顺序和/或重要性等。在一些情况下，在不脱离权利的范围的情况下，第一组件可被称为第二组件，并且类似地，第二组件也可被称为第一组件。
在本公开中，上部、下部、上侧、下侧、上表面、下表面等基于附图确定。例如，布线构件位于重新分布层上方。然而，权利要求不限于此。另外，竖直方向表示上述的上下方向，并且水平方向表示与其垂直的方向。在这种情况下，竖直截面是指在竖直方向上切割成平面的情况，并且附图中所示的剖视图是示例。另外，水平截面是指在水平方向上切割成平面的情况，例如，附图中所示的平面图。
本公开中使用的术语仅用于说明示例，并不旨在限制本公开。除非上下文另有明确规定，否则单数表述包括复数表述。

Claims (20)

1.一种封装件模块，所述封装件模块包括：
连接结构，包括一个或更多个重新分布层；
半导体芯片，设置在所述连接结构上并且具有电连接到所述一个或更多个重新分布层的连接垫；
多个电子组件，设置在所述连接结构上并且电连接到所述一个或更多个重新分布层；
一个或更多个框架，设置在所述连接结构上；以及
包封剂，设置在所述连接结构上，并且分别覆盖所述半导体芯片、所述多个电子组件和所述一个或更多个框架的至少部分，
其中，所述包封剂的外侧表面的至少一部分与所述一个或更多个框架中的至少一个的外侧表面的至少一部分共面。
2.根据权利要求1所述的封装件模块，其中，所述一个或更多个框架中的至少一个设置在所述多个电子组件之间。
3.根据权利要求1所述的封装件模块，其中，所述包封剂包括覆盖所述多个电子组件和所述一个或更多个框架中的每个的至少一部分的第一包封剂，以及覆盖所述半导体芯片和所述第一包封剂中的每个的至少一部分的第二包封剂，
其中，所述第一包封剂的外侧表面的至少一部分与所述一个或更多个框架中的至少一个的外侧表面的至少一部分共面。
4.根据权利要求3所述的封装件模块，所述封装件模块还包括穿透所述第一包封剂的贯穿部，
其中，所述半导体芯片设置在所述贯穿部中，并且
所述第二包封剂填充所述贯穿部的至少一部分。
5.根据权利要求4所述的封装件模块，所述封装件模块还包括：
第一金属层，设置在所述一个或更多个框架中的每个的内侧表面上，并且延伸到所述一个或更多个框架中的每个的至少一个表面；以及
第二金属层，设置在所述贯穿部的壁表面上并且延伸到所述第一包封剂的至少一个表面。
6.根据权利要求5所述的封装件模块，所述封装件模块还包括：
背侧金属层，设置在所述第二包封剂上；
第一金属过孔，穿透所述第一包封剂和所述第二包封剂，并且将所述背侧金属层连接到所述第一金属层；以及
第二金属过孔，穿透所述第二包封剂并且将所述背侧金属层连接到所述第二金属层。
7.根据权利要求4所述的封装件模块，其中，所述一个或更多个框架中的至少一个包括彼此电连接的多个导体图案层，
其中，所述多个导体图案层电连接到所述一个或更多个重新分布层。
8.根据权利要求7所述的封装件模块，所述封装件模块还包括：
背侧导体图案层，设置在所述第二包封剂上；以及
背侧导体过孔，穿透所述第一包封剂和所述第二包封剂并且将所述背侧导体图案层电连接到所述多个导体图案层。
9.根据权利要求7所述的封装件模块，其中，所述一个或更多个框架中的至少一个包括：第一绝缘层；第一导体图案层，以所述第一导体图案层的一个表面从所述第一绝缘层暴露的方式嵌入所述第一绝缘层中；第二导体图案层，设置在所述第一绝缘层的与所述第一绝缘层的其中嵌入有所述第一导体图案层的一侧相对的一侧上；第二绝缘层，设置在所述第一绝缘层的与所述第一绝缘层的其中嵌入有所述第一导体图案层的侧相对的侧上，第二绝缘层覆盖所述第二导体图案层；以及第三导体图案层，设置在所述第二绝缘层的与所述第二绝缘层的其中嵌入有所述第二导体图案层的侧相对的侧上，
其中，所述多个导体图案层包括所述第一导体图案层、所述第二导体图案层和所述第三导体图案层。
10.根据权利要求7所述的封装件模块，其中，所述一个或更多个框架中的至少一个包括：第一绝缘层；以及第一导体图案层和第二导体图案层，分别设置在所述第一绝缘层的两个表面上，并且
所述多个导体图案层包括所述第一导体图案层和所述第二导体图案层。
11.根据权利要求10所述的封装件模块，其中，所述一个或更多个框架中的至少一个还包括：第二绝缘层和第三绝缘层，分别设置在所述第一绝缘层的两个表面上以覆盖所述第一导体图案层和所述第二导体图案层；第三导体图案层，设置在所述第二绝缘层的其中嵌入有所述第一导体图案层的侧的相对侧上；以及第四导体图案层，设置在所述第三绝缘层的其中嵌入有所述第二导体图案层的侧的相对侧上，并且
所述多个导体图案层包括所述第一导体图案层、所述第二导体图案层、所述第三导体图案层和所述第四导体图案层。
12.根据权利要求1所述的封装件模块，所述封装件模块还包括：
布线构件，设置在所述多个电子组件和所述一个或更多个框架中的每个的面对所述连接结构的侧上，所述布线构件包括分别电连接到所述多个电子组件的一个或更多个布线层，
其中，所述半导体芯片具有其上设置有所述连接垫的有效表面和与所述有效表面相对的无效表面，所述有效表面与所述连接结构接触，
其中，相对于所述半导体芯片的所述无效表面，所述半导体芯片的所述有效表面定位为比所述多个电子组件中的每个的与所述布线构件接触的表面的平面低。
13.根据权利要求12所述的封装件模块，其中，所述多个电子组件包括电容器和电感器中的至少一个。
14.根据权利要求1所述的封装件模块，所述封装件模块还包括覆盖所述包封剂的上表面和外侧表面、所述一个或更多个框架中的每个的外侧表面以及所述连接结构的外侧表面的金属膜。
15.一种封装件模块，包括：
芯结构，包括多个电子组件、多个框架以及覆盖所述多个电子组件中的每个和所述多个框架中的每个的至少一部分的第一包封剂，所述芯结构包括穿过所述第一包封剂的贯穿部；
半导体芯片，设置在所述贯穿部中并且包括连接垫；
第二包封剂，覆盖所述芯结构和所述半导体芯片中的每个的至少一部分，所述第二包封剂填充所述贯穿部的至少一部分；以及
连接结构，设置在所述芯结构以及所述半导体芯片的其上设置有所述连接垫的表面上，所述连接结构包括电连接到所述多个电子组件和所述连接垫的一个或更多个重新分布层。
16.根据权利要求15所述的封装件模块，其中，所述第一包封剂的外侧表面的至少一部分与所述多个框架中的至少一个的外侧表面的至少一部分共面。
17.一种封装件模块，包括：
连接结构；
芯结构，设置在所述连接结构上，并且包括第一包封剂、分散在所述第一包封剂中的多个框架和多个电子组件；
半导体芯片，设置在所述连接结构上；以及
第二包封剂，覆盖所述芯结构和所述半导体芯片中的每个的至少一部分，并且将所述半导体芯片和所述芯结构彼此分开，
其中，所述多个框架中的一个的外侧表面、所述第一包封剂的外侧表面和所述第二包封剂的外侧表面彼此共面。
18.根据权利要求17所述的封装件模块，其中，所述多个框架中的所述一个包括面对所述连接结构的下表面和与所述多个框架中的所述一个的所述下表面相对的上表面，并且
所述芯结构还包括覆盖所述多个框架中的所述一个的内侧表面的第一金属层。
19.根据权利要求17所述的封装件模块，其中，所述芯结构包括面对所述连接结构的下表面和与所述芯结构的所述下表面相对的上表面，并且
所述芯结构还包括覆盖所述芯结构的面对所述半导体芯片的侧表面的内表面的第二金属层。
20.根据权利要求17所述的封装件模块，其中，所述芯结构包括面对所述连接结构的下表面和与所述芯结构的所述下表面相对的上表面，
所述芯结构还包括覆盖所述多个框架中的所述一个的内侧表面的第一金属层和覆盖所述芯结构的面对所述半导体芯片的侧表面的内表面的第二金属层，并且
所述封装件模块还包括覆盖所述第二包封剂的上表面并电连接到所述第一金属层和所述第二金属层的金属膜。
CN201911170738.1A 2018-11-29 2019-11-26 封装件模块 Pending CN111244079A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0151366 2018-11-29
KR1020180151366A KR102662556B1 (ko) 2018-11-29 2018-11-29 패키지 모듈

Publications (1)

Publication Number Publication Date
CN111244079A true CN111244079A (zh) 2020-06-05

Family

ID=70848755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911170738.1A Pending CN111244079A (zh) 2018-11-29 2019-11-26 封装件模块

Country Status (3)

Country Link
US (2) US20200176364A1 (zh)
KR (1) KR102662556B1 (zh)
CN (1) CN111244079A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
US10811364B2 (en) * 2019-03-18 2020-10-20 Qorvo Us, Inc. Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180182691A1 (en) * 2016-12-22 2018-06-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495344B2 (en) 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7859098B2 (en) 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP5230997B2 (ja) 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8378383B2 (en) 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8653654B2 (en) 2009-12-16 2014-02-18 Stats Chippac Ltd. Integrated circuit packaging system with a stackable package and method of manufacture thereof
KR101069488B1 (ko) 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
KR101362715B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US10418298B2 (en) 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR101923659B1 (ko) 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
KR20170112363A (ko) 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10163860B2 (en) 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10242973B2 (en) 2017-07-07 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Fan-out-semiconductor package module
KR20200055474A (ko) 2018-11-13 2020-05-21 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513087B1 (ko) 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513085B1 (ko) 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
KR102577265B1 (ko) 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지
KR20200114084A (ko) 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180182691A1 (en) * 2016-12-22 2018-06-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
US20200176364A1 (en) 2020-06-04
US11842950B2 (en) 2023-12-12
US20220246506A1 (en) 2022-08-04
KR102662556B1 (ko) 2024-05-03
KR20200064809A (ko) 2020-06-08

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
CN110137149B (zh) 扇出型半导体封装件
US10741510B2 (en) Semiconductor package
US11011485B2 (en) Semiconductor package
TWI818088B (zh) 半導體封裝
TWI771586B (zh) 半導體封裝
TWI712114B (zh) 半導體封裝
CN111048484A (zh) 半导体封装件
CN110690198A (zh) 半导体封装件
US11842950B2 (en) Package module
CN111146159A (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN110970310A (zh) 敞开式焊盘结构及包括敞开式焊盘结构的半导体封装件
CN111199937A (zh) 半导体封装件
CN110739286A (zh) 半导体封装件
CN111276464A (zh) 半导体封装件
CN111223823A (zh) 半导体芯片和半导体封装件
CN111180409B (zh) 半导体封装件
CN111755426A (zh) 半导体封装件
CN111341733A (zh) 扇出型半导体封装件
CN111199964B (zh) 封装模块
CN111326485B (zh) 半导体封装件和连接结构
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
US11380636B2 (en) Semiconductor package
CN111223852A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination