KR20200055474A - 팬-아웃 반도체 패키지 - Google Patents

팬-아웃 반도체 패키지 Download PDF

Info

Publication number
KR20200055474A
KR20200055474A KR1020180139168A KR20180139168A KR20200055474A KR 20200055474 A KR20200055474 A KR 20200055474A KR 1020180139168 A KR1020180139168 A KR 1020180139168A KR 20180139168 A KR20180139168 A KR 20180139168A KR 20200055474 A KR20200055474 A KR 20200055474A
Authority
KR
South Korea
Prior art keywords
layer
disposed
fan
wiring
semiconductor chip
Prior art date
Application number
KR1020180139168A
Other languages
English (en)
Inventor
이정호
조호연
서상훈
고영관
이상규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180139168A priority Critical patent/KR20200055474A/ko
Priority to US16/580,156 priority patent/US20200152569A1/en
Priority to CN201911093547.XA priority patent/CN111180413A/zh
Publication of KR20200055474A publication Critical patent/KR20200055474A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 리세스부를 갖는 프레임, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며 상기 리세스부에 배치된 반도체칩, 상기 리세스부의 둘레에 배치되며 반도체칩(120)의 측면을 따라서 일 방향으로 연장되도록 상기 프레임의 적어도 일부를 각각 관통하는 하나 이상의 관통홈, 상기 관통홈 각각의 측벽에 배치된 금속층, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며 상기 리세스부의 적어도 일부를 채우는 봉합재, 및 상기 프레임 및 상기 반도체칩의 활성면 상에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하는, 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들면, 전기연결구조체를 반도체칩이 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다. 이에 부합하기 위하여 제안된 반도체 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 반도체 패키지는 전기연결구조체를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
한편, 사용자의 그립 감과 디자인을 위해 얇지만 고사양의 디바이스를 원하면서 필수 부품인 반도체 패키지는 더 작고 얇아지게 되었다.　 이렇게 여유 공간 없이 자리 잡은 부품에서 발생하는 전자파들이 서로 간섭하게 되면서 오작동 문제가 불거지기 시작했다. 이를 해결하기 위해　전자파(EMI: Electro Magnetic Interference) 차폐 기술을 더욱 적극적으로 적용하려고 시도되고 있다.
본 개시의 여러 목적 중 하나는 우수한 전자파 차폐 효과를 가지며, 나아가 우수한 방열 효과도 가질 수 있는 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 프레임의 반도체칩이 배치되는 리세스부의 둘레에 트렌치 형태로 관통홈을 형성하고, 관통홈의 측벽에 금속층을 형성하여 전자파 차폐를 도모하는 것이다.
예를 들면, 일례에 따른 팬-아웃 반도체 패키지는 리세스부를 갖는 프레임, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며 상기 리세스부에 배치된 반도체칩, 상기 리세스부의 둘레에 배치되며 상기 반도체칩의 측면을 따라서 일 방향으로 연장되도록 상기 프레임의 적어도 일부를 각각 관통하는 하나 이상의 관통홈, 상기 관통홈 각각의 측벽에 배치된 금속층, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며 상기 리세스부의 적어도 일부를 채우는 봉합재, 및 상기 프레임 및 상기 반도체칩의 활성면 상에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하는 것일 수 있다.
또는, 일례에 따른 팬-아웃 반도체 패키지는 리세스부를 가지며 서로 다른 레벨에 배치된 제1 및 제2배선층과 상기 제1 및 제2배선층을 전기적으로 연결하는 하나 이상의 배선비아와 상기 리세스부의 둘레에 배치되며 상기 리세스부의 둘레를 따라서 일 방향으로 연장된 하나 이상의 차폐부재를 포함하는 프레임, 접속패드를 가지며 상기 리세스부에 배치된 반도체칩, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며 상기 리세스부의 적어도 일부를 채우는 봉합재, 및 상기 프레임 및 상기 반도체칩 상에 배치되며 상기 제1 및 제2배선층 및 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하며, 상기 배선비아는 상기 프레임의 적어도 일부를 홀 형태로 관통하는 관통홀에 각각 금속물질이 필드 타입으로 채워진 형태를 가지며, 상기 차폐부재는 상기 프레임의 적어도 일부를 트렌치 형태로 관통하는 관통홈에 각각 금속물질이 컨포멀 타입으로 배치된 형태를 갖는 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 우수한 전자파 차폐 효과를 가지며, 나아가 우수한 방열 효과도 가질 수 있는 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11 내지 도 14는 도 9의 팬-아웃 반도체 패키지의 프레임의 제조 과정을 개략적으로 나타낸 공정도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속(2160)이 더 형성될 수 있다. 언더범프금속(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 우수한 전자파 차폐 효과를 가지며, 나아가 우수한 방열 효과도 가질 수 있는 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100)는 리세스부(110H)를 갖는 프레임(110), 접속패드(120P)를 가지며 리세스부(110H)에 배치된 반도체칩(120), 리세스부(110H)의 둘레에 배치되며 반도체칩(120)의 측면을 따라서 일 방향으로 연장되도록 프레임(110)의 적어도 일부를 각각 관통하며 서로 소정거리 이격된 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4), 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4) 각각의 측벽에 배치된 복수의 금속층(115-1, 115-2, 115-3, 115-4), 프레임(110) 및 반도체칩(120) 각각의 적어도 일부를 덮으며 리세스부(110H)의 적어도 일부를 채우는 봉합재(130), 및 프레임(110) 및 반도체칩(120) 상에 배치되며 접속패드(120P)와 전기적으로 연결된 재배선층(142)을 포함하는 연결구조체(140)를 포함한다. 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4) 및 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4) 각각의 측벽에 배치된 복수의 금속층(115-1, 115-2, 115-3, 115-4)은 차폐부재로써 프레임(110) 내에 배치될 수 있다.
이와 같이, 일례에 따른 팬-아웃 반도체 패키지(100)는 프레임(110) 내에 반도체칩(120)이 배치된 리세스부(110H)의 주위를 각각 반도체칩(120)의 측면을 따라서 일 방향으로 연장되도록, 예컨대 트렌치 형태를 갖는 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)이 둘러싸도록 배치되며, 이때 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)의 측벽에는 각각 복수의 금속층(115-1, 115-2, 115-3, 115-4)이 배치되어 있는바, 반도체칩(120)의 주위를 금속물질로 둘러쌈으로써, 우수한 전자파 차폐 효과를 가질 수 있으며, 나아가 방열 효과 역시 개선할 수 있다. 여기서, 일 방향으로 연장된다는 것은 단순히 홀 형태로 형성된 것이 아니라, 도 10에서 예시적으로 도시한 바와 같이 평면에서 바라 보았을 때 특정 방향으로 길이가 이와 수직한 방향으로의 길이보다 유의미하게 더 긴 것을 의미한다. 소위 트렌치 형태 등이 이에 해당할 수 있다.
한편, 복수의 금속층(115-1, 115-2, 115-3, 115-4)은 각각 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)의 측벽을 따라서 소정의 두께를 갖도록 컨포멀 타입(Conformal type)으로 배치될 수 있다. 이 경우, 반도체칩(120)을 기준으로 보면 각각의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)에 이중의 금속층(115a, 115b)이 배치되는 것이 되며, 따라서 그 결과 보다 우수한 전자파 차폐 효과를 가질 수 있다. 각각의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)의 이중의 금속층(115a, 115b) 사이는 절연물질(111b 또는 111c)로 채워질 수 있다.
한편, 프레임(110)은 복수의 배선비아층(113a, 113b, 113c)을 통하여 서로 전기적으로 연결된 복수의 배선층(112a, 112b, 112c, 112d)을 포함할 수 있으며, 이때 리세스부(110H)의 바닥면에는 복수의 배선층(112a, 112b, 112c, 112d) 중 하나의 배선층(112a)과 동일 레벨에 배치되며 금속물질을 포함하는 스타퍼층(112aM)이 배치될 수 있다. 반도체칩(120)은 비활성면이 스타퍼층(112aM)과 마주하도록 리세스부(110H)에 배치될 수 있다. 이와 같이, 스타퍼층(112aM)을 통하여 프레임(110)에 블라인드 형태의 리세스부(110H)를 도입하고, 반도체칩(120)을 배치하는 경우, 반도체칩(120)의 비활성면 측도 금속물질로 막힐 수 있는바, 더욱 우수한 전자파 차폐 효과 및 방열 효과를 가질 수 있다. 스타퍼층(112aM)은 프레임(110)에 어느 배선층(112a)을 형성할 때 함께 형성하면 되는바, 공정도 간단할 수 있다.
한편, 프레임(110)의 복수의 배선비아층(113a, 113b, 113c) 중 하나의 배선비아층(113a)의 배선비아들은 복수의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)과 동일 레벨에 배치될 수 있다. 이때, 하나의 배선비아층(113a)의 배선비아들은 각각 프레임(110)의 적어도 일부를 홀 형태로 관통하는 관통홀(113ah)에 각각 금속물질이 필드 타입(Filled type)으로 채워진 것일 수 있다. 이 경우, 배선비아층(113a)의 배선비아들과 연결되는 다른 배선 및 비아들을 스택 타입(Stacked type) 등으로 보다 고밀도로 설계할 수 있으며, 따라서 보다 우수한 신호 전달 신뢰성 등을 가질 수 있다. 즉, 전기적 연결 경로로 제공되는 배선비아는 프레임(110)의 적어도 일부를 홀 형태로 관통하는 관통홀(113ah)에 금속물질이 필드 타입으로 채워진 형태로 형성할 수 있고, 이와 달리 차폐부재는 프레임(110)의 적어도 일부를 트렌치 형태로 관통하는 관통홈(111ah1, 111ah2, 111ah3, 111ah4)에 각각 금속물질이 컨포멀 타입으로 배치된 형태로 형성함으로써, 그 기능에 맞추어 설계할 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)은 절연층(111a, 111b, 111c)의 구체적인 재료에 따라 패키지(100)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 또한, 프레임(110)은 배선층(112a, 112b, 112c, 112d)과 배선비아층(113a, 113b, 113c)을 포함하는바 상하 전기적 연결구조체로의 역할을 수행할 수도 있으며, 연결구조체(140)의 설계를 간소화시킴으로써 연결구조체(140) 형성 과정에서 발생할 수 있는 불량에 따른 반도체칩(120)의 수율 문제를 개선할 수 있다. 또한, 프레임(110)은 반도체칩(120)의 비활성면보다 하측에 배치되는 제3배선층(112c)을 포함하는바, 별도의 백사이드 배선층의 형성 공정 없이도 반도체칩(120)을 위한 백사이드 배선층을 제공할 수 있다.
프레임(110)은 스타퍼층(112aM)을 스타퍼로 이용하여 형성된 블라인드 형태의 리세스부(110H)를 가질 수 있으며, 반도체칩(120)은 스타퍼층(112aM)에 비활성면이 다이부착필름(DAF: Die Attach Film)과 같은 공지의 접착부재(125) 등을 매개로 부착될 수 있다. 리세스부(110H)는 샌드 블라스트 공정을 통하여 형성될 수 있으며, 이 경우 단면 형상이 테이퍼 형상일 수 있다. 즉, 리세스부(110H)의 측벽은 스타퍼층(112aM)을 기준으로 소정의 기울기, 즉 경사를 가질 수 있다. 이 경우, 반도체칩(120)의 얼라인 공정이 보다 수월할 수 있는바, 수율이 높아질 수 있다.
프레임(110)은 코어 절연층(111a), 코어 절연층(111a)의 양면에 각각 배치된 제1 및 제2배선층(112a, 112b), 코어 절연층(111a)의 양면에 각각 배치되어 제1 및 제2배선층(112a, 112b)을 각각 덮는 제1 및 제2빌드업 절연층(111b, 111c), 제1빌드업 절연층(111b) 상에 배치된 제3배선층(112c), 및 제2빌드업 절연층(111c) 상에 배치된 제4배선층(112d)을 포함한다. 또한, 코어 절연층(111a)을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 제1배선비아층(113a), 제1빌드업 절연층(111b)을 관통하며 제1 및 제3배선층(112a, 112c)을 전기적으로 연결하는 제2배선비아층(113b), 및 제2빌드업 절연층(111c)을 관통하며 제2 및 제4배선층(112b, 112d)을 전기적으로 연결하는 제3배선비아층(113c)을 포함한다.
프레임(110)의 제1 내지 제4배선층(112a, 112b, 112c, 112d)은 서로 전기적으로 연결되며, 각각 반도체칩(120)의 접속패드(120P)와 전기적으로 연결된다. 리세스부(110H)는 코어 절연층(111a) 및 제2빌드업 절연층(111c)을 관통하되 제1빌드업 절연층(111b)은 관통하지 않을 수 있다. 스타퍼층(112aM)은 코어 절연층(111a)의 하면에 배치되어 제1빌드업 절연층(111b)으로 덮일 수 있다. 제1빌드업 절연층(111b)과 제2빌드업 절연층(111c), 그리고 이들에 형성된 배선층들(112c, 112)과 배선비아층들(113b, 113c)은 더욱 많은 수로 구성될 수도 있음은 물론이다. 이들은 코어 절연층(111a)을 기준으로 대략 대칭 형태를 가질 수 있다.
스타퍼층(112aM)은 구리(Cu)와 같은 금속물질을 포함하는 금속층일 수 있다. 또는, 금속보다 샌드 블라스트에 대한 에칭율이 작은 절연물질을 포함할 수도 있다. 예컨대, 드라이 필름 포토레지스트를 사용할 수도 있다. 스타퍼층(112aM)이 금속물질을 포함하는 금속층인 경우에는 프레임(110)의 제1배선층(112a)을 형성할 때 함께 형성할 수 있는바 공정상 유리하며, 또한 반도체칩(120)의 비활성면을 금속물질로 덮을 수 있게 되는바 전자파 차폐 및 방열 효과에도 유리하다. 스타퍼층(112aM)이 금속물질을 포함하는 금속층인 경우 스타퍼층(112aM) 자체를 그라운드로 이용할 수도 있으며, 이 경우 스타퍼층(112aM)은 배선층(112a, 112b, 112c, 112) 중 적어도 하나의 배선층의 그라운드 패턴과 전기적으로 연결될 수 있다.
스타퍼층(112aM)은 하면이 상기 제1빌드업 절연층(111b)으로 덮이되 상면의 적어도 일부가 리세스부(110H)에 의하여 노출될 수 있다. 스타퍼층(112aM)은 리세스부(110H)에 의하여 코어 절연층(111a)으로부터 노출된 영역의 두께가 리세스부(110H)에 의하여 코어 절연층(111a)으로부터 노출되지 않는 테두리 영역의 두께보다 얇을 수 있다. 이는 샌드 블라스트 공정 과정에서 노출된 영역 역시 일부 제거될 수 있기 때문이다.
절연층(111a, 111b, 111c)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 유리섬유 등을 포함하는 프리프레그와 같은 강성이 높은 자재를 사용하면, 프레임(110)을 패키지(100)의 워피지 제어를 위한 지지부재로도 활용 할 수 있다.
코어 절연층(111a)은 제1 및 제2빌드업 절연층(111b, 111c) 각각보다 두께가 두꺼울 수 있다. 코어 절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제1 및 제2빌드업 절연층(111b, 111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 코어 절연층(111a)은 두께가 상대적으로 두꺼운 동박적층판(CCL)을 통해서 도입될 수 있으며, 제1빌드업 절연층(111b)과 제2빌드업 절연층(111c)은 상대적으로 두께가 얇은 프리프레그나 ABF 등을 통해서 도입될 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 코어 절연층(111a)을 관통하는 제1배선비아층(113a)은 제1 및 제2빌드업 절연층(111b, 111c)을 관통하는 제2 및 제3배선비아층(113b, 113c)보다 평균직경이 클 수 있다.
배선층(112a, 112b, 112c, 112d)은 재배선층(142)과 함께 반도체칩(120)의 접속패드(120P)를 재배선할 수 있다. 또한, 패키지(100)의 상하 전기적 연결 경로를 제공할 수 있다. 배선층(112a, 112b, 112c, 112d) 각각의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 배선층(112a, 112b, 112c, 112d)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴으로 구성될 수도 있으나, 이에 한정되는 것은 아니다. 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드 패턴을 포함할 수 있다.
배선층(112a, 112b, 112c, 112d)의 각각의 두께는 연결구조체(140)의 재배선층(142) 각각의 두께보다 두꺼울 수 있다. 프레임(110)은 반도체칩(120) 이상의 두께를 가질 수 있는바, 배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 연결구조체(140)의 재배선층(142)은 미세설계 및 박형화를 위하여 보다 상대적으로 작은 사이즈로 형성할 수 있다.
배선비아층(113a, 113b, 113c)은 서로 다른 층에 형성된 배선층(112a, 112b, 112c, 112d)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 배선비아층(113a, 113b, 113c) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 배선비아층(113a, 113b, 113c)은 금속물질로 완전히 충전된 필드 타입일 수 있다. 제1배선비아층(113a)은 원기둥 단면 형상이나 모래시계 형상을 가질 수 있고, 제2 및 제3배선비아층(113b, 113c)은 테이퍼 형상을 가질 수 있다. 이때, 제2 및 제3배선비아층(113b, 113c) 각각의 배선비아는 코어 절연층(111a)을 기준으로 서로 반대 방향의 테이퍼질 수 있다.
도면에는 도시하지 않았으나, 제2배선비아층(113b) 중 적어도 하나의 배선비아는 스타퍼층(112aM)과 연결될 수 있으며, 제3배선층(112c)의 파워 및/또는 그라운드 패턴과 연결될 수 있다. 즉, 스타퍼층(112aM)과 제3배선층(112c)의 파워 및/또는 그라운드 패턴을 연결할 수 있다. 이때, 스타퍼층(112aM)은 금속물질을 포함하는 금속층일 수 있고, 따라서 파워 및/또는 그라운드 패턴으로 기능할 수 있다. 이를 통하여, 반도체칩(120)의 비활성면을 통하여 방출되는 열을 패키지(100) 하부로 용이하게 방출시킬 수 있다.
관통홈(111ah1, 111ah2, 111ah3, 111ah4)은 각각 반도체칩(120)이 배치된 리세스부(110H)의 둘레에 배치된다. 관통홈(111ah1, 111ah2, 111ah3, 111ah4)은 리세스부(110H)의 주위를 각각 반도체칩(120)의 측면을 따라서 일 방향으로 연장되도록, 예컨대 트렌치 형태를 갖도록 프레임(110)의 적어도 일부를, 예컨대 코어 절연층(111a)을 관통한다. 관통홈(111ah1, 111ah2, 111ah3, 111ah4)의 측벽에는 각각 금속층(115-1, 115-2, 115-3, 115-4)이 배치되며, 각각은 금속층(115-1, 115-2, 115-3, 115-4)은 컨포멀 타입으로 배치될 수 있고, 이 경우 관통홈(111ah1, 111ah2, 111ah3, 111ah4)에 각각 이중의 금속층(115a, 115b)이 배치되는 것이 되며, 따라서 그 결과 보다 우수한 전자파 차폐 효과를 가질 수 있다. 각각의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)의 이중의 금속층(115a, 115b) 사이는 제2빌드업 절연층(111b) 및/또는 제3빌드업 절연층(11c)의 절연물질로 채워질 수 있다.
관통홈(111ah1, 111ah2, 111ah3, 111ah4)은 반도체칩(120)의 네 개의 측면을 따라서 각각 트렌치 형태로 형성된 제1 내지 제4관통홈 관통홈(111ah1, 111ah2, 111ah3, 111ah4)을 포함할 수 있으며, 이때 제1 내지 제4관통홈(111ah1, 111ah2, 111ah3, 111ah4)은 상기 반도체칩의 네 개의 코너 부분에 대응되는 영역에서 네 개의 갭부(g1, g2, g3, g4)를 갖도록 서로 소정거리 이격될 수 있다. 이러한 갭부(g1, g2, g3, g4)의 존재로 코어 절연층(111a)이 단절되지 않을 수 있으며, 따라서 공정 과정에서 단절된 부분이 잘못 정렬되는 등의 문제를 방지할 수 있다. 관통홈(111ah1, 111ah2, 111ah3, 111ah4)의 형태는 반도체칩(120)을 둘러싸는 형태라면 다양하게 변형될 수 있으나, 코어 절연층(111a)이 단절되지 않도록 이러한 갭부(g1, g2, g3, g4)를 적어도 하나 가지는 것이 바람직하다. 필요에 따라서는, 반도체칩(120)을 둘러싸도록 연속적으로 형성되되, 일단부와 타단부가 서로 소정거리 이격되어 하나의 갭부를 갖는 하나의 관통홈이 도입될 수도 있다.
금속층(115-1, 115-2, 115-3, 115-4)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 포함할 수 있으며, 이때 금속층(115-1, 115-2, 115-3, 115-4)은 각각 복수의 배선층(112a, 112b, 112c, 112d)의 신호 패턴과는 전기적으로 절연되되, 필요에 따라서는 그라운드 패턴 및/또는 파워 패턴과는 전기적으로 연결될 수도 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 반도체칩(120)은, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기타 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리나, 아날로그-디지털 컨버터, 또는 ASIC(application-specific IC) 등의 로직 등일 수도 있다.
반도체칩(120)은 액티브 웨이퍼를 기반으로 형성된 것일 수 있다. 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 바디의 활성면에 배치되는 접속패드(120P)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al), 구리(Cu) 등의 금속물질을 특별한 제한 없이 사용할 수 있다. 바디(의 활성면 상에는 접속패드(120P)를 노출시키는 산화막 또는 질화막 등의 패시베이션막(미도시)이 형성될 수 있으며, 패시베이션막(미도시)은 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(미도시)은 접속패드(120P)의 적어도 일부를 노출시키는 개구부(미도시)를 가질 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 반도체칩(120)은 베어 다이(Bare Die)일 수 있으며, 또는 활성면에 절연층(미도시)과 재배선층(미도시)과 범프(미도시) 등이 형성된 패키지드 다이(Packaged Die)일 수도 있다.
제1연결부재(120B)는 반도체칩(120)의 접속패드(120P)를 연결구조체(140)의 재배선층(142)과 전기적으로 연결시키기 위하여 도입될 수 있다. 제1연결부재(120B)는 금속 포스트(Metal Post) 또는 금속 기둥(Metal Pillar), 예컨대 구리 포스트 또는 구리 기둥일 수 있으나, 이에 한정되는 것은 아니다. 제1연결부재(120B)가 도입됨으로써 반도체칩(120)의 두께와 무관하게 용이하게 접속패드(122)를 연결구조체(140)의 재배선층(142)과 전기적으로 연결할 수 있다. 제1연결부재(120B)는 대략 수직한 측면을 가질 수 있다. 제1연결부재(120B)의 개수는 특별히 한정되지 않으며, 접속패드(120P)의 개수에 따라서 다양하게 적용될 수 있다. 제1연결부재(120B)는 연결구조체(140)의 접속비아(143) 중 제1접속비아를 통해서 재배선층(142)과 전기적으로 연결되며, 제1접속비아와는 물리적으로 접할 수 있다.
제2연결구조체(112B)는 프레임(110)의 최상측 배선층(112d)을 연결구조체(140)의 재배선층(142)과 전기적으로 연결시키기 위하여 도입될 수 있다. 제2연결구조체(112B) 역시 금속 포스트(Metal Post), 예컨대 구리 포스트일 수 있으나, 이에 한정되는 것은 아니다. 제2연결구조체(112B)를 도입함으로써 그라인딩 과정에서 최상측 배선층인 제4배선층(112d)의 표면이 처리되면서 발생될 수 있는 구리 버(Cu Burr)의 문제 등을 개선할 수 있다. 제2연결구조체(112B)도 대략 수직한 측면을 가질 수 있다. 제2연결구조체(112B)의 개수도 특별히 한정되지 않으며, 최상측 배선층(112d)의 패턴의 설계에 따라서 다양하게 적용될 수 있다. 제2연결부재(112B)는 연결구조체(140)의 접속비아(143) 중 제2접속비아를 통해서 재배선층(142)과 전기적으로 연결되며, 제2접속비아와는 물리적으로 접할 수 있다.
봉합재(130)는 프레임(110), 반도체칩(120), 및 제1 및 제2연결부재(120B, 112B) 각각의 적어도 일부를 덮으며, 리세스부(110H)의 적어도 일부를 채운다. 봉합재(130)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유 등의 심재에 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연물질, 즉 PIE(Photo Image-able Encapsulan)를 사용할 수도 있다.
봉합재(130)는 제1 및 제2연결부재(120B, 112B) 각각의 연결구조체(140)와 접하는 상면이 봉합재(130)의 연결구조체(140)와 접하는 상면으로부터 노출되도록 이들을 매립한다. 이때, 제1 및 제2연결부재(120B, 112B) 각각의 상면은 봉합재(130)의 상면과 실질적으로 동일한 평면에 존재할 수 있다. 즉, 이들은 서로 코플래너(coplanar) 할 수 있다. 이는 제1 및 제2연결부재(120B, 112B)와 봉합재(130)가 동시에 그라인딩 가공 되기 때문이다. 여기서, 코플래너는 완전히 동일한 면에 존재하는 것뿐만 아니라, 대략 동일한 면에 존재하는 것을 포함하는 개념이다. 이 경우, 연결구조체(140)의 제조 과정에서 평탄한 면이 제공되어, 연결구조체(140)의 미세 설계가 보다 용이할 수 있다.
연결구조체(140)는 반도체칩(120)의 접속패드(120P)를 재배선할 수 있으며, 프레임(110)의 배선층(112a, 112b, 112c, 112d)을 반도체칩(120)의 접속패드(120P)와 전기적으로 연결할 수 있다. 연결구조체(140)를 통해 다양한 기능을 갖는 수십 수백만 개의 접속패드(120P)가 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다.
연결구조체(140)는 상술한 코플래너한 면 상에 배치된 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 절연층(141)을 관통하며 재배선층(142)을 제1 및 제2연결부재(120B, 112B)와 전기적으로 연결하는 제1 및 제2접속비아를 포함하는 접속비아(143)를 포함한다. 물론, 도면에서와 같이 절연층(141)과 재배선층(142)과 접속비아(143)는 보다 많은 수의 층으로도 구성될 수 있으며, 또는 필요에 따라서 보다 적은 수의 층으로 구성될 수 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID(Photo Image-able Dielectric) 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 각각 감광성 절연층일 수 있다. 절연층(141)이 감광성의 성질을 갖는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 접속비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 경우, 이들은 공정에 따라 일체화 되어 이들 자체로는 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 접속패드(120P)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 필요에 따라서 동일한 패턴으로 구성될 수 있으나, 이에 한정되는 것은 아니다. 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드 패턴을 포함할 수 있다.
접속비아(143)는 서로 다른 층에 형성된 재배선층(142), 제1 및 제2연결부재(120B, 112B) 등을 전기적으로 연결시키며, 그 결과 패키지(100) 내에 전기적 경로를 형성시킨다. 접속비아(143)는 신호용 비아, 그라운드용 비아, 파워용 비아 등으로 기능할 수 있다. 접속비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 접속비아(143)는 금속물질로 충전된 필드 타입 수 있으며, 또는 금속물질이 비아홀의 벽을 따라 형성된 컨포멀 타입일 수도 있다. 또한, 테이퍼 단면 형상 등을 가질 수 있다.
제1패시베이션층(150)은 부가적인 구성으로 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1패시베이션층(150)은 연결구조체(140)의 최상측 재배선층(142c)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 제1패시베이션층(150)에 수십 내지 수만 개 형성될 수 있다. 제1패시베이션층(150)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유등의 심재에 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 등이 사용될 수 있다. 또는, 공지의 솔더레지스트가 사용될 수도 있다.
언더범프금속층(160)은 부가적인 구성으로 전기연결구조체(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 제1패시베이션층(150)의 개구부를 통하여 노출된 연결구조체(140)의 최상측 재배선층(142)과 연결된다. 언더범프금속층(160)은 제1패시베이션층(150)의 개구부에 공지의 금속물질, 즉 금속을 이용하여 도금 공정과 같은 공지의 메탈화(Metallization) 방법으로 형성할 수 있다.
전기연결구조체(170)는 부가적인 구성으로 일례에 따른 팬-아웃 반도체 패키지(100)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 일례에 따른 팬-아웃 반도체 패키지(100)는 전기연결구조체(170)를 통하여 전자기기의 메인보드에 실장 될 수 있다. 전기연결구조체(170)는 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 재료, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(Cu pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 접속패드(120P)의 수에 따라서 수십 내지 수만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 전기연결구조체(170)가 솔더볼인 경우, 전기연결구조체(170)는 언더범프금속층(160)의 제1패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
제2패시베이션층(180)은 부가적인 구성으로 프레임(110)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제2패시베이션층(180)은 프레임(110)의 최하측 배선층인 제3배선층(112c)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 제2패시베이션층(180)에 수십 내지 수만 개 형성될 수 있다. 제2패시베이션층(180)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유등의 심재에 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 등이 사용될 수 있다. 또는, 공지의 솔더레지스트가 사용될 수도 있다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 리세스부(110H)의 측벽에 방열 및/또는 전자파 차폐 목적으로 금속박막을 더 형성할 수 있다. 또한, 필요에 따라서는 리세스부(110H) 내에 서로 동일하거나 상이한 기능을 수행하는 복수의 반도체칩(120)을 배치할 수도 있다. 또한, 필요에 따라서는 리세스부(110H) 내에 별도의 수동부품, 예컨대 인덕터나 커패시터 등을 배치할 수도 있다. 또한, 필요에 따라서는 제1 및 제2패시베이션층(150, 180) 표면 상에 수동부품, 예컨대 인덕터나 커패시터 등을 포함하는 표면실장(SMT) 부품을 배치할 수도 있다.
도 11 내지 도 14는 도 9의 팬-아웃 반도체 패키지의 프레임의 제조 과정을 개략적으로 나타낸 공정도다.
도 11을 참조하면, 먼저, 동박적층판(CCL: Copper Clad Laminated) 등을 이용하여 코어 절연층(111a)을 준비하고, 코어 절연층(111a)에 AP(Additive Process), SAP(Semi Additive Process), MSAP(Modified Semi Additive Process), Tenting 등의 공지의 도금 공정을 이용하여 제1 및 제2배선층(112a, 112b)과 스타퍼층(112aM)과 제1배선비아층(113a)을 형성한다. 제1배선비아층(113a)을 위한 관통홀(113ah)은 기계적 드릴 및/또는 레이저 드릴 등을 이용하여 형성할 수 있다. 또한, 기계적 드릴 및/또는 레이저 드릴 등을 이용하여 각각 코어 절연층(111a)을 관통하는 하나 이상의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)를 형성한다. 한편, 관통홈(111ah1, 111ah2, 111ah3, 111ah4)은 각각 반도체칩(120)의 측면을 따라서 일 방향으로 연장되도록, 예컨대 트렌치 형태로 형성하며, 스타퍼층(112aM)이 형성된 영역의 둘레를 둘러싸되, 이들 사이에 하나 이상의 갭부(g1, g2, g3, g4)를 갖도록 형성한다.
도 12를 참조하면, 다음으로, AP, SAP, MSAP, Tenting 등의 공지의 도금 공정을 이용하여 각각의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)에 금속층(115-1, 115-2, 115-3, 115-4)을 형성한다. 각각의 금속층(115-1, 115-2, 115-3, 115-4)은 이중의 금속층(115a, 115b)을 가지도록 컨포멀 타입으로 형성할 수 있다.
도 13을 참조하면, 다음으로, 코어 절연층(111a) 상하에 제1 및 제2빌드업 절연층(111b, 111c)을 형성한다. 제1 및 제2빌드업 절연층(111b, 111c)은 프리프레그나 ABF 등을 라미네이션하고 경화하는 방법으로 형성할 수 있다. 이 과정에서, 각각의 관통홈(111ah1, 111ah2, 111ah3, 111ah4)은 제1 및/또는 제2빌드업 절연층(111b, 111c)의 절연물질로 채워질 수 있다. 다음으로, AP, SAP, MSAP, Tenting 등의 공지의 도금 공정을 이용하여 제3 및 제4배선층(112c, 112d)과 제2 및 제3배선비아층(113b, 113c)을 형성한다. 제2 및 제3배선비아층(113b, 113c)을 위한 비아홀 역시 기계적 드릴 및/또는 레이저 드릴 등을 이용하여 형성할 수 있다.
도 14를 참조하면, 다음으로, 드라이 필름(미도시)을 프레임(110)의 상측에 부착한 후 샌드 블라스트 등을 이용하여 코어 절연층(111a)과 제2빌드업 절연층(111c)을 관통하는 리세스부(110H)를 형성하고, 드라이 필름(미도시)을 제거한다. 제1빌드업 절연층(111b)은 관통하지 않을 수 있다. 리세스부(110H)를 형성할 때, 스타퍼층(112aM)은 스타퍼(stopper)로 기능한다. 일련의 과정을 통하여, 상술한 프레임(110)이 제조될 수 있다.
본 개시에서 동일 평면상이라는 표현은 상술한 바와 같이 완전히 동일한 레벨에 위치하는 것뿐만 아니라, 그라인딩 공정 등의 결과로 대략 동일한 레벨에 위치하는 것을 포함하는 의미이다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 리세스부를 갖는 프레임;
    접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며, 상기 리세스부에 배치된 반도체칩;
    상기 리세스부의 둘레에 배치되며, 상기 반도체칩의 측면을 따라서 일 방향으로 연장되도록 상기 프레임의 적어도 일부를 각각 관통하는 하나 이상의 관통홈;
    상기 관통홈 각각의 측벽에 배치된 금속층;
    상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며, 상기 리세스부의 적어도 일부를 채우는 봉합재; 및
    상기 프레임 및 상기 반도체칩의 활성면 상에 배치되며, 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체; 를 포함하는,
    팬-아웃 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 금속층은 상기 관통홈의 측벽을 따라서 소정의 두께를 갖도록 각각 컨포멀 타입(Conformal type)으로 배치되며,
    상기 관통홈의 상기 금속층 사이는 각각 절연물질로 채워진,
    팬-아웃 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 프레임은 서로 다른 레벨에 배치된 제1 및 제2배선층, 및 상기 제1 및 제2배선층을 전기적으로 연결하는 하나 이상의 배선비아를 포함하며,
    상기 배선비아는 상기 프레임의 적어도 일부를 홀 형태로 관통하는 관통홀에 각각 금속물질이 필드 타입(Filled type)으로 채워진 것인,
    팬-아웃 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 관통홈 및 상기 관통홀은 서로 동일 레벨에 배치된,
    팬-아웃 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 관통홈은 복수의 관통홈이며,
    상기 복수의 관통홈은 상기 리세스부의 둘레에 각각 배치되며, 상기 반도체칩의 측면을 따라 연장되도록 상기 프레임의 적어도 일부를 각각 관통하며, 서로 소정거리 이격된,
    팬-아웃 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 복수의 관통홈은 상기 반도체칩의 네 개의 측면을 따라서 각각 트렌치 형태로 형성된 제1 내지 제4관통홈을 포함하며,
    상기 제1 내지 제4관통홈은 상기 반도체칩의 네 개의 코너 부분에 대응되는 영역에서 서로 소정거리 이격된,
    팬-아웃 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 프레임은 서로 전기적으로 연결된 복수의 배선층을 포함하며,
    상기 리세스부는 바닥면에는 상기 복수의 배선층 중 하나의 배선층과 동일 레벨에 배치되며 금속물질을 포함하는 스타퍼층이 배치되며,
    상기 반도체칩은 상기 비활성면이 상기 스타퍼층과 마주하도록 배치된,
    팬-아웃 반도체 패키지.
  8. 제 7 항에 있어서,
    복수의 배선층 중 적어도 하나의 배선층은 신호 패턴을 포함하며,
    상기 금속층은 상기 신호 패턴과 전기적으로 절연된,
    팬-아웃 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 복수의 배선층 중 적어도 하나의 배선층은 그라운드 패턴을 포함하며,
    상기 금속층은 상기 그라운드 패턴과 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  10. 제 7 항에 있어서,
    상기 접속패드를 상기 재배선층과 전기적으로 연결하는 제1연결부재; 및
    상기 복수의 배선층을 상기 재배선층과 전기적으로 연결하는 제2연결부재; 를 더 포함하며,
    상기 봉합재는 상기 제1 및 제2연결부재 각각의 측면을 덮는,
    팬-아웃 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 제1 및 제2연결부재 각각의 상기 연결구조체와 접하는 면과, 상기 봉합재의 상기 연결구조체와 접하는 면이, 서로 코플래너(coplanar)한,
    팬-아웃 반도체 패키지.
  12. 제 11 항에 있어서,
    상기 연결구조체는 상기 제1 및 제2연결부재와 상기 봉합재의 코플래너한 면 상에 배치된 절연층, 상기 절연층을 관통하며 상기 제1 및 제2연결부재와 각각 접하는 제1 및 제2접속비아, 및 상기 절연층 상에 배치되며 상기 제1 및 제2접속비아를 통해 상기 제1 및 제2연결부재와 전기적으로 연결된 상기 재배선층을 포함하는,
    팬-아웃 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 프레임은 코어 절연층, 상기 코어 절연층의 양면에 각각 배치된 제1 및 제2배선층, 상기 코어 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1배선비아층, 상기 코어 절연층의 양면에 각각 배치되며 상기 제1 및 제2배선층을 각각 덮는 제1 및 제2빌드업 절연층, 상기 제1빌드업 절연층 상에 배치된 제3배선층, 상기 제1빌드업 절연층을 관통하며 상기 제1 및 제3배선층을 전기적으로 연결하는 제2배선비아층, 및 상기 제2빌드업 절연층 상에 배치된 제4배선층, 및 상기 제2빌드업 절연층을 관통하며 상기 제2 및 제4배선층을 전기적으로 연결하는 제3배선비아층을 포함하며,
    상기 관통홈은 각각 상기 코어 절연층을 관통하며,
    상기 제1 및 제2빌드업 절연층 중 적어도 하나는 상기 관통홈 각각의 적어도 일부를 채우는,
    팬-아웃 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 리세스부는 바닥면에는 금속물질을 포함하는 스타퍼층이 배치되며,
    상기 스타퍼층은 상기 코어 절연층의 일면에 상기 제1배선층과 나란하게 배치되며,
    상기 반도체칩은 상기 비활성면이 상기 스타퍼층과 마주하도록 배치되며,
    상기 제3배선층은 상기 반도체칩의 비활성면을 기준으로 상기 스타퍼층 보다 더 하위 레벨에 배치된,
    팬-아웃 반도체 패키지.
  15. 리세스부를 가지며, 서로 다른 레벨에 배치된 제1 및 제2배선층, 상기 제1 및 제2배선층을 전기적으로 연결하는 하나 이상의 배선비아, 및 상기 리세스부의 둘레에 배치되며 상기 리세스부의 둘레를 따라서 일 방향으로 연장된 하나 이상의 차폐부재를 포함하는 프레임;
    접속패드를 가지며, 상기 리세스부에 배치된 반도체칩;
    상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며, 상기 리세스부의 적어도 일부를 채우는 봉합재; 및
    상기 프레임 및 상기 반도체칩 상에 배치되며, 상기 제1 및 제2배선층 및 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체; 를 포함하며,
    상기 배선비아는 상기 프레임의 적어도 일부를 홀 형태로 관통하는 관통홀에 각각 금속물질이 필드 타입(Filled type)으로 채워진 형태를 가지며,
    상기 차폐부재는 상기 프레임의 적어도 일부를 트렌치 형태로 관통하는 관통홈에 각각 금속물질이 컨포멀 타입(Conformal type)으로 배치된 형태를 갖는,
    팬-아웃 반도체 패키지.
  16. 제 15 항에 있어서,
    상기 리세스부의 바닥면에는 금속물질을 포함하는 스타퍼층이 배치된,
    팬-아웃 반도체 패키지.
KR1020180139168A 2018-11-13 2018-11-13 팬-아웃 반도체 패키지 KR20200055474A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180139168A KR20200055474A (ko) 2018-11-13 2018-11-13 팬-아웃 반도체 패키지
US16/580,156 US20200152569A1 (en) 2018-11-13 2019-09-24 Fan-out semiconductor package
CN201911093547.XA CN111180413A (zh) 2018-11-13 2019-11-11 扇出型半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139168A KR20200055474A (ko) 2018-11-13 2018-11-13 팬-아웃 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20200055474A true KR20200055474A (ko) 2020-05-21

Family

ID=70550832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139168A KR20200055474A (ko) 2018-11-13 2018-11-13 팬-아웃 반도체 패키지

Country Status (3)

Country Link
US (1) US20200152569A1 (ko)
KR (1) KR20200055474A (ko)
CN (1) CN111180413A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY202414A (en) * 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지

Also Published As

Publication number Publication date
US20200152569A1 (en) 2020-05-14
CN111180413A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
JP6694931B2 (ja) 半導体パッケージ
JP6455998B2 (ja) ファン−アウト半導体パッケージ
KR102059814B1 (ko) 안테나 모듈
KR101942742B1 (ko) 팬-아웃 반도체 패키지
KR102164794B1 (ko) 팬-아웃 반도체 패키지
TWI772617B (zh) 扇出型半導體封裝
KR20200048971A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
KR20190096562A (ko) 팬-아웃 반도체 패키지
US11862574B2 (en) Fan-out semiconductor package
KR102538180B1 (ko) 패드 오픈 구조체 및 이를 포함하는 반도체 패키지
KR20190107986A (ko) 팬-아웃 부품 패키지
KR102513087B1 (ko) 팬-아웃 반도체 패키지
KR20200114084A (ko) 반도체 패키지
CN111146159A (zh) 半导体封装件
KR20200057358A (ko) 팬-아웃 반도체 패키지
KR102109570B1 (ko) 반도체 패키지 실장 기판
KR20200067658A (ko) 반도체 패키지
KR20190127155A (ko) 반도체 패키지
KR20200058775A (ko) 패키지 모듈
KR20200117224A (ko) 반도체 패키지
KR20200055474A (ko) 팬-아웃 반도체 패키지
CN111341733A (zh) 扇出型半导体封装件
KR20200064809A (ko) 패키지 모듈
CN111199964B (zh) 封装模块
KR20200061791A (ko) 팬-아웃 반도체 패키지