KR102662556B1 - 패키지 모듈 - Google Patents

패키지 모듈 Download PDF

Info

Publication number
KR102662556B1
KR102662556B1 KR1020180151366A KR20180151366A KR102662556B1 KR 102662556 B1 KR102662556 B1 KR 102662556B1 KR 1020180151366 A KR1020180151366 A KR 1020180151366A KR 20180151366 A KR20180151366 A KR 20180151366A KR 102662556 B1 KR102662556 B1 KR 102662556B1
Authority
KR
South Korea
Prior art keywords
encapsulant
metal layer
layer
package module
semiconductor chip
Prior art date
Application number
KR1020180151366A
Other languages
English (en)
Other versions
KR20200064809A (ko
Inventor
박용진
강명삼
고영관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180151366A priority Critical patent/KR102662556B1/ko
Priority to US16/590,570 priority patent/US20200176364A1/en
Priority to CN201911170738.1A priority patent/CN111244079A/zh
Publication of KR20200064809A publication Critical patent/KR20200064809A/ko
Priority to US17/685,227 priority patent/US11842950B2/en
Application granted granted Critical
Publication of KR102662556B1 publication Critical patent/KR102662556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 한층 이상의 재배선층을 포함하는 연결구조체; 상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩; 상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 복수의 전자부품; 상기 연결구조체 상에 배치된 하나 이상의 프레임; 및 상기 연결구조체 상에 배치되며, 상기 반도체칩과 상기 복수의 전자부품과 상기 하나 이상의 프레임 각각의 적어도 일부를 덮는 봉합재; 를 포함하며, 상기 봉합재의 외측면의 적어도 일부는 상기 하나 이상의 프레임 중 적어도 하나의 외측면의 적어도 일부와 동일 레벨에서 코플래너한, 패키지 모듈에 관한 것이다.

Description

패키지 모듈{PACKAGE MODULE}
본 개시는 다수의 전자부품 및 반도체칩을 하나의 패키지 내에 함께 배치하여 내장한 패키지 모듈에 관한 것이다.
스마트폰의 박형화, 다기능화, 고성능화를 요구하는 시장의 수요에 대응하기 위해 반도체칩과 반도체 패키지의 경박단소화, 미세 회로화, 고밀도화 등이 요구되고 있으며, 이를 구현하기 위해 반도체 패키지의 제작 기술이 빠르게 발전하고 있다. 예를 들면, 이러한 시장의 요구에 따라 CSP(Chip Scale Package)가 개발되었으며, POP(Package On Package), TSV(Through Silicon Via), FO-WLP(Fan-Out Wafer Level Package) 등의 반도체 패키지 관련 기술들이 개발되고 있다. 이 중, FO-WLP 기술은 반도체칩과 기판의 접속 집적도를 높이고, 열적 특성과 전기적 특성을 향상시키면서도 기존의 반도체 공정을 그대로 활용할 수 있는 장점을 지니고 있다.
한편, 스마트폰의 다기능화 및 고성능화에 대응하기 위해 반도체칩의 I/O 수는 크게 증가하고 있으며, 하나의 패키지에서 많은 기능을 수행할 수 있도록 다수의 반도체칩 및/또는 수동부품을 실장할 수 있는 기술들이 개발되고 있다. 그러나, FO-WLP는 한 개의 반도체칩 만을 패키징할 수 있어 다수의 반도체칩 패키징을 필요로 하는 시장의 요구에 대응하기에는 한계가 있다.
본 개시의 여러 목적 중 하나는 다수의 전자부품과 반도체칩을 포함함에도 박형화 및 소형화가 가능하며, 집적도를 높일 수 있고, 그럼에도 불구하고 언듈레이션(Undulation) 문제나 부품의 쉬프트(Shift) 문제를 방지할 수 있어 수율을 향상시킬 수 있는, 새로운 형태의 패키지 모듈을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체칩을 하나 이상의 전자부품과 함께 패키지 내에 실장하여 모듈화하되, 이때 패키지 모듈의 외측면의 적어도 일부가 이종표면을 가지도록 이들을 패키징하는 것이다.
예를 들면, 일례에 따른 패키지 모듈은 한층 이상의 재배선층을 포함하는 연결구조체; 상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩; 상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 복수의 전자부품; 상기 연결구조체 상에 배치된 하나 이상의 프레임; 및 상기 연결구조체 상에 배치되며, 상기 반도체칩과 상기 복수의 전자부품과 상기 하나 이상의 프레임 각각의 적어도 일부를 덮는 봉합재; 를 포함하며, 상기 봉합재의 외측면의 적어도 일부는 상기 하나 이상의 프레임 중 적어도 하나의 외측면의 적어도 일부와 동일 레벨에서 코플래너(coplanar)한 것일 수 있다.
또는, 일례에 따른 패키지 모듈은 복수의 전자부품, 복수의 프레임, 및 상기 복수의 전자부품과 상기 복수의 프레임 각각의 적어도 일부를 덮는 제1봉합재를 포함하며, 상기 제1봉합재를 관통하는 관통부를 갖는 코어구조체; 상기 관통부에 배치되며, 접속패드를 갖는 반도체칩; 상기 코어구조체 및 상기 반도체칩 각각의 적어도 일부를 덮으며, 상기 관통부의 적어도 일부를 채우는 제2봉합재; 및 상기 코어구조체 및 상기 반도체칩의 상기 접속패드가 배치된 면 상에 배치되며, 상기 복수의 전자부품 및 상기 접속패드와 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결구조체; 를 포함하는 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 다수의 전자부품과 반도체칩을 포함함에도 박형화 및 소형화가 가능하며, 집적도를 높일 수 있고, 그럼에도 불구하고 언듈레이션 문제나 부품의 쉬프트 문제를 방지할 수 있어 수율을 향상시킬 수 있는, 새로운 형태의 패키지 모듈을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 패키지 모듈의 일례를 개략적으로 나타난 평면도다.
도 10은 도 9의 패키지 모듈의 개략적인 Ⅰ-Ⅰ' 절단 단면도다.
도 11은 도 9의 패키지 모듈의 개략적인 Ⅱ-Ⅱ' 절단 단면도다.
도 12는 도 9의 패키지 모듈의 개략적인 Ⅲ-Ⅲ' 절단 단면도다.
도 13은 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 14는 도 13의 패키지 모듈의 개략적인 Ⅳ-Ⅳ' 절단 단면도다.
도 15는 도 13의 패키지 모듈의 개략적인 Ⅴ-Ⅴ' 절단 단면도다.
도 16은 도 13의 패키지 모듈의 개략적인 Ⅵ-Ⅵ' 절단 단면도다.
도 17은 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 18은 도 17의 패키지 모듈의 개략적인 Ⅶ-Ⅶ' 절단 단면도다.
도 19는 도 17의 패키지 모듈의 개략적인 Ⅷ-Ⅷ' 절단 단면도다.
도 20은 도 17의 패키지 모듈의 개략적인 Ⅸ-Ⅸ' 절단 단면도다.
도 21은 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 22는 도 21의 패키지 모듈의 개략적인 Ⅹ-Ⅹ' 절단 단면도다.
도 23은 도 21의 패키지 모듈의 개략적인 ⅩⅠ-ⅩⅠ' 절단 단면도다.
도 24는 도 21의 패키지 모듈의 개략적인 ⅩⅡ-ⅩⅡ' 절단 단면도다.
도 25는 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 26은 도 25의 패키지 모듈의 개략적인 ⅩⅢ-ⅩⅢ' 절단 단면도다.
도 27은 도 25의 패키지 모듈의 개략적인 ⅩⅣ-ⅩⅣ' 절단 단면도다.
도 28은 도 25의 패키지 모듈의 개략적인 ⅩⅤ-ⅩⅤ' 절단 단면도다.
도 29는 패키지 모듈의 이종표면을 개략적으로 나타낸 단면도다.
도 30은 패키지 모듈의 일 효과를 개략적으로 나타낸다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속(2160)이 더 형성될 수 있다. 언더범프금속(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 다수의 전자부품과 반도체칩을 포함함에도 박형화 및 소형화가 가능하며, 집적도를 높일 수 있고, 그럼에도 불구하고 언듈레이션 문제나 부품의 쉬프트 문제를 방지할 수 있어 수율을 향상시킬 수 있는, 새로운 형태의 패키지 모듈에 대하여 도면을 참조하여 설명한다.
패키지 모듈
도 9는 패키지 모듈의 일례를 개략적으로 나타난 평면도다.
도 10은 도 9의 패키지 모듈의 개략적인 Ⅰ-Ⅰ' 절단 단면도다.
도 11은 도 9의 패키지 모듈의 개략적인 Ⅱ-Ⅱ' 절단 단면도다.
도 12는 도 9의 패키지 모듈의 개략적인 Ⅲ-Ⅲ' 절단 단면도다.
도면을 참조하면, 일례에 따른 패키지 모듈(100A)은 한층 이상의 재배선층(182)을 포함하는 연결구조체(180), 연결구조체(180) 상에 배치되며 한층 이상의 재배선층(182)과 전기적으로 연결된 접속패드(162)를 갖는 반도체칩(160), 연결구조체(180) 상에 배치되며 한층 이상의 재배선층(182)과 전기적으로 연결된 복수의 전자부품(120), 연결구조체(180) 상에 배치된 하나 이상의 프레임(110), 및 연결구조체(180) 상에 배치되며 반도체칩(160)과 복수의 전자부품(120)과 하나 이상의 프레임(110) 각각의 적어도 일부를 덮는 봉합재(130, 170)를 포함한다. 이때, 도 29에 예시적으로 도시한 바와 같이, 봉합재(130, 170)의 외측면의 적어도 일부는 하나 이상의 프레임(110) 중 적어도 하나의 외측면의 적어도 일부와 동일 레벨(L)에서 코플래너(coplanar)하다.
이와 같이, 일례에 따른 패키지 모듈(100A)은 전자부품(120)과 함께 하나 이상의 프레임(110)이 존재한다. 즉, 일례에 따른 패키지 모듈(100A)은 판넬(panel) 레벨에서 프레임(110)에 관통홀(110H)을 형성하고, 이러한 관통홀(110H)에 복수의 전자부품(120)과 반도체칩(160)을 배치하여 봉합재(130, 170)로 패키징하고, 이후 싱귤레이션 등의 공정을 통하여 프레임(110)을 제거하되, 프레임(110)의 일부가 잔존할 수 있도록 관통홀(110H)을 형성한다. 즉, 단순히 평면상 사격 형태로 관통홀(110H)을 형성하는 것이 아니라, 하나 이상의 프레임(110)이 국부적으로 잔존할 수 있도록 설계한다. 이 경우, 후술하는 바와 같이 제1봉합재(130)로 전자부품(120)을 봉합할 때 빈 공간을 없애주어 패키지 모듈(100A)의 외측 표면에 언듈레이션이 발생하는 것을 방지할 수 있으며, 또한 전자부품(120)이 봉합 과정에서 쉬프트 되는 것을 방지할 수 있다. 따라서, 이러한 프레임(110)의 배치가 없는 경우 대비 공정의 수율을 높일 수 있다.
한편, 프레임(110)을 이와 같이 국부적으로 잔존시키기 위해서는 싱귤레이션에 의한 절단면이 봉합재(130, 170)의 외측면 및 잔존하는 프레임(110)의 외측면으로 구성되어야 하며, 따라서 봉합재(130, 170)의 외측면, 보다 구체적으로는 제1봉합재(130)의 외측면의 적어도 일부는 하나 이상의 프레임(110) 중 적어도 하나의 외측면의 적어도 일부와 동일 레벨에서 코플래너할 수 있다. 여기서, 동일 레벨이라는 것은 실질적으로 동일한 레벨에 위치하는 것을 의미하는 것으로, 완전히 동일한 레벨뿐만 아니라, 공정 상의 오차 등으로 거의 동일한 경우를 포함하는 개념이다. 또한, 코플래너 하다는 것도 실질적으로 공면을 이루는 것을 의미하는 것으로, 완전히 공면을 이루는 것뿐만 아니라, 공정 상의 오차 등으로 거의 공면을 이루는 것을 포함하는 개념이다.
한편, 일례에 따른 패키지 모듈(100A)은 봉합재(130, 170)가 복수의 전자부품(120) 및 하나 이상의 프레임(110) 각각의 적어도 일부를 덮는 제1봉합재(130) 및 반도체칩(160)과 제1봉합재(130) 각각의 적어도 일부를 덮는 제2봉합재(170)를 포함한다. 또한, 제1봉합재(130)에는 관통부(150H)가 형성되며, 반도체칩(160)은 관통부(150H)에 배치되고, 제2봉합재(170)가 관통부(150H)의 적어도 일부를 채우게 된다. 즉, 일례에 따른 패키지 모듈(100A)은 복수의 전자부품(120), 복수의 프레임(110), 및 복수의 전자부품(120)과 복수의 프레임(110) 각각의 적어도 일부를 덮는 제1봉합재(130)를 포함하며, 제1봉합재(130)를 관통하는 관통부(150H)를 갖는 코어구조체(150)를 포함할 수 있으며, 이러한 코어구조체(150)를 먼저 형성하고, 이후 관통부(150H)에 반도체칩(160)을 배치한 후 제2봉합재(170)로 봉합하고, 이후 코어구조체(150) 및 반도체칩(160) 상에 연결구조체(180)를 형성하는 방식으로 패키지 모듈(100A)을 제조할 수 있다.
이와 같이, 일례에 따른 패키지 모듈(100A)은 코어구조체(150) 내에 복수의 전자부품(120)을 내장하고, 이와 별개로 코어구조체(150)를 관통하는 관통부(150H)에 반도체칩(160)을 배치함으로써, 이종 부품간의 구별이 가능한 각각의 블록을 형성하면서 컴팩트한 설계를 도모하고 있다. 따라서, 다수의 부품과 칩을 포함함에도 박형화 및 소형화가 가능하다. 구체적으로, 복수상의 전자부품(120)과 반도체칩(160)이 함께 하나의 패키지 내에 배치되어 모듈화 되어 있는바, 칩과 부품간 간격을 최소화할 수 있어, 도 30에 예시적으로 도시한 바와 같이 메인보드와 같은 인쇄회로기판에서의 실장 면적을 최소화할 수 있다. 또한, 반도체칩(160)과 복수의 전자부품(120) 사이의 전기적인 경로를 최소화할 수 있는바, 노이즈 문제를 개선할 수 있다. 또한, 복수의 전자부품(120)이 먼저 제1봉합재(130)로 봉합되고, 이후 반도체칩(160)이 제2봉합재(170)로 봉합되는 등, 두 단계 이상의 봉합 과정(130, 170)을 거치는바, 복수의 전자부품(120)의 실장 불량에 따른 반도체칩(160)의 수율 문제를 최소화할 수 있으며, 복수의 전자부품(120)의 실장 과정에서 발생하는 반도체칩(160)에 미치는 이물 영향도 최소화할 수 있다.
한편, 코어구조체(150)는 복수의 전자부품(120)을 우선적으로 재배선할 수 있는 배선층(142)을 포함하는 배선부재(140)를 포함할 수 있으며, 그 이후에 배선부재(140) 역시 관통하는 관통부(150H)를 형성하여 반도체칩(160)을 도입할 수 있다. 이와 같이, 코어구조체(150)에 배선부재(140)를 별도로 먼저 도입하는 경우, 반도체칩(160)과 무관하게 배선부재(140)의 절연층(141)의 재료를 선택할 수 있으며, 예컨대, 감광성 절연물질(PID)이 아닌 무기필러를 포함하는 비감광성 절연 물질, 예컨대 ABF(Ajinomoto Build-up Film) 등을 절연층(141)의 재료로 사용할 수 있다. 이러한 필름 타입의 비감광성 절연 물질은 평탄성이 우수하기 때문에 전자부품(120)의 돌출전극에 의한 언듈레이션 문제나 크랙 발생 문제를 개선할 수 있다. 또한, 이러한 비감광성 절연 물질은 레이저 비아로 개구를 형성하는바, 설사 전자부품(120)의 전극에 제1봉합재(130)의 물질이 블리딩된다 하여도, 레이저 비아를 통하여 효과적으로 전극을 오픈시킬 수 있다. 따라서, 전극 오픈 불량에 따른 문제도 해결할 수 있다. 또한, 배선부재(140)는 반도체칩(160)의 배치 전에 형성할 수 있는바, 반도체칩(160)의 수율에도 영향을 미치지 않을 수 있다는 장점을 가진다. 이때, 연결구조체(180)의 절연층(181)으로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 반도체칩(160)의 수십 내지 수백만의 접속패드(162)는 통상의 경우와 마찬가지로 효과적으로 재배선할 수 있다. 즉, 배선층(142) 및 배선비아(143)가 형성되는 절연층(181)과 재배선층(182) 및 접속비아(183)가 형성되는 절연층(181)의 물질을 선택적으로 제어하는 것이 가능하여, 우수한 시너지 효과를 가질 수 있다.
한편, 반도체칩(160)이 배치되는 관통부(150H)의 형성 전에 코어구조체(150)에 배선부재(140)를 별도로 먼저 도입할 수 있는바, 제2관통부(110H)의 바닥면은 관통부(150H)의 바닥면과 단차를 가질 수 있으며, 그 결과 복수의 전자부품(120)의 배선부재(140)의 접하는 면은 반도체칩(160)의 활성면과는 단차를 가질 수 있다. 즉, 반도체칩(160)의 비활성면을 기준으로 반도체칩(160)의 활성면은 복수의 전자부품(120) 각각의 배선부재(140)와 접하는 면보다 하위 레벨에 위치할 수 있다. 즉, 반도체칩(160)이 배치되는 관통부(150H)의 형성 전에 코어구조체(150)에 배선부재(140)를 별도로 먼저 도입함으로써, 종래의 패키지 모듈 구조와는 다른 구조적 특징을 가질 수 있다.
한편, 프레임(110) 각각의 내측면과 관통부(150H)의 벽면에는 각각 제1 및 제2금속층(115, 155)이 배치될 수 있으며, 이 경우 이종의 블록들간 전자파의 상호 간섭을 효과적으로 차단할 수 있으며, 또한 방열 효과도 개선할 수 있다. 제1 및 제2금속층(115, 155)은 각각 프레임(110) 및 제1봉합재(130)의 적어도 일면으로 연장 배치될 수 있다. 일례에서는, 제2봉합재(170)의 상면과 제2봉합재(170)의 외측면과 제1봉합재(130)의 외측면과 하나 이상의 프레임(110) 각각의 외측면과 연결구조체(180)의 외측면을 덮는 금속막(195)이 배치될 수 있으며, 이 경우 패키지 모듈(100A) 전체적으로 전자파 차폐 및 방열 효과를 개선할 수 있다.
이하에서는, 일례에 패키지 모듈(100A)의 구성요소에 대하여 도면을 참조하여 보다 자세히 설명한다.
하나 이상의 프레임(110)은 복수의 전자부품(120)과 실질적으로 동일 레벨에서 국부적으로, 예컨대 빈 공간에 국부적으로 배치됨으로써 표면 언듈레이션을 방지할 수 있으며, 또한 복수의 전자부품(120)의 쉬프트를 방지할 수 있다. 하나 이상의 프레임(110)은 각각의 절연층(111)의 구체적인 재료에 따라 패키지 모듈(100A)의 강성을 보다 개선시킬 수 있으며, 제1봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 하나 이상의 프레임(110)의 수는 특별히 제한되지 않으며, 국부적으로 패키지(100A)의 금속막(195)이 형성되는 외측의 적어도 일부를 구성할 수 있도록 필요한 수의 따라 설계할 수 있고, 또는 복수의 전자부품(120) 사이 사이의 빈 공간에 따라 추가로 더 설계될 수도 있다. 일례에서는, 하나 이상의 프레임(110)은 각각 하나의 절연층(111) 만을 포함하나, 이에 한정되는 것은 아니다.
절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예컨대, 프리프레그(prepreg), ABF, FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(PID) 수지를 사용할 수도 있다.
복수의 전자부품(120)은 반도체칩(160)이 배치된 관통부(150H)의 주위에 각각 배치된다. 복수의 전자부품(120)은 각각 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 집적회로 다이(IC die)를 포함할 수도 있다. 복수의 전자부품(120)은 배선부재(140)의 배선층(142)과 연결구조체(180)의 재배선층(182)을 통하여 반도체칩(160)의 접속패드(162)와 전기적으로 연결될 수 있다. 복수의 전자부품(120)의 수는 특별히 한정되지 않는다. 복수의 전자부품(120)의 크기는 서로 동일 할 수도, 다를 수 있다.
제1봉합재(130)는 하나 이상의 프레임(110)과 복수의 전자부품(120)을 보호하며 절연영역을 제공하기 위한 구성이다. 봉합형태는 특별히 제한되지 않으며, 하나 이상의 프레임(110)과 복수의 전자부품(120) 각각의 적어도 일부를 덮을 수 있으며, 이들 사이 사이의 공간의 적어도 일부를 채울 수 있다. 제1봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, ABF나 PIE(Photo Image-able Encapsulant)를 사용할 수 있으며, 이에 한정되는 것도 아니다.
배선부재(140)는 하나 이상의 프레임(110) 및 복수의 전자부품(120)의 연결구조체(180)와 마주하는 측 상에 배치된 절연층(141), 절연층(141) 상에 배치된 배선층(142), 및 절연층(141)을 관통하며 배선층(142) 및 전자부품(120)을 전기적으로 연결하는 배선비아(143)를 포함한다. 배선부재(140)는 도면에 도시한 것 보다 많은 수의 절연층(141)과 배선층(142)과 배선비아(143)를 포함할 수 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같이 ABF 등의 비감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 비감광성 절연층일 수 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
배선층(142)은 전자부품(120)을 일차적으로 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴으로 구성될 수도 있다. 또한, 배선층(142)은 각종 비아 패드 등을 포함할 수 있다.
배선비아(143)는 서로 다른 층에 형성된 배선층(142), 전자부품(120) 등을 전기적으로 연결시키며, 그 결과 코어구조체(150) 내에 전기적 경로를 형성시킨다. 배선비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 배선비아(143)는 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아의 벽을 따라 형성된 컨포멀 타입일 수도 있다. 또한, 테이퍼 형상일 수 있다. 배선비아(143)는 신호를 위한 비아, 그라운드 및/또는 파워를 위한 비아 등을 포함할 수 있다.
제1금속층(115)은 프레임(110) 각각의 내측면에 배치되어 프레임(110) 각각의 적어도 일면, 예컨대 상하면으로 연장되어 배치된다. 제1금속층(115)은 프레임(110) 각각의 내측면을 전부 덮을 수 있으며, 이 경우 보다 우수한 전자파 차폐 및 방열 효과를 가질 수 있다. 제1금속층(115)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 포함할 수 있다. 제1금속층(115)은 배선층(142) 및/또는 재배선층(182)의 그라운드 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수도 있다.
제2금속층(155)은 관통부(150H)의 벽면에 배치되어 제1봉합재(130)의 일면, 예컨대 상면으로 연장되어 배치된다. 제2금속층(155)은 관통부(150H)의 벽면을 전부 덮을 수 있고, 그 결과 반도체칩(160)의 측면을 완전히 둘러쌀 수 있으며, 이 경우 보다 우수한 전자파 차폐 및 방열 효과를 가질 수 있다. 제2금속층(155)도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 포함할 수 있다. 제2금속층(155) 역시 배선층(142) 및/또는 재배선층(182)의 그라운드 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수도 있다.
반도체칩(160)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 베어 상태의 집적회로(IC)일 수 있으며, 필요에 따라서는 패키지드 집적회로(Packaged IC)일 수도 있다. 집적회로(IC)는, 예를 들면, 파워관리 집적회로(PMIC), 무선 주파수 집적회로(RFIC) 등일 수 있으나, 이에 한정되는 것은 아니며, 이 외에도 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 다이나, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 다이나, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 다이 등일 수도 있다.
반도체칩(160)은 각종 회로가 형성된 바디(161)를 포함할 수 있으며, 바디(161)의 활성면에는 접속패드(162)가 형성될 수 있다. 바디(161)는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 접속패드(162)는 반도체칩(160)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 금속 물질, 바람직하게는 구리(Cu)나 알루미늄(Al)을 사용할 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(160)은 접속패드(162)가 배치된 면이 활성면, 그 반대측이 비활성면이 된다. 반도체칩(160)의 활성면 상에는 접속패드(162)의 적어도 일부를 노출시키는 홈을 갖는 산화막 및/또는 질화막 등으로 구성되는 패시베이션막(163)이 형성될 수 있다. 이 경우, 활성면의 다른 구성요소와의 위치 관계의 판단은 패시베이션막(163)을 기준으로 한다. 필요에 따라서는, 반도체칩(160)의 양면 모두 접속패드(162)가 배치되어, 활성면으로 구성될 수도 있다.
제2봉합재(170)는 코어구조체(150)와 반도체칩(160) 등을 보호하며 절연영역을 제공하기 위한 구성이다. 봉합형태는 특별히 제한되지 않으며, 코어구조체(150) 및 반도체칩(160)의 적어도 일부도 덮을 수 있으며, 관통부(150H)의 적어도 일부도 채울 수 있다. 제2봉합재(170)의 구체적인 물질 또한 특별히 한정되는 않으며, 예를 들면, ABF나 PIE를 사용할 수 있으며, 이에 한정되는 것도 아니다.
연결구조체(180)는 반도체칩(160)의 접속패드(162)를 재배선할 수 있다. 또한, 반도체칩(160)의 접속패드(162)를 복수의 전자부품(120)과 전기적으로 연결할 수 있다. 연결구조체(180)를 통하여 다양한 기능을 가지는 수십 내지 수백만의 반도체칩(160)의 접속패드(162)가 각각 재배선 될 수 있다. 연결구조체(180)는 코어구조체(150) 및 반도체칩(160)의 활성면 상에 배치된 절연층(181), 절연층(181) 상에 배치된 재배선층(182), 및 절연층(181)을 관통하며 재배선층(182)과 연결된 접속비아(183)를 포함한다. 연결구조체(180)는 도면 보다 적은 수의 층으로, 또는 많은 수의 층으로 설계될 수 있다.
절연층(181)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(181)은 감광성 절연층일 수 있다. 절연층(181)이 감광성의 성질을 가지는 경우, 절연층(181)을 보다 얇게 형성할 수 있으며, 보다 용이하게 접속비아(183)의 파인 피치를 달성할 수 있다. 절연층(181)은 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(181)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(181)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(182)은 실질적으로 반도체칩(160)의 접속패드(162)와 복수의 전자부품(120)의 전극을 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 재배선층(182)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴으로 구성될 수도 있다. 또한, 재배선층(182) 각종 비아 패드, 접속단자 패드 등을 포함할 수 있다.
접속비아(183)는 서로 다른 층에 형성된 재배선층(182)과 접속패드(162)와 하나 배선층(142) 등을 전기적으로 연결시키며, 그 결과 패키지 모듈(100A) 내에 전기적 경로를 형성시킨다. 접속비아(183)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 접속비아(183)는 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아의 벽을 따라 형성된 컨포멀 타입일 수도 있다. 또한, 접속비아(183)는 형상이 배선비아(143)와 동일한 방향인 테이퍼 형상일 수 있다. 접속비아(183)는 신호를 위한 비아, 그라운드 및/또는 파워를 위한 비아 등을 포함할 수 있다.
패시베이션층(191)은 연결구조체(180)의 재배선층(182)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(191)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예컨대, 패시베이션층(191)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID나 솔더 레지스트(SR) 등일 수도 있다. 패시베이션층(191)은 연결구조체(180)의 재배선층(182)의 적어도 일부를 각각 노출시키는 복수의 개구를 가질 수 있다. 노출된 재배선층(182)의 표면에는 니켈(Ni)/금(Au) 도금 등이 처리될 수 있다.
언더범프금속(193)은 전기연결금속(194)의 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속(193)은 패시베이션층(191)의 개구 상에 각각 형성되어 노출된 재배선층(182)의 표면과 연결될 수 있다. 언더범프금속(193)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 포함할 수 있다.
전기연결금속(194)은 패키지 모듈(100A)을 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 전기연결금속(194)은 각각 패시베이션층(191) 상에 배치되어 언더범프금속(193)과 연결될 수 있다. 패키지 모듈(100A)은 전기연결금속(194)을 통하여 다른 패키지 또는 인쇄회로기판과 연결될 수 있다. 인쇄회로기판은 전자기기의 메인보드일 수도 있다. 전기연결금속(194)은 각각 저융점 금속, 예컨대 주석(Sn)이나 주석(Sn)을 포함하는 합금을 포함하는 물질, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(194)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(194)은 각각 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(194)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
전기연결금속(194) 각각은 이들 중 적어도 하나가 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(160)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다. 즉, 패키지 모듈(100A)은 팬-아웃 패키지 모듈(100A)일 수 있다.
금속막(195)은 패키지 모듈(100A)의 전자파 차폐 및 방열 효과를 위한 부가적인 구성이다. 금속막(195)은 제2봉합재(170)의 상면과 제2봉합재(170)의 외측면과 제1봉합재(130)의 외측면과 하나 이상의 프레임(110) 각각의 외측면과 연결구조체(180)의 외측면을 덮을 수 있다. 금속막(195)은 스퍼터 도금으로 형성될 수 있으며, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 포함할 수 있다.
한편, 각각의 절단 단면도에서 설명의 편의상 전자부품(120)의 전극의 위치는 특별히 고려하지 않았으며, 이하에서도 마찬가지이다.
도 13은 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 14는 도 13의 패키지 모듈의 개략적인 Ⅳ-Ⅳ' 절단 단면도다.
도 15는 도 13의 패키지 모듈의 개략적인 Ⅴ-Ⅴ' 절단 단면도다.
도 16은 도 13의 패키지 모듈의 개략적인 Ⅵ-Ⅵ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 패키지 모듈(100B)은 상술한 일례에 따른 패키지 모듈(100A)에 있어서 제2봉합재(170)의 연결구조체(180)가 배치된 측의 반대측 상에 백사이드 금속층(172A)이 더 배치되며, 백사이드 금속층(172A)은 제1 및 제2봉합재(130, 170)를 관통하는 제1금속비아(173Aa)를 통하여 제1금속층(115)과 연결되고, 제2봉합재(170)를 관통하는 제2금속비아(173Ab)를 통하여 제2금속층(155)과 연결된다. 이를 통하여, 보다 용이하게 이종의 블록간 전자파 간섭을 더욱 효과적으로 차단할 수 있으며, 우수한 방열 효과를 가질 수 있다. 이때, 제1금속비아(173Aa)는 제2금속비아(173Ab) 보다 높이가 클 수 있다. 즉, 이들은 양자간 다단 비아의 관계를 가질 수 있다. 여기서 사용된 백사이드라는 용어는 반도체칩(160)을 기준으로 판단하며, 예컨대 도면에서 반도체칩(160)의 상측, 예컨대 비활성면 측의 방향을 의미하며, 이하에서도 마찬가지이다. 필요에 따라서, 제2봉합재(170) 상에는 백사이드 금속층(172A)을 덮는 패시베이션층(192)이 배치될 수 있다.
백사이드 금속층(172A)은 반도체칩(160)과 복수의 전자부품(120)의 백사이드 측으로의 전자파 차폐를 효과적으로 차단하며, 그 결과 각각의 이종의 블록들을 보다 효과적으로 격리시킬 수 있다. 또한, 백사이드 금속층(172A)은 반도체칩(160)과 복수의 전자부품(120)의 백사이드 측으로의 방열 효과 역시 개선할 수 있다. 백사이드 금속층(172A)은 이를 위하여 제2봉합재(170) 상의 반도체칩(160)의 비활성면과 복수의 전자부품(120)의 각각의 직상의 영역을 덮도록 판(Plate) 형태로 배치될 수 있다. 즉, 백사이드 금속층(172A)은 하나의 판 형태일 수 있으며, 필요에 따라서는 복수의 판 형태일 수 있다. 백사이드 금속층(172A)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 백사이드 금속층(172A)은 배선층(142) 및/또는 재배선층(182)의 그라운드 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수도 있다.
제1 및 제2금속비아(173Aa, 173Ab)는 각각 백사이드 금속층(172A)을 제1금속층(115), 그리고 제2금속층(155)과 연결시킴으로써 반도체칩(160)과 복수의 전자부품(120)의 백사이드 측으로의 전자파 차폐를 더욱 효과적으로 차단하며, 그 결과 각각의 이종의 블록들을 더욱 효과적으로 격리시킬 수 있다. 제1 및 제2금속비아(173Aa, 173Ab) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 제1 및 제2금속비아(173Aa, 173Ab)는 각각 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아의 벽을 따라서만 형성된 컨포멀 타입일 수도 있다. 또한, 배선비아(143)와는 반대 방향의 테이퍼 형상을 가질 수 있다. 제1 및 제2금속비아(173Aa, 173Ab)은 배선층(142) 및/또는 재배선층(182)의 그라운드 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수 있다. 제1금속비아(173Aa)는 제2금속비아(173Ab) 보다 높이가 클 수 있다. 제1 및 제2금속비아(173Aa, 173Ab)는 평면 상에서 소정의 길이를 갖도록 연속적으로 형성된 트렌치 형태의 비아일 수 있다. 예를 들면, 제2금속비아(173Ab)는 평면 상에서 관통부(150H)의 벽면을 따라서 이를 연속적으로 둘러싸도록 형성될 수 있다. 이 경우, 보다 효과적으로 전자파 차폐가 가능하다.
패시베이션층(192)은 백사이드 금속층(172A)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(192)은 절연수지 및 무기필러를 포함하되 유리섬유는 포함하지 않는, 예컨대 ABF 등일 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서 패시베이션층(192)은 백사이드 금속층(172A) 각각의 적어도 일부를 각각 노출시키는 복수의 개구를 가질 수 있으며, 노출된 백사이드 금속층(172A)의 표면에는 니켈(Ni)/금(Au) 도금 등이 처리될 수 있다.
그 외에 다른 내용은 도 9 내지 도 12와 도 29 및 도 30을 참조하여 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 17은 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 18은 도 17의 패키지 모듈의 개략적인 Ⅶ-Ⅶ' 절단 단면도다.
도 19는 도 17의 패키지 모듈의 개략적인 Ⅷ-Ⅷ' 절단 단면도다.
도 20은 도 17의 패키지 모듈의 개략적인 Ⅸ-Ⅸ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 패키지 모듈(100C)은 상술한 다른 일례에 따른 패키지 모듈(100B)에 있어서 하나 이상의 프레임(110) 중 적어도 하나가 서로 전기적으로 연결된 복수의 도체패턴층(112a, 112b)을 포함한다. 즉, 절연층(111)의 양면 상에 각각 배치되어 절연층(111)을 관통하는 도체비아(113)를 통하여 전기적으로 연결된 제1 및 제2도체패턴층(112a, 112b)을 포함한다. 이 경우, 연결구조체(180)의 재배선층(182)의 층수를 감소시킬 수 있다. 또한, 적어도 하나의 프레임(110)은 도체패턴층(112a, 112b)을 전기적으로 연결하는 도체비아(113)를 포함하는바, 상하 전기적 연결을 위한 전기연결부재로도 기능할 수 있다. 더불어, 제2봉합재(170)의 연결구조체(180)가 배치된 측의 반대측 상에는 백사이드 도체패턴층(172B)이 더 배치되며, 백사이드 도체패턴층(172B)은 제1 및 제2봉합재(130, 170)를 관통하는 백사이드 도체비아(173B)를 통하여 복수의 도체패턴층(112a, 112b)과 전기적으로 연결된다. 백사이드 도체패턴층(172B)의 도입으로 패키지 모듈(100A)이 POP 구조에 용이하게 적용될 수 있다. 필요에 따라서, 제2봉합재(170) 상에는 백사이드 금속층(172A) 및 백사이드 도체패턴층(172B)을 덮는 패시베이션층(192)이 배치될 수 있으며, 패시베이션층(192)의 상에는 백사이드 금속층(172A) 및 백사이드 도체패턴층(172B)을 노출시키는 개구 상에는 각각 전기연결금속(196)이 배치되어 백사이드 금속층(172A) 및 백사이드 도체패턴층(172B)과 연결될 수 있다.
제1 및 제2도체패턴층(112a, 112b)은 반도체칩(160)의 접속패드(162)나 복수의 전자부품(120)의 전극을 재배선하는 역할을 수행할 수 있다. 또한, 패키지 모듈(100C)의 상하 전기적 연결 경로를 제공할 수 있다. 제1 및 제2도체패턴층(112a, 112b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 제1 및 제2도체패턴층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴으로 구성될 수도 있다. 또한, 제1 및 제2도체패턴층(112a, 112B)은 각각 각종 비아 패드 등을 포함할 수 있다. 프레임(110)의 제1 및 제2도체패턴층(112a, 112b)은 연결구조체(180)의 재배선층(182) 대비 두께가 두꺼울 수 있다.
도체비아(113)는 서로 다른 층에 형성된 제1 및 제2도체패턴층(112a, 112b)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 도체비아(113) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 도체비아(113)는 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아 홀의 내측면을 따라 형성된 컨포멀 타입일 수도 있다. 또한, 도체비아(113)는 모래시계 형상이나 원통 형상 등을 가질 수 있다. 도체비아(113)는 신호를 위한 비아, 그라운드 및/또는 파워를 위한 비아 등을 포함할 수 있다.
백사이드 도체패턴층(172B)은 프레임(110)의 제1 및 제2도체패턴층(112a, 112b)과 전기적으로 연결되며 또한 전기연결금속 중 신호를 위한 것들의 패드를 제공할 수 있는바, 패키지 모듈(100A)이 메인보드 등에 실장 되었을 때, 신호의 연결 경로를 제공할 수 있다. 백사이드 도체패턴층(172B)은 반도체칩(160)의 접속패드(162)와 복수의 전자부품(120)의 전극을 재배선할 수도 있다. 백사이드 도체패턴층(172B)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 백사이드 도체패턴층(172B)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 신호 패턴 등을 포함할 수 있다. 또한, 비아 패드, 전기연결금속 패드 등을 포함할 수 있다.
백사이드 도체비아(173B)는 서로 다른 층에 형성된 백사이드 도체패턴층(172B)과 제2도체패턴층(112b) 등을 전기적으로 연결시킨다. 백사이드 도체비아(173B) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 백사이드 도체비아(173B) 역시 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아의 벽을 따라서만 형성된 컨포멀 타입일 수도 있다. 또한, 배선비아(143)와는 반대 방향의 테이퍼 형상을 가질 수 있다. 또한, 신호 연결을 위한 비아 등으로 이용될 수 있다.
전기연결금속(196)은 패키지 모듈(100C)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 예를 들면, 패키지 모듈(100C)은 전기연결금속(196)을 통하여도 다른 패키지 또는 인쇄회로기판과 연결될 수 있다. 전기연결금속(196)은 각각 저융점 금속, 예컨대 주석(Sn)이나 주석(Sn)을 포함하는 합금을 포함하는 물질, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(196)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(196)은 각각 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(196)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
그 외에 다른 내용은 도 9 내지 도 16과 도 29 및 도 30을 참조하여 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 21은 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 22는 도 21의 패키지 모듈의 개략적인 Ⅹ-Ⅹ' 절단 단면도다.
도 23은 도 21의 패키지 모듈의 개략적인 ⅩⅠ-ⅩⅠ' 절단 단면도다.
도 24는 도 21의 패키지 모듈의 개략적인 ⅩⅡ-ⅩⅡ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 패키지 모듈(100D)은 상술한 다른 일례에 따른 패키지 모듈(100C)에 있어서 하나 이상의 프레임(110) 중 적어도 하나가 제1절연층(111a), 제1절연층(111a)에 일면이 노출되도록 매립된 제1도체패턴층(112a), 제1절연층(111a)의 제1도체패턴층(112a)이 매립된측의 반대측 상에 배치된 제2도체패턴층(112b), 제1절연층(111a)의 제1도체패턴층(112a)이 매립된 측의 반대측 상에 배치되며 제2도체패턴층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b)의 제2도체패턴층(112b)이 매립된 측의 반대측 상에 배치된 제3도체패턴층(112c)을 포함한다. 제1 내지 제3도체패턴층(112a, 112b, 112c)은 접속패드(162) 및 복수의 전자부품(120)과 전기적으로 연결될 수 있다. 제1 및 제2도체패턴층(112a, 112b)과 제2 및 제3도체패턴층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2도체비아(113a, 113b)을 통하여 전기적으로 연결된다. 이와 같이, 프레임(110)이 보다 많은 수의 도체패턴층(112a, 112b, 112c)을 포함하는 경우, 연결구조체(180)의 설계를 보다 간소화할 수 있으며, 따라서 연결구조체(180) 형성 과정에서 발생하는 반도체칩(160)의 수율 문제를 개선할 수 있다.
제1 및 제2절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유 등의 심재에 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 등이 사용될 수 있다.
제1 내지 제3도체패턴층(112a, 112b, 112c)은 반도체칩(160)의 접속패드(162)와 복수의 전자부품(120)의 전극을 재배선하는 역할을 수행할 수 있으며, 프레임(110)이 전기연결부재의 기능을 수행하도록 할 수 있다. 제1 내지 제3도체패턴층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 제1 내지 제3도체패턴층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예컨대, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴을 구성할 수도 있다. 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 신호 비아 패드나 그라운드 비아 패드 등을 포함할 수 있다.
제1도체패턴층(112a)을 제1절연층(111a) 내에 매립하는 경우, 제1도체패턴층(112a)의 두께에 의하여 발생하는 단차가 최소화 되는바, 연결구조체(180)의 절연거리가 일정해진다. 즉, 연결구조체(180)의 재배선층(182)으로부터 제1절연층(111a)의 일면까지의 거리와, 연결구조체(180)의 재배선층(182)로부터 접속패드(162)의 일면까지의 거리의 차는, 제1도체패턴층(112a)의 두께보다 작을 수 있다. 따라서, 연결구조체(180)의 고밀도 배선 설계가 용이할 수 있다. 이때, 제1도체패턴층(112a)은 제1절연층(111a)의 내부로 리세스될 수 있다. 제1도체패턴층(112a)이 제1절연층(111a) 내부로 리세스되어 제1절연층(111a)의 일면과 제1도체패턴층(112a)의 일면이 단차를 가지는 경우, 제2봉합재(170) 형성물질이 블리딩되어 제1도체패턴층(112a)을 오염시키는 것을 방지할 수 있다. 프레임(110)의 제2도체패턴층(112b)은 반도체칩(160)의 활성면과 비활성면 사이에 위치할 수 있다. 제1 내지 제3도체패턴층(112a, 112b, 112c)의 각각의 두께는 재배선층(182)의 각각의 두께보다 두꺼울 수 있다.
제1 및 제2도체비아(113a, 113b)은 서로 다른 층에 형성된 제1 내지 제3도체패턴층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 제1 및 제2도체비아(113a, 113b) 역시 형성물질로는 금속 물질을 사용할 수 있다. 제1 및 제2도체비아(113a, 113b)은 금속 물질로 완전히 충전된 필드 타입일 수 있으며, 또는 금속 물질이 비아 홀의 내측면을 따라 형성된 컨포멀 타입일 수도 있다. 또한, 서로 동일한 방향의 테이퍼 형상을 가질 수 있다. 제1도체비아(113a)를 위한 홀을 형성할 때 제1도체패턴층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1도체비아(113a)는 아랫면의 폭이 윗면의 폭보다 작은 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1도체비아(113a)는 제2도체패턴층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2도체비아(113b)를 위한 홀을 형성할 때 제2도체패턴층(112b)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2도체비아(113b)는 아랫면의 폭이 윗면의 폭보다 작은 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2도체비아(113b)는 제3도체패턴층(112c)의 패드 패턴과 일체화될 수 있다.
그 외에 다른 내용은 도 9 내지 도 20과 도 29 및 도 30을 참조하여 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 25는 패키지 모듈의 다른 일례를 개략적으로 나타난 평면도다.
도 26은 도 25의 패키지 모듈의 개략적인 ⅩⅢ-ⅩⅢ' 절단 단면도다.
도 27은 도 25의 패키지 모듈의 개략적인 ⅩⅣ-ⅩⅣ' 절단 단면도다.
도 28은 도 25의 패키지 모듈의 개략적인 ⅩⅤ-ⅩⅤ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 패키지 모듈(100E)은 상술한 다른 일례에 따른 패키지 모듈(100C)에 있어서 하나 이상의 프레임(110) 중 적어도 하나가 제1절연층(111a), 제1절연층(111a)의 양면 상에 배치된 제1도체패턴층(112a) 및 제2도체패턴층(112b), 제1절연층(112a)의 양면 상에 각각 배치되며 제1도체패턴층(112a) 및 제2도체패턴층(112b)을 각각 덮는 제2절연층(111b) 및 제3절연층(111c), 제2절연층(111b)의 제1도체패턴층(112a)이 매립된 측의 반대측 상에 배치된 제3도채패턴층(111c), 및 제3절연층(111c)의 제2도체패턴층(112b)이 매립된 측의 반대측 상에 배치된 제4도체패턴층(112d)을 포함한다. 제1 및 제2도체패턴층(112a, 112b)과 제3 및 제4도체패턴층(112c, 112d)은 접속패드(162) 및 전자부품(120)과 전기적으로 연결될 수 있다. 프레임(110)이 더 많은 수의 도체패턴층(112a, 112b, 112c, 112d)을 포함하는바, 연결구조체(180)를 더욱 간소화할 수 있다. 제1 및 제2도체패턴층(112a, 112b)과 제3 및 제4도체패턴층(112c, 112d)은 제1 내지 제3절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3도체비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 제3 및 제4도체패턴층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 유사한 관점에서, 제1절연층(111a)을 관통하는 제1도체비아(113a)는 제2 및 제3절연층(111b, 111c)을 관통하는 제2 및 제3도체비아(113b, 113c) 보다 평균직경이 클 수 있다. 제1도체비아(113a)는 원기둥 또는 모래시계 형상을 가질 수 있다. 제2 및 제3도체비아(113b, 113c)는 서로 반대 방향의 테이퍼 형상을 가질 수 있다. 제1 내지 제4도체패턴층(112a, 112b, 112c, 112d) 각각의 두께는 상술한 바와 유사하게 재배선층(182) 각각의 두께보다 두꺼울 수 있다.
그 외에 다른 내용은 도 9 내지 도 24와 도 29 및 도 30을 참조하여 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 29는 패키지 모듈의 이종표면을 개략적으로 나타낸 단면도다.
도면을 참조하면, 상술한 패키지 모듈(100A, 100B, 100C, 100D, 100E)은 제1봉합재(130)의 외측면의 적어도 일부가 하나 이상의 프레임(110) 중 적어도 하나의 외측면의 적어도 일부와 동일 레벨(L)에서 코플래너하다. 프레임(110)을 국부적으로 잔존시키기 위해서는 싱귤레이션에 의한 절단면이 적어도 제1봉합재(130)의 외측면 및 잔존하는 프레임(110)의 외측면으로 구성되어야 하며, 따라서 제1봉합재(130)의 외측면의 적어도 일부는 하나 이상의 프레임(110) 중 적어도 하나의 외측면의 적어도 일부와 동일 레벨(L)에서 코플래너할 수 있다. 즉, 상술한 패키지 모듈(100A, 100B, 100C, 100D, 100E)은 외측면의 표면의 적어도 일부가 제1봉합재(130)의 외측면과 프레임(110)의 절연층(111)의 외측면의 이종 재료간의 표면일 수 있다. 한편, 상술한 패키지 모듈(100A, 100B, 100C, 100D, 100E)은 구조에 따라서, 그리고 바라보는 위치에 따라서 외측면의 표면의 적어도 일부는 제2봉합재(170)와 절연층(141)과 절연층(181)과 패시베이션층(191)의 외측면 역시 가질 수 있다. 한편, 도 29에서는 금속층(155) 등은 설명의 편의상 생략하였다.
도 30은 패키지 모듈의 일 효과를 개략적으로 나타낸다.
도면을 참조하면, 최근 모바일(1100A, 1100B)을 위한 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있다. 배터리 용량의 증가에 따라 배터리(1180)가 차지하는 면적이 커지기 때문에, 이를 위해서 메인보드(1101)와 같은 인쇄회로기판의 사이즈 축소가 요구되고 있으며, 이에 따른 부품의 실장 면적 감소로, PMIC 및 이에 따른 수동부품들을 포함하는 모듈(1150)이 차지할 수 있는 면적이 지속적으로 작아지고 있다. 이때, 상술한 패키지 모듈(100A, 100B, 100C, 100D, 100E) 중 적어도 하나를 상술한 모듈(1150)로 적용하는 경우, 사이즈 최소화가 가능하기 때문에, 이와 같이 좁아진 면적도 효과적으로 이용할 수 있다.
본 개시에서 코플래너 또는 동일 평면상이라는 표현은 완전히 동일한 레벨에 위치하는 것뿐만 아니라, 싱귤레이션 공정 등의 결과로 대략 동일한 레벨에 위치하는 것을 포함하는 의미이다. 즉, 상술한 바와 같이 공정 진행 과정에서 발생하는 미세한 오차가 발생하는 경우 역시 포함하는 개념이다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 예를 들면, 물리적으로 연결되지 않았으나 신호적으로 연결되는 경우를 포함한다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 상부, 하부, 상측, 하측, 상면, 하면 등은 첨부된 도면을 기준으로 판단한다. 예를 들면, 제1연결부재는 재배선층 보다 상부에 위치한다. 다만, 특허청구범위가 이에 한정되는 것은 아니다. 또한, 수직 방향은 상술한 상부 및 하부 방향을 의미하며, 수평 방향은 이와 수직한 방향을 의미한다. 이때, 수직 단면은 수직 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에 도시한 단면도를 그 예로 들 수 있다. 또한, 수평 단면은 수평 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에서 도시한 평면도를 그 예로 들 수 있다.

Claims (16)

  1. 한층 이상의 재배선층을 포함하는 연결구조체;
    상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 접속패드를 갖는 반도체칩;
    상기 연결구조체 상에 배치되며, 상기 한층 이상의 재배선층과 전기적으로 연결된 복수의 전자부품;
    상기 연결구조체 상에 배치된 절연층 및 상기 절연층을 관통하는 도체 비아를 포함하는 하나 이상의 프레임;
    상기 절연층의 적어도 한 측면을 덮는 제1금속층;
    상기 연결구조체 상에 배치되며, 상기 복수의 전자부품과 상기 제1금속층 및 상기 하나 이상의 프레임 각각의 적어도 일부를 덮는 제1봉합재;
    상기 반도체칩 및 상기 제1봉합재 각각의 적어도 일부를 덮는 제2봉합재; 및
    상기 제1봉합재와 상기 제2봉합재 사이에 배치되는 제2금속층을 포함하며,
    상기 제1금속층은 상기 하나 이상의 프레임의 외부로 노출되는 외측면, 상기 외측면과 연결되는 제1 측면 및 상기 제1 측면과 반대되는 제2 측면을 포함하며,
    상기 절연층은 상기 제1금속층의 상기 외측면과 코플래너한 외측면을 포함하고, 상기 제1금속층의 상기 제1 측면과 접하는 측면을 포함하며,
    상기 제1봉합재는 상기 제1금속층의 상기 외측면과 코플래너한 외측면을 포함하고, 상기 제1금속층의 상기 제2 측면과 접하는 측면을 포함하는,
    패키지 모듈.
  2. 제 1 항에 있어서,
    상기 하나 이상의 프레임 중 적어도 하나는 상기 복수의 전자부품 사이에 배치된,
    패키지 모듈.
  3. 제 1 항에 있어서,
    상기 제2금속층은 상기 제1봉합재의 상면을 덮으며 상기 제2금속층의 하단은 상기 제1봉합재의 하단보다 낮은 레벨에 위치하는,
    패키지 모듈.
  4. 제 1 항에 있어서,
    상기 제1봉합재를 관통하는 관통부; 를 더 포함하며,
    상기 반도체칩은 상기 관통부에 배치되며,
    상기 제2봉합재는 상기 관통부의 적어도 일부를 채우는,
    패키지 모듈.
  5. 제 1 항에 있어서,
    상기 제1금속층의 상단은 상기 제2금속층의 상단보다 낮은 레벨에 위치하며 상기 제1봉합재에 의해 덮이는,
    패키지 모듈.
  6. 제 1 항에 있어서,
    상기 제2봉합재 상에 배치된 백사이드 금속층;
    상기 제1 및 제2봉합재를 관통하며, 상기 백사이드 금속층을 상기 제1금속층과 연결하는 제1금속비아; 및
    상기 제2봉합재를 관통하며, 상기 백사이드 금속층을 상기 제2금속층과 연결하는 제2금속비아; 를 더 포함하는,
    패키지 모듈.
  7. 제 4 항에 있어서,
    상기 하나 이상의 프레임 중 적어도 하나는 서로 전기적으로 연결된 복수의 도체패턴층을 포함하며,
    상기 복수의 도체패턴층은 상기 한층 이상의 재배선층과 전기적으로 연결된,
    패키지 모듈.
  8. 제 7 항에 있어서,
    상기 제2봉합재 상에 배치된 백사이드 도체패턴층; 및
    상기 제1 및 제2봉합재를 관통하며, 상기 백사이드 도체패턴층을 상기 복수의 도체패턴층과 전기적으로 연결하는 백사이드 도체비아; 를 더 포함하는,
    패키지 모듈.
  9. 복수의 전자부품, 복수의 프레임, 및 상기 복수의 전자부품과 상기 복수의 프레임 각각의 적어도 일부를 덮는 제1봉합재를 포함하며, 상기 제1봉합재를 관통하는 관통부를 갖는 코어구조체;
    상기 관통부에 배치되며, 접속패드를 갖는 반도체칩;
    상기 코어구조체 및 상기 반도체칩 각각의 적어도 일부를 덮으며, 상기 관통부의 적어도 일부를 채우는 제2봉합재;
    상기 코어구조체 및 상기 반도체칩의 상기 접속패드가 배치된 면 상에 배치되며, 상기 복수의 전자부품 및 상기 접속패드와 전기적으로 연결된 한층 이상의 재배선층을 포함하는 연결구조체;
    상기 복수의 프레임의 절연층의 적어도 일 측면을 덮는 제1금속층; 및
    상기 제1봉합재 및 상기 제2봉합재 사이에 배치되는 제2금속층을 포함하며,
    상기 제1금속층은 상기 복수의 프레임의 외부로 노출되는 외측면, 상기 외측면과 연결되는 제1 측면 및 상기 제1 측면과 반대되는 제2 측면을 포함하며,
    상기 절연층은 상기 제1금속층의 상기 외측면과 코플래너한 외측면을 포함하고, 상기 제1금속층의 상기 제1 측면과 접하는 측면을 포함하며,
    상기 제1봉합재는 상기 제1금속층의 상기 외측면과 코플래너한 외측면을 포함하고, 상기 제1금속층의 상기 제2 측면과 접하는 측면을 포함하는,
    패키지 모듈.
  10. 제 9 항에 있어서,
    상기 제2금속층은 상기 제1봉합재의 상면을 덮으며 상기 제2금속층의 하단은 상기 제1봉합재의 하단보다 낮은 레벨에 위치하는,
    패키지 모듈.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020180151366A 2018-11-29 2018-11-29 패키지 모듈 KR102662556B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180151366A KR102662556B1 (ko) 2018-11-29 2018-11-29 패키지 모듈
US16/590,570 US20200176364A1 (en) 2018-11-29 2019-10-02 Package module
CN201911170738.1A CN111244079A (zh) 2018-11-29 2019-11-26 封装件模块
US17/685,227 US11842950B2 (en) 2018-11-29 2022-03-02 Package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180151366A KR102662556B1 (ko) 2018-11-29 2018-11-29 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20200064809A KR20200064809A (ko) 2020-06-08
KR102662556B1 true KR102662556B1 (ko) 2024-05-03

Family

ID=70848755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180151366A KR102662556B1 (ko) 2018-11-29 2018-11-29 패키지 모듈

Country Status (3)

Country Link
US (2) US20200176364A1 (ko)
KR (1) KR102662556B1 (ko)
CN (1) CN111244079A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
US10811364B2 (en) * 2019-03-18 2020-10-20 Qorvo Us, Inc. Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
US7495344B2 (en) 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
US7859098B2 (en) 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP5230997B2 (ja) 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8378383B2 (en) 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8653654B2 (en) 2009-12-16 2014-02-18 Stats Chippac Ltd. Integrated circuit packaging system with a stackable package and method of manufacture thereof
KR101069488B1 (ko) 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
KR101362715B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US10418298B2 (en) 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR101923659B1 (ko) 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
KR20170112363A (ko) 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10163860B2 (en) 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10242973B2 (en) 2017-07-07 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Fan-out-semiconductor package module
KR20200055474A (ko) 2018-11-13 2020-05-21 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513087B1 (ko) 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513085B1 (ko) 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
KR102577265B1 (ko) 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지
KR20200114084A (ko) 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20200176364A1 (en) 2020-06-04
CN111244079A (zh) 2020-06-05
US11842950B2 (en) 2023-12-12
US20220246506A1 (en) 2022-08-04
KR20200064809A (ko) 2020-06-08

Similar Documents

Publication Publication Date Title
KR101872644B1 (ko) 팬-아웃 반도체 장치
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR20180037529A (ko) 팬-아웃 반도체 패키지
KR101942747B1 (ko) 팬-아웃 반도체 패키지
KR102596759B1 (ko) 반도체 패키지
TWI818088B (zh) 半導體封裝
KR102589683B1 (ko) 팬-아웃 반도체 패키지
KR102632367B1 (ko) 반도체 패키지
KR20190107986A (ko) 팬-아웃 부품 패키지
KR102621099B1 (ko) 반도체 패키지
KR20180029398A (ko) 팬-아웃 반도체 패키지
KR20180029483A (ko) 팬-아웃 반도체 패키지
KR102653213B1 (ko) 반도체 패키지
US11842950B2 (en) Package module
KR102635183B1 (ko) 패키지 모듈
KR20200009623A (ko) 팬-아웃 반도체 패키지
KR20190004462A (ko) 팬-아웃 반도체 패키지
KR102509645B1 (ko) 팬-아웃 반도체 패키지
KR102509644B1 (ko) 패키지 모듈
KR102653212B1 (ko) 반도체 패키지
KR102586888B1 (ko) 반도체 패키지
KR102624986B1 (ko) 반도체 패키지
KR102609157B1 (ko) 반도체 패키지
KR102484395B1 (ko) 반도체 패키지
KR102555814B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right