KR20170112363A - 전자부품 패키지 및 그 제조방법 - Google Patents

전자부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20170112363A
KR20170112363A KR1020160039326A KR20160039326A KR20170112363A KR 20170112363 A KR20170112363 A KR 20170112363A KR 1020160039326 A KR1020160039326 A KR 1020160039326A KR 20160039326 A KR20160039326 A KR 20160039326A KR 20170112363 A KR20170112363 A KR 20170112363A
Authority
KR
South Korea
Prior art keywords
electronic component
conductive layer
frame
hole
disposed
Prior art date
Application number
KR1020160039326A
Other languages
English (en)
Inventor
이용군
이상규
설용진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160039326A priority Critical patent/KR20170112363A/ko
Priority to US15/352,060 priority patent/US20170287825A1/en
Publication of KR20170112363A publication Critical patent/KR20170112363A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 관통홀을 갖는 프레임; 상기 관통홀에 배치되며, 전극패드가 형성된 활성면, 상기 활성면과 마주하는 비활성면, 및 상기 활성면 및 비활성면과 연결된 측면을 갖는 전자부품; 상기 프레임 및 상기 전자부품의 일측과, 상기 관통홀 내의 상기 프레임 및 상기 전자부품 사이에 배치된 봉합재; 상기 관통홀 내의 상기 프레임의 벽면에 배치된 제1 도전층; 상기 프레임의 일측에 배치되며, 상기 제1 도전층과 연결된 제2 도전층; 상기 봉합재를 관통하며, 상기 제2 도전층과 연결된 라인비아; 및 상기 봉합재 상에서 적어도 상기 전자부품의 비활성면 측을 덮도록 배치되며, 상기 라인비아와 연결된 제3 도전층; 을 포함하는, 전자부품 패키지 및 그 제조방법에 관한 것이다.

Description

전자부품 패키지 및 그 제조방법{ELECTRONIC COMPONENT PACKAGE AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 전자부품 패키지 및 그 제조방법에 관한 것이다. 예를 들면, 팬-아웃(fan-out) 집적회로 패키지 및 그 제조방법에 관한 것일 수 있다.
전자부품 패키지란 전자부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로 기판, 예를 들면 인터포저 기판 내에 전자부품을 단순히 내장하는 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 통상의 봉합 재료로 전자부품을 단순히 봉합하는 상술한 바와 같은 웨이퍼 레벨 패키지의 경우, 패키지의 고기능화 등에 따라 발생하는 높은 수준의 전자파 및 열을 적절히 제어함에 어려움이 있다.
본 개시의 여러 목적 중 하나는 전자부품에서 발생하는 전자파 및 열을 효과적으로 처리할 수 있는 전자부품 패키지 및 이를 효율적으로 제조하는 방법을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 패키지 내의 전자부품을 봉합하는 영역에 전자부품의 측면 측을 둘러쌀 수 있는 도전층을 갖는 프레임을 도입하고, 봉합재 상에 전자부품의 비활성면 측을 덮는 도전층을 도입하고, 이들을 봉합재를 관통하는 라인비아로 연결하는 것이다.
예를 들면, 일례에 따른 전자부품 패키지는 관통홀을 갖는 프레임; 상기 관통홀에 배치되며, 전극패드가 형성된 활성면, 상기 활성면과 마주하는 비활성면, 및 상기 활성면 및 비활성면과 연결된 측면을 갖는 전자부품; 상기 프레임 및 상기 전자부품의 일측과, 상기 관통홀 내의 상기 프레임 및 상기 전자부품 사이에 배치된 봉합재; 상기 관통홀 내의 상기 프레임의 벽면에 배치된 제1 도전층; 상기 프레임의 일측에 배치되며, 상기 제1 도전층과 연결된 제2 도전층; 상기 봉합재를 관통하며, 상기 제2 도전층과 연결된 라인비아; 및 상기 봉합재 상에서 적어도 상기 전자부품의 비활성면 측을 덮도록 배치되며, 상기 라인비아와 연결된 제3 도전층; 을 포함하는 것일 수 있다.
또한, 일례에 따른 전자부품 패키지의 제조방법은 관통홀을 갖는 프레임을 준비하는 단계; 상기 관통홀 내의 상기 프레임의 벽면에 제1 도전층을 형성하고, 상기 프레임의 일측에 상기 제1 도전층과 연결되도록 제2 도전층을 형성하는 단계; 상기 관통홀에 전극패드가 형성된 활성면, 상기 활성면과 마주하는 비활성면, 및 상기 활성면 및 비활성면과 연결된 측면을 갖는 전자부품을 배치하는 단계; 상기 프레임 및 상기 전자부품의 일측과, 상기 관통홀 내의 상기 프레임 및 상기 전자부품 사이에 봉합재를 형성하는 단계; 상기 제2 도전층과 연결되도록 상기 봉합재를 관통하는 라인비아를 형성하는 단계; 및 상기 라인비아와 연결되도록, 그리고 적어도 상기 전자부품의 비활성면 측을 덮도록, 상기 봉합재 상에 제3 도전층을 형성하는 단계; 를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 전자파 간섭 및 발열에 따른 여러 문제를 해소할 수 있는 전자부품 패키지를 및 이를 효율적으로 제조할 수 있는 방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도다.
도 5는 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 6 (a) 내지 도 6 (c)는 도 3의 전자부품 패키지의 라인비아 및 제3 도전층을 형성하는 공정의 일례를 개략적으로 도시한다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 8은 도 7의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도이다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 복수의 관통홀(110Ha, 110Hb)을 갖는 프레임(110), 복수의 관통홀(110Ha, 110Hb)에 각각 배치되며, 각각 전극패드(120ap, 120bp)가 형성된 활성면, 활성면과 마주하는 비활성면, 및 활성면 및 비활성면과 연결된 측면을 갖는 복수의 전자부품(120a, 120b), 및 프레임(110) 및 복수의 전자부품(120a, 120b)의 일측과, 복수의 관통홀(110Ha, 110Hb) 내의 프레임(110) 및 복수의 전자부품(120a, 120b) 사이에 배치된 봉합재(130, Encapsulant)를 포함한다.
이때, 복수의 관통홀(110Ha, 110Hb) 내의 프레임(110)의 벽면에는 제1 도전층(114)이 배치된다. 또한, 전자부품(120a)을 둘러싸는 프레임(110)의 일측에는 제1 도전층(114)과 연결된 제2 도전층(113a)이 더 배치된다. 또한, 전자부품(120a)을 덮는 봉합재(130)에는, 봉합재(130)를 관통하며, 제2 도전층(113a)과 연결된 라인비아(131)가 더 배치된다. 또한, 봉합재(130) 상에서 적어도 전자부품(120a)의 비활성면 측을 덮으며, 라인비아(131)와 연결된 제3 도전층(132)이 더 배치된다.
일반적인 전자부품 패키지의 경우 전자부품 주위를 단순히 EMC(Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하고 있다. 이 경우 전자부품으로부터 발생하는, 또는 외부로부터 유입되는 전자파에 따른 전자파 간섭(Electro Magnetic Interference: EMI)에 의하여 전자부품이 실장되는 전자기기의 동작 특성 등이 저하될 수 있다. 또한, 특정 전자부품에서 발생되는 열이 배선층을 따라서 하측 쪽으로 빠져나가게 되고, 열 전도율이 낮은 봉합재 쪽으로는 열이 매우 적은 양만 전도되어 방열 특성이 떨어지게 된다.
반면, 일례에 따른 전자부품 패키지(100A)와 같이 전자파 및 열 발생이 심한 특정 전자부품(120a) 주위에만 선택적으로 라인비아(131) 및 제3 도전층(132)를 도입하여, 해당 전자부품(120a)의 비활성면 측과 측면 측을 모두 도전성 물질로 둘러싸는 경우. 해당 전자부품(120a)에서 발생하는 전자파가 다른 전자부품(120b)에 간섭하는 것을 효과적으로 차단할 수 있으며, 전자부품(120a)에서 발생하는 열을 패키지(100A) 외부로 효과적으로 분산시킬 수 있다. 물론, 전자부품(120b) 역시 전자부품(120a)와 같이 필요한 경우 라인비아(131) 및 제3 도전층(132)를 도입하여 도전성 물질로 둘러쌀 수 있다.
이하에서는, 일례에 따른 전자부품 패키지(100A)의 각각의 구성에 대하여 보다 자세히 살펴보기로 한다.
프레임(110)은 패키지(100A)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(110)에는 복수의 관통홀(110Ha, 110Hb)이 형성되어 있으며, 복수의 관통홀(110Ha, 110Hb)에는 복수의 전자부품(120a, 120b)이 각각 배치된다. 한편, 도면에서와 달리 더 많은 수의 관통홀이 형성될 수 있음은 물론이며, 이 경우 더 많은 수의 전자부품이 배치될 수도 있음은 물론이다. 또한, 하나의 관통홀에 복수의 전자부품이 배치될 수도 있다. 또한, 프레임(110)은 복수의 층으로 구성될 수도 있으며, 이 경우 복수의 층 사이에 배선이 형성되어 있을 수도 있다.
프레임(110)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다.
필요에 따라서, 프레임(110)의 일측 및 타측에는 배선패턴(112a, 112b)이 배치될 수도 있다. 배선패턴(112a, 112b)은 전자부품(120a, 120b)의 재배선 역할을 수행할 수 있다. 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선패턴(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다. 이들은 프레임(110)을 관통하는 비아(111)를 통하여 연결될 수 있으며, 비아(111)의 형성 물질 등은 상술한 바와 같으며, 비아(111)의 개수 등은 특별히 한정되지 않는다. 한편, 도 4에서는 접속단자(170)의 팬-아웃(fan-out) 형태를 도시하기 위하여, 비아(111)의 도시를 생략하였다.
전자부품(120a, 120b)은 각각 독립적으로 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자부품일 수도 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120a, 120b)은 각각 독립적으로 재배선층(140)과 전기적으로 연결되는 전극패드(120ap, 120bp)를 가질 수 있다. 전극패드(120ap, 120bp)는 전자부품(120a, 120b)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극패드(120ap, 120bp)는 재배선층(140)에 의하여 재배선 된다. 전극패드(120ap, 120bp)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다. 전극패드(120ap, 120bp)가 형성된 면은 활성면(active layer)이 되며, 이와 마주보는 그 반대 면은 비활성면(inactive layer)이 된다. 이들은 측면과 연결된다.
전자부품(120a, 120b)이 집적회로인 경우에는 각각 바디, 패시베이션막, 및 전극패드를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션막은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극패드는 상술한 바와 같다.
봉합재(130)는 전자부품(120a, 120b)을 보호하기 위한 구성이다. 봉합재(130)는 이를 위하여 전자부품(120a, 120b)을 봉합한다. 봉합 형태는 특별히 제한되지 않으며, 전자부품(120a, 120b)의 적어도 일부를 감싸는 형태이면 무방하다. 일례에서는 봉합재(130)가 프레임(110) 및 전자부품(120a, 120b)의 일측을 덮는다. 또한, 관통홀(110Ha, 110Hb) 내의 프레임(110)과 전자부품(120a, 120b) 사이의 공간을 채운다. 여기서, 덮는다는 것은 대상 구성요소가 기준이 되는 구성요소와 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함한다. 한편, 봉합재(130)가 관통홀(110Ha, 110Hb)의 공간을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 전자부품(120a, 120b)의 버클링을 감소시키는 역할도 수행할 수 있다.
봉합재(130)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 그 물질로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, ABF 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 봉합재(130)에 전자파 차단을 위하여 도전성 입자가 포함될 수 있다.
제1 도전층(114)은 전자부품(120a, 120b)의 측면 측에서 발생하는 전자파를 차폐하며, 프레임(110) 쪽으로 열을 방출시킨다. 제1 도전층(114)는 전자부품(120a, 120b)의 측면 측을 둘러싸도록 관통홀(110Ha, 110Hb) 내의 프레임(110)의 벽면에 연속적으로 배치될 수 있다. 이 경우, 전자부품(120a, 120b)의 측면 측을 도전성 물질로 모두 둘러쌀 수 있는바, 전자파 차폐 및 발열 효과가 보다 우수할 수 있다. 제1 도전층(114)은 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있다.
제2 도전층(113a)은 후술하는 라인비아(131)와 전술한 제1 도전층(114)을 연결시킨다. 제2 도전층(113a) 역시 제1 도전층(114)과 연속적으로 연결되도록 프레임(110)의 일측에 연속적으로 배치될 수 있다. 이 경우, 특정 전자부품(120a)의 측면 측과 비활성면 측을 모두 도전성 물질로 둘러쌀 수 있는바, 전자파 차폐 및 발열 효과가 보다 우수할 수 있다. 제1 도전층(114) 역시 상술한 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있다. 전자부품(120a)을 둘러싸는 프레임(110)의 타측에는 이와 유사하게 프레임(110)의 벽면에 배치된 제1 도전층(114)과 연결된 제4 도전층(113b)이 더 배치될 수 있으나, 이에 한정되는 것은 아니다.
라인비아(131)는 결론적으로 전술한 제1 도전층(114)과 후술할 제3 도전층(132)을 연결시킨다. 라인비아(131)는 이들을 연속적으로 연결시키기 위하여 봉합재(130)를 연속적으로 관통할 수 있다. 이 경우, 특정 전자부품(120a)의 측면 측과 비활성면 측을 모두 도전성 물질로 둘러쌀 수 있는바, 전자파 차폐 및 발열 효과가 보다 우수할 수 있다. 라인비아(131) 역시 상술한 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있다.
제3 도전층(132)은 전자부품(120a)의 비활성면 측에서 발생하는 전자파를 차폐하며, 열을 외부로 방출시킨다. 제3 도전층(132)은 판(plate) 형태로 봉합재(130) 상에 도금되어 형성된 것일 수 있으며, 이 경우 전자부품(120a)의 바활성면 측을 모두 덮을 수 있는바, 전자파 차폐 및 발열 효과가 보다 우수할 수 있다. 제3 도전층(132) 역시 상술한 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있다.
일례에 따른 전자부품 패키지(100A)는 프레임(110) 및 전자부품(120a, 120b)의 타측에 배치되며, 전자부품(120a, 120b)과 전기적으로 연결된 재배선층(140)을 더 포함할 수 있다. 재배선층(140)은 전자부품(120a, 120b)의 전극패드(120ap, 120bp)를 재배선하기 위한 구성이다. 재배선층(140)을 통하여 다양한 기능을 가지는 수십 수백의 전극패드(120ap, 120bp)가 재배선 될 수 있으며, 후술하는 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(140)은 절연층(141), 절연층(141) 상에 배치된 배선패턴(142), 및 절연층(141)을 관통하는 배선패턴(142)을 연결하는 비아(143)를 포함한다. 일례에 따른 전자부품 패키지(100A)에서는 재배선층(140)이 단층의 배선패턴(142) 층으로 구성되나, 이에 한정되는 것은 아니며, 복수의 층으로 구성될 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID(Photo Imagable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수도 있다. 이 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)이 복수 층으로 구성되는 경우 형성 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 또한, 절연층(141)이 복수 층으로 구성되는 경우 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
배선패턴(142)은 실질적으로 재배선 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선패턴(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다.
비아(143)는 서로 다른 층에 형성된 배선패턴(142), 전극패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
일례에 따른 전자부품 패키지(100A)는 재배선층(140) 상에 배치되는 패시베이션층(150)을 더 포함할 수 있다. 패시베이션층(150)은 재배선층(140)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 패시베이션층(150)은 재배선층(140)의 배선패턴(142) 중 일부 배선패턴의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 개구부(151)는 배선패턴의 일면을 완전히 또는 일부만 노출시킬 수 있으며, 때에 따라서는 측면도 노출시킬 수 있다.
패시베이션층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 또는, 재배선층(140)의 절연층(141)과 유사한 물질, 예를 들면, PID 수지를 사용할 수도 있다. 또는, 봉합재(130)와 유사한 물질, 예를 들면, ABF 등을 사용할 수도 있다. 패시베이션층(150)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
일례에 따른 전자부품 패키지(100A)는 패시베이션층(150)의 개구부(151) 내의 벽면 및 노출된 재배선층(140)의 배선패턴 상에 배치된 언더범프금속층(160)을 더 포함할 수 있다. 언더범퍼금속층(160)은 후술하는 접속단자(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있다.
일례에 따른 전자부품 패키지(100A)는 언더범프금속층(160) 상에 배치된 접속단자(170)를 더 포함할 수 있다. 접속단자(170)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인 보드에 실장 된다. 접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 전자부품(120a, 120b)의 전극 패드(120ap, 120bp)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
접속단자(170)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(170) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 5는 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)의 제조방법은, 프레임(100)을 준비하는 단계, 제1 및 제2 도전층(114, 113a)를 형성하는 단계, 전자부품(120a, 120b)를 배치하는 단계, 봉합재(130)를 형성하는 단계, 라인비아(131)를 형성하는 단계, 및 제3 도전층(132)를 형성하는 단계를 포함한다.
보다 구체적으로, 복수의 관통홀(110Ha, 110Hb)을 갖는 프레임(110)을 준비하는 단계, 복수의 관통홀(110Ha, 110Hb) 내의 프레임(110)의 벽면에 제1 도전층(114)을 형성하고, 프레임(110)의 일측에 제1 도전층(114)과 연결되도록 제2 도전층(113a)을 형성하는 단계, 복수의 관통홀(110Ha, 110Hb)에 각각 전극패드(120ap, 120bp)가 형성된 활성면, 활성면과 마주하는 비활성면, 및 활성면 및 비활성면과 연결된 측면을 갖는 복수의 전자부품(120a, 120b)을 배치하는 단계, 프레임(110) 및 복수의 전자부품(120a, 120b)의 일측과, 복수의 관통홀(110Ha, 110Hb) 내의 프레임(110) 및 복수의 전자부품(120a, 120b) 사이에 봉합재(130)를 형성하는 단계, 제2 도전층(113a)과 연결되도록 전자부품(120a) 주위에 봉합재(130)를 관통하는 라인비아(131)를 형성하는 단계, 및 라인비아(131)와 연결되도록, 그리고 적어도 전자부품(120a)의 비활성면 측을 덮도록, 봉합재(130) 상에 제3 도전층(132)을 형성하는 단계를 포함한다.
관통홀(110Ha, 110Hb)은 기계적 드릴 및/또는 레이저 드릴로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 홀(110Ha, 110Hb) 내의 수지 스미어를 제거한다. 관통홀(110Ha, 110Hb)를 형성할 때, 비아(111)를 위한 홀을 더 형성할 수도 있다.
제1 및 제2 도전층(114, 113a)은 도금 공정으로 형성할 수 있다. 도금 공정으로는 전해 동도금 또는 무전해 동도금 등을 이용할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 도전층(114, 113a)을 형성할 때, 배선패턴(112a, 112b), 제4 도전층(113b), 비아(111) 등을 도금 공정으로 더 형성할 수 도 있다.
전자부품(120a, 120b)은 프레임(110)의 타측에 점착필름 등을 부착한 후, 관통홀(110Ha, 110Hb) 내의 노출된 점착필름 상에 전자부품(120a, 120b)을 부착하는 방법으로 배치할 수 있다. 점착필름은 프레임(110) 등을 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다. 전자부품(120a, 120b)은 전극패드(120ap, 120bp)가 점착필름에 부착되도록 페이스-다운(face-down) 형태로 배치될 수 있다.
봉합재(130)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(130) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착필름 상에 전자부품(120a, 120b)을 봉합할 수 있도록 봉합재(130) 형성 물질을 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 전자부품(120a, 120b)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
라인비아(131) 및 제3 도전층(132)을 형성하는 방법은 후술한다.
필요에 따라서, 재배선층(140)을 더 형성할 수 있으며, 재배선층(140)은 전자부품(120a, 120b) 배치 후 점착필름을 박리한 후 점착필름이 박리된 영역에 절연층(141)을 형성하고, 절연층(141)에 배선패턴(142) 및 비아(143)을 형성하는 방법으로 형성할 수 있다. 절연층(141)은 상술한 라미네이션이나 도포 방법 등으로 형성할 수 있으며, 배선패턴(142)은 상술한 도금 공정으로 형성할 수 있으며, 비아(143)는 절연층(141)의 물질에 따라서 포토리소그래피법, 기계적 드릴 및/또는 레이저 드릴 등으로 홀을 형성하고 도금으로 채우는 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
필요에 따라서는, 재배선층(140) 상에 패시베이션층(150)을 형성할 수 있다. 패시베이션층(150)은 마찬가지로 패시베이션층(150) 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(150) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 패시베이션층(150)에는 재배선층(140)의 배선패턴(142) 중 적어도 일부가 노출되도록 개구부(151)를 형성할 수 있으며, 그 위에 공지의 메탈화 방법으로 언더범프금속층(160)을 형성할 수도 있다.
필요에 따라서는, 언더범프금속층(160) 상에 접속단자(170)를 형성한다. 접속단자(170)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속단자(170)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속단자(170)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 언더범프금속층(160) 까지만 형성할 수도 있으며, 이후 공정은 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
한편, 일련의 과정은 대량생산에 용이하도록 대용량 사이즈의 프레임(110)을 준비한 후에 상술한 과정을 통하여 복수의 전자부품 패키지(100A)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 전자부품 패키지(100A)로 싱귤레이션 하는 것일 수도 있다. 이 경우, 생산성이 우수하다는 장점이 있다.
도 6 (a) 내지 도 6 (c)는 도 3의 전자부품 패키지의 라인비아 및 제3 도전층을 형성하는 공정의 일례를 개략적으로 도시한다.
도 6 (a)를 참조하면, 상술한 일련의 과정을 통하여 제조된 전자부품 패키지(100A)를 준비한다. 한편, 상술한 일련의 과정에 있어서, 특별히 언급하지 않는 이상 공정이 반드시 설명한 순서대로 진행되어야 하는 것은 아니며, 필요에 따라서 이들 공정이 동시에 또는 설명한 순서와 다르게 진행될 수도 있다.
도 6 (b)를 참조하면, 전자부품(120a, 120b) 중 전자부품(120a)의 주위에만 선택적으로 라인비아(131)을 형성한다. 라인비아(131)는 제2 도전층(113a)과 연속적으로 연결되며 봉합재(130)를 연속적으로 관통하는 라인비아 홀을 상술한 방법으로 형성하고, 이를 상술한 도금 공정 등을 이용하여 도전성 물질로 채워 형성할 수 있다. 물론, 필요에 따라서는 전자부품(120b) 주위에도 라인비아(131)을 형성할 수도 있다.
도 6 (c)를 참조하면, 전자부품(120a, 120b) 중 전자부품(120a)의 주위에만 선택적으로 제3 도전층(132)을 형성한다. 제3 도전층(132)은 라인비아(131)와 연속적으로 연결되며 전자부품(120a)의 비활성면 측을 덮도록 봉합재(130) 상에 일종의 판(plate) 형태로 형성한다. 형성 방법으로는 상술한 도금 공정 등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
도 7은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 8은 도 7의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 관통홀(110Ha)을 갖는 프레임(110), 관통홀(110Ha)에 배치되며, 전극패드(120ap)가 형성된 활성면, 활성면과 마주하는 비활성면, 및 활성면 및 비활성면과 연결된 측면을 갖는 전자부품(120a), 및 프레임(110) 및 전자부품(120a)의 일측과, 관통홀(110Ha) 내의 프레임(110) 및 전자부품(120a) 사이에 배치된 봉합재(130)를 포함한다. 관통홀(110Ha) 내의 프레임(110)의 벽면에는 제1 도전층(114)이 배치된다. 또한, 전자부품(120a)을 둘러싸는 프레임(110)의 일측에는 제1 도전층(114)과 연결된 제2 도전층(113a)이 더 배치된다. 또한, 전자부품(120a)을 덮는 봉합재(130)에는, 봉합재(130)를 관통하며, 제2 도전층(113a)과 연결된 라인비아(131)가 더 배치된다. 또한, 봉합재(130) 상에서 적어도 전자부품(120a)의 비활성면 측을 덮으며, 라인비아(131)와 연결된 제3 도전층(132)이 더 배치된다.
다른 일례에 따른 전자부품 패키지(100B)는 이와 같이 하나의 관통홀(110Ha)을 가지며, 관통홀(110Ha) 내에 하나의 전자부품(120a)이 배치된 것일 수 있다. 즉, 본 개시에 따른 전자부품 패키지가 반드시 복수의 관통홀(110Ha, 110Hb) 및 복수의 전자부품(120a, 120b)을 포함해야 하는 것은 아니다.
한편, 본 개시에서 연결된다는 의미는 직접 연결되는 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결되는 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 한편, 본 개시에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
한편, 본 개시에서 사용된 "일례" 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
한편, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
100A, 100B: 전자부품 패키지 110: 프레임
112a, 112b: 배선패턴 114: 제1 도전층
113a: 제2 도전층 132: 제3 도전층
113b: 제4 도전층 131: 라인비아
110Ha, 110Hb: 관통홀 120a, 120b: 전자부품
120ap 120bp: 전극패드 130: 봉합재
140: 재배선층 141: 절연층
142: 배선패턴 143: 비아
150: 패시베이션층 151: 개구부
160: 언더범프금속층 170: 접속단자

Claims (15)

  1. 관통홀을 갖는 프레임;
    상기 관통홀에 배치되며, 전극패드가 형성된 활성면, 상기 활성면과 마주하는 비활성면, 및 상기 활성면 및 비활성면과 연결된 측면을 갖는 전자부품;
    상기 프레임 및 상기 전자부품의 일측과, 상기 관통홀 내의 상기 프레임 및 상기 전자부품 사이에 배치된 봉합재;
    상기 관통홀 내의 상기 프레임의 벽면에 배치된 제1 도전층;
    상기 프레임의 일측에 배치되며, 상기 제1 도전층과 연결된 제2 도전층;
    상기 봉합재를 관통하며, 상기 제2 도전층과 연결된 라인비아; 및
    상기 봉합재 상에서 적어도 상기 전자부품의 비활성면 측을 덮도록 배치되며, 상기 라인비아와 연결된 제3 도전층; 을 포함하는,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 제1 도전층은 상기 전자부품의 측면 측을 둘러싸도록 상기 관통홀 내의 상기 프레임의 벽면에 연속적으로 배치된,
    전자부품 패키지.
  3. 제 2 항에 있어서,
    상기 제2 도전층은 상기 제1 도전층과 연속적으로 연결되도록 상기 프레임의 일측에 연속적으로 배치된,
    전자부품 패키지.
  4. 제 3 항에 있어서,
    상기 라인비아는 상기 제2 및 제3 도전층을 연속적으로 연결하도록 상기 봉합재를 연속적으로 관통하는,
    전자부품 패키지.
  5. 제 1 항에 있어서,
    상기 제1 내지 제3 도전층과 상기 라인비아에 의하여 상기 전자부품의 비활성면 측 및 상기 측면 측이 도전성 물질로 둘러싸인,
    전자부품 패키지.
  6. 제 1 항에 있어서,
    상기 관통홀은 제1 및 제2 관통홀을 포함하고,
    상기 전자부품은 상기 제1 및 제2 관통홀 내에 각각 배치된 제1 및 제2 전자부품을 포함하며,
    상기 라인비아 및 상기 제3 도전층은 상기 제1 및 제2 전자부품 중 상기 제1 전자부품 주위에만 형성된,
    전자부품 패키지.
  7. 제 1 항에 있어서,
    상기 프레임의 일측 및 타측에 각각 배치된 제1 및 제2 배선패턴; 및
    상기 프레임을 관통하며 상기 제1 및 제2 배선패턴을 연결하는 비아; 를 더 포함하는,
    전자부품 패키지.
  8. 제 1 항에 있어서,
    상기 프레임 및 상기 전자부품의 타측에 배치되며, 상기 전자부품과 전기적으로 연결된 재배선층; 을 더 포함하는,
    전자부품 패키지.
  9. 제 8 항에 있어서,
    상기 재배선층 상에 배치되며, 상기 재배선층의 배선패턴의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층;
    상기 개구부 상에 배치되며, 상기 배선패턴과 연결된 언더범프금속층; 및
    상기 언더범프금속층 상에 배치된 접속단자; 를 더 포함하는,
    전자부품 패키지.
  10. 관통홀을 갖는 프레임을 준비하는 단계;
    상기 관통홀 내의 상기 프레임의 벽면에 제1 도전층을 형성하고, 상기 프레임의 일측에 상기 제1 도전층과 연결되도록 제2 도전층을 형성하는 단계;
    상기 관통홀에 전극패드가 형성된 활성면, 상기 활성면과 마주하는 비활성면, 및 상기 활성면 및 비활성면과 연결된 측면을 갖는 전자부품을 배치하는 단계;
    상기 프레임 및 상기 전자부품의 일측과, 상기 관통홀 내의 상기 프레임 및 상기 전자부품 사이에 봉합재를 형성하는 단계;
    상기 제2 도전층과 연결되도록 상기 봉합재를 관통하는 라인비아를 형성하는 단계; 및
    상기 라인비아와 연결되도록, 그리고 적어도 상기 전자부품의 비활성면 측을 덮도록, 상기 봉합재 상에 제3 도전층을 형성하는 단계; 를 포함하는,
    전자부품 패키지 제조방법.
  11. 제 10 항에 있어서,
    상기 제1 도전층은 상기 전자부품의 측면 측을 둘러싸도록 상기 관통홀 내의 상기 프레임의 벽면에 연속적으로 형성된,
    전자부품 패키지 제조방법.
  12. 제 11 항에 있어서,
    상기 제2 도전층은 상기 제1 도전층과 연속적으로 연결되도록 상기 프레임의 일측에 연속적으로 형성된,
    전자부품 패키지 제조방법.
  13. 제 12 항에 있어서,
    상기 라인비아는 상기 제2 도전층과 연속적으로 연결되며 상기 봉합재를 연속적으로 관통하는 라인비아 홀을 형성하고, 이를 도전성 물질로 채워 형성된,
    전자부품 패키지 제조방법.
  14. 제 10 항에 있어서,
    상기 제1 내지 제3 도전층과 상기 라인비아에 의하여 상기 전자부품의 비활성면 측 및 상기 측면 측이 도전성 물질로 둘러싸인,
    전자부품 패키지 제조방법.
  15. 제 10 항에 있어서,
    상기 관통홀은 제1 및 제2 관통홀을 포함하고,
    상기 전자부품은 상기 제1 및 제2 관통홀 내에 각각 배치된 제1 및 제2 전자부품을 포함하며,
    상기 라인비아 및 상기 제3 도전층은 상기 제1 및 제2 전자부품 중 상기 제1 전자부품 주위에만 선택적으로 형성된,
    전자부품 패키지 제조방법.
KR1020160039326A 2016-03-31 2016-03-31 전자부품 패키지 및 그 제조방법 KR20170112363A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160039326A KR20170112363A (ko) 2016-03-31 2016-03-31 전자부품 패키지 및 그 제조방법
US15/352,060 US20170287825A1 (en) 2016-03-31 2016-11-15 Fan-out semiconductor package and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160039326A KR20170112363A (ko) 2016-03-31 2016-03-31 전자부품 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170112363A true KR20170112363A (ko) 2017-10-12

Family

ID=59961920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160039326A KR20170112363A (ko) 2016-03-31 2016-03-31 전자부품 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20170287825A1 (ko)
KR (1) KR20170112363A (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217631B2 (en) 2016-11-17 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20190122949A1 (en) * 2017-10-19 2019-04-25 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including organic interposer
KR101973444B1 (ko) * 2017-10-19 2019-04-29 삼성전기주식회사 반도체 패키지
KR20190048684A (ko) * 2017-10-31 2019-05-09 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
KR20190088811A (ko) * 2018-01-19 2019-07-29 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190105378A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10475776B2 (en) 2017-10-27 2019-11-12 Samsung Electronics Co., Ltd. Fan-out semiconductor package module
US10504855B2 (en) 2018-05-03 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor package
KR20190138108A (ko) * 2018-06-04 2019-12-12 삼성전자주식회사 전자부품 패키지
KR20200011169A (ko) * 2018-07-24 2020-02-03 삼성전자주식회사 반도체 패키지 실장 기판
US10643956B2 (en) 2018-07-05 2020-05-05 Samsung Electronics Co., Ltd. Semiconductor package
US11062999B2 (en) 2018-10-31 2021-07-13 Samsung Electronics Co., Ltd. Semiconductor package and antenna module comprising the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170120895A (ko) * 2016-04-22 2017-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10043772B2 (en) * 2016-06-23 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10606327B2 (en) * 2017-06-16 2020-03-31 Qualcomm Incorporated Heat reduction using selective insulation and thermal spreading
KR20190036264A (ko) * 2017-09-27 2019-04-04 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR101912292B1 (ko) * 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
KR102061564B1 (ko) * 2018-05-04 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR20190140160A (ko) * 2018-06-11 2019-12-19 삼성전자주식회사 반도체 패키지
KR102150250B1 (ko) * 2018-08-22 2020-09-01 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US11437322B2 (en) * 2018-09-07 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20200083132A1 (en) 2018-09-07 2020-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package
TWI672776B (zh) * 2018-10-17 2019-09-21 欣興電子股份有限公司 晶片封裝結構及其製造方法
KR102635183B1 (ko) * 2018-11-20 2024-02-08 삼성전자주식회사 패키지 모듈
KR102653212B1 (ko) * 2018-11-26 2024-04-01 삼성전기주식회사 반도체 패키지
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
KR102547250B1 (ko) * 2018-12-20 2023-06-23 삼성전자주식회사 반도체 패키지
KR102711765B1 (ko) * 2019-03-06 2024-09-27 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102586072B1 (ko) * 2019-05-21 2023-10-05 삼성전기주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US11183446B1 (en) * 2020-08-17 2021-11-23 Qualcomm Incorporated X.5 layer substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US9202769B2 (en) * 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US9230883B1 (en) * 2010-01-20 2016-01-05 Amkor Technology, Inc. Trace stacking structure and method

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217631B2 (en) 2016-11-17 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20190122949A1 (en) * 2017-10-19 2019-04-25 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including organic interposer
KR101973444B1 (ko) * 2017-10-19 2019-04-29 삼성전기주식회사 반도체 패키지
KR20190043892A (ko) * 2017-10-19 2019-04-29 삼성전기주식회사 유기 인터포저를 포함하는 반도체 패키지
US10600706B2 (en) 2017-10-19 2020-03-24 Samsung Electronics Co., Ltd. Semiconductor package including organic interposer
US10475776B2 (en) 2017-10-27 2019-11-12 Samsung Electronics Co., Ltd. Fan-out semiconductor package module
KR20190048684A (ko) * 2017-10-31 2019-05-09 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
US10403562B2 (en) 2017-10-31 2019-09-03 Samsung Electronics Co., Ltd. Fan-out semiconductor package module
US10672727B2 (en) 2018-01-02 2020-06-02 Samsung Electronics Co., Ltd. Semiconductor package providing protection from electrical noise
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
KR20190088811A (ko) * 2018-01-19 2019-07-29 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190105378A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10833070B2 (en) 2018-03-05 2020-11-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package module
US10504855B2 (en) 2018-05-03 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor package
KR20190138108A (ko) * 2018-06-04 2019-12-12 삼성전자주식회사 전자부품 패키지
US10692791B2 (en) 2018-06-04 2020-06-23 Samsung Electronics Co., Ltd. Electronic component package with electromagnetic wave shielding
US10643956B2 (en) 2018-07-05 2020-05-05 Samsung Electronics Co., Ltd. Semiconductor package
KR20200011169A (ko) * 2018-07-24 2020-02-03 삼성전자주식회사 반도체 패키지 실장 기판
US11201108B2 (en) 2018-07-24 2021-12-14 Samsung Electronics Co., Ltd. Semiconductor package mounted substrate
US11062999B2 (en) 2018-10-31 2021-07-13 Samsung Electronics Co., Ltd. Semiconductor package and antenna module comprising the same
US11676907B2 (en) 2018-10-31 2023-06-13 Samsung Electronics Co., Ltd. Semiconductor package and antenna module comprising the same

Also Published As

Publication number Publication date
US20170287825A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6683780B2 (ja) ファンアウト半導体パッケージ及びその製造方法
KR101982044B1 (ko) 팬-아웃 반도체 패키지
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR102052900B1 (ko) 팬-아웃 반도체 패키지
KR101982040B1 (ko) 팬-아웃 반도체 패키지
KR102164794B1 (ko) 팬-아웃 반도체 패키지
KR20200012440A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
KR101973425B1 (ko) 전자부품 패키지 및 그 제조방법
KR20180032148A (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20170105809A (ko) 전자부품 패키지 및 그 제조방법
KR101973431B1 (ko) 팬-아웃 반도체 패키지
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR101999625B1 (ko) 팬-아웃 반도체 패키지
KR20180058102A (ko) 팬-아웃 반도체 패키지
KR20170112343A (ko) 전자부품 패키지
KR20180070279A (ko) 팬-아웃 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR20190013051A (ko) 팬-아웃 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20180061109A (ko) 팬-아웃 반도체 패키지
KR20210047607A (ko) 반도체 패키지
KR20170138906A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application