KR20170112343A - 전자부품 패키지 - Google Patents

전자부품 패키지 Download PDF

Info

Publication number
KR20170112343A
KR20170112343A KR1020160039274A KR20160039274A KR20170112343A KR 20170112343 A KR20170112343 A KR 20170112343A KR 1020160039274 A KR1020160039274 A KR 1020160039274A KR 20160039274 A KR20160039274 A KR 20160039274A KR 20170112343 A KR20170112343 A KR 20170112343A
Authority
KR
South Korea
Prior art keywords
electronic component
metal plate
frame
layer
wiring
Prior art date
Application number
KR1020160039274A
Other languages
English (en)
Other versions
KR102052899B1 (ko
Inventor
이윤태
김문일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160039274A priority Critical patent/KR102052899B1/ko
Priority to TW106106582A priority patent/TWI662669B/zh
Priority to TW107130577A priority patent/TWI690037B/zh
Priority to US15/448,039 priority patent/US10020272B2/en
Priority to US15/707,266 priority patent/US10304791B2/en
Publication of KR20170112343A publication Critical patent/KR20170112343A/ko
Priority to US16/111,713 priority patent/US10734335B2/en
Application granted granted Critical
Publication of KR102052899B1 publication Critical patent/KR102052899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/3213—Disposition the layer connector connecting within a semiconductor or solid-state body, i.e. connecting two bonding areas on the same semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 개시는 관통홀 및 관통배선을 포함하는 프레임과, 상기 프레임의 관통홀 내에 배치된 전자부품과, 상기 전자부품 및 상기 프레임 상부에 배치된 금속 플레이트 및 상기 전자부품을 기준으로 상기 금속 플레이트의 맞은 편에 배치되며, 상기 전자부품과 전기적으로 연결된 재배선층을 포함하는 전자부품 패키지에 관한 것이다.

Description

전자부품 패키지 {ELECTRONIC COMPONENT PACKAGE}
본 개시는 전자부품 패키지에 관한 것이다.
전자부품 패키지란 전자부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미한다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
본 개시의 여러 목적 중 하나는 전자부품에서 발생하는 열을 효과적으로 방출할 수 있는 패키지 기술을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 금속 플레이트를 이용하는 것이다. 예를 들면, 본 개시에 따른 전자부품 패키지는 관통홀 및 관통배선을 포함하는 프레임과, 상기 프레임의 관통홀 내에 배치된 전자부품과, 상기 전자부품 및 상기 프레임 상부에 배치된 금속 플레이트 및 상기 전자부품을 기준으로 상기 금속 플레이트의 맞은 편에 배치되며, 상기 전자부품과 전기적으로 연결된 재배선층을 포함한다.
일 예에서, 상기 금속 플레이트와 상기 전자부품 사이에 개재된 제1 접착층을 더 포함할 수 있다.
일 예에서, 상기 제1 접착층은 도전성 에폭시일 수 있다.
일 예에서, 상기 금속 플레이트와 상기 전자부품은 직접 접촉할 수 있다.
일 예에서, 상기 금속 플레이트와 상기 프레임 사이에 개재된 제2 접착층을 더 포함할 수 있다.
일 예에서, 상기 제2 접착층은 솔더일 수 있다.
일 예에서, 상기 금속 플레이트와 상기 전자부품 사이에 개재된 제1 접착층 및 상기 금속 플레이트와 상기 프레임 사이에 개재된 제2 접착층을 더 포함하며, 상기 제1 및 제2 접착층은 서로 다른 물질일 수 있다.
일 예에서, 상기 프레임은 상면에 형성된 배선층을 포함하며, 상기 금속 플레이트와 상기 배선층은 직접 접촉할 수 있다.
일 예에서, 상기 관통배선은 복수 개 구비되며, 상기 금속 플레이트는 상기 복수의 관통배선 중 일부와 전기적으로 연결되며 나머지와는 전기적으로 분리될 수 있다.
일 예에서, 상기 금속 플레이트는 상기 전자부품과 전기적으로 분리될 수 있다.
일 예에서, 상기 전자부품 및 상기 금속 플레이트의 상부에 형성된 절연층을 더 포함할 수 있다.
일 예에서, 상기 절연층은 상기 금속 플레이트의 상부 및 하부에 형성되어 상기 금속 플레이트는 상기 절연층에 매립된 형태인 전자부품 패키지.
일 예에서, 상기 절연층은 상기 프레임의 관통배선과 연결된 도전성 비아를 포함할 수 있다.
일 예에서, 상기 절연층의 도전성 비아는 상기 금속 플레이트를 관통하며 상기 금속 플레이트와는 전기적으로 분리될 수 있다.
일 예에서, 상기 관통홀에 충진되어 상기 전자부품을 봉합하는 봉합재를 더 포함할 수 있다.
본 개시의 여러 효과 중 일 효과로서 전자부품으로부터 발생하는 열을 효과적으로 방출할 수 있는 패키지 기술을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 4 및 도 5는 도 3의 전자부품 패키지에서 변형된 예를 개략적으로 나타내는 단면도이다.
도 6은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) 필터, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도이다. 그리고, 도 4 및 도 5는 도 3의 전자부품 패키지에서 변형된 예를 개략적으로 나타내는 단면도이다.
도 3을 참조하면, 일례에 따른 전자부품 패키지(100)는 프레임(110), 전자부품(120), 금속 플레이트(140) 및 재배선층(150)을 주요 구성으로 포함한다.
일반적인 전자부품 패키지의 경우 전자부품 주위를 단순히 EMC(Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하고 있으며, 이 경우 전자부품에서 발생되는 열은 대부분 재배선층을 따라서 하측 쪽으로 빠져나가게 되고, 열 전도율이 낮은 봉합재 쪽으로는 열이 매우 적은 양만 전도되어 방열 특성이 떨어지게 된다. 본 실시 형태에서는, 프레임(110)과 전자부품(120)의 상부에 금속 플레이트(140)를 도입하여 전자부품(120) 등으로부터 발생한 열이 용이하게 확산될 수 있는바, 방열 특성을 향상시킬 수 있다.
또한, 전자부품 주위를 단순히 EMC(Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하는 경우, 전자부품으로부터 발생하는, 또는 외부로부터 유입되는 전자파에 따른 전자파 간섭(Electro Magnetic Interference: EMI)에 의하여 전자부품이 실장되는 전자기기의 동작 특성 등이 저하될 수 있다. 반면, 본 실시 형태와 같이 전자부품(120) 상부에 금속 플레이트(140)을 도입함으로써 전자파 차단 역시 가능하기 때문에, 전자파 간섭에 의한 문제점 역시 해결할 수 있다.
이하에서는, 일례에 따른 전자부품 패키지(100)의 이하, 상술한 주요 구성들과 추가 구성들을 보다 자세히 살펴보기로 한다.
프레임(110)은 패키지(100)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하며, 관통홀(도 3에서 전자부품(120)이 배치된 영역)과 복수의 관통배선(115)을 포함한다. 프레임(110)은 상면(110A) 및 상면(110A)과 마주보는 하면(110B)을 가지며, 이때 관통홀이 상면(110A)과 하면(110B) 사이를 관통하도록 형성된다. 관통홀 내에는 전자부품(120)이 프레임(110)과 소정거리 이격 되도록 배치되며, 그 결과 전자부품(120)의 측면 주위는 프레임(110)에 의하여 둘러싸일 수 있다.
프레임(110)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), CCL(Copper Clad Laminate) 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다.
프레임(110)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라, 예컨대 100㎛ 내지 500㎛ 정도일 수 있다. 프레임(110)은 하나의 층일 수도 있지만, 복수의 층일 수도 있으며, 복수의 층 상이에는 배선층이 배치될 수도 있다. 이 경우, 각각의 층의 두께는 특별히 한정되지 않으며, 전체 두께는 상술한 바와 같이 조절될 수 있다.
도 3에 도시된 형태와 같이 프레임(110)은 상면(110A)에 형성된 제1 배선층(113), 내벽(110X)에 형성된 제2 배선층(116), 하면(110B)에 형성된 제3 배선층(114), 및 프레임(110)을 관통하는 관통배선(115)을 포함할 수 있으며, 이 경우, 관통배선(115)은 복수 개 구비될 수 있다.
제1 배선층(113)은 재배선 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 제1 배선층(113)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(Ground) 패턴, 파워(Power) 패턴, 신호(Signal) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호 패턴은 접지 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다. 제1 배선층(113)의 두께는 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
제2 배선층(116)은 기본적으로는 전자부품(120)에서 발생하는 열이 프레임(110) 쪽으로 확산되도록 하여 분산시키며, 더불어 전자파를 차폐한다. 제2 배선층(116) 역시 설계 디자인에 따라 다양한 기능을 수행할 수 있으며, 접지 패턴의 역할을 수행할 수 있다. 제2 배선층(116)은 프레임(110)의 내벽(110X)에 배치되며, 따라서 전자부품(120) 측면 주위를 둘러싼다. 제2 배선층(116)은 프레임(110)의 내벽(110X)을 모두 덮는 형태일 수 있다. 제2 배선층(116) 역시 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등을 포함할 수 있다.
제2 배선층(116)은 재배선 패턴의 역할을 수행할 수 있으며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 제2 배선층(116) 역시 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지 패턴, 파워 패턴, 신호 패턴 등의 역할을 수행할 수 있다. 제1 배선층(113)과 마찬가지로, 신호 패턴은 접지 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다. 제2 배선층(116)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
관통배선(115)은 프레임(110)을 관통하며, 프레임(110)을 기준으로 서로 다른 층에 배치된 배선층들을 전기적으로 연결시키기는 역할을 수행한다. 관통배선(115)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통배선(115)을 통하여 전자부품(120)의 좌, 우 측면을 통해 상, 하측의 전기적 연결이 가능해지고, 이에 따라 공간 활용도를 극대화할 수 있으며, 3차원 구조에서의 연결을 통해 패키지 온 패키지(Package on Package: PoP), 시스템 인 패키지(System in Package: SiP) 등에 적용이 가능해 짐에 따라 다양한 모듈이나 패키지 응용 제품 군에 확대 적용이 가능해 진다.
관통배선(115)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 관통배선(115)은 제1 및 제3 배선층(113, 114) 중 패드 패턴과 연결된다. 관통배선(115)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전자부품 패키지(100) 상에 실장 되는 다른 패키지의 형태에 따라서 프레임(110)의 전 영역에 관통배선(115)이 배치될 수 있고, 이와 달리 프레임(110)의 특정 영역에만 배치될 수도 있다.
관통배선(115)은 프레임(110)의 재료로 금속을 사용하는 경우, 예를 들면, Fe-Ni계 합금 등을 사용하는 경우에는, 전기적 절연을 위하여 금속과 관통배선(115) 사이에는 절연 재료를 배치할 수 있다. 관통배선(115)은 단면 형상은 특별히 한정되지 않으며, 테이퍼 형상, 모래시계 형상, 기둥 형상 등 공지의 형상이 적용될 수 있다. 관통배선(115)은 도면에서와 같이 도전성 물질로 완전히 충전될 수 있으나, 이에 한정되는 것은 아니며, 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다.
한편, 이러한 전기 배선으로서의 기능 외에 본 실시 형태의 경우, 관통배선(115)은 방열 경로로도 활용될 수 있다. 즉, 관통배선(115)은 금속 성분을 포함하는 배선층(152)에 의하여 전자부품(120)과 연결되어 있으므로 효과적인 방열 경로가 되며, 그 위에 배치된 금속 플레이트(140)와 열적으로 접속됨으로써 패키지(100)의 방열 특성을 더욱 향상시키는데 기여한다.
전자부품(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)나 능동소자 등일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지 된 전자부품일 수도 있다. 집적회로는, 예를 들면, 중앙 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)에는 전기적 연결을 위하여 전극 패드(120P)가 형성되어 있다. 전극 패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극 패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다. 전극 패드(120P)가 형성된 면은 활성면(active layer)이며, 그 반대 면은 비활성면(inactive layer)이 된다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션 층(부호 미도시), 및 전극 패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극 패드(120P)는 상기와 같이 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다.
전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
본 실시 형태에서 필수적인 구성은 아니지만 도 3에 도시된 형태와 같이, 전자부품(120) 등을 보호하기 위하여 봉합재(130)가 채용될 수 있다. 봉합재(130)의 형태는 특별히 제한되지 않으며, 전자부품(120)의 적어도 일부를 감싸는 형태이면 무방하다. 다만, 도시된 형태와 달리 일례에서는 봉합재(130)가 프레임(110) 및 전자부품(120)을 덮으며, 관통홀 내의 프레임(110) 및 전자부품(120) 사이의 공간을 채울 수 있다. 이를 통하여, 구체적인 물질에 따라 봉합재(130)가 접착제 역할을 수행함과 동시에 전자부품(120)의 버클링을 감소시키는 역할도 수행할 수 있다.
봉합재(130)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 그 물질로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유기 혹은 무기 필러와 같은 보강재가 함침된 수지 등이 사용될 수 있다. 또한, EMC 등일 수도 있다.
상술한 바와 같이, 본 실시 형태에서는 금속 플레이트(140)를 통한 효과적인 방열 경로를 제공하는바, 전자부품(120)의 상면은 봉합재(130)에 의하여 덮이지 않고 노출될 수 있다. 이에 따라, 전자부품(120)의 상부를 통하여 금속 플레이트(140) 측으로 원활한 열 방출이 이뤄질 수 있다.
재배선층(150)은 전자부품(120)을 기준으로 금속 플레이트(140)의 맞은 편, 즉, 도 3을 기준으로 전자부품(120)의 하부에 배치되며, 상기 전자부품과 전기적으로 연결된 재배선층 전자부품(120)의 전극 패드(120P)를 재배선하기 위한 구성이다. 재배선층(150)을 통하여 다양한 기능을 가지는 수십, 수백의 전극 패드(120P)가 재배선 될 수 있으며, 접속단자(190)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(150)은 각각 절연층(151), 절연층(151) 상에 형성된 배선층(152), 및 절연층(151)을 관통하는 도전성 비아(153)을 포함한다. 재배선층(150)은 단층일 수도 있고, 복수의 층일 수도 있다.
절연층(151)의 물질로는 절연 물질이 사용될 수 있으며, 특히 감광성 수지를 사용하는 경우 절연층(151)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 절연층(151)의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(151)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 배선층(152)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 배선층(152)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
배선층(152)은 재배선 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
배선층(152) 중 외부로 노출된 것에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 이는 다른 배선층 등에도 적용될 수 있다.
도전성 비아(153)는 서로 다른 층에 형성된 배선층(152), 전극 패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100) 내에 전기적 경로를 형성시킨다. 도전성 비아(153) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 비아(153) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 단면 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
금속 플레이트(140)는 상술한 바와 같이, 전자부품(120) 등에서 발생하는 열의 방열 경로로 기능하며, 나아가, 전자파를 차폐할 수 있다. 이를 위하여 금속 플레이트(140)는 고 방열성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti) 또는 이들의 합금 등을 포함하는 물질로 이루어질 수 있다.
패키지(100)에 금속 플레이트(140)를 적용하기 위하여, 금속 플레이트(140)와 전자부품(120) 사이에는 제1 접착층(161)이 개재될 수 있으며, 제1 접착층(161)은 고방열성 절연 물질, 예컨대, 도전성 에폭시 등으로 이루어질 수 있다. 이와 달리, 제1 접착층(161)이 적용되지 않고, 도 4의 변형 예와 같이 금속 플레이트(140)와 전자부품(120)은 직접 접촉하는 형태로 구현될 수도 있으며, 이 경우, 방열 특성은 더욱 향상될 수 있을 것이다. 도 4의 예처럼 제1 접착층이 없는 경우에는 금속 플레이트(140)는 제2 접착층(162)에 의하여 프레임(110)과 결합될 수 있다.
다시 도 3을 참조하면, 금속 플레이트(140)와 프레임(110) 사이에는 제2 접착층(162)이 개재되어 이들을 결합시킬 수 있다. 이 경우, 제2 접착층(162)은 제1 접착층(161)과 다른 물질로 이루어질 수 있으며, 예컨대, 열 전도성이 우수한 솔더로 이루어질 수 있다. 이러한 형태에 의하여, 금속 플레이트(140)는 프레임(110)의 관통배선(115)과 접속되어 전자부품(120)의 하부로 방출되는 열의 방출 경로로 기능할 수 있다. 제1 접착층(161)과 마찬가지로 도 5에 도시된 형태와 같이, 제2 접착층(162) 없이 금속 플레이트(140)의 적용도 가능하며, 이 경우 금속 플레이트(140)는 제1 접착층(161)에 의하여 전자부품(120)과 결합되면서 프레임(110)의 배선층(113)과 직접 접촉할 수 있다.
이러한 방열 기능 외에 금속 플레이트(140)는 전자부품 패키지에 형성된 신호 패턴 등을 위한 접지 단자의 역할을 수행할 수 있다. 이때, 금속 플레이트(140)은 접지 단자로 기능하는 제1 배선층(114) 및 제2 배선층(116)의 일부와 전기적으로 연결될 수 있다. 금속 플레이트(140)가 접지 단자로서 기능하는 경우, 금속 플레이트(140)는 복수의 관통배선(115) 중 일부와만 전기적으로 연결되며, 나머지와는 전기적으로 분리될 수 있다. 이를 위하여, 금속 플레이트(140)와 프레임(110) 사이에 적용된 제2 접착층(162) 중 일부는 도전성 물질, 예컨대, 솔더를, 다른 영역에는 절연성 물질, 예컨대, 절연성 수지를 이용할 수 있다. 한편, 금속 플레이트(140)는 방열 효율을 향상시키기 위한 용도로만 제공될 수도 있으며, 이 경우에는 금속 플레이트(140)는 전자부품(120)과 전기적으로 분리될 수 있다. 이를 위하여, 제2 접착층(162)을 절연성 물질로 형성하거나 관통배선(1150 등을 전자부품(120)과 전기적으로 연결하지 않도록 구성할 수 있을 것이다.
도 3을 참조하여 다른 추가 구성 요소들을 설명하면, 보호층(180)은 재배선층(150)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 보호층(180)은 재배선층(150)의 배선층(162) 중 적어도 일부를 노출시키는 개구부(181)를 가질 수 있다. 개구부(181)는 배선층(152)의 일부의 일면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다.
보호층(180)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 재배선층(150)의 절연층(151)과 동일한 물질, 예를 들면 감광성 수지를 사용할 수도 있다. 보호층(180)은 단층인 것이 일반적이나, 다층으로 구성될 수도 있다.
접속단자(190)는 전자부품 패키지(100)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100)는 접속단자(190)를 통하여 전자기기의 메인 보드에 실장 된다. 접속단자(190)는 개구부(181)에 배치되며, 개구부(181)를 통하여 노출된 배선층(152)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
접속단자(190)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 접속단자(190)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(190)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(190) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
접속단자(190)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(190)의 수는 전자부품(120)의 전극 패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 6은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 6을 참조하면, 다른 일례에 따른 전자부품 패키지(200)는 앞선 실시 형태와 마찬가지로 프레임(110), 전자부품(120), 봉합재(130), 금속 플레이트(240), 재배선층(150) 등을 포함하며, 이하에서는, 다른 일례에 따른 전자부품(200)의 구성에 대하여 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점 위주로 설명한다.
본 변형 예의 경우, 전자부품(120) 및 금속 플레이트(240)의 상부에는 절연층(230)이 형성된다. 도 6에 도시된 형태와 같이, 절연층(230)은 금속 플레이트(240)의 상부 및 하부에 형성되며, 이에 따라 금속 플레이트(240)는 절연층(230)에 매립된 형태가 될 수 있다. 이 경우, 절연층(230)은 전기 절연 특성을 갖는 공지된 물질을 사용할 수 있는데, 예컨대, 봉합재(130)와 동일한 물질을 사용할 수 있을 것이다. 보다 구체적인 예로서, PPG (prepreg) 등을 다수 적층하여 절연층(230)을 구현할 수 있다.
도 6의 실시 예의 경우, 전자부품(120) 상에 다른 패키지를 추가 배치할 수 있으며, 이에 따라 POP 구조가 구현될 수 있다. 이를 위하여, 절연층(230)은 도전성 비아(210)를 포함할 수 있으며, 도전성 비아(210)는 프레임(110)의 관통배선(115)과 연결됨으로써 상하의 전기 도통 구조를 얻을 수 있다. 이 경우, 도 6에 도시된 형태와 같이 절연층(230)의 도전성 비아(210)는 금속 플레이트(240)를 관통하며 금속 플레이트(240)와는 전기적으로 분리될 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 전자부품 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100, 200: 전자부품 패키지
110: 프레임 110X: 내벽
110A: 상면 110B: 하면
113, 114, 116: 배선층 115: 관통배선
120: 전자부품 120P: 전극패드
140, 240: 금속 플레이트 130: 봉합재
150: 재배선층 151: 절연층
152: 배선층 153: 도전성 비아
161: 제1 접착층 162: 제2 접착층
180: 보호층 181: 개구부
190: 접속단자 210: 도전성 비아
230: 절연층

Claims (15)

  1. 관통홀 및 관통배선을 포함하는 프레임;
    상기 프레임의 관통홀 내에 배치된 전자부품;
    상기 전자부품 및 상기 프레임 상부에 배치된 금속 플레이트; 및
    상기 전자부품을 기준으로 상기 금속 플레이트의 맞은 편에 배치되며, 상기 전자부품과 전기적으로 연결된 재배선층;
    을 포함하는 전자부품 패키지.
  2. 제1항에 있어서,
    상기 금속 플레이트와 상기 전자부품 사이에 개재된 제1 접착층을 더 포함하는 전자부품 패키지.
  3. 제2항에 있어서,
    상기 제1 접착층은 도전성 에폭시인 전자부품 패키지.
  4. 제1항에 있어서,
    상기 금속 플레이트와 상기 전자부품은 직접 접촉하고 있는 전자부품 패키지.
  5. 제1항에 있어서,
    상기 금속 플레이트와 상기 프레임 사이에 개재된 제2 접착층을 더 포함하는 전자부품 패키지.
  6. 제5항에 있어서,
    상기 제2 접착층은 솔더인 전자부품 패키지.
  7. 제1항에 있어서,
    상기 금속 플레이트와 상기 전자부품 사이에 개재된 제1 접착층 및 상기 금속 플레이트와 상기 프레임 사이에 개재된 제2 접착층을 더 포함하며,
    상기 제1 및 제2 접착층은 서로 다른 물질인 전자부품 패키지.
  8. 제1항에 있어서,
    상기 프레임은 상면에 형성된 배선층을 포함하며, 상기 금속 플레이트와 상기 배선층은 직접 접촉하고 있는 전자부품 패키지.
  9. 제1항에 있어서,
    상기 관통배선은 복수 개 구비되며,
    상기 금속 플레이트는 상기 복수의 관통배선 중 일부와 전기적으로 연결되며 나머지와는 전기적으로 분리된 전자부품 패키지.
  10. 제1항에 있어서,
    상기 금속 플레이트는 상기 전자부품과 전기적으로 분리된 전자부품 패키지.
  11. 제1항에 있어서,
    상기 전자부품 및 상기 금속 플레이트의 상부에 형성된 절연층을 더 포함하는 전자부품 패키지.
  12. 제11항에 있어서,
    상기 절연층은 상기 금속 플레이트의 상부 및 하부에 형성되어 상기 금속 플레이트는 상기 절연층에 매립된 형태인 전자부품 패키지.
  13. 제11항에 있어서,
    상기 절연층은 상기 프레임의 관통배선과 연결된 도전성 비아를 포함하는 전자부품 패키지.
  14. 제13항에 있어서,
    상기 절연층의 도전성 비아는 상기 금속 플레이트를 관통하며 상기 금속 플레이트와는 전기적으로 분리된 전자부품 패키지.
  15. 제1항에 있어서,
    상기 관통홀에 충진되어 상기 전자부품을 봉합하는 봉합재를 더 포함하는 전자부품 패키지.
KR1020160039274A 2016-03-31 2016-03-31 전자부품 패키지 KR102052899B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160039274A KR102052899B1 (ko) 2016-03-31 2016-03-31 전자부품 패키지
TW106106582A TWI662669B (zh) 2016-03-31 2017-03-01 電子元件封裝
TW107130577A TWI690037B (zh) 2016-03-31 2017-03-01 電子元件封裝
US15/448,039 US10020272B2 (en) 2016-03-31 2017-03-02 Electronic component package
US15/707,266 US10304791B2 (en) 2016-03-31 2017-09-18 Electronic component package
US16/111,713 US10734335B2 (en) 2016-03-31 2018-08-24 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160039274A KR102052899B1 (ko) 2016-03-31 2016-03-31 전자부품 패키지

Publications (2)

Publication Number Publication Date
KR20170112343A true KR20170112343A (ko) 2017-10-12
KR102052899B1 KR102052899B1 (ko) 2019-12-06

Family

ID=59959800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160039274A KR102052899B1 (ko) 2016-03-31 2016-03-31 전자부품 패키지

Country Status (3)

Country Link
US (3) US10020272B2 (ko)
KR (1) KR102052899B1 (ko)
TW (2) TWI662669B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US20190091596A1 (en) * 2017-09-26 2019-03-28 Elenco Electronics, Inc. Two-sided grid with electrically conductive connections for a snap-together electronic toy set
US11239185B2 (en) 2017-11-03 2022-02-01 Dialog Semiconductor (Uk) Limited Embedded resistor-capacitor film for fan out wafer level packaging
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102063469B1 (ko) 2018-05-04 2020-01-09 삼성전자주식회사 팬-아웃 반도체 패키지
KR102061564B1 (ko) * 2018-05-04 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN109390127B (zh) * 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
JP6777136B2 (ja) * 2018-11-20 2020-10-28 Tdk株式会社 アンテナモジュール
CN110233139B (zh) * 2019-06-18 2021-12-03 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
KR20220033800A (ko) 2020-09-10 2022-03-17 삼성전자주식회사 반도체 패키지
US11842946B2 (en) * 2021-03-26 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package having an encapsulant comprising conductive fillers and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217328A (ja) * 2001-01-19 2002-08-02 Kyocera Corp 半導体素子収納用パッケージ
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
TWI300978B (en) 2006-08-07 2008-09-11 Phoenix Prec Technology Corp A plate having a chip embedded therein and the manufacturing method of the same
TWI352406B (en) 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
JP5633493B2 (ja) 2011-09-16 2014-12-03 オムロン株式会社 半導体装置及びマイクロフォン
US9484313B2 (en) 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
JP6415365B2 (ja) * 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217328A (ja) * 2001-01-19 2002-08-02 Kyocera Corp 半導体素子収納用パッケージ
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
US10672727B2 (en) 2018-01-02 2020-06-02 Samsung Electronics Co., Ltd. Semiconductor package providing protection from electrical noise

Also Published As

Publication number Publication date
TW201843781A (zh) 2018-12-16
US20170287856A1 (en) 2017-10-05
TWI690037B (zh) 2020-04-01
KR102052899B1 (ko) 2019-12-06
TWI662669B (zh) 2019-06-11
US20180033746A1 (en) 2018-02-01
TW201801268A (zh) 2018-01-01
US10734335B2 (en) 2020-08-04
US10020272B2 (en) 2018-07-10
US10304791B2 (en) 2019-05-28
US20180366426A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR102052900B1 (ko) 팬-아웃 반도체 패키지
KR102052899B1 (ko) 전자부품 패키지
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR101922875B1 (ko) 전자부품 패키지
KR101983185B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR101963282B1 (ko) 팬-아웃 반도체 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR101994748B1 (ko) 팬-아웃 반도체 패키지
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20170121666A (ko) 팬-아웃 반도체 패키지
KR20170105809A (ko) 전자부품 패키지 및 그 제조방법
KR20200023808A (ko) 팬-아웃 반도체 패키지
KR20160132749A (ko) 전자부품 패키지 및 그 제조방법
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR20200016624A (ko) 팬-아웃 반도체 패키지
KR20180076995A (ko) 팬-아웃 반도체 패키지 모듈
KR20190052598A (ko) 팬-아웃 반도체 패키지
KR101982061B1 (ko) 반도체 패키지
KR101982058B1 (ko) 팬-아웃 반도체 패키지
KR20190121560A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant