KR20160132749A - 전자부품 패키지 및 그 제조방법 - Google Patents

전자부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20160132749A
KR20160132749A KR1020150131398A KR20150131398A KR20160132749A KR 20160132749 A KR20160132749 A KR 20160132749A KR 1020150131398 A KR1020150131398 A KR 1020150131398A KR 20150131398 A KR20150131398 A KR 20150131398A KR 20160132749 A KR20160132749 A KR 20160132749A
Authority
KR
South Korea
Prior art keywords
electronic component
frame
component package
package
metal layer
Prior art date
Application number
KR1020150131398A
Other languages
English (en)
Other versions
KR101973425B1 (ko
Inventor
강승온
한우성
고영관
김철규
김한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/140,775 priority Critical patent/US9842789B2/en
Priority to TW105114369A priority patent/TWI655723B/zh
Publication of KR20160132749A publication Critical patent/KR20160132749A/ko
Priority to US15/667,738 priority patent/US10170386B2/en
Application granted granted Critical
Publication of KR101973425B1 publication Critical patent/KR101973425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 개시는 관통 홀을 갖는 프레임, 상기 프레임의 관통 홀 내에 배치된 전자부품, 상기 프레임의 관통 홀 내벽에 배치된 제1 금속층, 상기 전자부품을 봉합하는 봉합재, 및 상기 프레임 및 상기 전자부품 하측에 배치된 재배선층을 포함하는 전자부품 패키지 및 그 제조방법에 관한 것이다.

Description

전자부품 패키지 및 그 제조방법{ELECTRONIC COMPONENT PACKAGE AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 전자부품 패키지 및 그 제조방법에 관한 것이다.
전자부품 패키지란 전자부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로 기판, 예를 들면 인터포저 기판 내에 전자부품을 내장하는 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 통상의 봉합 재료로 전자부품을 단순히 봉합하는 상술한 바와 같은 웨이퍼 레벨 패키지의 경우, 패키지의 고기능화 등에 따라 발생하는 높은 수준의 발열 및 전자파를 적절히 제어함에 어려움이 있다.
본 개시의 여러 목적 중 하나는 전자부품에서 발생하는 열과 전자파를 효과적으로 처리할 수 있는 전자부품 패키지 및 이를 효율적으로 제조하는 방법을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 패키지 내의 전자부품을 봉합하는 영역에 금속층을 갖는 프레임을 도입하는 것이다.
본 개시의 여러 효과 중 일 효과로서 발열 및 전자파 간섭에 따른 여러 문제를 해소할 수 있는 전자부품 패키지를 및 이를 효율적으로 제조할 수 있는 방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도다.
도 5는 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 6은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 7은 도 6의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
도 8은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 9는 도 8의 전자부품 패키지의 개략적인 Ⅲ-Ⅲ' 면 절단 평면도다.
도 10은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 11은 도 10의 전자부품 패키지의 개략적인 Ⅳ-Ⅳ' 면 절단 평면도다.
도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 13은 도 12의 전자부품 패키지의 개략적인 V-V' 면 절단 평면도다.
도 14는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 15는 도 14의 전자부품 패키지의 개략적인 Ⅵ-Ⅵ' 면 절단 평면도다.
도 16은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 17은 도 16의 전자부품 패키지의 개략적인 Ⅶ-Ⅶ' 면 절단 평면도다.
도 18은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 19는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 20은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 21은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 22는 다양한 전자부품 패키지의 방열 시뮬레이션 결과를 나타낸다.
도 23은 도 22의 전자부품 패키지의 온도 단면적 분포를 나타낸다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도이다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 관통 홀(cavity, 110X)를 갖는 프레임(package body, 110); 상기 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(electronic component, 120); 상기 프레임(110)의 관통 홀(110X) 내벽에 배치된 제1 금속층(111); 상기 프레임(110)의 하면(110B)에 배치된 제2 금속층(112B); 상기 프레임(110)의 상면(110A)에 배치된 제3 금속층(112A); 상기 전자부품(120)을 봉합하는 봉합재(encapsulating material, 150); 및 상기 프레임(110) 및 상기 전자부품(120) 하측에 배치된 재배선층(redistribution layer, 130); 을 포함한다. 여기서, 하측에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함한다.
일반적인 전자부품 패키지의 경우 전자부품 주위를 단순히 EMC(Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하고 있으며, 이 경우 전자부품에서 발생되는 열은 대부분 재배선층을 따라서 하측 쪽으로 빠져나가게 되고, 열 전도율이 낮은 봉합재 쪽으로는 열이 매우 적은 양만 전도되어 방열 특성이 떨어지게 된다. 반면, 상기와 같이 전자부품(120)을 봉합하는 영역에 금속층(111, 112A, 112B)을 갖는 프레임(110)을 도입하면, 프레임(110)에 의하여 패키지의 워피지를 효과적으로 제어할 수 있음은 물론이며, 금속층(111, 112A, 112B)에 의하여 다양한 루트로 열이 용이하게 확산될 수 있는바, 방열 특성을 향상시킬 수 있다.
또한, 전자부품 주위를 단순히 EMC(Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하는 경우, 전자부품으로부터 발생하는, 또는 외부로부터 유입되는 전자파에 따른 전자파 간섭(Electro Magnetic Interference: EMI)에 의하여 전자부품이 실장되는 전자기기의 동작 특성 등이 저하될 수 있다. 반면, 상기와 같이 전자부품(120)를 봉합하는 영역에 금속층(111, 112A, 112B)를 갖는 프레임(110)을 도입하면, 금속층(111, 112A, 112B)은 일반적으로 전자파 차단 역시 가능하기 때문에, 전자파 간섭에 의한 문제점 역시 해결할 수 있다.
이하에서는, 일례에 따른 전자부품 패키지(100A)의 각각의 구성에 대하여 보다 자세히 살펴보기로 한다.
프레임(110)는 패키지(100A)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(110)는 상면(110A) 및 상기 상면(110A)과 마주보는 하면(110B)을 가지며, 이때 상기 관통 홀(110X)가 상기 상면(110A)과 하면(110B) 사이를 관통하도록 형성될 수 있다. 관통 홀(110X) 내에는 전자부품(120)이 프레임(110)과 이격되도록 배치되며, 그 결과 전자부품(120)의 측면 주위는 프레임(110)에 의하여 둘러싸인다.
프레임(110)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다.
프레임(110)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라, 예컨대 100㎛ 내지 500㎛ 정도일 수 있다.
전자부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자부품일 수도 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)은 재배선층(130)과 전기적으로 연결되는 전극 패드(120P)를 포함한다. 전극 패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 전도성 물질을 특별한 제한 없이 사용할 수 있다. 전도성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극 패드(120P)는 재배선층(130)에 의하여 재배선 된다. 전극 패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션 층(부호 미도시), 및 전극 패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극 패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 전극 패드(120P)가 형성된 면은 액티브 면(active layer)이 된다.
전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
제1 금속층(111)은 기본적으로는 전자부품(120)에서 발생하는 열이 프레임(110) 쪽으로 확산되도록 하여 분산시키며, 더불어 전자파를 차폐한다. 제1 금속층(111)은 관통 홀(110X)의 내벽에 배치되며, 따라서 전자부품(120) 측면 주위를 둘러싼다. 제1 금속층(111)은 관통 홀(110X)의 내벽을 모두 덮는 층 형태일 수 있으며, 이 경우 발열 및 전자파 간섭의 문제를 보다 효과적으로 제어할 수 있다. 제1 금속층(111)은 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 포함할 수 있다.
제2 금속층(112B)은 제1 금속층(111) 등을 통하여 전달된 열을 패키지(100A)의 하측으로 확산시킨다. 더불어 전자파 차단 효과를 보다 향상시킨다. 제2 금속층(112B)은 프레임(110)의 하면(110B)에 배치되며, 일례에서는 하면(110B)를 모두 덮는 층 형태일 수 있는바, 발열 및 전자파 간섭 문제를 보다 효과적으로 제어할 수 있다. 제2 금속층(112B) 역시 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 포함할 수 있다.
제2 금속층(112B)은 필요에 따라 재배선층(130)의 전도성 패턴(132) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴과 연결될 수 있다. 또는, 재배선층(130)의 전도성 패턴(132) 중 더미 패턴과 연결될 수도 있다. 이 경우 열이 패키지(100A) 하측으로 보다 쉽게 분산될 수 있다. 그러나, 이에 한정되는 것은 아니며, 전도성 패턴(132)과 연결되지 않은 상태로 확산에 의하여 열이 전달될 수도 있음은 물론이다.
제3 금속층(112A)은 제1 금속층(111) 등을 통하여 전달된 열을 패키지(100A)의 상측으로 확산시킨다. 더불어 전자파 차단 효과를 보다 향상시킨다. 제3 금속층(112A)은 프레임(110)의 상면(110A)에 배치되며, 일례에서는 상면(110A)을 모두 덮는 층 형태일 수 있는바, 발열 및 전자파 간섭 문제를 보다 효과적으로 제어할 수 있다. 제3 금속층(112A) 역시 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 포함할 수 있다.
재배선층(130)은 전자부품(120)의 전극 패드(120P)를 재배선하기 위한 구성이다. 재배선층(130)을 통하여 다양한 기능을 가지는 수십 수백의 전극 패드(120P)가 재배선 될 수 있으며, 후술하는 제1 외부 접속 단자(165)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다.
재배선층(130)은 절연 층(131), 상기 절연 층(131) 상에 배치되는 전도성 패턴(132), 및 상기 절연 층(131)을 관통하는 전도성 비아(133)를 포함한다. 일례에 따른 전자부품 패키지(100A)에서는 재배선층(130)이 하나의 층으로 구성되나, 이에 한정되는 것은 아니며, 후술하는 바와 같이 복수의 층으로 구성될 수도 있다.
절연 층(131)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. PID 수지와 같은 감광성 절연 물질을 사용하는 경우 절연 층(131)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 절연 층(131)의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연 층(141)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 전도성 패턴(132)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 전도성 패턴(132)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
전도성 패턴(132)은 재배선 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 전도성 패턴(132, 142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 전도성 패턴(132)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
전도성 패턴(132) 중 노출된 전도성 패턴(132)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 상기 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
전도성 비아(133)는 서로 다른 층에 형성된 전도성 패턴(132), 전극 패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 전도성 비아(133) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 전도성 비아(133) 역시 전도성 물질로 완전히 충전될 수 있으며, 또는 전도성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
봉합재(150)는 전자부품(120)을 보호하기 위한 구성이다. 봉합재(150)는 이를 위하여 전자부품(120)을 봉합한다. 봉합 형태는 특별히 제한되지 않으며, 전자부품(120)의 적어도 일부를 감싸는 형태이면 무방하다. 일례에서는 봉합재(150)가 프레임(110) 및 전자부품(120)의 상측을 덮는다. 그 결과, 프레임(110)의 관통 홀(110X) 내의 나머지 공간을 채운다. 여기서, 상측을 덮는다는 것은 대상 구성요소가 기준이 되는 구성요소와 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함한다. 한편, 봉합재(150)가 관통 홀(110X)를 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 전자부품(120)의 버클링을 감소시키는 역할도 수행할 수 있다.
봉합재(150)는 복수의 물질로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통 홀(110X) 내의 공간을 제1 봉합재로 채우고, 그 후 프레임(110) 및 전자부품(120)의 상측을 제2 봉합재로 덮을 수 있다. 또는, 제1 봉합재를 사용하여 관통 홀(110X) 내의 공간을 채움과 더불어 소정의 두께로 프레임(110) 및 전자부품(120)의 상측을 덮고, 그 후 제1 봉합재 상에 제2 봉합재를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있다.
봉합재(150)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 그 물질로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수 있음은 물론이다.
봉합재(150)는 프레임(110)의 물질 보다 엘라스틱 모듈러스가 낮을 수 있다. 예를 들면, 봉합재(150)의 엘라스틱 모듈러스는 15GPa 이하, 예컨대, 50MPa 내지 15GPa 정도일 수 있다. 봉합재(150)의 엘라스틱 모듈러스가 상대적으로 작을수록 전자부품(120)에 대한 버클링 효과 및 응력 분산 효과를 통하여 패키지(100A)의 워피지를 감소시킬 수 있다. 구체적으로, 봉합재(150)가 관통 홀(110X) 공간을 채우는바 전자부품(120)에 대한 버클링 효과를 가질 수 있으며, 전자부품(120)을 덮는바 전자부품(120)에서 발생하는 응력을 분산 및 완화시킬 수 있다. 다만, 엘라스틱 모듈러스가 너무 작은 경우에는 변형이 너무 심하여 봉합재의 기본 역할을 수행하지 못할 수 있다.
봉합재(150)에는 전자파 차단을 위하여 필요에 따라 전도성 입자가 포함될 수 있다. 전도성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
봉합재(150)로 채워진 관통 홀(110X) 내의 공간의 간격은 특별히 한정되지 않으며, 통상의 기술자가 최적화할 수 있다. 예를 들면, 10㎛ 내지 150㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
일례에 따른 전자부품 패키지(100A)는 재배선층(130) 하측에 배치되는 외부 층(160)을 더 포함할 수 있다. 외부 층(160)은 재배선층(130)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 외부 층(160)은 재배선층(130)의 전도성 패턴(132) 중 적어도 일부를 노출시키는 개구부(161)를 갖는다. 개구부(161)는 전도성 패턴(132)의 일부의 일면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다.
외부 층(160)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 재배선층(130)의 절연 층(131)과 동일한 물질, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 외부 층(160)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
일례에 따른 전자부품 패키지(100A)는 외부 층(160)의 하면을 통하여 외부로 노출되는 외부 접속 단자(165)를 더 포함할 수 있다. 외부 접속 단자(165)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 외부 접속 단자(165)를 통하여 전자기기의 메인 보드에 실장 된다. 외부 접속 단자(165)는 개구부(161)에 배치되며, 개구부(161)를 통하여 노출된 전도성 패턴(132)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
외부 접속 단자(165)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 외부 접속 단자(165)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 외부 접속 단자(165)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
외부 접속 단자(165) 중 일부는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
외부 접속 단자(165)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 외부 접속 단자(165)의 수는 전자부품(120)의 전극 패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 5는 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
전자부품 패키지(100A)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 5a를 참조하면, 프레임(110)를 준비한다. 여기서 A는 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다. 즉, 대용량 사이즈의 프레임(110)를 준비한 후 후술하는 과정을 통하여 복수의 전자부품 패키지(100)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 패키지로 싱귤레이션 할 수 있다. 프레임(110)에는 우수한 정합성(Pick-and-Place: P&P)을 위한 기준 마크(fiducial mark)가 있을 수 있으며, 이를 통하여 전자부품(120)의 실장 위치를 보다 명확히 할 수 있는바 제작의 완성도를 높일 수 있다.
도 5b를 참조하면, 프레임(110)를 관통하는 관통 홀(110X)를 형성한다. 여기서 A는 관통 홀(110X)가 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 관통 홀(110X)를 형성하는 방법은 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 관통 홀(110X)를 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통 홀(110X) 내의 수지 스미어를 제거한다. 관통 홀(110X)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다.
도 5c를 참조하면, 프레임(110)의 상면(110A) 및 하면(110B)과 관통 홀(110X)의 내벽에 금속층(111, 112A, 112B)을 형성한다. 여기서 A는 금속층(111, 112A, 112B)이 형성된 프레임(110)의 평면도를 나타내며, B는 A에서 단위 패키지로 활용할 수 있는 일부 영역의 단면을 나타낸다. 금속층(111, 112A, 112B)은 공지의 방법으로 형성할 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 5d를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 전자부품(120)은 전극 패드(120P)가 하측을 향하도록 페이스-다운(face-down) 형태로 배치되며, 다만 이에 한정되는 것은 아니고, 필요에 따라서는 페이스-업(face-up) 형태로 배치될 수도 있다. 그 후, 봉합재(150)를 이용하여 전자부품(120)을 봉합한다. 봉합재(150)는 프레임(110) 및 전자부품(120)의 상측을 덮으며, 관통 홀(110X) 내의 공간을 채운다. 봉합재(150)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(150) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 테이프(미도시) 등을 이용하여 하측을 막아둔 상태에서 전자부품(120)을 봉합할 수 있도록 봉합재(150)를 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 전자부품(120)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다.
도 5e를 참조하면, 프레임(110) 및 전자부품(120) 하측에 재배선층(130)을 형성한다. 구체적으로, 프레임(110) 및 전자부품(120) 하측에 절연 층(131)를 형성하고, 그 후 전도성 패턴(132) 및 전도성 비아(133)를 형성하여 재배선층(130)을 형성한다.
절연 층(131)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
전도성 패턴(132) 및 전도성 비아(133)를 형성하는 방법 역시 공지의 방법을 이용할 수 있다. 먼저, 비아 홀(미도시)은 상술한 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 연 층(131)이 PID 수지 등을 포함하는 경우에는, 비아 홀은 포토 리소그래피 공법으로도 형성할 수 있다. 전도성 패턴(132) 및 전도성 비아(133)는 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
재배선층(130)을 형성한 후에는, 그 하측에 외부 층(160)을 형성한다. 외부 층(160)은 마찬가지로 외부 층(160) 전구체를 라미네이션 한 후 경화시키는 방법, 외부 층(160) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 그 후, 외부 층(160)에 전도성 패턴(142) 중 적어도 일부가 노출되도록 개구부(161)를 형성한다. 개구부(161)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 또는 포토 리소그래피 공법으로 형성할 수 도 있다.
외부 층(160)에 개구부(161)를 형성한 후, 개구부(161)에 배치되는 외부 접속 단자(165)를 형성한다. 외부 접속 단자(165)의 형성 방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 외부 접속 단자(165)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 외부 접속 단자(165)의 일부는 외부 층(160)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 개구부(161) 만을 형성할 수도 있으며, 외부 접속 단자(165)는 패키지(100A) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 6은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 7은 도 6의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 상기 봉합재(150)가 상기 프레임(110)를 바깥쪽 측면 역시 둘러싼다. 이와 같이 프레임(110)가 봉합재(150)에 의하여 둘러싸이게 되면 프레임(110)가 외부로 노출되지 않는바 산화 방지 등 신뢰성 향상을 도모할 수 있다. 다른 일례에 따른 전자부품 패키지(100B)에 포함되는 각각의 구성에 대한 설명은 상술한 바와 중복되는바 생략한다. 또한, 다른 일례에 따른 전자부품 패키지(100B)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 봉합재(150)가 상기 프레임(110)를 바깥쪽 측면을 둘러싸도록 프레임(110)를 형성하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 8은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 9는 도 8의 전자부품 패키지의 개략적인 Ⅲ-Ⅲ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100D)는 프레임(110)를 관통하는 관통 배선(113)을 더 포함하며, 프레임(110)의 하면(110B) 및 상면(110A)에 배치된 제2 및 제3 금속층(112B, 112A)이 패턴화 되어 있다. 이하, 다른 일례에 따른 전자부품 패키지(100C)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
프레임(110)의 상면(110A) 및 하면(110B)를 관통하는 관통 배선(113)은 서로 다른 층에 배치된 전도성 패턴들을 전기적으로 연결시키기 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 관통 배선(113)을 통하여 전자부품(120)의 좌, 우 측면을 통해 상, 하측의 전기적 연결이 가능해지고, 이에 따라 공간 활용도를 극대화할 수 있으며, 3차원 구조에서의 연결을 통해 패키지 온 패키지(Packagf on Packagf: PoP)등에 적용이 가능해 짐에 따라 현재의 다양한 모듈이나 패키지 응용 제품군에 확대 적용이 가능해 진다. 관통 배선(113)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 관통 배선(113)은 제2 및 제3 금속층(112B, 112A) 중에서 관통 배선의 패드 역할을 수행하는 패드 패턴과 연결된다. 관통 배선(113)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전자부품 패키지(100C) 상에 실장 되는 다른 패키지의 형태에 따라서 도면에서와 같이 프레임(110)의 특정 영역에만 관통 배선(113)이 배치될 수 있고, 이와 달리 프레임(110)의 전면에 다 배치될 수도 있다. 프레임(110)의 재료로 금속을 사용하는 경우, 예를 들면, Fe-Ni계 합금 등을 사용하는 경우에는, 관통 배선(113)이나 금속층(112A, 112B)과의 전기적 절연을 위하여 금속과 관통 배선(113) 및/또는 금속층(112A, 112B) 사이에는 절연 재료를 배치할 수 있다.
제2 및 제3 금속층(112B, 112A)은 재배선 패턴의 역할 역시 수행할 수 있으며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 제2 및 제3 금속층(112B, 112A)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴, 본드 핑거(BF) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴, 본드 핑거(BF) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 관통 배선 패드, 외부 접속 단자 패드 등의 역할을 수행할 수도 있다. 제2 및 제3 금속층(112B, 112A)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 제2 및 제3 금속층(112B, 112A)은 경우에 따라서는 재배선 기능을 수행하지 않는 더미 패턴일 수도 있다. 다른 일례에서는, 제2 및 제3 금속층(112B, 112A)은 제1 금속층(111)과 연결되지 않을 수 있다. 다만, 제2 및 제3 금속층(112B, 112A)이 그라운드(GND) 패턴이거나 더미 패턴인 경우에는 제1 금속층(111)과 연결될 수도 있으나, 이에 한정되는 것은 아니다.
다른 일례에 따른 전자부품 패키지(100C)에서는 봉합재(150)가 프레임(110)의 상면(110A)에 배치된 제3 금속층(112A) 중 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 또한, 봉합재(150)의 외곽 면을 통하여 외부로 노출되는 외부 접속 단자(175)를 더 포함할 수 있다. 외부 접속 단자(175)는 전자부품 패키지(100C) 상의 다른 전자부품이나 패키지 등을 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100C) 상에 외부 접속 단자(175)를 통하여 다른 전자부품 패키지가 실장 되어 패키지 온 패키지 구조가 될 수 있다. 외부 접속 단자는 봉합재(150)의 개구부(151)에 배치되며, 개구부(151)를 통하여 노출된 제3 금속층(112A)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
외부 접속 단자(175)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 외부 접속 단자(175)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 외부 접속 단자(175)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100C)의 경우도 상술한 전자부품 패키지(100B)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100C)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 미리 프레임(100)에 관통 배선(130)을 형성하며, 제2 및 제3 금속층(112B, 112A)를 패터닝하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 10은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 11은 도 10의 전자부품 패키지의 개략적인 Ⅳ-Ⅳ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100D)는 프레임(110)를 관통하는 관통 배선(113)을 더 포함하며, 프레임(110)의 하면(110B) 및 상면(110A)에 배치된 제2 및 제3 금속층(112B, 112A)이 패턴화 되어 있다. 또한, 봉합재(150) 상에 배치되는 외곽 전도성 패턴(152) 및 상기 봉합재(150)의 일부를 관통하는 외곽 전도성 비아(153)를 포함한다. 이하, 다른 일례에 따른 전자부품 패키지(100D)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
프레임(110)의 상면(110A) 및 하면(110B)를 관통하는 관통 배선(113)의 개수, 간격, 배치 형태 등은 마찬가지로 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전자부품 패키지(100D) 상에 실장 되는 다른 패키지의 형태에 따라서 도면에서와 같이 프레임(110)의 전면에 관통 배선(113)이 배치될 수 있고, 이와 달리 프레임(110)의 특정 영역에만 배치될 수도 있다.
봉합재(150) 상에 배치되는 외곽 전도성 패턴(152)은 재배선 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 구체적인 예는 상술한 바와 같다. 외곽 전도성 패턴(152)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 봉합재(150) 상의 전면에 외곽 전도성 패턴(152)를 배치할 수 있으며, 외부 접속 단자(175) 역시 이에 맞춰 후술하는 커버 층(170)의 전 면에 배치할 수 있는바, 다양한 설계가 가능하다. 외곽 전도성 패턴(152)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 필요에 따라서는 외곽 도전성 패턴(134)이 전자부품(120)이 차지하는 평면 면적을 기준으로 그 상측 영역을 실질적으로 대부분 덮도록 배치될 수 있으며, 이 경우 전자부품(120)의 모든 면이 전도성 성분들로 둘러싸이게 되는바, 전자파를 효과적으로 차단할 수 있다.
봉합재(150)를 일부 관통하는 외곽 전도성 비아(153)는 서로 다른 층에 형성된 전도성 패턴(112A, 152)을 전기적으로 연결시키며, 그 결과 패키지(100D) 내에 전기적 경로를 형성시킨다. 외곽 전도성 비아(153) 역시 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 외곽 전도성 비아(153)는 전도성 물질로 완전히 충전될 수 있으며, 또는 전도성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
다른 일례에 따른 전자부품 패키지(100D)는 봉합재(150) 상측에 배치되는 커버 층(170)을 더 포함할 수 있다. 커버 층(170)은 봉합재(150)나 외곽 전도성 패턴(152) 등을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 커버 층(170)은 봉합재(150) 상에 배치된 외곽 전도성 패턴(152) 중 적어도 일부를 노출시키는 개구부(171)를 갖는다. 개구부(171)는 외곽 전도성 패턴(152)의 일부의 일면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다. 커버 층(170)의 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 다양한 PID 수지를 사용할 수 있다. 커버 층(170)은 필요에 따라 다층으로 구성될 수도 있다.
다른 일례에 따른 전자부품 패키지(100D)는 커버 층(170)의 개구부(171)에 배치되는 외부 접속 단자(175)를 더 포함할 수 있다. 외부 접속 단자(175)는 개구부(171)에 배치되며, 개구부(171)를 통하여 노출된 외곽 전도성 패턴(152)과 연결된다. 외부 접속 단자(175)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 외부 접속 단자(175)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 외부 접속 단자(175)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 필요에 따라서, 개구부(171)에는 별도의 다양한 수동 부품(미도시)이 배치될 수도 있다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100D)의 경우도 상술한 전자부품 패키지(100B)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100D)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 외곽 전도성 패턴(152) 및 외곽 전도성 비아(153)를 형성하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 13은 도 12의 전자부품 패키지의 개략적인 Ⅴ-Ⅴ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100E)는 전자부품(120, 124) 중 적어도 하나는 집적회로(120)이고, 다른 적어도 하나는 수동 부품(124)이다. 이하, 다른 일례에 따른 전자부품 패키지(100E)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
집적회로(120)는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 칩을 말하며, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 수동 부품(124)은, 예를 들면, 인덕터, 콘덴서, 저항기 등일 수 있으나, 이에 한정되는 것은 아니다. 집적회로(120)은 전극 패드(120P)를 통하여 재배선층(130)과 전기적으로 연결된다. 수동 부품(124)은 전극 패드(미도시), 예를 들면, 외부 전극을 통하여 재배선층과 전기적으로 연결된다.
집적회로(120) 및 수동 부품(124)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 집적회로(120)은 관통 홀(110X)의 중앙 부근에 배치될 수 있으며, 수동 부품(124)은 관통 홀(110X)의 내벽 부근에 배치될 수 있으나, 이에 한정되는 것은 아니다. 또한, 집적회로(120)은 하나만 배치되고, 수동 부품(124)는 복수개가 배치될 수 있으나, 역시 이에 한정되는 것은 아니며, 그 반대일 수도 있고, 모두 하나씩만 배치될 수도 있으며, 모두 복수개가 배치될 수도 있다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100E)의 경우도 상술한 전자부품 패키지(100B ~ 100D)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100E)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 전자부품(120, 124)로 집적회로(120) 및 수동 부품(124)을 함께 배치하는 것등을 제외하고는 상술한 바와 동일한바 생략한다.
도 14는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 15는 도 14의 전자부품 패키지의 개략적인 Ⅵ-Ⅵ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100F)는 전자부품(120, 122)이 복수 개이다. 이하, 다른 일례에 따른 전자부품 패키지(100F)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 전자부품(120, 122)은 서로 동일하거나 또는 서로 다를 수 있다. 복수의 전자부품(120, 122)은 각각 재배선층(130)과 전기적으로 연결되는 전극 패드(120P, 122P)를 가진다. 전극 패드(120P, 122P)는 각각 재배선층(130)에 의하여 재배선 된다. 복수의 전자부품(120, 122)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 전자부품(120, 122)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상 더 배치될 수 있음은 물론이다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100F)의 경우도 상술한 전자부품 패키지(100B ~ 100E)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100F)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 복수의 전자부품(120, 122)을 배치하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 15는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 16은 도 15의 전자부품 패키지의 개략적인 Ⅶ-Ⅶ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100G)는 관통 홀(110X1, 110X2)가 복수 개이고, 각각의 관통 홀(110X1, 110X2) 내에 전자부품(120, 122)이 각각 배치된다. 이하, 다른 일례에 따른 전자부품 패키지(100G)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 관통 홀(110X1, 110X2)의 면적이나 모양 등은 서로 동일하거나 또는 서로 다를 수 있으며, 각각의 관통 홀(110X1, 110X2)에 배치되는 전자부품(120, 122) 역시 서로 동일하거나 또는 서로 다를 수 있다. 복수의 관통 홀(110X1, 110X2) 및 이에 각각 배치되는 전자부품(120, 122)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 관통 홀(110X1, 110X2)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상일 수 있음은 물론이다. 또한, 각각의 관통 홀(110X1, 110X2) 내에 배치되는 전자부품(120, 122)은 도면에서와 같이 1개일 수 있으나, 이에 한정되는 것은 아니며, 2개, 3개 등 그 이상일 수 있음은 물론이다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100G)의 경우도 상술한 전자부품 패키지(100B ~ 100F)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100G)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 복수의 관통 홀(110X1, 110X2)를 형성한 후 각각의 관통 홀(110X1, 110X2)에 전자부품(120, 122)을 각각 배치하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 18은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100H)는 관통 홀(110X)의 내벽 및 프레임(110)의 하면(110B)에만 금속층(111, 112B)이 배치된다. 이하, 다른 일례에 따른 전자부품 패키지(100H)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
경우에 따라서는 다른 일례에 따른 전자부품 패키지(100H)에서와 같이 프레임(110)의 상면(110A)에는 금속층(112A)가 배치되지 않을 수도 있다. 다만, 적어도 관통 홀(110X)의 내벽 및 프레임(110)의 하면(110B)에는 금속층(111, 112B)이 배치되어야만 충분한 방열 효과 및 전자파 차단 효과를 가질 수 있다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100H)의 경우도 상술한 전자부품 패키지(100B ~ 100G)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100H)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 프레임(110)의 상면(110A)에는 금속층(112A)을 형성하지 않는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 19는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100I)는 봉합재(150) 상측에 배치된 금속 층(151)을 더 포함한다. 이하, 다른 일례에 따른 전자부품 패키지(100H)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
금속 층(151)을 가지는 경우 방열 특성 및 전자파 차단 특성을 보다 향상시킬 수 있다. 금속 층(151)의 형성 물질로는 전도성 물질을 특별한 제한 없이 사용할 수 있다. 전도성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100I)의 경우도 상술한 전자부품 패키지(100B ~ 100H)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100I)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 봉합재(150) 상측에 금속 층(151)을 형성하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 20은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100J)는 재배선층(130, 140)이 복수의 층으로 구성된다. 이하, 다른 일례에 따른 전자부품 패키지(100J)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
재배선층(130, 140)은 전자부품의 종류에 따라서 복수의 층으로 구성될 수도 있으며, 도면에 도시한 바와 달리 2층 이상의 복수의 층으로 구성될 수도 있음은 물론이다. 각각의 재배선층(130, 140)은 절연 층(131, 141), 전도성 패턴(132, 142), 및 전도성 비아(133)를 포함한다. 재배선층(130, 140)에 대한 설명은 상술한 바와 동일하므로 생략한다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100J)의 경우도 상술한 전자부품 패키지(100B ~ 100I)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100J)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 재배선층(130, 140)을 복수의 층으로 구성하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 21은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100K)는 재배선층(130, 140)에 포함되는 전도성 패턴(132, 142) 중 일부가 전자부품(120)이 차지하는 평면 면적을 기준으로 그 하측 영역을 실질적으로 대부분 덮도록 배치될 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100K)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
전자부품(120)이 차지하는 평면 면적을 기준으로 그 하측 영역을 실질적으로 대부분 덮도록 배치되는 전도성 패턴(132, 142) 중 일부는 그라운드 패턴(GND) 패턴일 수도 있고, 더미 패턴일 수도 있다. 다만, 어느 경우나 전자부품(120)의 모든 면이 전도성 성분들로 둘러싸이게 되는바, 전자파를 효과적으로 차단할 수 있다.
한편, 도면에 도시한 바와 다르게, 다른 일례에 따른 전자부품 패키지(100K)의 경우도 상술한 전자부품 패키지(100B ~ 100J)의 특징적인 형태가 적용된 형태로 변형될 수 있음은 물론이다. 또한, 다른 일례에 따른 전자부품 패키지(100k)의 제조 방법은 상술한 전자부품 패키지(100A)의 제조 방법에 있어서 재배선층(130, 140)에 포함되는 전도성 패턴(132, 142) 중 일부를 전자부품(120)의 평면 면적을 기준으로 하측 영역을 실질적으로 모두 덮도록 배치하는 것 등을 제외하고는 상술한 바와 동일한바 생략한다.
도 22는 다양한 전자부품 패키지의 방열 시뮬레이션 결과를 나타낸다.
도 23은 도 22의 전자부품 패키지의 온도 단면적 분포를 나타낸다.
베이스 모델(Base)은 전자부품을 단순히 봉합재로 봉합한 경우이고, 첫 번째 모델(Case 1)은 프레임을 도입하되 금속층을 프레임의 상면 및 하면 배치한 경우이고, 두 번째 모델(Case 2)은 관통 홀의 내벽에도 금속층을 배치한 경우이며, 세 번째 모델(Case 3)은 프레임의 상면 및 하면에 배치한 금속층의 두께를 10㎛ 에서 30 ㎛로 증가시킨 경우이다. 도면에서 알 수 있듯이, 베이스 모델에서 세 번째 모델로 갈수록 방열 효과가 우수하다는 것을 알 수 있다. 즉, 열 확산이 더 잘 일어난다는 것을 알 수 있다. 또한, 금속층의 두께가 30㎛ 이상인 경우 특히 효과가 우수하다는 것을 알 수 있다.
한편, 본 개시에서 연결된다는 의미는 직접 연결되는 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결되는 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 한편, 본 개시에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
한편, 본 개시에서 사용된 "일례" 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
한편, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
100A ~ 100J: 전자부품 패키지 110: 프레임
110A: 상면 110B: 하면
111, 112A, 112B: 금속층 113: 관통 배선
120, 122, 124: 전자부품 120P, 122P: 전극 패드
110X, 110X1, 110X2: 관통 홀 130, 140: 재배선층
131, 141: 절연 층 132, 142, 152: 전도성 패턴
133, 143: 전도성 비아 150: 봉합재
151, 161, 171: 개구부 165, 175: 외부 접속 단자
160: 외부 층 170: 커버 층

Claims (16)

  1. 관통 홀을 갖는 프레임;
    상기 프레임의 관통 홀 내에 배치된 전자부품;
    상기 프레임의 관통 홀 내벽에 배치된 제1 금속층;
    상기 전자부품을 봉합하는 봉합재; 및
    상기 프레임 및 상기 전자부품 하측에 배치된 재배선층; 을 포함하는,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 제1 금속층은 상기 전자부품의 측면 주위를 둘러싸는,
    전자부품 패키지.
  3. 제 2 항에 있어서,
    상기 제1 금속층은 상기 프레임의 관통 홀 내벽을 모두 덮는,
    전자부품 패키지.
  4. 제 1 항에 있어서,
    상기 프레임의 하면에 배치된 제2 금속층; 을 더 포함하는,
    전자부품 패키지.
  5. 제 4 항에 있어서,
    상기 제2 금속층은 상기 제1 금속층과 연결되는,
    전자부품 패키지.
  6. 제 4 항에 있어서,
    상기 제2 금속층은 상기 프레임의 하면을 모두 덮는,
    전자부품 패키지.
  7. 제 4 항에 있어서,
    상기 프레임의 상면에 배치된 제3 금속층;
    을 더 포함하는 전자부품 패키지.
  8. 제 7 항에 있어서,
    상기 제3 금속층은 상기 제1 금속층과 연결되는,
    전자부품 패키지.
  9. 제 7 항에 있어서,
    상기 제3 금속층은 상기 프레임의 상면을 모두 덮는,
    전자부품 패키지.
  10. 제 7 항에 있어서,
    상기 제2 및 제3 금속층은 재배선 패턴 또는 더미 패턴인,
    전자부품 패키지.
  11. 제 10 항에 있어서,
    상기 프레임을 관통하는 관통 배선; 을 더 포함하는,
    전자부품 패키지.
  12. 제 1 항에 있어서,
    상기 재배선층의 하측에 배치되며 개구부를 갖는 외부 층; 및
    상기 개구부 내에 배치된 외부 접속 단자; 를 더 포함하며,
    상기 외부 접속 단자는 적어도 하나가 팬-아웃 영역에 배치된,
    전자부품 패키지.
  13. 제 1 항에 있어서,
    상기 봉합재는 상기 프레임 및 전자부품의 상측을 덮으며,
    상기 프레임의 관통 홀 내의 공간을 채우는,
    전자부품 패키지.
  14. 제 13 항에 있어서,
    상기 봉합재는 상기 프레임의 바깥쪽 측면을 둘러싸며,
    상기 프레임은 외부로 노출되지 않는 전자부품 패키지.
  15. 관통 홀을 갖는 프레임을 준비하는 단계;
    상기 프레임의 관통 홀 내벽에 제1 금속층을 형성하는 단계;
    상기 프레임의 관통 홀 내에 전자부품을 배치하는 단계;
    상기 프레임을 봉합하는 봉합재를 형성하는 단계; 및
    상기 프레임 및 상기 전자부품 하측에 재배선층을 형성하는 단계;
    를 포함하는 전자부품 패키지의 제조방법.
  16. 제 15 항에 있어서,
    상기 프레임의 하면에 제2 금속층을 형성하는 단계; 및
    상기 프레임의 상면에 제3 금속층을 형성하는 단계; 를 더 포함하며,
    상기 제1 내지 제3 금속층은 동시에 형성되는 것인,
    전자부품 패키지의 제조방법.
KR1020150131398A 2015-05-11 2015-09-17 전자부품 패키지 및 그 제조방법 KR101973425B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/140,775 US9842789B2 (en) 2015-05-11 2016-04-28 Electronic component package and method of manufacturing the same
TW105114369A TWI655723B (zh) 2015-05-11 2016-05-10 電子元件封裝及其製造方法
US15/667,738 US10170386B2 (en) 2015-05-11 2017-08-03 Electronic component package and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150065507 2015-05-11
KR1020150065507 2015-05-11

Publications (2)

Publication Number Publication Date
KR20160132749A true KR20160132749A (ko) 2016-11-21
KR101973425B1 KR101973425B1 (ko) 2019-09-02

Family

ID=57537891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150131398A KR101973425B1 (ko) 2015-05-11 2015-09-17 전자부품 패키지 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101973425B1 (ko)
TW (1) TWI655723B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129445A (ko) * 2017-05-26 2018-12-05 전자부품연구원 고주파 응용 반도체 패키지 및 패키지 제조방법
US10192831B1 (en) 2017-09-27 2019-01-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR20190013669A (ko) * 2017-08-01 2019-02-11 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
CN111477607A (zh) * 2019-01-24 2020-07-31 三星电机株式会社 桥接件嵌入式中介体及包括其的封装基板和半导体封装件
US10756023B2 (en) 2017-10-19 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor package
US10770403B2 (en) 2018-05-04 2020-09-08 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10923433B2 (en) 2018-05-04 2021-02-16 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
KR102029099B1 (ko) 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
KR102026132B1 (ko) 2018-03-05 2019-09-27 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
CN111970809B (zh) * 2019-05-20 2022-01-11 鹏鼎控股(深圳)股份有限公司 高频电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195685A1 (en) * 2003-04-02 2004-10-07 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
KR20120023383A (ko) * 2010-09-03 2012-03-13 주식회사 하이닉스반도체 임베디드 패키지 및 그 형성방법
KR20130015461A (ko) * 2011-08-03 2013-02-14 하나 마이크론(주) 반도체 적층 패키지 및 이를 제조하는 제조 방법
KR20140020506A (ko) * 2012-08-09 2014-02-19 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195685A1 (en) * 2003-04-02 2004-10-07 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
KR20120023383A (ko) * 2010-09-03 2012-03-13 주식회사 하이닉스반도체 임베디드 패키지 및 그 형성방법
KR20130015461A (ko) * 2011-08-03 2013-02-14 하나 마이크론(주) 반도체 적층 패키지 및 이를 제조하는 제조 방법
KR20140020506A (ko) * 2012-08-09 2014-02-19 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129445A (ko) * 2017-05-26 2018-12-05 전자부품연구원 고주파 응용 반도체 패키지 및 패키지 제조방법
KR20210070260A (ko) * 2017-08-01 2021-06-14 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
KR20190013669A (ko) * 2017-08-01 2019-02-11 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
KR20230035293A (ko) * 2017-08-01 2023-03-13 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
US10192831B1 (en) 2017-09-27 2019-01-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
CN109560077A (zh) * 2017-09-27 2019-04-02 三星电机株式会社 扇出型半导体封装模块
CN109560077B (zh) * 2017-09-27 2022-03-22 三星电子株式会社 扇出型半导体封装模块
US10756023B2 (en) 2017-10-19 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor package
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
US10672727B2 (en) 2018-01-02 2020-06-02 Samsung Electronics Co., Ltd. Semiconductor package providing protection from electrical noise
US10923433B2 (en) 2018-05-04 2021-02-16 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10770403B2 (en) 2018-05-04 2020-09-08 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN111477607A (zh) * 2019-01-24 2020-07-31 三星电机株式会社 桥接件嵌入式中介体及包括其的封装基板和半导体封装件

Also Published As

Publication number Publication date
TW201715664A (zh) 2017-05-01
TWI655723B (zh) 2019-04-01
KR101973425B1 (ko) 2019-09-02

Similar Documents

Publication Publication Date Title
JP6683780B2 (ja) ファンアウト半導体パッケージ及びその製造方法
US10170386B2 (en) Electronic component package and method of manufacturing the same
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR102052900B1 (ko) 팬-아웃 반도체 패키지
KR101973425B1 (ko) 전자부품 패키지 및 그 제조방법
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR101983185B1 (ko) 팬-아웃 반도체 패키지
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR101983186B1 (ko) 팬-아웃 반도체 패키지
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR20170043427A (ko) 전자부품 패키지 및 그 제조방법
KR20170107318A (ko) 전자부품 패키지 및 그 제조방법
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20170105809A (ko) 전자부품 패키지 및 그 제조방법
KR20200023808A (ko) 팬-아웃 반도체 패키지
KR20160123938A (ko) 전자 부품 패키지 및 그 제조 방법
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR20170121666A (ko) 팬-아웃 반도체 패키지
KR20170112343A (ko) 전자부품 패키지
KR101973431B1 (ko) 팬-아웃 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20180046540A (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR20180018232A (ko) 팬-아웃 반도체 패키지
KR20210047607A (ko) 반도체 패키지
KR20200022155A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant