KR20160123938A - 전자 부품 패키지 및 그 제조 방법 - Google Patents

전자 부품 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20160123938A
KR20160123938A KR1020150100035A KR20150100035A KR20160123938A KR 20160123938 A KR20160123938 A KR 20160123938A KR 1020150100035 A KR1020150100035 A KR 1020150100035A KR 20150100035 A KR20150100035 A KR 20150100035A KR 20160123938 A KR20160123938 A KR 20160123938A
Authority
KR
South Korea
Prior art keywords
electronic component
frame
disposed
package
component package
Prior art date
Application number
KR1020150100035A
Other languages
English (en)
Other versions
KR102065943B1 (ko
Inventor
이두환
김형준
김종립
오경섭
신웅희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/076,174 priority Critical patent/US9929100B2/en
Priority to TW107146701A priority patent/TWI746918B/zh
Priority to TW105109169A priority patent/TWI655691B/zh
Publication of KR20160123938A publication Critical patent/KR20160123938A/ko
Priority to US15/853,014 priority patent/US20180138127A1/en
Application granted granted Critical
Publication of KR102065943B1 publication Critical patent/KR102065943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 개시는 서로 마주보는 제1 면과 제2 면, 및 캐비티를 갖는 프레임; 상기 프레임의 캐비티 내에 배치되는 전자 부품; 상기 프레임의 제1 면 측에 배치되며, 상기 전자 부품과 전기적으로 연결되는 재배선 층; 및 상기 전자 부품을 밀봉하며, 상기 프레임을 구성하는 재료보다 엘라스틱 모듈러스가 작은 봉지 재료; 를 포함하는 전자 부품 패키지 및 그 제조 방법에 관한 것이다.

Description

전자 부품 패키지 및 그 제조 방법{ELECTRONIC COMPONENT PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 개시는 전자 부품 패키지 및 그 제조 방법에 관한 것이다.
전자 부품 패키지란 전자 부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자 부품을 보호하기 위한 패키지 기술을 의미한다. 한편, 최근 전자 부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자 부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자 부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 전자 부품은 다양한 원인에 의하여 그 자체적으로 워피지(warpage)를 가진다. 이때, 통상의 밀봉 재료로 전자 부품을 밀봉하여 웨이퍼 레벨 패키지 등을 제조하는 경우, 전자 부품의 워피지가 패키지 전체로 확장되는 문제가 있다.
본 개시의 여러 목적 중 하나는 이러한 워피지 문제를 해결할 수 있는 전자 부품 패키지 및 이를 효율적으로 제조할 수 있는 방법을 얻는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 상대적으로 엘라스틱 모듈러스가 큰 프레임을 통하여 패키지를 지지하는 것, 그리고 이와 동시에 상대적으로 엘라스틱 모듈러스가 작은 봉지 재료로 전자 부품을 밀봉하여 전자 부품의 응력을 완화시켜 주는 것이다.
본 개시의 여러 효과 중 일 효과로서 워피지가 감소된 전자 부품 패키지 및 이를 효율적으로 제조할 수 있는 방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 사시도다.
도 4는 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 5는 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 6은 도 5의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도다.
도 7은 도 5의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 8은 도 5의 전자부품 패키지의 개략적인 변형 예들을 도시한다.
도 9는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 10은 도 9의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
도 11은 도 9의 전자부품 패키지의 개략적인 변형 예들을 도시한다.
도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 13은 도 12의 전자부품 패키지의 개략적인 Ⅲ-Ⅲ' 면 절단 평면도다.
도 14는 도 12의 전자부품 패키지의 개략적인 변형 예들을 도시한다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다. 도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다. 전자 부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자 부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자 부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자 부품 패키지
도 3은 전자 부품 패키지의 일례를 나타내는 개략적인 사시도이다.
도 4는 전자 부품 패키지의 일례를 나타내는 개략적인 단면도이다.
일반적으로 전자 부품 패키지(100)에서의 전자 부품(120)은 수백 내지 수백만 개 이상의 다양한 소자가 집적화된 집적회로(Intergrated Circuit: IC) 칩인 경우가 많다. 도면을 참조하면, 집적회로 칩은 전극 패드(126) 주위에 패시베이션(PSV, 미도시) 재료가 위치하는데, 패시베이션 재료는 열팽창계수나 엘라스틱 모듈러스 등의 물성 면에서 모재로 사용되는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등과는 많은 차이를 나타내는바, 이로 인해 소자의 배면(back side, 124)을 그라인딩(grinding)만 하더라도 전자 부품의 응력(F)에 의하여 워피지가 발생할 수 있다. 이러한 전자 부품(120)을 통상의 봉지 재료로 밀봉하여 전자 부품 패키지(100)를 제조하는 경우, 전자 부품(120)의 워피지가 패키지 전체로 그대로 확장이 되어 패키지 자체의 워피지가 발생할 수 있다. 이 외에도, 전자 부품(120)이 패키지 상태에서 큰 온도 등의 가혹한 환경에 노출되는 경우에도 유사한 워피지 문제가 발생할 수 있다.
반면, 전자 부품 패키지(100)에 있어서 상대적으로 엘라스틱 모듈러스(elastic modulus)가 작은 봉지 재료(130)를 이용하여 전자 부품(120)을 밀봉하는 경우, 봉지 재료(130)는 엘라스틱 모듈러스가 작아 변형이 쉽게 일어날 수 있는바, 전자 부품(120)에서 작용하는 응력(F)을 분산 및 완화(화살표)시킬 수 있으며, 그 결과 패키지로 확장되는 워피지를 완화시킬 수 있다. 이와 동시에 상대적으로 엘라스틱 모듈러스가 커 변형이 쉽게 일어나지 않는 프레임(110)을 이용하여 패키지를 지지하는 경우, 패키지의 워피지를 더욱 완화시킬 수 있다.
또한, 전자 부품 패키지(100)에 있어서 상대적으로 엘라스틱 모듈러스가 작은 봉지 재료(130)를 이용하여 프레임(110)의 캐비티(110X) 내의 프레임(110)과 전자 부품(120) 사이의 공간을 채우는 경우, 전자 부품(120)을 프레임(110)의 벽면에 평면(planar)으로 고정시킬 수 있음은 물론이고, 나아가 응력 완화 효과로 전자 부품(120)의 버클링(buckling)을 감소시킬 수 있다.
한편, St를 평면에서의 전자 부품 패키지(100)의 전체 면적, Sa를 평면에서의 전자 부품(120)의 면적이라 할 때, 전자 부품(120)이 차지하는 면적비율(Sa/St * 100)은 15% 초과, 예를 들면, 30% 내지 90% 정도일 수 있다. 패키지의 소형화, 예컨대 칩 스케일 패키지(CSP) 등에서는 전자 부품(120)가 차지하는 면적비율이 상당하다. 이때, 전자 부품(120)가 차지하는 면적이 약 15% 초과인 경우에는 전자 부품(120)가 패키지 전체에 미치는 영향이 상당하기 때문에 상술한 바와 같은 전자 부품(120) 워피지가 패키지 전체로 확장되는 것이 문제될 수 있다. 그러나, 상술한 상대적으로 엘라스틱 모듈러스가 작은 봉지 재료(130) 및 상대적으로 엘라스틱 모듈러스가 큰 프레임(110)을 이용하면, 전자 부품(120)이 차지하는 면적비율이 15% 초과인 경우에도 워피지 문제를 해결할 수 있다.
한편, L1을 단면에서의 상기 재배선 층(140, 142, 144)의 유효 절연 두께, L2를 단면에서의 상기 전자 부품(120)의 하부 면(122)으로부터 상기 봉지 재료(130)의 외곽 면까지의 두께라 할 때, L1 / L2 ≤ 1 / 10을 만족할 수 있다. 여기서 유효 절연 두께란 재배선 층(140, 142, 144)의 실질적인 절연 두께를 의미한다. 예를 들면, 재배선 층(140, 142, 144)이 도전성 비아(142)만 포함하는 단층의 재배선 층으로 구성되는 경우에는 절연 층(140)의 두께가 유효 절연 두께가 된다. 재배선 층(140, 142, 144)이 다층의 재배선 층으로 형성되는 경우에는 각각의 재배선 층의 절연 층(140)의 두께에서 도전성 패턴(144)의 두께를 제외한 두께가 유효 절연 두께가 된다. 일반적으로 응력은 두께의 세제곱에 비례하는 것으로 알려져 있으며, 따라서 두께가 매우 얇은 경우에는 해당 층에서 발생하는 응력을 무시할 수 있다. 재배선 층(140, 142, 144)에도 절연 층(140)의 경화 수축 등에 의한 응력이 발생할 수 있으나, 유효 절연 두께가 충분히 작은 경우에는 이를 무시할 수 있다. 즉, 재배선 층(140, 142, 144)의 유효 절연 두께가 패키지의 나머지 두께(외부 층 제외)에 비하여 1/10 이하로 충분히 얇은 경우에는 재배선 층(140, 142, 144)에서 발생하는 응력에 의한 워피지를 무시할 수 있다. 봉지 재료(130)의 경화 수축 등에 의한 응력은 전자 부품(120)에서 발생하는 응력과 반대 방향으로 발생하는바, 전자 부품(120)에서 발생하는 응력에 의하여 상쇄될 수 있다.
도 5는 전자 부품 패키지의 일례를 나타내는 개략적인 단면도이다.
도 6은 도 5의 전자 부품 패키지의 개략적인 I-I' 면 절단 평면도이다.
도면을 참조하면, 일례에 따른 전자 부품 패키지(100A)는 서로 마주보는 제1 면(112)과 제2 면(114), 및 상기 제1 면(112)과 제2 면(114) 사이를 관통하는 캐비티(110X)를 갖는 프레임(frame, 110), 상기 프레임(110)의 캐비티(110X) 내에 배치되는 전자 부품(electronic component, 120), 상기 프레임(100)의 제1 면(112) 측에 배치되며 상기 전자 부품(120)과 전기적으로 연결되는 재배선 층(redistribution layer, 140, 142, 144), 및 상기 전자 부품(120)을 밀봉하며 상기 프레임(110)을 구성하는 재료 보다 엘라스틱 모듈러스가 작은 봉지 재료(encapsulation material, 130)를 포함한다. 여기서, 측에 배치된다는 것은 대상 구성요소가 기준이 되는 구성요소와 직접 접촉하는 것뿐만 아니라, 해당 방향으로 배치되되 직접 접촉하지는 않는 경우도 포함한다.
프레임(110)은 패키지를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 또한, 프레임(110)은 캐비티(110X)를 가지며, 이러한 캐비티(110X) 내에 전자 부품(120)이 배치되는바, 전자 부품(120)의 벽면 접착을 가능하게 해준다. 프레임(110)은 패키지(100A)에 보다 넓은 라우팅 영역을 제공하는바, 설계 자유도를 보다 향상시켜 준다.
프레임(110)은 서로 마주보는 제1 면(112)과 제2 면(114)을 가지며, 이때 상기 캐비티(110X)는 상기 제1 면(112)과 제2 면(114) 사이를 관통한다. 상기 프레임(110)은 언클레드(unclad) 형태일 수 있으나, 이에 한정되는 것은 아니며, 후술하는 바와 같이 상기 제1 면(112) 및/또는 제2 면(114)에는 금속 층(116) 및/또는 도전성 패턴(미도시)이 배치될 수 있다. 또한, 후술하는 바와 같이 프레임(110)의 캐비티(110X)의 내부 면에는 금속 층(116)이 배치될 수도 있다.
프레임(110)의 재료는 패키지를 지지할 수 있으며, 봉지 재료(130) 보다 큰 엘라스틱 모듈러스를 가지는 것이라면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다.
프레임(110)의 재료는 엘라스틱 모듈러스가 20GPa 이상, 예를 들면, 20GPa 내지 38GPa 정도일 수 있다. 프레임(110) 재료의 엘라스틱 모듈러스가 최소 20GPa 이상인 경우 패키지를 지지하기 위한 충분한 강성을 가질 수 있다. 프레임(110) 재료의 엘라스틱 모듈러스가 20GPa 미만인 경우에는 지지 역할을 충분히 수행하지 못하여 워피지 문제가 발생할 수 있다. 엘라스틱 모듈러스는 응력과 변형의 비를 의미하며, 측정 방법으로는, 예를 들면, JIS C-6481, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 표준 인장시험을 통해 측정할 수 있다.
프레임(110)의 재료는 열팽창계수가 11 ppm/℃ 이하, 예를 들면, 2 ppm/℃ 내지 11 ppm/℃ 정도일 수 있다. 프레임(110) 재료의 열팽창계수가 11ppm/℃ 초과인 경우에는 큰 온도와 같은 가혹한 환경에 노출 시 프레임(110)의 열팽창에 의한 워피지 문제가 발생할 수 있다. 열팽창계수(Coefficient of Thermal Expansion: CTE)는 열기계분석기(Thermo Mechanical Analyzer: TMA)나 동적열특성분석기(Dynamic Mechanical Analyzer: DMA)로 측정한 열팽창계수 값을 의미한다.
프레임(110)의 단면에서의 두께는 특별히 한정되지 않으며, 전자 부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 100㎛ 내지 500㎛ 정도일 수 있다.
전자 부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자 부품(120)일 수도 있다. 집적회로 칩은, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 전자 부품(120)은 후술하는 바와 같이 복수 개일 수 있으며, 이때 복수의 전자 부품은 서로 다른 종류의 부품, 예를 들면, 직접회로 칩과 수동 부품일 수 있다.
전자 부품(120)은 하부 면(122)에 전극 패드(126)를 가진다. 전극 패드(126)는 전자 부품(120)의 전기적 연결을 위한 구성으로, 상기 재배선 층(140, 142, 144)에 의하여 전기적으로 재배선(redistribution) 된다. 전극 패드(126)의 형성 재료로는 도전성 물질이 사용되며, 도전성 물질로는 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 한편, 전극 패드(120)는 반드시 하부 면(122)에만 배치되는 것은 아니며, 경우에 따라서는 상부 면(124)에 배치될 수도 있고, 상부 및 하부 면(122, 124) 모두에 배치될 수도 있다.
전자 부품(120)이 집적회로 칩인 경우에는 보다 구체적으로는 바디(부호 미도시)와, 패시베이션 층(부호 미도시)과, 전극 패드(126)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극 패드(120)는 재배선 층(140, 142, 144)과 연결되는 하부 면(122)에 형성될 수 있으며, 다만 이와 달리 상부 면(124)에 형성될 수도 있다. 이때 전극 패드(120)가 형성된 면은 액티브 면(active layer)이 된다. 전극 패드(126)의 형성 재료로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다.
전자 부품(120)은 프레임(110)의 캐비티(110X) 내에 배치된다. 이때 단면의 두께 방향을 기준으로 전자 부품(120)의 상부 면(124)은 상기 프레임(110)의 상부 면(114)을 벗어나지 않을 수 있다. 이와 같이 프레임(110)의 캐비티(110X) 내에 이를 벗어나지 않도록 전자 부품(120)이 배치되는 경우 전자 부품(120)의 벽면 접착이 보다 용이할 뿐 아니라, 패키지의 두께 균일성 유지에도 유리하다. 예를 들면, L4를 단면에서의 상기 프레임(110)의 두께, L3를 단면에서의 상기 전자 부품(120)의 두께라 할 때, L4 - L3 ≤ 20㎛ 일 수 있다.
전자 부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자 부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자 부품(120)이 집적회로 칩인 경우에는 100㎛ 내지 480㎛ 정도일 수 있다.
봉지 재료(130)는 전자 부품(120)을 보호하기 위한 구성이다. 봉지 재료(160)는 이를 위하여 전자 부품(120)을 밀봉한다. 밀봉 형태는 특별히 제한되지 않으며, 전자 부품(120)을 둘러싸는 형태이면 무방하다. 일례에 따른 전자 부품 패키지(100A)에서는 봉지 재료(130)는 전자 부품(120) 및 프레임(110)을 덮으며, 이를 통하여 응력을 분산 및 완화시킨다. 또한, 일례에 따른 전자 부품 패키지(100A)에서는 봉지 재료(130)는 캐비티 내의 프레임(110)과 전자 부품(120) 사이의 공간을 채우며, 이를 통하여 접착제 역할을 수행함과 동시에 전자 부품(120)의 버클링을 감소시킨다. 여기서, 프레임(110)을 덮는다는 개념은 프레임(110)의 제2 면(114)에 별도의 박막 층 등이 형성되는 경우를 포함하는 개념이다. 예를 들면, 금속 층, 도전성 패턴 등이 프레임(110)의 제2 면(114)에 형성된 경우도 봉지 재료(130)가 프레임(110)을 덮는 것으로 해석한다.
봉지 재료(130)는 복수의 재료로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 캐비티(110X) 내의 공간을 제1 봉지 재료로 채우고, 그 후 프레임(110) 및 전자 부품(120)을 제2 봉지 재료로 덮을 수 있다. 또는, 제1 봉지 재료를 사용하여 캐비티(110X) 내의 공간을 채움과 더불어 소정의 두께로 프레임(110) 및 전자 부품(120)을 덮고, 그 후 제1 봉지 재료 상에 제2 봉지 재료를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있음은 물론이다.
봉지 재료(130)는 프레임(110) 보다 엘라스틱 모듈러스가 작아 전자 부품(120)의 응력을 충분히 분산시킬 수 있는 것이라면 특별히 한정되는 않는다. 예를 들면, 봉지 재료로도 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 재료를 사용할 수 있음은 물론이다. 다만, 프레임(110) 보다 엘라스틱 모듈러스가 작아 전자 부품(120)의 응력을 충분히 분산시킬 수 있는 재료를 선택한다.
봉지 재료(130)는 엘라스틱 모듈러스가 15GPa 이하, 예를 들면, 50MPa 내지 15GPa 정도일 수 있다. 봉지 재료(130)의 엘라스틱 모듈러스가 15GPa 이하인 경우 전자 부품(120)가 차지하는 면적이 큰 경우에도 충분한 응력 분산 및 완화 효과를 통하여 패키지의 워피지를 감소시킬 수 있다. 봉지 재료(130)의 엘라스틱 모듈러스가 15GPa 초과인 경우에는 프레임(110)의 엘라스틱 모듈러스와 큰 차이가 없어 충분한 응력 분산 및 완화 효과를 가지지 못할 수 있다. 한편, 엘라스틱 모듈러스가 지나치게 작은 경우, 예를 들면, 50MPa 미만인 경우에는 변형이 너무 심하여 봉지 재료(130)의 기본 역할을 수행하지 못할 수 있다. 마찬가지로, 엘라스틱 모듈러스는 응력과 변형의 비를 의미하며, 예를 들면, JIS C-6481, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 표준 인장시험을 통해 측정할 수 있다.
봉지 재료(130)는 엘롱게이션이 1.2% 이상, 예를 들면, 1.2% 내지 15% 정도일 수 있다. 봉지 재료(130)의 엘롱게이션이 1.2% 미만으로 충분하지 못한 경우에는 외부로부터 전달되는 흔들림 등에 의하여 전자 부품(120)의 봉지 재료(130)로 덮인 상부 면(124)의 모퉁이에 크랙(crack)이 발생할 수 있다. 봉지 재료(130)의 엘롱게이션이 1.2% 이상인 경우에는 이를 방지할 수 있다. 엘롱게이션(elongation)의 측정 방법 역시 특별히 제한되지 않으며, 예를 들면, JIS C-6481, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 표준 인장시험을 통해 측정할 수 있다.
봉지 재료(130)의 단면에서의 전자 부품(120)의 상부 면(124)으로부터 상기 봉지 재료(130)의 외곽 면까지의 두께는 특별히 한정되지 않으며, 상술한 바와 같은 응력 완화 효과를 가질 수 있는 범위 내에서 통상의 기술자가 최적화 할 수 있다. 예를 들면, 15㎛ 내지 150㎛ 정도일 수 있다.
봉지 재료(130)로 채워진 캐비티(110X) 내의 프레임(110)과 전자 부품(120) 사이의 간격 역시 특별히 한정되지 않으며, 상술한 바와 같은 전자 부품(120)의 고정 효과 및 버클링을 감소 효과를 가질 수 있는 범위 내에서 통상의 기술자가 최적화 할 수 있다. 예를 들면, 10㎛ 내지 150㎛ 정도일 수 있다.
재배선 층(140, 142, 144)은 전자 부품(120)의 전극 패드(126)의 재배선(redistribution)을 위한 구성으로, 재배선 층(140, 142, 144)을 통하여 다양한 기능을 가지는 수십 수백의 전극 패드(120P)가 재배선 될 수 있으며, 후술하는 제1 외부 접속 단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선 층(140, 142, 144)은 프레임(110)의 제1 면(112) 측에 위치하며 전자 부품(120)과 전기적으로 연결된다. 재배선 층(140, 142, 144)은 단일의 재배선 층 또는 다층의 재배선 층으로 구성될 수 있다. 각각의 재배선 층은 절연 층(140), 상기 절연 층(140) 상에 배치되는 도전성 패턴(144), 및 상기 절연 층(140)을 관통하며 상기 도전성 패턴과 전기적으로 연결되는 도전성 비아(142)를 포함한다.
절연 층(140)의 재료 역시 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등의 절연 물질이면 특별히 한정되는 않는다. PID 수지와 같은 감광성 절연 재료를 사용하는 경우 절연 층(141, 151)을 보다 얇게 형성할 수 있고, 이 경우 도전성 비아의 사이즈를 감소시킬 수 있어, 용이하게 파인 피치(fine pitch)를 구현(예컨대, 30㎛ 이하)할 수 있다.
절연 층(140)의 재료로 프레임(110)의 재료 보다 엘라스틱 모듈러스가 작은 물질을 선택하는 경우에는 응력 분산 및 완화 효과를 가질 수 있다. 예를 들면, 절연 층(140) 재료의 엘라스틱 모듈러스는 5GPa 이하, 예를 들면, 1GPa 내지 3GPa 정도일 수 있다. 절연 층(140)의 엘라스틱 모듈러스가 5GPa 이하인 경우 충분한 응력 분산 및 완화 효과를 가질 수 있다. 절연 층(140)의 엘라스틱 모듈러스가 5GPa 초과인 경우에는 이러한 응력 분산 및 완화 효과가 미비할 수 있다. 마찬가지로, 엘라스틱 모듈러스는 응력과 변형의 비를 의미하며, 측정 방법으로는, 예를 들면, JIS C-6481, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 표준 인장시험을 통해 측정할 수 있다.
도전성 패턴(144)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 패턴(144, 152)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다.
도전성 패턴(144) 중 노출된 도전성 패턴(144)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
도전성 비아(142)는 서로 다른 층에 형성된 도전성 패턴(144), 전극 패드(126) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 도전성 비아(142) 역시 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 비아(142) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
재배선 층(140, 142, 144)의 단면에서의 두께는 특별히 한정되지 않으며, 상술한 바와 같은 워피지 제어가 가능한 범위 내에서 통상의 기술자가 최적화 할 수 있다. 예를 들면, 재배선 층(140, 142, 144)이 단일의 재배선 층으로 구성되는 경우에는 7㎛ 내지 20㎛ 정도일 수 있고, 재배선 층(140, 142, 144)이 복수의 재배선 층으로 구성되는 경우에는 도전성 패턴(144)의 두께를 고려하여 추가 층 마다 15㎛ 내지 40㎛ 정도의 두께가 추가될 수 있다.
일례에 따른 전자 부품 패키지(100A)는 재배선 층(140, 142, 144)과 연결되는 외부 층(150)을 더 포함할 수 있다. 외부 층(150)은 재배선 층(140, 142, 144)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 외부 층(150)은 재배선 층(140, 142, 144)을 구성하는 재배선 층의 도전성 패턴(144)의 적어도 일부를 노출시키는 제1 개구부(171)를 갖는다. 제1 개구부(171)는 도전성 패턴(144)의 일부의 상면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다.
외부 층(150)의 재료는 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 재배선 층(140, 142, 144)의 절연 층(140)과 동일한 재료, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 외부 층(150)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
일례에 따른 전자 부품 패키지(100A)는 외부 층(150)의 제2 재배선 층(140, 142, 144)과 연결된 면과 마주보는 반대 면을 통하여 외부로 노출되는 제1 외부 접속 단자(170)를 더 포함할 수 있다. 제1 외부 접속 단자(170)는 전자 부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자 부품 패키지(100A)는 제1 외부 접속 단자(170)를 통하여 전자 기기의 메인 보드에 실장 된다. 제1 외부 접속 단자(170)는 제1 개구부(171)에 배치되며, 제1 개구부(171)를 통하여 노출된 도전성 패턴(144)과 연결된다. 이를 통하여 전자 부품(120)과도 전기적으로 연결된다.
제1 외부 접속 단자(170)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 외부 접속 단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1 외부 접속 단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
제1 외부 접속 단자(170) 중 일부는 팬-아웃(fan-out) 영역에 배치된다. 여기서 팬-아웃(fan-out) 영역이란 전자 부품(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자 부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다. 한편, 도면에서는 제1 외부 접속 단자(170)가 팬-아웃(fan-out) 영역에 배치되는 것을 보여주기 위하여 팬-아웃(fan-out) 영역에 배치되는 제1 외부 접속 단자(170) 만을 도시하였으나, 팬-인(fan-in) 영역 등에도 제1 외부 접속 단자(170)가 배치될 수 있음은 물론이다.
제1 외부 접속 단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 제1 외부 접속 단자(170)의 수는 전자 부품(120)의 전극 패드(126)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 7은 도 5의 전자 부품 패키지의 개략적인 제조 공정 일례를 도시한다.
전자 부품 패키지(100A)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 7a를 참조하면, 프레임(110)을 준비한다. 프레임(110)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다. 즉, 대용량 사이즈의 프레임(110)을 준비한 후 후술하는 과정을 통하여 복수의 전자 부품 패키지(100)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 패키지로 싱귤레이션 할 수도 있다. 프레임(110)에는 우수한 정합성(Pick-and-Place: P&P)을 위한 기준 마크(fiducial mark, 미도시)가 있을 수 있으며, 이를 통하여 전자 부품의 실장 또는 내장될 위치 등을 보다 명확히 할 수 있는바 제작의 완성도를 높일 수 있다. 프레임(110)의 제1 면(112) 및 제2 면(114)에는 얇은 금속 막(미도시), 예를 들면, 동박 등이 형성되어 있을 수 있으며(Copper Clad Laminated: CCL), 이 경우 동박 등은 추후 공정에서 도전성 패턴 등의 형성을 위한 기초 시드층의 역할을 수행할 수 있다.
도 7b를 참조하면, 프레임(110)에 캐비티(110X)를 형성한다. 프레임(110)에 캐비티(110X)를 형성하는 방법을 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 레이저 드릴은 CO2 레이저 또는 YAG 레이저 일 수 있으나, 특별히 이에 한정되는 것은 아니다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 디스미어 처리를 수행해서, 캐비티(110X) 내의 수지 스미어를 제거한다. 이 디스미어 처리는 예를 들면 과망간산염법 등을 이용해 수행할 수 있다. 캐비티(110X)의 사이즈나 모양 등은 실장 또는 내장될 전자 부품의 사이즈나 모양에 맞게 설계하며, 상술한 기준 마트(미도시)을 통하여 정확성을 향상시킬 수 있다. 한편, 처음부터 캐비티(110X)를 갖는 프레임(100)을 입수할 수 있음은 물론이다.
도 7c를 참조하면, 접착 층(195)을 준비한 후, 준비한 접착 층(195)의 일면에 상기 프레임(110) 및 상기 프레임(110)의 캐비티(100X) 내에 배치되는 전자 부품(120)을 부착한다. 접착 층(195)에 프레임(110)을 먼저 부착한 후 전자 부품(120)을 부착할 수 있고, 이와 달리 전자 부품(120)을 먼저 부착한 후 프레임(110)을 부착할 수도 있으며, 또는 동시에 부착할 수도 있다. 다만, 프레임(110)을 먼저 부착한 후 전자 부품(120)을 부착하는 경우 보다 우수한 정확성을 가질 수 있다. 상기 접착 층(195)은 프레임(110)과 전자 부품(120)을 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 여기서, 전자 부품(120)은 전극 패드(126)가 접착 층(195)에 부착되도록 페이스-다운(face-down)로 부착할 수 있으며, 이 경우 팬-아웃 형태로 웨이퍼 레벨 패키지를 제조하는데 유리할 수 있다.
도 7d를 참조하면, 전자 부품(120)을 봉지 재료(130)로 밀봉한다. 밀봉하는 방법은 특별히 한정되지 않으며, 예를 들면, 접착 층(195) 상에 프레임(110)과 전자 부품(120)을 덮도록 봉지 재료(130) 전구체를 라미네이션(backside lamination)을 한 후 경화하여 형성할 수 있다. 경화에 의하여 전자 부품(120)은 고정되게 된다. 그 외에도 접착 층(195) 상에 프레임(110)과 전자 부품(120)을 덮도록 봉지 재료를 채운 후 경화하여 형성할 수도 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스(hot press) 후, 콜드 프레스(cold press)에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린(screen) 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이(spray) 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도 7e를 참조하면, 접착 층(195)을 박리한다. 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다.
도 7f를 참조하면, 프레임(110)과 전자 부품(120)의 접착 층을 박리한 면(112, 122)에 절연 층(140)을 형성한다. 절연 층(140)을 형성하는 방법 역시 공지의 방법으로 가능하며, 예를 들면, 절연 층 전구체를 접착 층을 박리한 면에 연결되도록 라미네이션 한 후 경화하여 형성할 수 있다. 또는, 절연 재료를 접착 층을 박리한 면에 도포 및 경화하는 방법으로 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다.
도 7g를 참조하면, 절연 층(140)에 전자 부품(120)의 전극 패드(126)가 노출되도록 비아 홀(141)을 형성한다. 비아 홀(141)은 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 여기에서 상기 레이저 드릴은 CO2 레이저 또는 YAG 레이저 일 수 있으나, 특별히 이에 한정되는 것은 아니다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등을 이용해 디스미어 처리를 수행해서 홀 내의 수지 스미어를 제거한다. 한편, 절연 층(140)이 포토 이미지화 절연 물질을 포함하는 경우에는, 비아 홀(141)은 포토 리소그래피 공법으로 형성할 수 있으며, 그 결과 우수한 배치 정밀도 및 파인 피치의 구현이 가능하다.
도 7h를 참조하면, 절연 층(140)에 도전성 비아(142) 및 도전성 패턴(144)을 형성한다. 도전성 비아(142)는 도전성 패턴(144)을 형성할 때 상기 비아 홀(141)이 도전성 물질로 충전되어 형성될 수 있다. 도전성 비아(142) 및 도전성 패턴(144)은 공지의 방법으로 형성할 수 있으며, 예를 들면, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다. 재배선 층(140, 142, 144)이 복수의 재배선 층으로 구성되는 경우에는, 도 20f 내지 도 20h를 반복한다.
도 7i를 참조하면, 재배선 층(140, 142, 144)에 연결되는 외부 층(150)을 형성한다. 외부 층(150)은 마찬가지로 외부 층(150) 전구체를 라미네이션 한 후 경화시키는 방법, 외부 층(150) 형성 재료를 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도 7j를 참조하면, 외부 층(150)의 재배선 층(140, 142, 144)과 연결된 면의 반대 면에 상기 도전성 패턴(144)의 일부가 노출되도록 제1 개구부(171)를 형성한다. 제1 개구부(171)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 여기에서 상기 레이저 드릴은 CO2 레이저 또는 YAG 레이저 일 수 있으나, 특별히 이에 한정되는 것은 아니다. 또는, 제1 개구부(171)는 포토 리소그래피 공법으로 형성할 수도 있다.
도 7k를 참조하면, 필요에 따라, 외부 층(150)의 제1 개구부(171)에 제1 외부 접속 단자(170)을 형성한다. 제1 외부 접속 단자(170)의 형성 방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 제1 외부 접속 단자(170)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 외부 접속 단자(170)의 일부는 외부 층에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 제1 개구부(171) 만을 형성할 수도 있으며, 제1 외부 접속 단자(170)는 패키지(100A) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 8은 도 5의 전자부품 패키지의 개략적인 변형 예들을 도시한다.
전자 부품 패키지(100A)의 개략적인 변형 예들에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 8a를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 변형 예는 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에는 금속 층(116)이 배치된다. 도면에서와 같이 프레임(110)의 제1 면(112) 및 제2 면(114)에 모두 금속 층(116)이 배치된 형태일 수도 있고, 또는 이와 달리 제1 면(112) 또는 제2 면(114) 중 하나의 면에만 금속 층(116)이 배치된 형태일 수도 있다. 금속 층(116)은 패키지의 워피지 제어 등의 요구에 따라서 패턴화되어 도전성 패턴(미도시) 형태로 일부만 남아있을 수도 있다. 제한되지 않는 일례로서, 제1 면(112)에는 금속 층(116)이 배치되고, 제2 면(114)에는 도전성 패턴(미도시)이 배치될 수 있다. 반대로, 제1 면(112)에는 도전성 패턴(미도시)가 배치되고, 제2 면(116)에는 금속 층(116)이 배치될 수도 있다.
도 8b를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 다른 변형 예는 프레임(110)의 캐비티(110X)의 내부 면에 금속 층(116)이 배치된다. 도면에서와 같이 프레임(110)의 제1 면(112) 및 제2 면(114)과 프레임의 캐비티(110X)의 내부 면에 모두에 금속 층(116)이 배치된 형태일 수도 있고, 또는 이와 달리 제1 면(112) 또는 제2 면(114) 중 하나의 면과 프레임의 캐비티(110X)의 내부 면에 금속 층(116)이 배치된 형태일 수도 있으며, 또는 이와 달리 프레임(110)의 제1 면(112) 및 제2 면(114)에는 금속 층(116)이 배치되지 않고 프레임의 캐비티(110X)의 내부 면에만 금속 층(116)이 배치된 형태일 수도 있다. 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에 배치되는 금속 층(116)은 필요에 따라 도전성 패턴(미도시) 형태로 일부만 남아있을 수도 있음은 물론이다.
도 8c를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 변형 예는 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 프레임(110)의 제2 면(114)에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(184)을 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 8c를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 변형 예는 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 프레임(110)의 제2 면(114)에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(184)을 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 8d를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 다른 변형 예는 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 봉지 재료(130) 상에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(134)을 더 포함한다. 또한, 봉지 재료(130)와 연결되며 도전성 패턴(134)의 적어도 일부를 노출시키는 제2 개구부(191)를 가지는 커버 층(160)을 더 포함한다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 8e를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 다른 변형 예는 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180), 프레임(110)의 제1 면(112)에 배치되어 상기 관통 배선(180)과 연결되는 제1 패드(184a), 및 프레임(110)의 제2 면(114)에 배치되어 상기 관통 배선(180)과 연결되는 제2 패드(184b)를 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 8f를 참조하면, 일례에 따른 전자 부품 패키지(100A)의 다른 변형 예는 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180), 프레임(110)의 제1 면(112)에 배치되어 상기 관통 배선(180)과 연결되는 제1 패드(184a), 및 프레임(110)의 제2 면(114)에 배치되어 상기 관통 배선(180)과 연결되는 제2 패드(184b)를 더 포함한다. 또한, 봉지 재료(130) 상에 배치되는 도전성 패턴(134), 및 봉지 재료(130)의 일부를 관통하며 도전성 패턴(134)과 제2 패드(184)를 전기적으로 연결시키는 도전성 비아(132)를 더 포함한다. 또한, 봉지 재료(130)와 연결되며 도전성 패턴(134)의 적어도 일부를 노출시키는 제2 개구부(191)를 가지는 커버 층(160)을 더 포함한다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
금속 층(116)은 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 형성 재료로는 열 전도율이 큰 금속, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 도전성 패턴(미도시)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행할 수 있으며, 방열 특성 향상 및/또는 전자파 차단 역시 가능하다. 또한, 배치 형태에 따라서 패키지의 워피지 제어의 역할도 수행할 수 있다. 마찬가지로, 형성 재료로는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 프레임(110)의 캐비티(110X)의 내부 면에 배치되는 금속 층(116)이 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에 배치되는 금속 층(116) 및/또는 도전성 패턴(미도시)과 연결되는 경우 열이 패키지(100A)의 상부 및/또는 하부로 용이하게 방출될 수 있다.
프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하는 관통 배선(180)은 프레임(110)의 제1 면(112) 측에 배치되는 도전성 요소들과 제2 면(114) 측에 배치되는 도전성 요소들을 전기적으로 연결시키기 위한 구성으로, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통 배선(180)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 프레임(110)의 특정 영역에만 관통 배선(180)이 배치될 수 있고, 이와 달리 프레임(110)의 전체 영역에 관통 배선(180)이 배치될 수도 있다. 프레임(110)의 재료로 금속을 사용하는 경우, 예를 들면, Fe-Ni계 합금 등을 사용하는 경우에는, 관통 배선(180)과의 전기적 절연을 위하여 금속과 관통 배선(180) 사이에는 절연 재료를 배치할 수 있다. 관통 배선(180)을 통하여 전자 부품(120)의 좌, 우 측면을 통해 상, 하부의 전기적 연결이 가능해지고, 이에 따라 배선의 분배 및 상부에 다른 전자 부품을 배치하고 전기적으로 연결할 수 있게 됨에 따라 공간 활용도를 극대화 할 수 있으며, 3차원 구조에서의 연결을 통해 패키지 온 패키지 구조 등의 적용이 가능해 짐에 따라 현재의 다양한 모듈이나 패키지 응용 제품 군에 확대 적용이 가능해 진다.
프레임(110)의 제2 면(114)에 배치되는 도전성 패턴(184)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 패턴(184) 중 노출된 부분은 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
봉지 재료(130) 상에 배치되는 도전성 패턴(134)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 봉지 재료(130) 상의 전면에 도전성 패턴(134)을 배치할 수 있으며, 제2 외부 접속 단자(미도시) 및/또는 별도의 수동 부품(미도시) 역시 이에 맞춰 후술하는 커버 층(160)의 전 면에 배치할 수 있는바, 다양한 설계가 가능하다. 도전성 패턴(134) 중 노출된 도전성 패턴에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
제1 패드(184a) 및 제2 패드(184b)는 관통 배선(180)을 용이하게 형성하기 위한 구성이다. 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1 패드(184a) 및 제2 패드(184b)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 제1 패드(184a)는 도면에서와 같이 프레임(110) 내에 매립되는 형태로 배치될 수 있고, 또는 이와 달리 프레임(110)의 제1 면(112) 상에 배치될 수 있다. 프레임(110)의 제1 면(112) 상에 배치되는 경우에는 프레임(110)과 재배선 층(140, 142, 144) 사이에 배치되어 양자가 단차를 가지도록 배치될 수 있고, 또는 재배선 층(140, 142, 144)의 첫 번째 재배선 층(140, 142, 144)의 절연 층(140) 내에 매립되는 형태로 배치될 수도 있다.
도면에서와 같이 제1 패드(184a)가 프레임(110) 내에 매립되는 것은 ETS(Embedded Trace Substrate) 공법을 이용하여 수행될 수 있다. 이 경우 재배선 층(140, 142, 144)을 구성하는 첫 번째 재배선 층(140, 142, 144)의 절연 층(140) 내에 관통 배선용 패드가 배치되지 않아 절연 층(140)의 두께를 최소화할 수 있으며, 그 결과 도전성 비아(142)의 파인 피치를 도모할 수 있다. 더불어, 첫 번째 재배선 층(140, 142, 144)의 설계 면적이 넓어지는바, 설계 자유도가 높아짐은 물론이며, 그 결과 다층의 재배선 층으로 구성되어야 하는 경우에 있어서 전체적으로 재배선 층의 수를 감소시킬 수도 있다.
도면에서와 같이 제1 패드(184a) 및 제2 패드(184b)가 프레임의 제1 면(112) 및 제2 면(114)에 배치되는 경우에도, 프레임의 제1 면(112) 및 제2 면(114)에 이들 외에 도전성 패턴(미도시)이 더 배치될 수 있음은 물론이다.
봉지 재료(130)를 일부 관통하는 도전성 비아(132)는 서로 다른 층에 형성된 각종 패턴들(134, 184b)을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 도전성 비아(132) 역시 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 도전성 비아(132)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
커버 층(160)은 봉지 재료(130)나 도전성 패턴(134) 등을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 커버 층(160)의 재료는 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 다양한 PID 수지를 사용할 수 있다. 커버 층(160)은 필요에 따라 다층으로 구성될 수도 있다. 커버 층(160)이 배치되는 경우에는 제2 개구부(191)는 커버 층(160)에 형성되며, 커버 층(160)이 배치되지 않는 경우에는 제2 개구부(191)는 봉지 재료(130)에 형성된다.
제2 외부 접속 단자(미도시)는 전자 부품 패키지(100A) 상에 배치되는 다른 전자 부품이나 패키지 등을 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자 부품 패키지(100A) 상에 제2 외부 접속 단자(미도시)를 통하여 다른 전자 부품 패키지가 실장 되어 패키지 온 패키지 구조가 될 수 있다. 제2 외부 접속 단자(미도시)는 제2 개구부(191)에 배치되며, 제2 개구부(191)를 통하여 노출된 각종 패턴들(134, 184, 184b)과 연결된다. 이를 통하여 전자 부품(120)과도 전기적으로 연결된다.
제2 외부 접속 단자(미도시)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 외부 접속 단자(185)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 외부 접속 단자(185)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
수동 부품(미도시)은 예컨대, 인덕터, 콘덴서, 저항기 등과 같이 전자 기기에 포함되는 각종 수동 부품들을 총괄하는 개념으로, 제2 개구부(191)에 수동 부품(미도시)이 배치되는 경우, 즉 패키지의 표면에 다양한 수동 부품이 배치되는 경우, 시스템 인 패키지 구조가 될 수 있다. 수동 부품(미도시)은 제2 개구부(191)에 배치되며, 제2 개구부(191)를 통하여 노출된 각종 패턴들(134, 184, 184b)과 연결된다. 이를 통하여 전자 부품(120)과도 전기적으로 연결된다.
도 9는 전자 부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 10은 도 9의 전자 부품 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
다른 일례에 따른 전자 부품 패키지(100B)에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도면을 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)는 서로 마주보는 제1 면(112)과 제2 면(114), 및 상기 제1 면(112)과 제2 면(114) 사이를 관통하는 캐비티(110X)를 갖는 프레임(110), 상기 프레임(110)의 캐비티(110X) 내에 배치되는 복수의 전자 부품(120A, 120B), 상기 프레임(100)의 제1 면(112) 측에 배치되며 상기 복수의 전자 부품(120A, 120B)과 전기적으로 연결되는 재배선 층(140, 142, 144), 및 상기 복수의 전자 부품(120A, 120B)을 밀봉하며 상기 프레임(110)의 재료 보다 엘라스틱 모듈러스가 작은 봉지 재료(130)을 포함한다.
복수의 전자 부품(120A, 120B)은 서로 동일하거나 또는 서로 다를 수 있다. 복수의 전자 부품(120A, 120B)은 각각 재배선 층(140, 142, 144)과 전기적으로 연결되는 전극 패드(126A, 126B)를 가진다. 전극 패드(126ㅁ, 126B)는 각각 재배선 층(140, 142, 144)에 의하여 재배선 된다. 복수의 전자 부품(120A, 120B)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 전자 부품(120A, 120B)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상 더 배치될 수 있음은 물론이다.
복수의 전자 부품(120A, 120B)이 배치되는 경우에도 마찬가지로 봉지 재료(130)에 의한 응력완화 및 프레임(110)에 의한 지지로 워피지 제어가 가능하다. 복수의 전자 부품(120A, 120B)가 배치되는 경우에도 마찬가지로 복수의 전자 부품(120A, 120B)이 차지하는 전체 면적비율은 15% 초과, 예를 들면, 30% 내지 90% 정도일 수 있으며, 이 경우에도 상술한 워피지 제어가 가능하다. 복수의 전자 부품(120A, 120B)가 배치되는 경우에도 마찬가지로 재배선 층(140, 142, 144)의 유효 절연 두께가 나머지 패키지의 두께(외부 층 제외)의 1/10 이하로 충분히 얇은 경우에는 재배선 층(140, 142, 144)에서 발생하는 응력에 의한 워피지를 무시할 수 있다.
다른 일례에 따른 전자 부품 패키지(100B)의 제조 방법은 일례에 따른 전자 부품 패키지(100A)의 제조 방법에 있어서 복수의 전자 부품(120A, 120B)을 배치하는 것을 제외하고는 동일한바 생략한다.
도 11은 도 9의 전자 부품 패키지의 개략적인 변형 예들을 도시한다.
전자 부품 패키지(100B)의 개략적인 변형 예들에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 11a를 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)의 변형 예는 마찬가지로 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에는 금속 층(116)이 배치된다. 도면에서와 같이 프레임(110)의 제1 면(112) 및 제2 면(114)에 모두 금속 층(116)이 배치된 형태일 수도 있고, 또는 이와 달리 제1 면(112) 또는 제2 면(114) 중 하나의 면에만 금속 층(116)이 배치된 형태일 수도 있다. 금속 층(116)은 패키지의 워피지 제어 등의 요구에 따라서 패턴화되어 도전성 패턴(미도시) 형태로 일부만 남아있을 수도 있다. 제한되지 않는 일례로서, 제1 면(112)에는 금속 층(116)이 배치되고, 제2 면(114)에는 도전성 패턴(미도시)이 배치될 수 있다. 반대로, 제1 면(112)에는 도전성 패턴(미도시)가 배치되고, 제2 면(116)에는 금속 층(116)이 배치될 수도 있다.
도 11b를 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)의 다른 변형 예는 마찬가지로 프레임(110)의 캐비티(110X)의 내부 면에 금속 층(116)이 배치된다. 도면에서와 같이 프레임(110)의 제1 면(112) 및 제2 면(114)과 프레임의 캐비티(110X)의 내부 면에 모두에 금속 층(116)이 배치된 형태일 수도 있고, 또는 이와 달리 제1 면(112) 또는 제2 면(114) 중 하나의 면과 프레임의 캐비티(110X)의 내부 면에 금속 층(116)이 배치된 형태일 수도 있으며, 또는 이와 달리 프레임(110)의 제1 면(112) 및 제2 면(114)에는 금속 층(116)이 배치되지 않고 프레임의 캐비티(110X)의 내부 면에만 금속 층(116)이 배치된 형태일 수도 있다. 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에 배치되는 금속 층(116)은 필요에 따라 도전성 패턴(미도시) 형태로 일부만 남아있을 수도 있음은 물론이다.
도 11c를 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)의 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 프레임(110)의 제2 면(114)에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(184)을 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 11d를 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)의 다른 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 봉지 재료(130) 상에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(134)을 더 포함한다. 또한, 봉지 재료(130)와 연결되며 도전성 패턴(134)의 적어도 일부를 노출시키는 제2 개구부(191)를 가지는 커버 층(160)을 더 포함한다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 11e를 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)의 다른 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180), 프레임(110)의 제1 면(112)에 배치되어 상기 관통 배선(180)과 연결되는 제1 패드(184a), 및 프레임(110)의 제2 면(114)에 배치되어 상기 관통 배선(180)과 연결되는 제2 패드(184b)를 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 11f를 참조하면, 다른 일례에 따른 전자 부품 패키지(100B)의 다른 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180), 프레임(110)의 제1 면(112)에 배치되어 상기 관통 배선(180)과 연결되는 제1 패드(184a), 및 프레임(110)의 제2 면(114)에 배치되어 상기 관통 배선(180)과 연결되는 제2 패드(184b)를 더 포함한다. 또한, 봉지 재료(130) 상에 배치되는 도전성 패턴(134), 및 봉지 재료(130)의 일부를 관통하며 도전성 패턴(134)과 제2 패드(184)를 전기적으로 연결시키는 도전성 비아(132)를 더 포함한다. 또한, 봉지 재료(130)와 연결되며 도전성 패턴(134)의 적어도 일부를 노출시키는 제2 개구부(191)를 가지는 커버 층(160)을 더 포함한다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 12는 전자 부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 13은 도 12의 전자 부품 패키지의 개략적인 Ⅲ-Ⅲ' 면 절단 평면도다.
다른 일례에 따른 전자 부품 패키지(100C)에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도면을 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)는 서로 마주보는 제1 면(112)과 제2 면(114), 및 상기 제1 면(112)과 제2 면(114) 사이를 관통하는 복수의 캐비티(110XA, 110XB)를 갖는 프레임(110), 상기 프레임(110)의 복수의 캐비티(110XA, 110BX) 내에 각각 배치되는 전자 부품(120A, 12B), 상기 프레임(100)의 제1 면(112) 측에 배치되며 상기 전자 부품(120A, 120B)과 전기적으로 연결되는 재배선 층(140, 142, 144), 및 상기 전자 부품(120A, 120B)을 밀봉하며 상기 프레임(110)의 재료 보다 엘라스틱 모듈러스가 작은 봉지 재료(130)를 포함한다.
복수의 캐비티(110XA, 110XB)의 면적이나 모양 등은 서로 동일하거나 또는 서로 다를 수 있으며, 각각의 캐비티(110XA, 110XB)에 배치되는 전자 부품(120A, 120B) 역시 서로 동일하거나 또는 서로 다를 수 있다. 복수의 캐비티(110XA, 110XB) 및 이에 각각 배치되는 전자 부품(120A, 120B)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 캐비티(110XA, 110XB)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상일 수 있음은 물론이다. 또한, 각각의 캐비티(110XA, 110XB) 내에 배치되는 전자 부품(120A, 120B)은 도면에서와 같이 1개일 수 있으나, 이에 한정되는 것은 아니며, 2개, 3개 등 그 이상일 수 있음은 물론이다.
프레임(110)이 복수의 캐비티(110XA, 110XB)를 가지며 복수의 캐비티(110XA, 110XB)에 각각 전자 부품(120A, 120B)가 배치되는 경우에도 마찬가지로 봉지 재료(130)에 의한 응력완화 및 프레임(110)에 의한 지지로 워피지 제어가 가능하다. 프레임(110)이 복수의 캐비티(110XA, 110XB)를 가지며 복수의 캐비티(110XA, 110XB)에 각각 전자 부품(120A, 120B)가 배치되는 경우에도 마찬가지로 전자 부품(120)가 차지하는 전체 면적비율은 15% 초과, 예를 들면, 30% 내지 90% 정도일 수 있으며, 이 경우에도 상술한 워피지 제어가 가능하다. 프레임(110)이 복수의 캐비티(110XA, 110XB)를 가지며 복수의 캐비티(110XA, 110XB)에 각각 전자 부품(120A, 120B)가 배치되는 경우에도 마찬가지로 재배선 층(140, 142, 144)의 유효 절연 두께가 나머지 패키지의 두께(외부 층 제외)의 1/10 이하로 충분히 얇은 경우에는 재배선 층(140, 142, 144)에서 발생하는 응력에 의한 워피지를 무시할 수 있다.
다른 일례에 따른 전자 부품 패키지(100C)의 제조 방법은 일례에 따른 전자 부품 패키지(100A)의 제조 방법에 있어서 복수의 캐비티(110XA, 110XB)를 형성하고, 복수의 캐비티(110XA, 110XB)에 각각 전자 부품(120A, 120B)를 배치하는 것을 제외하고는 동일한바 생략한다.
도 14는 도 12의 전자 부품 패키지의 개략적인 변형 예들을 도시한다.
전자 부품 패키지(100C)의 개략적인 변형 예들에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 14a를 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)의 변형 예는 마찬가지로 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에는 금속 층(116)이 배치된다. 도면에서와 같이 프레임(110)의 제1 면(112) 및 제2 면(114)에 모두 금속 층(116)이 배치된 형태일 수도 있고, 또는 이와 달리 제1 면(112) 또는 제2 면(114) 중 하나의 면에만 금속 층(116)이 배치된 형태일 수도 있다. 금속 층(116)은 패키지의 워피지 제어 등의 요구에 따라서 패턴화되어 도전성 패턴(미도시) 형태로 일부만 남아있을 수도 있다. 제한되지 않는 일례로서, 제1 면(112)에는 금속 층(116)이 배치되고, 제2 면(114)에는 도전성 패턴(미도시)이 배치될 수 있다. 반대로, 제1 면(112)에는 도전성 패턴(미도시)가 배치되고, 제2 면(116)에는 금속 층(116)이 배치될 수도 있다.
도 14b를 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)의 다른 변형 예는 마찬가지로 프레임(110)의 복수의 캐비티(110XA, 110XB)의 내부 면에 금속 층(116)이 배치된다. 도면에서와 같이 프레임(110)의 제1 면(112) 및 제2 면(114)과 프레임의 복수의 캐비티(110XA, 110XB)의 내부 면에 모두에 금속 층(116)이 배치된 형태일 수도 있고, 또는 이와 달리 제1 면(112) 또는 제2 면(114) 중 하나의 면과 프레임의 캐비티(110X)의 내부 면에 금속 층(116)이 배치된 형태일 수도 있으며, 또는 이와 달리 프레임(110)의 제1 면(112) 및 제2 면(114)에는 금속 층(116)이 배치되지 않고 프레임의 복수의 캐비티(110XA, 110XB)의 내부 면에만 금속 층(116)이 배치된 형태일 수도 있다. 프레임(110)의 제1 면(112) 및/또는 제2 면(114)에 배치되는 금속 층(116)은 필요에 따라 도전성 패턴(미도시) 형태로 일부만 남아있을 수도 있음은 물론이다.
도 14c를 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)의 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 프레임(110)의 제2 면(114)에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(184)을 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 14d를 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)의 다른 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180)을 더 포함한다. 또한, 봉지 재료(130) 상에 배치되어 관통 배선(180)과 전기적으로 연결되는 도전성 패턴(134)을 더 포함한다. 또한, 봉지 재료(130)와 연결되며 도전성 패턴(134)의 적어도 일부를 노출시키는 제2 개구부(191)를 가지는 커버 층(160)을 더 포함한다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 14e를 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)의 다른 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180), 프레임(110)의 제1 면(112)에 배치되어 상기 관통 배선(180)과 연결되는 제1 패드(184a), 및 프레임(110)의 제2 면(114)에 배치되어 상기 관통 배선(180)과 연결되는 제2 패드(184b)를 더 포함한다. 봉지 재료(130)는 도전성 패턴(184)의 적어도 일부를 노출시키는 제2 개구부(191)를 가진다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
도 14f를 참조하면, 다른 일례에 따른 전자 부품 패키지(100C)의 다른 변형 예는 마찬가지로 프레임(110)의 제1 면(112)과 제2 면(114) 사이를 관통하며 재배선 층(140, 142, 144)과 전기적으로 연결되는 관통 배선(180), 프레임(110)의 제1 면(112)에 배치되어 상기 관통 배선(180)과 연결되는 제1 패드(184a), 및 프레임(110)의 제2 면(114)에 배치되어 상기 관통 배선(180)과 연결되는 제2 패드(184b)를 더 포함한다. 또한, 봉지 재료(130) 상에 배치되는 도전성 패턴(134), 및 봉지 재료(130)의 일부를 관통하며 도전성 패턴(134)과 제2 패드(184)를 전기적으로 연결시키는 도전성 비아(132)를 더 포함한다. 또한, 봉지 재료(130)와 연결되며 도전성 패턴(134)의 적어도 일부를 노출시키는 제2 개구부(191)를 가지는 커버 층(160)을 더 포함한다. 제2 개구부(191)에는 외부로 노출되는 제2 외부 접속 단자(미도시)가 배치될 수 있다. 또한, 제2 개구부(191)에는 별도의 다양한 수동 부품(미도시)이 배치될 수 있다.
패키지 온 패키지 구조
본 개시의 전자 부품 패키지(100A~100D) 및 그 변형 예들은 다양한 형태로 패키지 온 패키지 구조에 적용될 수 있다. 예를 들면, 전자 부품 패키지(100A~100D)의 변형 예들 중 관통 배선(180)을 갖는 변형 예가 하부 패키지로 배치되고, 그 상에 여러 형태의 전자 부품 패키지(100A~100D) 또는 도면에 도시하지 않은 다른 여러 가지 형태의 전자 부품 패키지가 상부 패키지로 배치될 수 있다. 일례로서, 하부 패키지의 전자 부품은 여러 종류의 어플리케이션 프로세서 칩일 수 있고, 상부 패키지의 전자 부품은 여러 종류의 메모리 칩일 수 있으나, 이에 한정되는 것은 아니다. 상부 및 하부 패키지 간의 물리적 및/또는 전기적인 연결은 상술한 제2 외부 접속 단자(미도시)를 통하여 수행된다.
시스템 인 패키지 구조
본 개시의 전자 부품 패키지(100A~100D) 및 그 변형 예들은 다양한 형태로 시스템 인 패키지 구조에 적용될 수 있다. 예를 들면, 전자 부품 패키지(100A~100D)의 변형 예들 중 관통 배선(180), 커버 층(160), 및 도전성 패턴(134)을 갖는 변형 예가 하부 패키지로 배치되고, 그 표면 상에 다양한 다른 수동 부품(미도시)이 배치될 수 있다. 더불어, 여러 형태의 전자 부품 패키지(100A ~ 100D) 또는 도면에 도시하지 않은 다른 여러 가지 형태의 전자 부품 패키지가 상부 패키지로 수동 부품과 함께 배치될 수 있음은 물론이다. 수동 부품(미도시)은 제2 개구부(191)를 통하여 노출된 각종 패턴들(134, 184, 184b)과 물리적 및/또는 전기적으로 연결된다.
실험 예
(측정 방법)
실험에서 개시하는 각종 물성 수치 등의 측정 방법은 다음과 같다.
1. 엘라스틱 모듈러스: 표준 인장 시험을 통하여 물성 측정하였다.
2. 엘롱게이션: 표준 인장 시험을 통하여 물성 측정하였다.
3. 열팽창계수: 열기계분석기 및 동적열특성분석기로 물성을 측정하였다.
4. 워피지: 제조된 패키지의 워피지를 상온에서 모아레(Moire) 분석 장치로 측정하였다.
5. 크랙: 제조된 패키지의 전자 부품의 봉지 재료로 덮인 면의 모퉁에서 발생하는 크랙을 상온에서 주사음향현미경(Scanning Acoustic Microscope)으로 측정하였다.
(실험 1)
먼저, 일례에 따른 전자 부품 패키지를 이용하여 평면에서의 전자 부품 패키지의 전제 면적(St) 대비 전자 부품이 차지하는 면적(Sa)의 비율(Sa/St * 100)에 따른 워피지를 측정하여 그 결과를 하기 표 1에 나타내었다. 한편, 실험에서 사용한 전자 부품 패키지는 프레임의 두께가 410㎛ 이고, 전자 부품으로는 두께 405㎛의 전자 부품을 사용하였으며, 전자 부품 배면을 덮는 봉지 재료의 두께는 40㎛ 이다. 재배선 층은 단층이며, 유효 절연 두께는 15㎛ 이다.
No. 면적비율(%) 엘라스틱 모듈러스(GPa) 워피지(㎛)
프레임 봉지 재료
1* 15 27 27 OK
2 15 27 5 OK
3* 20 27 27 NG
4* 25 27 27 NG
5* 61 27 27 NG
6* 80 27 27 NG
7 20 27 5 OK
8 25 27 5 OK
9 61 27 5 Not bad
10 80 27 5 Not bad
한편, 시료 1, 3~6 에서 사용한 봉지 재료의 엘롱게이션은 1.2-1.6 % 이며, 열팽창계수는 5-7 ppm/℃ 이다. 또한, 시료 2, 7~10 에서 사용한 봉지 재료의 엘롱게이션은 3 % 이며, 열팽창계수는 40 ppm/℃ 이다. 또한, 시료 1~10 에서 사용한 프레임의 엘롱게이션은 1.0-1.4 % 이며, 열팽창계수는 10-11 ppm/℃ 이다. 또한, 시료 1~10 에서 사용한 재배선 층의 모듈러스는 1.3 GPa 이다.
한편, 상기 표 1에서 봉지 재료의 엘라스틱 모듈러스가 프레임의 엘라스틱 모듈러스와 동일한 시료 1, 3~6은 비교 예이고, 봉지 재료의 엘라스틱 모듈러스가 프레임의 엘라스틱 모듈러스 보다 작은 시료 2, 7~10은 실시 예이다. 또한, OK 는 판넬(panel) 기준으로 5mm 이하, Not bad는 5 초과 8mm 미만, Ng는 8mm 이상의 워피지가 발생하는 경우를 의미한다.
비교 예의 경우 전자 부품이 차지하는 면적의 비율이 15% 이하인 경우(시료 1)에는 전자 부품의 워피지 영향이 미비하여 패키지의 워피지 역시 특별히 문제가 없음을 알 수 있다. 다만, 전자 부품이 차지하는 면적의 비율이 15% 초과인 경우(시료 3~6)에는 전자 부품의 워피지 영향이 증가하여 패키지의 워피지가 심하게 발생하는 것을 알 수 있다. 반면, 실시 예의 경우 전자 부품이 차지하는 면적의 비율이 15% 이하인 경우(시료 2)뿐만 아니라, 15% 초과인 경우(시료 7~10) 역시 비교 예의 경우보다 패키지의 워피지가 상대적으로 미비한 것을 알 수 있다.
(실험 2)
다음으로, 일례에 따른 전자 부품 패키지를 이용하여 프레임과 봉지 재료의 엘라스틱 모듈러스 값에 따른 전자 부품 패키지의 워피지를 측정하여 그 결과를 하기 표 2에 나타내었다. 한편, 실험에서 사용한 전자 부품 패키지는 프레임의 두께가 410㎛ 이고, 전자 부품으로는 두께 405㎛의 전자 부품을 사용하였으며, 전자 부품 배면을 덮는 봉지 재료의 두께는 40㎛ 이다. 재배선 층은 단층이며, 유효 절연 두께는 15㎛ 이다.
No. 면적비율(%) 엘라스틱 모듈러스(GPa) 워피지(㎛)
프레임 봉지 재료
11* 45 27 27 NG
12* 45 27 40 NG
13 45 27 5 OK
14 45 27 0.5 OK
15 45 27 15 OK
16* 80 27 40 NG
17 80 27 5 Not bad
18 80 27 0.5 OK
한편, 시료 11 에서 사용한 봉지 재료의 엘롱게이션은 1.2-1.6 % 이며, 열팽창계수는 5-7 ppm/℃ 이다. 또한, 시료 12, 16 에서 사용한 봉지 재료의 엘롱게이션은 1.0-1.2% 이며, 열팽창계수는 3-5 ppm/℃ 이다. 또한, 시료 13, 17 에서 사용한 봉지 재료의 엘롱게이션은 3 % 이며, 열팽창계수는 40 ppm/℃ 이다. 또한, 시료 14 에서 사용한 봉지 재료의 엘롱게이션은 10 % 이며, 열팽창계수는 100 ppm/℃ 이다. 또한, 시료 15 에서 사용한 봉지 재료의 엘롱게이션은 10% 이며, 열팽창계수는 6-8 ppm/℃ 이다. 또한, 시료 11~18 에서 사용한 프레임의 엘롱게이션은 1.0-1.4 % 이며, 열팽창계수는 10-11 ppm/℃ 이다. 또한, 시료 11~20 에서 사용한 재배선 층의 모듈러스는 1.3 GPa 이다.
한편, 상기 표 2에서, 봉지 재료의 엘라스틱 모듈러스가 15GPa를 초과하는 시료 12~13, 16은 비교 예이고, 봉지 재료의 엘라스틱 모듈러스가 15GPa 이하인 시료 13~15, 17~18은 실시 예이다. 또한, OK 는 판넬(panel) 기준으로 5mm 이하, Not bad는 5 초과 8mm 미만, Ng는 8mm 이상의 워피지가 발생하는 경우를 의미한다.
비교 예의 경우 봉지 재료의 엘라스틱 모듈러스가 커 패키지의 워피지 제어가 힘들어 면적비율이 15%를 초과하는 어느 경우나(시료 11~12, 16) 패키지의 워피지가 상대적으로 심하게 발생하는 것을 알 수 있다. 반면, 실시 예의 경우 봉지 재료의 엘라스틱 모듈러스가 상대적으로 작아 워피지 제어가 용이하여 면적비율이 15%를 초과하는 어느 경우에도(시료 13~15, 17~18) 패키지의 워피지가 상대적으로 미비한 것을 알 수 있다.
(실험 3)
다음으로, 일례에 따른 전자 부품 패키지를 이용하여 프레임과 봉지 재료의 엘롱게이션 값에 따른 전자 부품의 봉지 재료로 덮인 면의 모퉁에서 발생하는 크랙(crack)을 측정하여 그 결과를 하기 표 3에 나타내었다. 한편, 실험에서 사용한 전자 부품 패키지는 프레임의 두께가 410㎛ 이고, 전자 부품으로는 두께 405㎛의 전자 부품을 사용하였으며, 전자 부품 배면을 덮는 봉지 재료의 두께는 40㎛ 이다. 재배선 층은 단층이며, 유효 절연 두께는 15㎛ 이다.
No. 엘롱게이션(%) 크랙
프레임 봉지 재료
19* 1.2 1 NG
20 1.4 2 GOOD
21 1.2 3 GOOD
22 1.4 10 EXCELLENT
한편, 시료 19 에서 사용한 봉지 재료의 모듈러스는 17GPa 이며, 열팽창계수는 13 ppm/℃ 이다. 또한, 시료 20 에서 사용한 봉지 재료의 모듈러스는 15GPa 이며, 열팽창계수는 18 ppm/℃ 이다. 또한, 시료 21 에서 사용한 봉지 재료의 모듈러스는 5GPa 이며, 열팽창계수는 40 ppm/℃ 이다. 또한, 시료 22 에서 사용한 봉지 재료의 모듈러스는 15GPa 이며, 열팽창계수는 6-8 ppm/℃ 이다. 또한, 시료 19, 21 에서 사용한 프레임의 모듈러스는 27 GPa 이며, 열팽창계수는 11 ppm/℃ 이다. 또한, 시료 20, 22 에서 사용한 프레임의 모듈러스는 30GPa 이며, 열팽창계수는 3-5 ppm/℃ 이다.
한편, 상기 표 3에서, 봉지 재료의 엘롱게이션이 1.2% 미만인 시료 19는 비교 예이고, 봉지 재료의 엘롱게이션이 1.2% 이상인 시료 20~22는 실시 예이다. 또한, NG는 크랙이 발생하여 신뢰성에 문제가 있는 경우, GOOD은 미세 크랙이 일부 발견되나 신뢰성에는 문제가 없는 경우, EXCELLENT는 크랙을 거의 찾을 수 없는 경우를 의미한다.
비교 예의 경우 봉지 재료의 엘롱게이션이 작아(시료 19) 전자 부품의 봉지 재료로 덮인 면의 모퉁에서 크랙이 발생하는 것을 알 수 있다. 반면, 실시 예의 봉지 재료의 엘롱게이션이 커(시료 20~22) 크랙이 거의 발생하지 않는 것을 알 수 있다.
(실험 4)
다음으로, 일례에 따른 전자 부품 패키지를 재배선 층의 유효 절연 두께(L1)의 외부 층을 제외한 나머지 패키지의 두께(L2) 대비 비율(L1/L2)에 따른 워피지를 측정하여 그 결과를 하기 표 4에 나타내었다. 한편, 실험에서 사용한 전자 부품 패키지는 프레임의 두께가 410㎛ 이고, 전자 부품으로는 두께 405㎛의 전자 부품을 사용하였으며, 전자 부품 배면을 덮는 봉지 재료의 두께는 40㎛ 이다. 다만, 재배선 층은 단층 또는 복수 층이며, 유효 절연 두께는 하기 표 5에 나타낸 바와 같다.
No. 두께(㎛) 비율 워피지(㎛)
L1 L2 L1/L2
23 15 (1층) 445 0.03 OK
24 35 (2층) 445 0.08 OK
한편, 시료 23~24 에서 사용한 프레임의 모듈러스는 27 GPa 이고, 엘롱게이션은 1.0-1.4 % 이며, 열팽창계수는 10-11 ppm/℃이다. 또한, 시료 25~27 에서 사용한 봉지 재료의 모듈러스는 5 GPa 이고, 엘롱게이션은 3% 이며, 열팽창계수는 40ppm/℃ 이다. 또한, 시료 23~24 에서 사용한 재배선 층의 모듈러스은 1.3GPa 이다.
한편, 상기 표 4에서, 시료 23~24는 재배선 층의 유효 두께의 비율이 0.1 이하인 실시 예이다. 또한, OK 는 판넬(panel) 기준으로 5mm 이하의 워피지가 발생하는 경우를 의미한다.
재배선 층의 유효 두께의 비율이 0.1 이하인 실시 예(시료 23~24)는 재배선 층의 응력 영향이 미비한바 워피지 개선 효과가 우수함을 알 수 있다.
한편, 본 개시에서 연결된다(coupled to)는 의미는 직접 연결되는 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결되는 것을 포함하는 개념이다. 또한, 전기적으로 연결된다(electrically connected)는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
한편, 본 개시에서 사용된 "일례(example)"라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
한편, 본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자 기기 1010: 메인 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인 보드 1120: 스마트 폰 내장 전자 부품
1130: 스마트 폰 카메라 100: 전자 부품 패키지
110: 프레임 110X: 캐비티
112: 제1 면 114: 제2 면
116: 금속 층 120: 전자 부품
126: 전극 패드 130: 봉지 재료
132: 도전성 비아 134: 도전성 패턴
140: 절연 층 141: 비아 홀
142: 도전성 비아 144: 도전성 패턴
150: 외부 층 160: 커버 층
170: 제1 외부 접속 단자 171: 제1 개구부
191: 제2 개구부 180: 관통 배선
184: 도전성 패턴 184a, 184b: 패드
195: 접착 층

Claims (16)

  1. 서로 마주보는 제1 면과 제2 면, 및 캐비티를 갖는 프레임;
    상기 프레임의 캐비티 내에 배치되는 전자 부품;
    상기 프레임의 제1 면 측에 배치되며, 상기 전자 부품과 전기적으로 연결되는 재배선 층; 및
    상기 전자 부품을 밀봉하며, 상기 프레임을 구성하는 재료 보다 엘라스틱 모듈러스가 작은 봉지 재료; 를 포함하는,
    전자 부품 패키지.
  2. 제 1 항에 있어서,
    상기 캐비티는 상기 제1 면과 제2 면 사이를 관통하는,
    전자 부품 패키지.
  3. 제 1 항에 있어서,
    동일 평면에서, St를 전자 부품 패키지의 전체 면적, Sa를 전자 부품의 면적이라 할 때, 상기 전자 부품이 차지하는 면적비율(Sa/St * 100)이 15% 초과인,
    전자 부품 패키지.
  4. 제 3 항에 있어서,
    상기 봉지 재료의 엘라스틱 모듈러스가 15GPa 이하인,
    전자 부품 패키지.
  5. 제 3 항에 있어서,
    상기 프레임을 구성하는 재료의 엘라스틱 모듈러스가 20GPa 이상인,
    전자 부품 패키지.
  6. 제 1 항에 있어서,
    상기 전자 부품은 복수 개이고,
    상기 프레임의 캐비티 내에 상기 복수의 전자 부품이 배치되는,
    전자 부품 패키지.
  7. 제 1 항에 있어서,
    상기 프레임의 캐비티는 복수 개이고,
    상기 복수의 캐비티 내에 각각 전자 부품이 배치되는,
    전자 부품 패키지.
  8. 제 1 항에 있어서,
    상기 전자 부품 중 적어도 하나는 집적 회로 칩인,
    전자 부품 패키지.
  9. 제 1 항에 있어서,
    동일 단면에서, L1을 상기 재배선 층의 유효 절연 두께, L2를 상기 전자 부품의 하부 면으로부터 상기 봉지 재료의 외곽 면까지의 두께라 할 때, L1 / L2 ≤ 1/10을 만족하는,
    전자 부품 패키지.
  10. 제 1 항에 있어서,
    상기 봉지 재료는,
    적어도 상기 전자 부품을 덮으며,
    상기 캐비티 내의 프레임과 전자 부품 사이의 공간을 채우는,
    전자 부품 패키지.
  11. 제 1 항에 있어서,
    상기 봉지 재료의 엘롱게이션은 1.2% 이상인,
    전자 부품 패키지.
  12. 제 1 항에 있어서,
    상기 재배선 층과 연결되며 제1 개구부를 갖는 외부 층; 및
    상기 제1 개구부에 배치되어 외부로 노출되는 제1 외부 접속 단자;
    를 더 포함하며,
    상기 제1 외부 접속 단자 중 적어도 하나는 팬-아웃 영역에 배치되는,
    전자 부품 패키지.
  13. 제 1 항에 있어서,
    상기 프레임의 제1 면과 제2 면 사이를 관통하며, 상기 재배선 층과 전기적으로 연결되는 관통 배선; 을 더 포함하는,
    전자 부품 패키지.
  14. 제 13 항에 있어서,
    상기 프레임의 제1 면에 배치되어 상기 관통 배선과 연결된 제1 패드; 및
    상기 프레임의 제2 면에 배치되어 상기 관통 배선과 연결된 제2 패드;
    를 더 포함하는,
    전자 부품 패키지.
  15. 제 1 항에 있어서,
    상기 프레임의 제1 면, 제2 면, 및 캐비티의 내부 면 중 적어도 하나에 배치되는 금속 층; 을 더 포함하는,
    전자 부품 패키지.
  16. 서로 마주보는 제1 면과 제2 면, 및 캐비티를 갖는 프레임을 준비하는 단계;
    상기 프레임의 캐비티 내에 전자 부품을 배치하는 단계;
    상기 전자 부품을 상기 프레임을 구성하는 재료 보다 엘라스틱 모듈러스가 작은 봉지 재료로 밀봉하는 단계; 및
    상기 프레임의 제2 면 측에 상기 전자 부품과 전기적으로 연결되는 재배선 층을 형성하는 단계; 를 포함하는,
    전자 부품 패키지의 제조 방법.
KR1020150100035A 2015-04-17 2015-07-14 팬-아웃 반도체 패키지 및 그 제조 방법 KR102065943B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/076,174 US9929100B2 (en) 2015-04-17 2016-03-21 Electronic component package and method of manufacturing the same
TW107146701A TWI746918B (zh) 2015-04-17 2016-03-24 扇出型半導體封裝及其製造方法
TW105109169A TWI655691B (zh) 2015-04-17 2016-03-24 扇出型半導體封裝及其製造方法
US15/853,014 US20180138127A1 (en) 2015-04-17 2017-12-22 Electronic component package and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150054778 2015-04-17
KR20150054778 2015-04-17

Publications (2)

Publication Number Publication Date
KR20160123938A true KR20160123938A (ko) 2016-10-26
KR102065943B1 KR102065943B1 (ko) 2020-01-14

Family

ID=57251823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150100035A KR102065943B1 (ko) 2015-04-17 2015-07-14 팬-아웃 반도체 패키지 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20180138127A1 (ko)
KR (1) KR102065943B1 (ko)
TW (2) TWI655691B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129445A (ko) * 2017-05-26 2018-12-05 전자부품연구원 고주파 응용 반도체 패키지 및 패키지 제조방법
KR20190073249A (ko) * 2017-12-18 2019-06-26 주식회사 네패스 반도체 패키지
KR101999573B1 (ko) * 2018-05-15 2019-07-12 주식회사 더유엠에스 RF SoC 내장형 초소형 모션센서 모듈 제조방법
KR20200069562A (ko) * 2018-12-07 2020-06-17 삼성전자주식회사 반도체 패키지
US10840228B2 (en) 2019-02-14 2020-11-17 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
WO2023038757A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Stiffener frame for semiconductor device packages

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US9997471B2 (en) * 2016-07-25 2018-06-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
KR102404058B1 (ko) * 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US10686105B2 (en) * 2018-06-18 2020-06-16 Advanced Semiconductor Engineering, Inc. Optical package device
EP3624181A1 (en) * 2018-09-11 2020-03-18 MediaTek Inc. Semiconductor package structure having an annular frame with truncated corners
KR102589683B1 (ko) 2018-11-16 2023-10-16 삼성전자주식회사 팬-아웃 반도체 패키지
KR102574410B1 (ko) * 2018-11-27 2023-09-04 삼성전기주식회사 하이브리드 인터포저 및 이를 구비한 반도체 패키지
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US11521958B2 (en) * 2019-11-05 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and reinforcing and encapsulating layers
CN113571478A (zh) * 2020-04-29 2021-10-29 意法半导体公司 被嵌入在衬底中具有应力缓冲的裸片
US11610851B2 (en) * 2020-04-29 2023-03-21 Stmicroelectronics, Inc. Die embedded in substrate with stress buffer
CN111883441B (zh) * 2020-07-31 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
DE102020122437A1 (de) * 2020-08-27 2022-03-03 Infineon Technologies Ag Package, Verfahren zum Bilden eines Packages, Trägerband, Chipkarte und Verfahren zum Bilden eines Trägerbands

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490499A1 (en) * 1990-11-21 1992-06-17 STMicroelectronics, Inc. Integrated circuit package with molded battery cell
US20050133929A1 (en) * 2003-12-18 2005-06-23 Howard Gregory E. Flexible package with rigid substrate segments for high density integrated circuit systems
US20050202590A1 (en) * 2004-03-11 2005-09-15 Siliconware Precision Industries Co., Ltd. Wafer level semiconductor package with build-up layer and method for fabricating the same
JP2007157859A (ja) * 2005-12-02 2007-06-21 Sanyo Electric Co Ltd セラミック・パッケージ、集合基板、及び電子デバイス
US20100112321A1 (en) * 2007-02-06 2010-05-06 Dow Corning Corporation Silicone Resin, Silicone Composition, Coated Substrate, and Reinforced Silicone Resin Film
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US20120119391A1 (en) * 2010-11-15 2012-05-17 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method thereof
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
KR20130132163A (ko) * 2012-05-25 2013-12-04 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8905330B2 (en) * 2010-07-15 2014-12-09 Atp, Inc. Hydration system
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9014730B2 (en) * 2012-06-28 2015-04-21 Alcatel Lucent Device reachability in LTE networks for text messaging
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
RU2663688C1 (ru) * 2014-09-26 2018-08-08 Интел Корпорейшн Корпусированная интегральная схема, содержащая соединенный проволочными перемычками многокристальный пакет

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490499A1 (en) * 1990-11-21 1992-06-17 STMicroelectronics, Inc. Integrated circuit package with molded battery cell
US20050133929A1 (en) * 2003-12-18 2005-06-23 Howard Gregory E. Flexible package with rigid substrate segments for high density integrated circuit systems
US20050202590A1 (en) * 2004-03-11 2005-09-15 Siliconware Precision Industries Co., Ltd. Wafer level semiconductor package with build-up layer and method for fabricating the same
JP2007157859A (ja) * 2005-12-02 2007-06-21 Sanyo Electric Co Ltd セラミック・パッケージ、集合基板、及び電子デバイス
US20100112321A1 (en) * 2007-02-06 2010-05-06 Dow Corning Corporation Silicone Resin, Silicone Composition, Coated Substrate, and Reinforced Silicone Resin Film
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US20120119391A1 (en) * 2010-11-15 2012-05-17 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method thereof
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
KR20130132163A (ko) * 2012-05-25 2013-12-04 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129445A (ko) * 2017-05-26 2018-12-05 전자부품연구원 고주파 응용 반도체 패키지 및 패키지 제조방법
KR20190073249A (ko) * 2017-12-18 2019-06-26 주식회사 네패스 반도체 패키지
KR101999573B1 (ko) * 2018-05-15 2019-07-12 주식회사 더유엠에스 RF SoC 내장형 초소형 모션센서 모듈 제조방법
KR20200069562A (ko) * 2018-12-07 2020-06-17 삼성전자주식회사 반도체 패키지
US10840228B2 (en) 2019-02-14 2020-11-17 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
WO2023038757A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Stiffener frame for semiconductor device packages

Also Published As

Publication number Publication date
TW201921527A (zh) 2019-06-01
KR102065943B1 (ko) 2020-01-14
TW201709358A (zh) 2017-03-01
TWI746918B (zh) 2021-11-21
US20180138127A1 (en) 2018-05-17
TWI655691B (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
KR102065943B1 (ko) 팬-아웃 반도체 패키지 및 그 제조 방법
JP6494122B2 (ja) ファン−アウト半導体パッケージ
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
US10388614B2 (en) Fan-out semiconductor package and method of manufacturing same
KR101982044B1 (ko) 팬-아웃 반도체 패키지
US10109588B2 (en) Electronic component package and package-on-package structure including the same
KR102012443B1 (ko) 팬-아웃 반도체 패키지
KR101999608B1 (ko) 팬-아웃 반도체 패키지
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR102052900B1 (ko) 팬-아웃 반도체 패키지
US9929100B2 (en) Electronic component package and method of manufacturing the same
KR101901711B1 (ko) 팬-아웃 반도체 패키지
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR101922875B1 (ko) 전자부품 패키지
KR101999625B1 (ko) 팬-아웃 반도체 패키지
KR20160132749A (ko) 전자부품 패키지 및 그 제조방법
KR20170112905A (ko) 팬-아웃 반도체 패키지
KR102003390B1 (ko) 팬-아웃 반도체 패키지
KR20190036266A (ko) 팬-아웃 반도체 패키지
KR20170053313A (ko) 전자부품 패키지 및 그 제조방법
KR102008344B1 (ko) 반도체 패키지
KR102008342B1 (ko) 팬-아웃 반도체 패키지 및 패키지 기판
KR101973430B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
N231 Notification of change of applicant
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant