TWI655691B - 扇出型半導體封裝及其製造方法 - Google Patents

扇出型半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI655691B
TWI655691B TW105109169A TW105109169A TWI655691B TW I655691 B TWI655691 B TW I655691B TW 105109169 A TW105109169 A TW 105109169A TW 105109169 A TW105109169 A TW 105109169A TW I655691 B TWI655691 B TW I655691B
Authority
TW
Taiwan
Prior art keywords
frame
conductive pattern
electronic component
disposed
layer
Prior art date
Application number
TW105109169A
Other languages
English (en)
Other versions
TW201709358A (zh
Inventor
Doo Hwan Lee
李斗煥
Hyoung Joon Kim
金亨俊
Jong Rip Kim
金宗立
Kyung Seob Oh
吳暻燮
Ung Hui Shin
申雄熙
Original Assignee
Samsung Electronics Co., Ltd.
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co., Ltd., 南韓商三星電子股份有限公司 filed Critical Samsung Electronics Co., Ltd.
Publication of TW201709358A publication Critical patent/TW201709358A/zh
Application granted granted Critical
Publication of TWI655691B publication Critical patent/TWI655691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種扇出型半導體封裝及一種製造扇出型半 導體封裝的方法。扇出型半導體封裝包含具有空腔的框架、安置於空腔中的電子元件、鄰近於框架而安置且電連接至電子元件的重佈層，以及囊封電子元件且彈性模數小於構成框架的材料的彈性模數的囊封材料。

Description

扇出型半導體封裝及其製造方法 [對相關申請案的交叉參考]
本申請案主張在韓國智慧財產局於2015年4月17日申請的韓國專利申請案第10-2015-0054778號及於2015年7月14日申請的韓國專利申請案第10-2015-0100035號的權益，其兩者的整個揭露內容為了所有目的以引用的方式併入本文中。
以下描述內容是關於一種電子元件封裝以及一種製造所述電子元件封裝的方法。
電子元件封裝定義為用於將電子元件電連接至諸如電子裝置的主機板的印刷電路板(printed circuit board；PCB)並保護電子元件免受外部衝擊影響的封裝技術。開發與電子元件相關聯的技術的主要新近趨向中的一者為減小元件大小。因此，在封裝領域中，為了產生緊湊型電子元件，具有大量接腳同時具有緊湊型大小的封裝已變得合乎需要。
經推薦以滿足如上文所描述的技術要求的一種封裝技術為使用形成於晶圓上的電子元件的電極襯墊的重佈的晶圓級封裝 (wafer level package；WLP)技術。晶圓級封裝(wafer level pachage；WLP)可為扇入型晶圓級封裝(fan-in wafer level package；扇入型WLP)或扇出晶型圓級封裝(fan-out wafer level package；扇出型WLP)。在這些封裝當中，扇出型WLP可能可用於實施許多接腳同時具有緊湊型大小。
提供此[發明內容]而以簡化形式引入下文在[實施方式]中進一步描述的概念選擇。此[發明內容]既不欲識別所主張標的物的關鍵特徵或基本特徵，亦不欲在判定所主張標的物的範疇中用作輔助。
在一個通用態樣中，一種電子元件封裝包含具有空腔的框架、安置於空腔中的電子元件、鄰近於框架而安置且電連接至電子元件的重佈層，以及囊封電子元件且具有的彈性模數小於構成框架的材料的彈性模數的囊封材料。
所述空腔可穿透所述框架的第一表面及所述框架的與所述第一表面對置的第二表面。
由所述電子元件佔用的面積比率(Sa/St×100)可大於15%，其中在同一平面中，所述電子元件封裝的整個面積定義為St，且所述電子元件的面積定義為Sa。
所述囊封材料的所述彈性模數為15GPa或低於15GPa。
構成所述框架的所述材料的所述彈性模數為20GPa或大於20GPa。
電子元件的數目可為多個，且所述多個電子元件可安置於所述框架的所述空腔中。
所述框架的空腔的數目可為多個，且電子元件可分別安置於所述框架的所述多個空腔中。
所述多個電子元件中的至少一者可為積體電路晶片。
所述重佈層的有效絕緣厚度可定義為L1且同一橫截面中自所述電子元件的下表面至所述囊封材料的外表面的厚度可定義為L2，使得L1/L2滿足L1/L2 1/10。
所述囊封材料可填充所述框架與所述空腔中所述電子元件之間的空間，且可覆蓋所述電子元件。
所述囊封材料的伸長率可為1.2%或大於1.2%。
電子元件封裝的通用態樣可更包含外部層，其連接至所述重佈層且具有第一開口；以及第一外部連接端子，其安置於所述第一開口中且暴露至外部。所述第一外部連接端子中的至少一者可安置於扇出型區中。
電子元件封裝的通用態樣可更包含穿透佈線，其穿透所述框架且電連接至所述重佈層。
電子元件封裝的通用態樣可更包含第一襯墊，其安置於所述框架的所述第一表面上且連接至所述穿透佈線；以及第二襯墊，其安置於所述框架的所述第二表面上且連接至所述穿透佈線。
電子元件封裝的通用態樣可更包含金屬層，所述金屬層安置於所述框架的所述第一表面及所述第二表面以及所述空腔的內表面中的至少一者上。
在另一通用態樣中，一種製造電子元件封裝的方法涉及： 製備具有空腔的框架；將電子元件安置於所述空腔中；使用彈性模數小於構成所述框架的材料的彈性模數的囊封材料囊封所述電子元件；以及形成重佈層，所述重佈層電連接至所述電子元件以鄰近於所述框架的第二表面。
所述電子元件在所述空腔中的所述安置可涉及將所述框架及所述電子元件定位於黏接層上。
製造電子元件封裝的方法的通用態樣可更涉及在所述重佈層的所述形成之前在所述電子元件的所述囊封期間移除用以支撐所述框架及所述電子元件的黏接層。
在另一通用態樣中，一種電子元件封裝包含安置於重佈層上的電子元件及框架，所述電子元件電連接至所述重佈層，且所述框架包含絕緣材料；以及覆蓋所述電子元件的囊封材料，所述囊封材料的彈性模數小於所述框架的所述絕緣材料的彈性模數。
所述囊封材料的所述彈性模數可為大約50MPa或大於50MPa至15GPa或小於15GPa，且所述框架的所述絕緣材料的所述彈性模數為大約20GPa或大於20GPa。
其他特徵以及態樣自以下實施方式、圖式以及申請專利範圍將為顯而易見。
100‧‧‧電子元件封裝
100A‧‧‧電子元件封裝
100B‧‧‧電子元件封裝
100C‧‧‧電子元件封裝
110‧‧‧框架
110X‧‧‧空腔
110XA‧‧‧空腔
110XB‧‧‧空腔
112‧‧‧第一表面
114‧‧‧第二表面
116‧‧‧金屬層
120‧‧‧電子元件
120A‧‧‧電子元件
120B‧‧‧電子元件
122‧‧‧剝離表面
124‧‧‧上表面
126‧‧‧電極襯墊
126A‧‧‧電極襯墊
126B‧‧‧電極襯墊
130‧‧‧囊封材料
132‧‧‧導電介層窗
134‧‧‧導電圖案
140‧‧‧絕緣層
141‧‧‧介層窗
142‧‧‧導電介層窗
144‧‧‧導電圖案
150‧‧‧外部層
160‧‧‧覆蓋層
170‧‧‧第一外部連接端子
171‧‧‧第一開口
180‧‧‧穿透佈線
184‧‧‧導電圖案
184a‧‧‧第一襯墊
184b‧‧‧第二襯墊
191‧‧‧第二開口
195‧‧‧黏接層
1000‧‧‧電子裝置
1010‧‧‧主機板
1020‧‧‧晶片相關元件
1030‧‧‧網路相關元件
1040‧‧‧其他元件
1050‧‧‧照相機
1060‧‧‧天線
1070‧‧‧顯示器
1080‧‧‧電池
1090‧‧‧信號線
1100‧‧‧智慧型電話
1101‧‧‧主體
1110‧‧‧主機板
1120‧‧‧電子元件
1130‧‧‧照相機
F‧‧‧應力
L1、L2、L3、L4‧‧‧厚度
Sa‧‧‧電子元件佔用的面積
St‧‧‧電子元件封裝的總面積
圖1為示意性地說明電子裝置的實施例的方塊圖。
圖2為示意性地說明應用至電子裝置的電子元件封裝的實施 例的透視圖。
圖3為示意性地說明電子元件封裝的實施例的透視圖。
圖4為示意性地說明電子元件封裝的實施例的橫截面圖。
圖5為示意性地說明電子元件封裝的實施例的橫截面圖。
圖6為圖5的電子元件封裝的沿著線I-I'截取的示意性截斷平面圖。
圖7A至圖7K為示意性地說明圖5的電子元件封裝的製造製程的實施例的圖式。
圖8A至圖8F為示意性地說明圖5的電子元件封裝的經修改實施例的圖式。
圖9為示意性地說明電子元件封裝的另一實施例的橫截面圖。
圖10為圖9的電子元件封裝的沿著線II-II'截取的示意性截斷平面圖。
圖11A至圖11F為示意性地說明圖9的電子元件封裝的經修改實施例的圖式。
圖12為示意性地說明電子元件封裝的另一實施例的橫截面圖。
圖13為圖12的電子元件封裝的沿著線III-III'截取的示意性截斷平面圖。
圖14A至圖14F為示意性地說明圖12的電子元件封裝的經修改實施例的圖式。
貫穿圖式以及詳細描述，除非另外描述或提供，否則應將相同圖式參考編號理解為指相同組件、特徵以及結構。圖式可能未按 比例繪製，且為了清楚、圖解以及便利起見，可誇示圖式中的組件的相對大小、比例以及描繪。
提供以下詳細描述以輔助讀者獲得對本文中所描述的方法、設備及/或系統的全面理解。然而，本文所描述的方法、設備及/或系統的各種改變、修改以及等效物對於所述領域中具通常知識者將為顯而易見。如對於所述領域中具通常知識者將顯而易見的是，除了有必要按某一次序發生的操作以外，本文所描述的操作序列僅為實例，且不限於本文所闡述的彼等實例，而是可做出改變。又，為了增加清晰度以及簡潔性，可省略對於所述領域中具通常知識者所熟知的功能以及構造的描述。
本文中所描述的特徵可以不同形式體現，且不應將其解釋為限於本文中所描述的實例。實情為，已提供本文中所描述的實例，使得本發明將為透徹且完整的，且將向所述領域中具通常知識者傳達本發明的全部範疇。
貫穿說明書，應理解，當諸如層、區或晶圓(基板)的組件被稱作「在另一組件上」、「連接至」或「耦接至」另一組件時，所述組件可直接「在另一組件上」、「連接至」或「耦接至」另一組件，或其之間可存在介入組件。對比而言，當組件被稱作「直接在另一組件上」、「直接連接至」或「直接耦接至」另一組件時，其之間可不存在任何介入組件或層。類似數字貫穿全文指類似組件。如本文中所使用，術語「及/或」包含相關聯所列項目中的一或多者 的任何及所有組合。
將顯而易見的是，雖然術語第一、第二、第三等可在本文中使用以描述各種部件、元件、區、層及/或區段，但這些部件、元件、區、層及/或區段不應受這些術語限制。這些術語僅用以區分一個部件、元件、區、層或區段與另一區、層或區段。因此，可在不脫離實施例的教示的情況下將下文論述的第一部件、元件、區、層或區段稱為第二部件、元件、區、層或區段。
諸如「……上方」、「上部」、「……下方」及「下部」及其類似者的空間相對術語本文中可為了易於描述而使用以描述一個組件與另一組件的關係，如諸圖中所展示。應理解，空間相對術語意欲涵蓋裝置在使用或操作中除諸圖中所描繪的定向以外的不同定向。舉例而言，若將諸圖中的裝置翻轉，則描述為「在」其他組件「上方」或「上部」的組件接著將定向「在」其他組件或特徵「下方」或「下部」。因此，術語「在……上方」可視諸圖的定向而涵蓋上方定向及下方定向兩者。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可相應地進行解釋。
本文中所使用的術語是為了描述實施例，且並非易於限制本說明書。如本文中所使用，單數形式「一」及「所述」意欲亦包括複數形式，除非上下文另外清楚地指示。將進一步理解，術語「包括」在用於說明書中時指定所陳述的特徵、整體、步驟、操作、部件、組件及/或其群組的存在，但不排除一或多個其他特徵、整體、步驟、操作、部件、組件及/或其群組的存在或添加。
如上文所提到，翹曲歸因於各種原因可能發生於電子元 件中。當晶圓級封裝或其類似者藉由使用一般囊封材料囊封電子元件來製造時，電子元件的翹曲可能擴展至整個封裝。
根據本說明書的實例，翹曲的發生在電子元件封裝中被防止或減小。根據另一實例，提供一種製造此電子元件封裝的有效方法。根據實例，封裝使用具有相對大的彈性模數的框架來支撐，且電子元件使用具有相對小彈性模數的囊封材料來囊封以使電子元件的應力弛豫。
在下文中，將參看示意圖描述本說明書的各種實施例。在圖式中，例如，歸因於製造技術及/或容許度，可估計出所展示的形狀的修改。因此，本說明書的實施例不應被認作限於本文中所展示的區的形狀(例如)以包含製造中形狀結果的改變。以下實施例亦可由一個實施例或其組合來構成。
下文所描述的本說明書的內容可具有多種設置且本文中僅提議必需設置，但不限於此。
電子裝置
圖1說明電子裝置的實施例。參看圖1，電子裝置1000容納主機板1010。晶片相關元件1020、網路相關元件1030及其他元件1040可實體及/或電連接至主機板1010。在那裡，元件可耦接至其他元件，藉此形成各種信號線1090。
作為晶片相關元件1020，可包含諸如揮發性記憶體(例如，動態隨機存取記憶體(dynamic random access memory；DRAM))、非揮發性記憶體(例如，唯讀記憶體(read only memory；ROM))、快閃記憶體或類似者的記憶體晶片；諸如中央處理器(例如，中央處理單元(central processing unit；CPU))、圖形處理器 (例如，圖形處理單元(graphics processing unit；GPU))、數位信號處理器、密碼編譯處理器、微處理器、微控制器或其類似者的應用處理器晶片；諸如類比數位轉換器、特殊應用積體電路(application-specific integrated circuit；ASIC)或其類似者的邏輯晶片，但晶片相關元件1020不限於此。除上述元件外，亦可包含呈不同形式的晶片相關元件1020。另外，這些元件1020可彼此組合。
作為網路相關元件1030，可包含無線保真(wireless fidelity；Wi-Fi)(電機電子工程師學會(Institute of Electrical and Electronics Engineers；IEEE)802.11系列或其類似者)、微波存取全球互通(worldwide interoperability for microwave access；WiMAX)(IEEE 802.16系列或其類似者)、IEEE 802.20、長期演進(long term evolution；LTE)、唯資料演進(evolution data only；Ev-DO)、高速封包存取+(high speed packet access+；HSPA+)、高速下行鏈路封包存取+(high speed downlink packet access+；HSDPA+)、高速上行鏈路封包存取+(high speed uplink packet access+；HSUPA+)、增強型資料GSM環境(enhanced data GSM environment；EDGE)、全球行動通信系統(global system for mobile communications；GSM)、全球定位系統(global positioning system；GPS)、通用封包無線電服務(general package radio service；GPRS)、分碼多重存取(code division multiplex access；CDMA)、分時多重存取(time division multiple access；TDMA)、數位無線電話(digital cordless telephone；DECT)、藍芽、3G協定、4G協定、5G協定及在上述協定之後指定的任何其他無線及有線協定中的任一者，但 網路相關元件1030不限於此。除上述元件外，亦可包含各種其他無線或有線標準或協定中的任一者。另外，這些元件1030可與上述晶片相關元件1020組合。
其他元件1040可包含高頻率電感器、鐵電感器、電力電感器、鐵珠粒、低溫共燒陶瓷(low-temperature co-firing ceramics；LTCC)、電磁干擾(electro-magnetic interference；EMI)濾波器、多層陶瓷電容器(multilayer ceramic condenser；MLCC)或其類似者，但不限於此。除上述元件外，可包含用於各種用途的其他被動組件。另外，這些元件1040可與上述晶片相關元件1020及/或上述網路相關元件1030組合。
取決於電子裝置1000的種類，電子裝置1000可包含可能或可能不實體及/或電連接至主機板1010的另一元件。可包含於電子裝置1000中的其他元件的實例為照相機1050、天線1060、顯示器1070、電池1080、音訊編碼解碼器(未繪示)、視訊編碼解碼器(未繪示)、功率放大器(未繪示)、羅盤(未繪示)、加速計(未繪示)、陀螺儀(未繪示)、揚聲器(未繪示)、大容量儲存裝置(例如，硬碟機)(未繪示)、光盤(compact disk；CD，未繪示)、數位化通用光碟(digital versatile disk；DVD，未繪示)及類似者，但不限於此。除上述元件外，取決於電子裝置1000的種類，可包含用於各種用途的其他元件。
電子裝置1000可為智慧型電話、個人數位助理、數位視訊攝影機、數位靜態攝影機、網路系統、電腦、監視器、平板電腦、膝上型電腦、迷你筆記型電腦、電視、視訊遊戲控制台、智慧型手錶或類似者。然而，電子裝置1000不限於此，且可為處理資料的 任何其他電子裝置以及上述電子裝置。
圖2示意地說明應用至電子裝置的電子元件封裝的實施例。電子元件封裝可應用至如上文所描述的針對各種用途的各種電子裝置1000。舉例而言，如圖2中所說明，主機板1110可容納於智慧型電話1100的主體1101中，且各種電子元件1120可實體及/或電連接至主機板1110。另外，可能或可能不實體及/或電連接至主機板1110的諸如照相機1130的另一元件可容納於主體1101中。在此狀況下，電子元件1120中的一些可為如上文所描述的晶片相關元件，且在所述元件當中，電子元件封裝100可為(例如)應用程式處理器，但不限於此。
電子元件封裝
圖3說明電子元件封裝的實施例的透視圖。
圖4說明電子元件封裝的實施例的橫截面圖。
一般而言，電子元件封裝100中的電子元件120可實施為積體電路(integrated circuit；IC)晶片，其中至少數百至數百萬個或更多的各種組件彼此整合。參看圖3及圖4，在積體電路晶片中，鈍化(passivation；PSV)材料(未繪示)可定位於電極襯墊126周圍，但鑒於諸如熱膨脹係數、彈性模數或類似者的物理性質，鈍化材料可顯著不同於被用作基底材料的矽(Si)、鍺(Ge)、砷化鎵(GaAs)或類似者。因此，儘管僅組件的背側(上表面124)接地，但翹曲可能歸因於電子元件的應力F而發生。在使用一般囊封材料囊封此電子元件120以製造電子元件封裝100的狀況下，電子元件120的翹曲可能擴展至整個封裝，且因此封裝自身的翹曲可能發生。此外，當電子元件120暴露至諸如高溫或其類似者 的苛刻條件時，在封裝狀態下，翹曲可能由於類似原因而發生。
相反，在使用具有相對小彈性模數的囊封材料130而囊封電子元件120於電子元件封裝100中的狀況下，囊封材料130可歸因於小彈性模數而易於變形，且因此作用於電子元件120上的應力F可經分散並弛豫(如由箭頭所說明)。因此，可減少擴展至封裝的翹曲。同時，在使用歸因於相對大的彈性模數而不易變形的框架110支撐封裝的狀況下，可進一步減少封裝的翹曲。
另外，在電子元件封裝100中，在使用具有相對小的彈性模數的囊封材料130填充框架110與框架110中的空腔110X中電子元件120之間的空間的狀況下，電子元件120可平面固定至框架110的壁表面，且減少電子元件120歸因於應力弛豫效應的膨脹。
同時，當電子元件封裝100在平面上的整個面積被定義為St，且電子元件120在平面上的面積被定義為Sa時，由電子元件120佔用的面積比率(Sa/St×100)可大於15%，例如約30%至90%。為了使封裝小型化，例如，如在晶片尺度封裝(chip scale package；CSP)或類似者中一般，由電子元件120佔用的面積比率可為顯著的。在由電子元件120佔用的面積比率大於約15%的情況下，因為電子元件120顯著影響整個封裝，所以電子元件120的翹曲擴展至整個封裝，如上文所描述。然而，在使用具有相對小彈性模數的上述囊封材料130及具有相對大彈性模數的框架110的狀況下，即使由電子元件120佔用的面積比率大於15%，仍可防止翹曲。
同時，當重佈層(絕緣層140、導電介層窗142、導電圖 案144)在橫截面中的有效絕緣厚度定義為L1，且同一橫截面中自電子元件120的下表面122至囊封材料130的外表面的厚度定義為L2時，L1/L2可滿足L1/L2 1/10。此處，有效絕緣厚度可定義為重佈層(絕緣層140、導電介層窗142、導電圖案144)的大體絕緣厚度。根據一個實例，重佈層(絕緣層140、導電介層窗142、導電圖案144)為包含一組層140、142、144的多層結構。舉例而言，根據一個實例，單一重佈層可提供於電子元件封裝100中。單一重佈層可包含僅一組導電介層窗142，且絕緣層140的厚度可為有效絕緣厚度。在提供多個重佈層作為電子元件封裝100的重佈結構的實例中，有效絕緣厚度可為藉由自每一重佈層的對應絕緣層140的厚度減去導電圖案144的厚度而獲得的數個厚度的總和。一般而言，已知應力與厚度的立方成比例。因此，藉由顯著地減小提供於電子元件封裝100中的重佈層(絕緣層140、導電介層窗142、導電圖案144)的厚度，可避免產生於對應層中的應力。應力亦可歸因於絕緣層140的固化收縮而產生於重佈層(絕緣層140、導電介層窗142、導電圖案144)中。然而，在有效絕緣厚度被充分減小的情況下，可避免應力。即，在重佈層(絕緣層140、導電介層窗142、導電圖案144)的有效絕緣厚度等於或小於足夠薄的封裝的剩餘部分(除外部層外)的厚度的1/10情況下，可避免由產生於重佈層(絕緣層140、導電介層窗142、導電圖案144)中的應力引起的翹曲。由於由囊封材料130的固化收縮或其類似者引起的應力可在與產生於電子元件120中的應力的方向相反的方向上產生，因此應力可由產生於電子元件120中的應力來偏移。
圖5說明電子元件封裝的實施例的橫截面圖。
圖6說明圖5的電子元件封裝的沿著線I-I'截取的截斷平面圖。
參看圖5及圖6，根據實施例的電子元件封裝100A包含：框架110，其具有對置於彼此的第一表面112及第二表面114及在第一表面112與第二表面114之間穿透的空腔110X；安置於框架110的空腔110X中的電子元件120；經安置以鄰近於框架110的第一表面112且電連接至電子元件120的重佈層(絕緣層140、導電介層窗142、導電圖案144)；以及囊封材料130，其囊封電子元件120且具有的彈性模數小於構成框架110的材料的彈性模數。此處，術語「經安置以鄰近於」可包含目標元件安置於朝向待為基礎的元件的方向上但並不與對應元件直接接觸的狀況，以及目標元件直接接觸對應元件的狀況。
框架110可經設置以支撐封裝；歸因於框架110，可維持封裝的剛度，且可確保封裝的厚度均一性。另外，框架110可具有空腔110X，且電子元件120可安置於此空腔110X中。因此，電子元件120可黏附至壁表面。框架110可提供更廣泛佈線區域至封裝100A，且因此可進一步改良設計上的自由度。
框架110可具有彼此對置的第一表面112及第二表面114。在此狀況下，空腔110X可在第一表面112與第二表面114之間穿透。框架110可為非包覆框架，但不限於此。如下文所描述，金屬層116及/或導電圖案(未繪示於圖5-6中，顯示於圖8A-8B、11A-11B中)可安置於第一表面112及/或第二表面114上。此外，如下文所描述，金屬層116可安置於框架110的空腔110X的內表面中。
作為框架110的材料，可使用任何材料，只要所述材料可支撐封裝且具有大於囊封材料130的彈性模數的彈性模數。舉例而言，可使用絕緣材料。此處，作為絕緣材料，可使用諸如環氧樹脂的熱固性樹脂、諸如聚醯亞胺的熱塑樹脂、諸如玻璃纖維或無機填充劑的加強材料浸染於熱固性樹脂及熱塑樹脂的樹脂(例如，預浸體、味之素積膜(Ajinomoto build-up film；ABF)、FR-4、雙順丁烯二醯亞胺三嗪(bismaleimide triazine；BT)樹脂或類似者)。替代地，可使用具有優良剛度及熱導率的金屬。在此狀況下，作為金屬，可使用Fe-Ni類合金。此處，為了確保與囊封材料、層間絕緣材料或類似者的黏著力，Cu鍍層可形成於Fe-Ni類合金的表面上。此外，可使用其他玻璃、陶瓷、塑膠或類似者。
框架110的材料可具有20GPa或大於20GPa的彈性模數，諸如20GPa至38GPa的彈性模數。在框架110的材料具有至少20GPa或大於20GPa的彈性模數的狀況下，框架110可具有用於支撐封裝的足夠剛度。在框架110的材料的彈性模數小於20GPa的狀況下，框架110可能不能足以用來支撐封裝，且因此可能發生翹曲。彈性模數可定義為應力與應變的比率，且彈性模數可(例如)經由根據JIS C-6481、KS M 3001、KS M 527-3、ASTM D882或類似者的標準拉伸測試來量測。
框架110的材料可具有11ppm/℃或低於11ppm/℃的熱膨脹係數，諸如2ppm/℃至11ppm/℃的熱膨脹係數。在框架110的材料的熱膨脹係數大於11ppm/℃的狀況下，當框架110暴露至諸如高溫的苛刻環境時，翹曲可歸因於框架110的熱膨脹而發生。熱膨脹係數(coefficient of thermal expansion；CTE)定義為使用 熱機械分析器(thermo mechanical analyzer；TMA)或動態機械分析器(dynamic mechanical analyzer；DMA)量測的熱膨脹係數的值。
框架110在其橫截面中的厚度並不特別受限，且可根據電子元件120在其橫截面中的厚度來設計。舉例而言，框架的厚度可為約100μm至500μm。
電子元件120可為各種主動元件(例如，二極體、真空管、電晶體或類似者)或被動元件(例如，電感器、電容器、電阻器或類似者)。替代地，電子元件120可為至少數百至數百萬或更多的組件彼此整合於單一晶片中的積體電路(IC)晶片。必要時，可使用積體電路以倒裝晶片的形式封裝的電子元件120。積體電路晶片可為(例如)諸如中央處理器(例如，中央處理單元(CPU))、圖形處理器(例如，圖形處理單元(GPU))、數位信號處理器、密碼編譯處理器、微處理器、微控制器或其類似者的應用程式處理晶片，但不限於此。電子元件120可以多個形式來提供，如下文所描述。在此狀況下，多個電子元件可為不同種類的元件，諸如積體電路晶片及被動元件。
電子元件120可在下表面122上具有電極襯墊126。作為用於獲得與電子元件120的電連接的結構的電極襯墊126可由重佈層(絕緣層140、導電介層窗142、導電圖案144)來進行電重佈。作為用於形成電極襯墊126的材料，可主要使用導電材料。作為導電材料，例如，可使用銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或其類似者，但導電材料不限於此。同時，電極襯墊126不僅有必要安置於電子 元件120的下表面122上，而且在一些狀況下，可安置於其上表面124上。替代地，電極襯墊126可安置於電子元件120的上表面122及下表面124兩者上。
舉例而言，在電子元件120為積體電路晶片的實例中，電子元件120可具有主體(未繪示其參考數字)、鈍化層(未繪示其參考數字)及電極襯墊126。主體可(例如)基於主動晶圓而形成。在此狀況下，作為基底材料，可使用矽(Si)、鍺(Ge)、砷化鎵(GaAs)或類似者。鈍化層可用來在外部保護主體，且由(例如)氧化物膜、氮化物膜或類似者形成。替代地，鈍化層可由氧化物膜及氮化物膜的雙層形成。電極襯墊126可形成於電子元件120的連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)的下表面122上。不同於此情形，電極襯墊126亦可形成於其上表面124上。形成電極襯墊126所在的表面可變成主動層。類似地，作為用於形成電極襯墊126的材料，可使用導電材料，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或類似者，但用於形成電極襯墊126的材料不限於此。
電子元件120可安置於框架110的空腔110X中。在此狀況下，電子元件120在橫截面的厚度方向上的上表面124可不自框架110的上表面(第二表面114)偏離。在電子元件120安置於框架110的空腔110X中以便如上文所描述不與空腔偏離的狀況下，電子元件120可更易於黏附至壁表面，且可更好地維持封裝的厚度的均一性。舉例而言，當框架110在其橫截面中的厚度定義為L4，且電子元件120在其橫截面中的厚度定義為L3時，L4- L3可滿足L4-L3 20μm。
電子元件120在其橫截面中的厚度並不特別受限，且可取決於電子元件120的種類而改變。舉例而言，在電子元件120為積體電路晶片的狀況下，電子元件120的厚度可為100μm至480μm。
囊封材料130可經設置以保護電子元件120。為此目的，囊封材料130可囊封電子元件120。囊封形狀並不特別受限，但可使用任何形狀，只要囊封材料包圍電子元件120。在根據實施例的電子元件封裝100A中，囊封材料130可覆蓋電子元件120及框架110，藉此分散並弛豫應力。另外，在根據實施例的電子元件封裝100A中，囊封材料130可填充框架110與空腔中電子元件120之間的空間，藉此減少電子元件120的膨脹同時充當潛伏性黏著劑。此處，覆蓋框架110的概念可為包含分離薄膜層或其類似者形成於框架110的第二表面114上的狀況的概念。舉例而言，金屬層、導電圖案或類似者形成於框架110的第二表面114上的狀況亦可被解釋為囊封材料130覆蓋框架110。
囊封材料130可由多個層構成，所述多個層由多種材料形成。舉例而言，在空腔110X中的空間可充滿第一囊封材料之後，框架110及電子元件120可覆蓋有第二囊封材料。替代地，在以預定厚度覆蓋框架110及電子元件120同時使用第一囊封材料填充空腔110X的空間之後，第二囊封材料可再次以預定厚度覆蓋於第一囊封材料上。另外，囊封材料130可以各種形式來應用。
作為囊封材料130，可使用任何材料而無特定限制，只要其可具有小於框架110的彈性模數的彈性模數，藉此充分地分散 電子元件120的應力。舉例而言，作為囊封材料，可使用絕緣材料。此處，作為絕緣材料，可使用諸如環氧樹脂的熱固性樹脂、諸如聚醯亞胺的熱塑樹脂、諸如玻璃纖維或無機填充劑的加強材料浸染於熱固性樹脂及熱塑樹脂(例如，預浸體)中的樹脂、ABF、FR-4、BT樹脂、光可成像介電質(Photo Imagable Dielectric；PID)樹脂或類似者。另外，亦可使用此項技術中已知的囊封材料，諸如環氧模造物(epoxy molding compound；EMC)或類似者。然而，可選擇能夠歸因於小於框架110的彈性模數的彈性模數而充分分散電子元件120的應力的材料。
囊封材料130可具有15GPa或小於15GPa的彈性模數，諸如約50MPa至15GPa的彈性模數。在囊封材料130的彈性模數為15GPa或小於15GPa的狀況下，儘管由電子元件120佔用的面積為大的，但封裝的翹曲可經由足夠應力分散及弛豫效應來減少。在囊封材料130的彈性模數大於15GPa的狀況下，在囊封材料130與框架110之間不存在顯著彈性模數差，且因此應力分散及弛豫效應可能並非足夠。同時，在囊封材料130的彈性模數過小的狀況下，例如，在彈性模數小於50MPa的狀況下，變形可為過度的，且因此囊封材料130的基本功能可能不被執行。類似地，彈性模數可定義為應力與應變的比率，且彈性模數可(例如)經由根據JIS C-6481、KS M 3001、KS M 527-3、ASTM D882或類似者的標準拉伸測試來量測。
囊封材料130的伸長率可為1.2%或1.2%以上，諸如約1.2%至15%。在囊封材料130的伸長率小於1.2%(所述伸長率並不足夠)的狀況下，裂紋可由外部傳送的振動或類似者在由囊封材 料130覆蓋的電子元件120的上表面124的轉角中產生。在囊封材料130的伸長率為1.2%或大於1.2%的狀況下，可防止裂紋的產生。量測伸長率的方法並不特別受限。舉例而言，伸長率可經由根據JIS C-6481、KS M 3001、KS M 527-3、ASTM D882或類似者的標準拉伸測試來量測。
在囊封材料130的橫截面中自電子元件120的上表面124至囊封材料130的外表面的厚度並不特別受限，且可由所述領域中具通常知識者在囊封材料130可具有如上文所描述的應力弛豫效應的範圍內經最佳化。舉例而言，厚度可為約15μm至150μm。
框架110與空腔110X中電子元件120之間的填充有囊封材料130的間隔亦並不特別受限，且可由所述領域中具通常知識者在電子元件120的固定效應及如上文所描述的膨脹減少效應可被獲得的範圍內經最佳化。舉例而言，間隔可為約10μm至150μm。
重佈層(絕緣層140、導電介層窗142、導電圖案144)可為用於電子元件120的電極襯墊126的重佈的設置。具有各種功能的數十至數百個電極襯墊可經由重佈層(絕緣層140、導電介層窗142、導電圖案144)重佈，且經由待如下文所描述的第一外部連接端子170根據其功能經實體及/或電外部連接。重佈層(絕緣層140、導電介層窗142、導電圖案144)可經定位以鄰近於框架110的第一表面112，且電連接至電子元件120。重佈層(絕緣層140、導電介層窗142、導電圖案144)可由單一重佈層或多個重佈層形成。重佈層中的每一者可包含絕緣層140、安置於絕緣層140上的導電圖案144及穿過絕緣層140且電連接至導電圖案的 導電介層窗142。
絕緣層140的材料亦不特別受限，只要所述材料為絕緣材料，例如，諸如環氧樹脂的熱固性樹脂、諸如聚醯亞胺的熱塑樹脂、諸如玻璃纖維或無機填充劑的加強材料浸染於熱固性樹脂及熱塑樹脂(例如，預浸體)中的樹脂、味之素積膜(ABF)、FR-4、雙順丁烯二醯亞胺三嗪(BT)樹脂或類似者。在使用諸如PID樹脂的感光性絕緣材料的狀況下，絕緣層140可經形成以具有減小的厚度。在此狀況下，導電介層窗的大小可被減少，且因此可易於實施精細間距(例如，30μm或小於30μm)。
在選擇具有小於框架110的材料的彈性模數的彈性模數的材料作為絕緣層140的材料的狀況下，絕緣層140可具有應力分散及弛豫效應。舉例而言，絕緣層140的材料可具有5GPa或小於5GPa的彈性模數，諸如約1GPa至3GPa的彈性模數。在絕緣層140的彈性模數為5GPa或小於5GPa的狀況下，絕緣層可具有足夠應力分散及弛豫效應。在絕緣層140的彈性模數大於5GPa的狀況下，應力分散及弛豫效應可能並不足夠。類似地，彈性模數可定義為應力與應變的比率，且彈性模數可(例如)經由根據JIS C-6481、KS M 3001、KS M 527-3、ASTM D882或類似者的標準拉伸測試來量測。
類似地，導電圖案144可充當重佈圖案及/或襯墊圖案，且作為用於形成導電圖案144的材料，可使用導電材料，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或其類似者。導電圖案144取決於對應層的設計而可執行各種功能。舉例而言，導電圖案可執行接地(ground； GND)圖案、電力(power；PWR)圖案、信號(signal；S)圖案或類似者的任務作為重佈圖案。此處，S圖案可包含各種信號圖案，例如資料信號圖案或類似者，唯GND圖案、PWR圖案及類似者外。另外，導電圖案可執行介層窗襯墊、外部連接端子襯墊或類似者的角色作為襯墊圖案。
必要時，表面處理層可進一步形成於導電圖案144的暴露部分上。表面處理層並不特別受限，只要其在此項技術中已知曉。舉例而言，表面處理層可由以下各者形成：電解金電鍍、無電金鍍覆、有機可焊性保護劑(organic solderablity preservative；OSP)或無電錫鍍覆、無電銀鍍覆、無電鎳鍍覆/浸鍍金鍍覆、直接浸鍍金(direct immersion gold；DIG)鍍覆、熱空氣焊料調平(hot air solder leveling；HASL)或類似者。
導電介層窗142可電連接形成於彼此不同的層上的導電圖案144、電極襯墊126及類似物至彼此，藉此形成封裝100A中的電路徑。如所預期，可使用以下各者作為用於形成導電介層窗142的導電材料：銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、錫(Pb)、鈀(Pd)、其合金或類似者。導電介層窗142亦可完全填充有導電材料，或導電材料可形成於介層窗的壁上。另外，諸如以下各者的此項技術中已知的所有形狀可應用至導電介層窗142：直徑向下減少的錐形形狀、直徑向下增加的倒錐形形狀、圓筒形形狀及類似者。
重佈層(絕緣層140、導電介層窗142、導電圖案144)在其橫截面中的厚度並不特別受限，而是可由所述領域中具通常知識者在可如上文所描述控制翹曲的範圍內經最佳化。舉例而言， 在重佈層(絕緣層140、導電介層窗142、導電圖案144)由單一重佈層形成的狀況下，其厚度可為約7μm至20μm，且在重佈層(絕緣層140、導電介層窗142、導電圖案144)由多個重佈層形成的狀況下，只要添加了重佈層，考慮到導電圖案144的厚度而厚度可增加約15μm至40μm。
根據說明於圖5中的實施例的電子元件封裝100A更包含連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)的外部層150。外部層150可經設置以保護重佈層(絕緣層140、導電介層窗142、導電圖案144)免受外部實體或化學損害等。在此實例中，外部層150具有第一開口171，其暴露構成重佈層(絕緣層140、導電介層窗142、導電圖案144)的導電圖案144的至少一部分。然而，外部層140的設置不限於此。外部層150的第一開口171可部分暴露導電圖案144的上表面，但可按需要暴露導電圖案144的側表面。
外部層150的材料並不特別受限。舉例而言，可使用阻焊劑。另外，可使用與重佈層(絕緣層140、導電介層窗142、導電圖案144)中的絕緣層140相同的材料，例如，相同的PID樹脂。外部層150可通常為單一層，但可按需要經設置為多各層。
根據說明於圖5中的實施例的電子元件封裝100A更包含第一外部連接端子170，其經由外部層150的表面而暴露於外部，所述外部層的表面與所述外部層的連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)的表面對置。第一外部連接端子170可經設置以在外部實體地連接及/或電連接電子元件封裝100A。舉例而言，電子元件封裝100A可經由第一外部連接端子 170而安設於電子裝置的主機板上。在此實例中，第一外部連接端子170安置於第一開口171中且連接至經由第一開口171暴露的導電圖案144。因此，第一外部連接端子170電連接至電子元件120。
第一外部連接端子170可由諸如以下各者的導電材料形成：銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、焊料或其類似者。然而，這些材料為僅實例，且第一外部連接端子170的材料不限於此。第一外部連接端子170可為焊盤、滾珠、接腳或類似者。第一外部連接端子170可由多層或單一層形成。在第一外部連接端子170由多層形成的狀況下，第一外部連接端子170可含有銅柱及焊料，且在第一外部連接端子170由單一層形成的狀況下，第一外部連接端子170可含有錫銀焊料或銅。然而，這些狀況僅為實例，且第一外部連接端子170不限於此。
第一外部連接端子170中的一些可安置於扇出型區中。此處，扇出型區可定義為自安置電子元件120的區偏離的區。即，根據說明於圖5中的實施例的電子元件封裝100A可為扇出型封裝。在此狀況下，可靠性相較於扇入型封裝可為優良的，多個I/O端子可經實施，且可易於執行3D內連線。另外，相較於球狀柵格陣列(ball grid array；BGA)封裝、焊盤柵格陣列(land grid array；LGA)封裝或類似者，由於扇出型封裝可安設於電子裝置上而無分離板，因此扇出型封裝可經製造以具有減小的厚度，且價格競爭力可為優良的。同時，為了說明第一外部連接端子170安置於扇出型區中，僅於圖5中說明安置於扇出型區中的第一外部連接端子 170，但第一外部連接端子170亦可安置於扇入區或類似者中。
第一外部連接端子170的數目、間隔及配置形式等並不特別受限，而是可取決於設計而由所述領域中具通常知識者經充分地改變。舉例而言，第一外部連接端子170的數目取決於電子元件120的電極襯墊126的數目可為數十至數千，但不限於此。第一外部連接端子170的數目可大於或小於上述範圍。
圖7A至圖7K說明圖5的電子元件封裝的製造製程的實施例。
在電子元件封裝100A的製造製程的實施例的描述當中，將省略與上述電子元件封裝100A的描述重複的描述，且其之間的差異將主要描述如下。
參看圖7A，製備框架110。框架110可經製造以具有各種大小以藉此被利用，使得批量生產可易於執行。即，在製備大尺寸的框架110之後，多個電子元件封裝100可經由待在下文描述的製程來製造，且接著藉由鋸切以便形成個別封裝來單體化。用於優良抓放(pick-and-place；P&P)的基準標記(未繪示)可提供於框架110上，且因此將要安設或嵌入電子元件所在的位置可經更精確地確認，藉此增加製造完整性。薄金屬膜(未繪示)，例如，銅包覆層壓物(copper clad laminate；CCL)或類似者可形成於框架110的第一表面112及第二表面114上。在此狀況下，CCL或類似者可充當用於在後續製程中形成導電圖案或類似者的基本晶種層。
參見圖7B，在框架110中形成空腔110X。在框架110中形成空腔110X的方法並不特別受限。舉例而言，空腔110X可由 機械及/或雷射鑽孔、使用拋光粒子的噴砂方法、使用電漿的乾式蝕刻方法或類似者來形成。此處，雷射鑽孔可為CO2雷射鑽孔或YAG雷射鑽孔，但並不特別受限於此。在空腔110X使用機械鑽孔及/或鐳射鑽孔來形成的狀況下，空腔110X中的樹脂污跡可藉由執行去污處置來移除。去污處置可(例如)使用高錳酸鹽方法或類似者來執行。空腔110X的大小或形狀可經設計以適合於待安設或嵌入的電子元件的大小或形狀，且精確性可由上述基準標記(未繪示)來改良。同時，具有空腔110X的框架110可自開始獲得。
參看圖7C，在製備黏接層195之後，框架110及待安置於框架110的空腔110X中的電子元件120附接至所製備黏接層195的一個表面。根據一個實例，在框架110提前附接至黏接層195之後，電子元件120可附接至黏接層195。在替代例中，在電子元件120提前附接至黏接層195之後，框架110可附接至所述黏接層，或可同時附接框架110及電子元件120。然而，當提前附接框架110且接著附接電子元件120時，可獲得優良精確性。作為黏接層195，可使用任何黏接層，只要其可固定框架110及電子元件120。作為非約束性實例，可使用此項技術中已知的膠帶或類似者。此處，電子元件120可由面朝下方法附接，使得電極襯墊126可附接至黏接層195，所述黏接層可用於製造呈扇出型形狀的晶圓級封裝中。
參看圖7D，電子元件120由囊封材料130囊封。囊封電子元件120的方法並不特別受限。舉例而言，電子元件120可藉由對黏接層195執行囊封材料130的前驅體的背側層壓以便覆蓋框架110及電子元件120繼之以固化而囊封。電子元件120可由 固化來固定。否則，囊封材料可提供於黏接層195上以便覆蓋框架110及電子元件120，且接著被固化。作為層壓方法，例如，可使用一種藉由在高溫下執行衝壓物件的熱壓方法歷時預定時間之後進行冷卻、且接著藉由減壓或類似者而使物件冷卻至室溫來分離冷壓機中的工作工具的方法。作為塗覆方法，例如，可使用一種使用擠壓來塗覆墨的絲網印刷方法、噴灑墨以塗覆墨的噴霧印刷方法或類似者。固化可使囊封材料乾燥以便不完全固化以便使用光微影製程或類似者作為後續製程。
參看圖7E，剝離黏接層195。剝離方法不特別受限，但可使用此項技術中已知的方法。
參看圖7F，絕緣層140形成於框架110的剝離表面(第一表面112)及電子元件120的自黏接層剝離的剝離表面122上。作為形成絕緣層140的方法，亦可使用此項技術中已知的方法。舉例而言，絕緣層140可藉由以下操作來形成：層壓絕緣層的前驅體以便連接至框架110的剝離表面(第一表面112)及電子元件120的自黏接層剝離的剝離表面122，及固化層合前驅體。替代地，絕緣層可藉由以下操作來形成：將絕緣材料塗覆於框架110的剝離表面(第一表面112)及電子元件120的自黏接層剝離的剝離表面122上，且固化所述絕緣材料。作為層壓方法，例如，可使用一種藉由在高溫下執行衝壓物件的熱壓方法歷時預定時間之後進行冷卻且接著藉由減壓或類似者而使物件冷卻至室溫來分離冷壓機中的工作工具的方法。作為塗覆方法，例如，可使用一種使用擠壓來塗覆墨的絲網印刷方法、噴灑墨以塗覆墨的噴霧印刷方法或類似者。
參看圖7G，介層窗孔141形成於絕緣層140中，使得電子元件120的電極襯墊126被暴露。介層窗孔141可使用機械鑽孔及/或雷射鑽孔來形成。此處，雷射鑽孔可為CO2雷射鑽孔或YAG雷射鑽孔，但並不特別受限於此。在介層窗孔141使用機械鑽孔及/或雷射鑽孔形成的情況下，孔中的樹脂污跡可藉由使用高錳酸方法或類似者來執行去污處置而移除。同時，在絕緣層140含有光可成像介電材料的狀況下，介層窗孔141可藉由光微影方法來形成。結果，部署精確度可為優良的，且可實施精細間距。
參看圖7H，導電介層窗142及導電圖案144形成於絕緣層140上。導電介層窗142可藉由在形成導電圖案144時用導電材料填充介層窗孔141來形成。導電介層窗142及導電圖案144可藉由此項技術中已知的方法形成。舉例而言，導電介層窗142及導電圖案144可藉由使用乾膜圖案進行銅電鍍或無電極銅鍍覆或其類似者來形成。更詳細地，導電介層窗142及導電圖案144可藉由諸如化學氣相沈積(chemical vapor deposition；CVD)方法、物理氣相沈積(physical vapor deposition；PVD)方法、濺鍍法、減成法、加成法、半加成製程(emi-additive process；SAP)、經修改半加成製程(modified semi-additive process；MSAP)或其類似者的方法來形成，但方法並不特別限於此。在由多個層形成重佈層(絕緣層140、導電介層窗142、導電圖案144)的情況下，可重複地執行說明於圖7F至圖7H中的方法。
參看圖7I，形成連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)的外部層150。外部層150可藉由以下方法形成：層壓外部層150的前驅體並固化層壓前驅體的方法、塗覆 用於形成外部層150的材料並固化所塗覆材料的方法，或其類似者。作為層壓方法，例如，可使用藉由在高溫下執行衝壓物件的熱壓方法歷時預定時間之後進行冷卻且接著藉由減壓或類似者而使物件冷卻至室溫來分離冷壓機中的工作工具的方法。作為塗覆方法，例如，可使用使用擠壓來塗覆墨的絲網印刷方法、噴灑墨以塗覆墨的噴霧印刷方法或類似者。固化可使囊封材料乾燥以便不完全固化以便使用光微影製程或類似者作為後續製程。
參看圖7J，第一開口171形成於外部層150的與外部層150的連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)的表面相對的表面上，使得導電圖案144被部分暴露。第一開口171可使用機械鑽孔及/或雷射鑽孔來形成。此處，雷射鑽孔可為CO2雷射鑽孔或YAG雷射鑽孔，但並不特別受限於此。替代地，第一開口171可由光微影方法來形成。
參看圖7K，在必要時，第一外部連接端子170形成於外部層150的第一開口中。形成第一外部連接端子170的方法並不特別受限，但第一外部連接端子170取決於其結構或形狀可由此項技術中熟知的方法來形成。第一外部連接端子170可由回焊固定，且為了增加固定電力，第一外部連接端子170的一部分可嵌入於外部層中，且其其他部分可經暴露於外部，藉此改良可靠性。在一些狀況下，可僅形成第一開口171，且第一外部連接端子170可按需要在封裝100A的買方廠商中由獨立製程來形成。
圖8A至圖8F說明圖5的電子元件封裝的經修改實施例。
在電子元件封裝100A的示意性經修改實施例的描述當 中，將省略與上述描述重疊的描述，且其之間的差異將主要描述如下。
參看圖8A，在電子元件封裝100A的經修改實施例中，金屬層116安置於框架110的第一表面112及/或第二表面114上。金屬層116如圖8A中所說明可安置於框架110的第一表面112及第二表面114中的兩者上，或不同於此情形。然而，在另一實例中，金屬層116可僅安置於框架的第一表面112及第二表面114中的任一者上。金屬層116可取決於諸如封裝的翹曲的控制或其類似者的要求而經圖案化，且因此僅金屬層116的一部分可以導電圖案(未繪示)的形式保持。作為非約束性實例，金屬層116可安置於第一表面112上，且導電圖案(未繪示)可安置於第二表面114上。相反，導電圖案(未繪示)可安置於第一表面112上，且金屬層116可安置於第二表面114上。
參看圖8B，在電子元件封裝100A的另一經修改實例中，金屬層116安置於框架110的空腔110X的內表面上。金屬層116可安置於框架110的第一表面112及第二表面114以及框架的空腔110X的內表面中的全部上，如圖8B中所說明。然而，在另一實例中，金屬層116可安置於框架110的第一表面112及第二表面114中的一者上，且安置於框架的空腔110X的內表面上。替代地，在又一實例中，金屬層116可不安置於框架110的第一表面112及第二表面114上，而是可僅安置於框架的空腔110X的內表面上。必要時，僅金屬層116的安置於框架110的第一表面112及/或第二表面114上的一部分可以導電圖案(未繪示)的形式來保持。
參看圖8C，在電子元件封裝100A的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。另外，導電圖案184安置於框架110的第二表面114上以藉此電連接至穿透佈線180上。囊封材料130具有至少部分暴露導電圖案184的第二開口191。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖8D，在電子元件封裝100A的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。另外，導電圖案134安置於囊封材料130上以藉此電連接至穿透佈線180。此外，連接至囊封材料130且具有至少部分地暴露導電圖案134的第二開口191的覆蓋層160更包含於電子元件封裝100A中。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖8E，在電子元件封裝100A的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)同時在框架110的第一表面112與第二表面114之間穿透，可更包含安置於框架110的第一表面112上以藉此連接至穿透佈線180的第一襯墊184a及安置於框架110的第二表面114上以藉此連接至穿透佈線180的第二襯墊184b。在此實例中，囊封材料130具有至少部分地暴露導電圖案(第二襯墊184b)的第 二開口191。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖8F，在電子元件封裝100A的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)同時在框架110的第一表面112與第二表面114之間穿透。可更包含安置於框架110的第一表面112上以藉此連接至穿透佈線180的第一襯墊184a及安置於框架110的第二表面114上以藉此連接至穿透佈線180的第二襯墊184b。另外，安置於囊封材料130上的導電圖案134及將導電圖案134及第二襯墊184b電連接至彼此同時部分穿透囊封材料130的導電介層窗132更包含於電子元件封裝100A中。此外，更包含連接至囊封材料130且具有至少部分地暴露導電圖案134的第二開口191的覆蓋層160。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
用於改良熱輻射性質及/或屏蔽不受電磁波影響的金屬層116可由具有高熱導率的金屬形成。舉例而言，可使用銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或類似者，但金屬層116的材料不限於此。導電圖案(未繪示)可充當重佈圖案及/或襯墊圖案，且亦可改良輻射性質及/或屏蔽不受電磁波影響。另外，導電圖案亦可用來取決於其部署形式而控制封裝的翹曲。類似地，作為用於形成導電圖案的材料，可使用導電材料，例如，銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或其類似者，但 用於形成導電圖案的材料不限於此。在安置於框架110的空腔110X的內表面中的金屬層116連接至安置於框架110的第一表面112及/或第二表面114上的金屬層116及/或導電圖案(未繪示)的狀況下，熱可易於輻射至封裝100A的上部及/或下部。
在框架110的第一表面112與第二表面114之間穿透的穿透佈線180可經設置以將經安置以鄰近於框架110的第一表面112的導電組件與經安置以鄰近於其第二表面114的導電組件連接至彼此，且作為用於形成穿透佈線180的材料，可使用導電材料，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或類似者。穿透佈線180的數目、間隔、部署形式及其類似者並不特別受限，且可取決於設計而由所述領域中具通常知識者來充分地改變。舉例而言，穿透佈線180可僅在框架110的某預定區中安置。然而，在又一實例中，穿透佈線180可安置於框架110的整個區中。在(例如)Fe-Ni類合金或其類似者的金屬用作框架110的材料的實例中，絕緣材料可安置於金屬與穿透佈線180之間從而與穿透佈線180電絕緣。電子元件封裝的上部部分及下部部分歸因於穿透佈線180而可經由電子元件120的左側表面及右側表面電連接至彼此，且因此佈線可經分佈，且另一電子元件可在上部部分中安置並電連接。因此，空間效用可經顯著地改良，且疊層封裝結構或類似者可由三維結構中的連接來應用，且因此電子元件封裝可廣泛地應用於本發明的各種模組或封裝應用產品。
安置於框架110的第二表面114上的導電圖案184可充當重佈圖案及/或襯墊圖案，且作為用於形成導電圖案184的材料， 可使用導電材料，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或類似者。必要時，表面處理層可進一步形成於導電圖案184的暴露部分上。表面處理層可(例如)由電解金電鍍、無電金鍍覆、有機可焊性保護劑(OSP)表面處置或無電錫鍍覆、無電銀鍍覆、無電鎳鍍覆/浸鍍金鍍覆、直接浸鍍金(DIG)鍍覆、熱空氣焊料調平(HASL)或其類似者形成。
安置於囊封材料130上的導電圖案134可充當重佈圖案及/或襯墊圖案，且作為用於形成導電圖案134的材料，可使用導電材料，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或類似者。導電圖案134可安置於囊封材料130的整個表面上，且因此，第二外部連接端子(未繪示)及/或獨立被動元件(未繪示)亦可待下文所描述安置於覆蓋層160的整個表面上。因此，可不同地設計電子元件封裝。必要時，表面處理層可進一步形成於導電圖案134的暴露部分上。表面處理層可(例如)由電解金電鍍、無電金鍍覆、有機可焊性保護劑(OSP)表面處置或無電錫鍍覆、無電銀鍍覆、無電鎳鍍覆/浸鍍金鍍覆、直接浸鍍金(DIG)鍍覆、熱空氣焊料調平(HASL)或其類似者形成。
第一襯墊184a及第二襯墊184b可為用於易於形成穿透佈線180的設置。作為用於形成第一襯墊184a及第二襯墊184b的材料，可使用導電材料，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或類似者。必要時，表面處理層可進一步形成於第一襯墊184a及第二襯墊 184b上。舉例而言，表面處理層可由電解金電鍍、無電金鍍覆、有機可焊性保護劑(OSP)表面處置或無電錫鍍覆、無電銀鍍覆、無電鎳鍍覆/浸鍍金電鍍、直接浸鍍金(DIG)電鍍、熱空氣焊料調平(HASL)或類似者形成。第一襯墊184a可經安置以嵌入於框架110中，如圖8F中所說明。不同於此情形，第一襯墊184a可安置於框架110的第一表面112上。在第一襯墊184a安置於框架110的第一表面112上的狀況下，第一襯墊184a可安置於框架110與重佈層(絕緣層140、導電介層窗142、導電圖案144)之間，使得框架110及重佈層(絕緣層140、導電介層窗142、導電圖案144)在其之間可具有台階。替代地，第一襯墊184a可經安置以嵌入於重佈層(絕緣層140、導電介層窗142、導電圖案144)中的第一重佈層(絕緣層140、導電介層窗142、導電圖案144)的絕緣層140中。
參看圖8F，第一襯墊184a藉由執行嵌入式追蹤基板(embedded trace substrate；ETS)方法而嵌入於框架110中。在此實例中，因為用於穿透佈線的襯墊不安置於構成重佈層(絕緣層140、導電介層窗142、導電圖案144)的第一重佈層(絕緣層140、導電介層窗142、導電圖案144)的絕緣層140中，所以絕緣層140的厚度可經顯著地減小，且因此導電介層窗142的精細間距可經實施。此外，因為第一重佈層(絕緣層140、導電介層窗142、導電圖案144)的設計面積經增加，所以設計的自由度可得以增加，且因此重佈層的數目在重佈層需要由多個重佈層形成的狀況下被整體減少。
儘管第一襯墊184a及第二襯墊184b安置於框架的第一 表面112及第二表面114上，如圖8F中所說明，但導電圖案(未繪示)除第一襯墊184a及第二襯墊184b之外亦可進一步安置於框架的第一表面112及第二表面114上。
部分穿透囊封材料130的導電介層窗132可電連接形成於不同層上的各種圖案134及圖案(第二襯墊)184b至彼此，藉此在封裝100A中形成電路徑。如所預期，諸如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、其合金或其類似者的導電材料可被用作用於形成導電介層窗132的材料。導電介層窗132可完全填充有導電材料，或導電材料可形成於介層窗的壁上。另外，諸如以下各者的此項技術中已知的所有形狀可應用至導電介層窗132：直徑向下減少的錐形形狀、直徑向下增加的反錐形形狀、圓筒形形狀及類似者。
覆蓋層160可經設置以保護囊封材料130、導電圖案134及類似者免受外部物理或化學損害。覆蓋層160的材料並不特別受限。舉例而言，可使用阻焊劑。此外，可使用各種PID樹脂。必要時，覆蓋層160可由多個層構成。在安置覆蓋層160的狀況下，第二開口191可形成於覆蓋層160中，且在不安置覆蓋層160的狀況下，第二開口191可形成於囊封材料130中。
第二外部連接端子(未繪示)可經設置以實體及/或電連接安置於電子元件封裝100A上的另一電子元件或封裝或者類似者。舉例而言，另一電子元件封裝可經由第二外部連接端子(未繪示)安設於電子元件封裝100A上，藉此形成疊層封裝結構。第二外部連接端子(未繪示)可安置於第二開口191中，且連接至經由第二開口191暴露的各種導電圖案134、導電圖案184及導電圖案 (第二襯墊)184b。因此，第二外部連接端子可電連接至電子元件120。
第二外部連接端子(未繪示)可由(例如)銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈀(Pd)、焊料或其類似者的導電材料形成。然而，這些材料僅為實例，且第二外部連接端子的材料並不特別受限。外部連接端子170可為焊盤、滾珠、接腳或類似者。外部連接端子170可由多層或單層形成。在外部連接端子170由多層形成的狀況下，外部連接端子170可含有銅支柱及焊料，且在外部連接端子170由單一層形成的狀況下，外部連接端子170可含有錫銀焊料或銅。然而，這些狀況僅為實例，且外部連接端子170不限於此。
被動元件(未繪示)可為包含在電子裝置中包含的各種被動元件(諸如，電感器、電容器、電阻器及類似者)的概念，且在被動元件(未繪示)安置於第二開口191中的狀況下，即，在各種被動元件安置於封裝的表面上的狀況下，封裝可具有封裝內系統結構。被動元件(未繪示)可安置於第二開口191中且連接至經由第二開口191暴露的各種導電圖案134、導電圖案184及導電圖案(第二襯墊)184b。因此，被動元件可電連接至電子元件120。
圖9說明電子元件封裝的另一實施例的橫截面圖。
圖10說明圖9的電子元件封裝的沿著線II-II'截取的截斷平面圖。
在電子元件封裝100B的描述當中，將省略與上述電子元件封裝100A的描述重疊的描述，且其之間的差異將主要描述如下。
參看圖9及圖10，根據另一實施例的電子元件封裝100B包含：具有彼此對置的第一表面112及第二表面114以及具有在第一表面112與第二表面114之間穿透的空腔110X的框架110；安置於框架110的空腔110X中的多個電子元件120A及120B；經安置以鄰近於框架110的第一表面112且電連接至多個電子元件120A及120B的重佈層(絕緣層140、導電介層窗142、導電圖案144)；及囊封材料130，其囊封多個電子元件120A及120B且具有的彈性模數小於框架110的材料的彈性模數。
多個電子元件120A及120B可彼此相同或不同。多個電子元件120A及120B可具有分別電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)的電極襯墊126A及126B。電極襯墊126A及126B可分別由重佈層(絕緣層140、導電介層窗142、導電圖案144)重佈。多個電子元件120A及120B的數目、間隔、部署形式及類似者並不特別受限，但可取決於設計而由所述領域中具通常知識者經充分地改變。舉例而言，多個電子元件120A及120B的數目可為二，如圖9及圖10中所說明，但不限於此。即，可安置三個、四個或四個以上電子元件。
在安置多個電子元件120A及120B的狀況下，類似地，翹曲可歸因於囊封材料130的應力弛豫及框架110的支撐而受到控制。在安置多個電子元件120A及120B的狀況下，類似地，由多個電子元件120A及120B佔用的總體面積比率可大於15%，諸如約30%至90%。在此狀況下，可如上文所描述控制翹曲。即，在安置多個電子元件120A及120B的狀況下，當重佈層(絕緣層140、導電介層窗142、導電圖案144)的有效絕緣厚度等於或小於 為足夠薄的封裝的剩餘部分(除外部層外)的厚度的1/10時，類似地，可避免產生於重佈層(絕緣層140、導電介層窗142、導電圖案144)中的由應力引起的翹曲。
因為製造用於安置多個電子元件120A及120B的根據圖9及圖10的電子元件封裝100B的方法類似於根據圖8A至圖8F的製造電子元件封裝100A的方法，所以將省略其描述。
圖11A至圖11F說明圖9的電子元件封裝的示意性經修改實施例。
在電子元件封裝100B的示意性經修改實施例的描述當中，將省略與上述描述重疊的描述，且其之間的差異將主要描述如下。
參看圖11A，在電子元件封裝100B的經修改實例中，金屬層116安置於框架110的第一表面112及/或第二表面114上。金屬層116可安置於框架110的第一表面112及第二表面114中的兩者上，如圖11A中所描述，或在又一實例中，金屬層116可僅安置於所述框架的第一表面112及第二表面114中的任一者上。金屬層116可取決於諸如封裝的翹曲的控制或其類似者的要求而經圖案化，且因此僅金屬層116的一部分可以導電圖案(未繪示)的形式保持。作為非約束性實例，金屬層116可安置於第一表面112上，且導電圖案(未繪示)可安置於第二表面114上。相反，導電圖案(未繪示)可安置於第一表面112上，且金屬層116可安置於第二表面114上。
參看圖11B，在電子元件封裝100B的另一經修改實例中，金屬層116安置於框架110的空腔110X的內表面上。金屬層 116可安置於框架110的第一表面112及第二表面114以及框架的空腔110X的內表面中的全部上，如圖11B中所說明。然而，在又一實例中，金屬層116可安置於框架110的第一表面112及第二表面114中的一者上，且安置於框架的空腔110X的內表面上。替代地，金屬層116不安置於框架110的第一表面112及第二表面114上，而是可安置於框架的空腔110X的內表面上。必要時，僅金屬層116的安置於框架110的第一表面112及/或第二表面114上的一部分可以導電圖案(未繪示)的形式來保持。
參看圖11C，在電子元件封裝100B的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。另外，可更包含安置於框架110的第二表面114上以藉此電連接至穿透佈線180的導電圖案184。囊封材料130可具有至少部分暴露導電圖案184的第二開口191。暴露至外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖11D，在電子元件封裝100B的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。另外，可更包含安置於囊封材料130上以藉此電連接至穿透佈線180的導電圖案134。此外，可更包含連接至囊封材料130且具有至少部分地暴露導電圖案134的第二開口191的覆蓋層160。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開 口191中。
參看圖11E，在電子元件封裝100B的另一經修改實例中，類似地，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。第一襯墊184a安置於框架110的第一表面112上以藉此連接至穿透佈線180，且第二襯墊184b安置於框架110的第二表面114上以藉此連接至穿透佈線180。囊封材料130具有至少部分暴露導電圖案(第二襯墊184b)的第二開口191。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖11F，在電子元件封裝100B的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。第一襯墊184a安置於框架110的第一表面112上以藉此連接至穿透佈線180，且第二襯墊184b安置於框架110的第二表面114上以藉此連接至穿透佈線180。另外，包含安置於囊封材料130上的導電圖案134及將導電圖案134及第二襯墊184b電連接至彼此同時部分穿透囊封材料130的導電介層窗132。此外，更包含連接至囊封材料130且具有至少部分地暴露導電圖案134的第二開口191的覆蓋層160。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
圖12說明電子元件封裝的另一實施例的橫截面圖。
圖13說明圖12的電子元件封裝的沿著線III-III'截取的 示意性截斷平面圖。
在根據圖12及圖13的電子元件封裝100C的描述當中，將省略與上述電子元件封裝的描述重疊的描述，且其之間的差異將主要描述如下。
參看圖12及圖13，根據另一實施例的電子元件封裝100C包含：具有彼此對置的第一表面112及第二表面114以及具有在第一表面112與第二表面114之間穿透的多個空腔110XA及110XB的框架110；分別安置於框架110的多個空腔110XA及110XB中的電子元件120A及120B；經安置以鄰近於框架110的第一表面112且電連接至電子元件120A及120B的重佈層(絕緣層140、導電介層窗142、導電圖案144)；及囊封材料130，其囊封電子元件120A及120B且具有的彈性模數小於框架110的材料的彈性模數。
多個空腔110XA及110XB的面積、形狀或類似者可彼此相同或不同，且分別安置於空腔110XA及110XB中的電子元件120A及120B亦可彼此相同或不同。多個空腔110XA及110XB的數目、間隔、部署形式及類似者以及分別安置於其中的電子元件120A及120B並不特別受限，且可取決於設計而由所述領域中具通常知識者充分改變。舉例而言，多個空腔110XA及110XB的數目如圖12及圖13中所說明可為二，但不限於此。即，多個空腔110XA及110XB的數目可為三、四或四個以上。另外，分別安置於空腔110XA及110XB中的電子元件120A及120B的數目如圖12及圖13中所說明可為一，但不限於此。即，電子元件120A及120B的數目可為二、三或三個以上。
在框架110具有多個空腔110XA及110XB且電子元件120A及120B分別安置於多個空腔110XA及110XB的狀況下，類似地，翹曲可歸因於囊封材料130的應力弛豫及框架110的支撐而得以控制。在框架110具有多個空腔110XA及110XB且電子元件120A及120B分別安置於多個空腔110XA及110XB的狀況下，類似地，由多個電子元件120A及120B佔用的整個面積比率可大於15%，諸如約30%至90%。在此狀況下，可如上文所描述控制翹曲。即，在框架110具有多個空腔110XA及110XB且電子元件120A及120B分別安置於多個空腔110XA及110XB的狀況下，當重佈層(絕緣層140、導電介層窗142、導電圖案144)的有效絕緣厚度等於或小於為足夠薄的封裝的剩餘部分(除外部層外)的厚度的1/10時，類似地，可避免產生於重佈層(絕緣層140、導電介層窗142、導電圖案144)中的由應力引起的翹曲。
由於製造根據圖12及圖13的電子元件封裝100C的方法大體上相同於製造根據圖5及圖6的電子元件封裝100A的方法，唯形成多個空腔110XA及110XB以及將多個電子元件120A及120B分別安置於多個空腔110XA及110XB外，因此將省略其描述。
圖14A至圖14F說明圖12的電子元件封裝的經修改實施例。
在電子元件封裝100C的示意性經修改實施例的描述當中，將省略與上述描述重疊的描述，且其之間的差異將主要描述如下。
參看圖14A，在電子元件封裝100C的經修改實例中，類 似地，金屬層116安置於框架110的第一表面112及/或第二表面114上。金屬層116可安置於框架110的第一表面112及第二表面114中的兩者上，如圖14A中所說明，或不同於此情形，在另一實例中，金屬層116可僅安置於其第一表面112及第二表面114中的任一者上。金屬層116可取決於諸如封裝的翹曲的控制或其類似者的要求而經圖案化，且因此僅金屬層116的一部分可以導電圖案(未繪示)的形式保持。作為非約束性實例，金屬層116可安置於第一表面112上，且導電圖案(未繪示)可安置於第二表面114上。相反，導電圖案(未繪示)可安置於第一表面112上，且金屬層116可安置於第二表面114上。
參看圖14B，在電子元件封裝100C的另一經修改實例中，金屬層116安置於框架110的多個空腔110XA及110XB的內表面上。金屬層116可安置於框架110的第一表面112及第二表面114以及框架的多個空腔110XA及110XB的內表面的全部上，如圖14B中所說明。然而，在另一實例中，金屬層116安置於框架110的第一表面112及第二表面114中的一者上，且安置於框架的多個空腔110XA及110XB的內表面上。替代地，金屬層116不安置於框架110的第一表面112及第二表面114上，而是可僅安置於框架的多個空腔110XA及110XB的內表面上。必要時，僅金屬層116的安置於框架110的第一表面112及/或第二表面114上的一部分可以導電圖案(未繪示)的形式來保持。
參看圖14C，在電子元件封裝100C的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114 之間穿透。另外，可更包含安置於框架110的第二表面114上以藉此電連接至穿透佈線180的導電圖案184。囊封材料130具有至少部分暴露導電圖案(第二襯墊184b)的第二開口191。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖14D，在電子元件封裝100C的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。另外，可更包含安置於囊封材料130上以藉此電連接至穿透佈線180的導電圖案134。此外，覆蓋層160連接至囊封材料130，且具有至少部分地暴露導電圖案134的第二開口191。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖14E，在電子元件封裝100C的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。第一襯墊184a安置於框架110的第一表面112上以藉此連接至穿透佈線180，且第二襯墊184b安置於框架110的第二表面114上以藉此連接至穿透佈線180。在此實例中，囊封材料130具有至少部分地暴露導電圖案(第二襯墊184b)的第二開口191。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
參看圖14F，在電子元件封裝100C的另一經修改實例中，穿透佈線180電連接至重佈層(絕緣層140、導電介層窗142、導 電圖案144)，同時在框架110的第一表面112與第二表面114之間穿透。第一襯墊184a安置於框架110的第一表面112上以藉此連接至穿透佈線180，且第二襯墊184b安置於框架110的第二表面114上以藉此連接至穿透佈線180。另外，安置於囊封材料130上之導電圖案134以及將導電圖案134及第二襯墊184b電連接至彼此同時部分穿透囊封材料130的導電介層窗132更包含於電子元件封裝100C中。此外，可更包含連接至囊封材料130且具有至少部分地暴露導電圖案134的第二開口191的覆蓋層160。暴露於外部的第二外部連接端子(未繪示)可安置於第二開口191中。另外，各種獨立被動元件(未繪示)可安置於第二開口191中。
疊層封裝結構
根據本說明書及其經修改實施例的電子元件封裝100A至100C可應用至呈各種形狀的疊層封裝結構。舉例而言，在電子元件封裝100A至100C的經修改實施例當中，具有穿透佈線180的經修改實施例可經安置為下部封裝，且具有各種形式的電子元件封裝100A至100C或具有各種不同形式的電子元件封裝(未繪示)可安置於下部封裝上作為上部封裝。作為實例，下部封裝的電子元件可為各種種類的應用處理晶片，且上部封裝的電子元件可為各種種類的記憶體晶片，但電子元件不限於此。上部封裝與下部封裝之間的實體及/或電連接可由上述第二外部連接端子(未繪示)執行。
封裝內系統結構
根據本說明書及其經修改實施例的電子元件封裝100A至100C可應用至呈各種形式的封裝內系統結構。舉例而言，在電 子元件封裝100A至100C的經修改實施例當中，具有穿透佈線180、覆蓋層160及導電圖案134的經修改實施例可安置為下部封裝，且各種其他被動元件(未繪示)可安置於下部封裝的表面上。此外，具有各種形式的電子元件封裝100A至100D或具有各種不同形式的電子元件封裝(未繪示)可與被動元件一起安置作為上部封裝。被動元件(未繪示)可實體及/或電連接至經由第二開口191暴露的各種種類的圖案134、184及184b。
實驗實例
(量測方法)
在實驗中揭露的各種物理性質值或類似者的量測方法如下。
1.彈性模數：物理性質經由標準拉伸測試來量測。
2.伸長率：物理性質經由標準拉伸測試來量測。
3.熱膨脹係數：物理性質使用熱機械分析器及動態熱分析器來量測。
4.翹曲：所製造封裝的翹曲使用莫耳條紋(Moire)分析器在室溫下量測。
5.裂紋：產生於由囊封材料覆蓋的所製造封裝的電子元件的表面的轉角中的裂紋使用掃描聲波顯微鏡在室溫下量測。
(實驗1)
首先，取決於平面中由電子元件佔用的面積Sa與電子元件封裝的總面積St的面積比率(Sa/St×100)的翹曲使用根據實施例的電子元件封裝來量測，且結果說明於以下表1中。同時，在用於實驗中的電子元件封裝中，框架的厚度為410μm，電子元件 的厚度為405μm，且覆蓋電子元件的背側的囊封材料的厚度為40μm。重佈層為單一層，且有效絕緣厚度為15μm。
同時，用於樣本1及3至6中的囊封材料的伸長率為1.2%至1.6%，且其熱膨脹係數為5ppm/℃至7ppm/℃。另外，用於樣本2及7至10中的囊封材料的伸長率為3%，且其熱膨脹係數為40ppm/℃。另外，用於樣本1至10中的框架的伸長率為1.0%至1.4%，且其熱膨脹係數為10ppm/℃至11ppm/℃。此外，用於樣本1至10中的重佈層的模數為1.3GPa。
同時，在表1中，囊封材料的彈性模數與框架的彈性模數相同的樣本1及3至6為比較性實例，且囊封材料的彈性模數小於框架的彈性模數的樣本2及7至10為根據本說明書製備的實驗實例。另外，「良好(OK)」指示產生5mm或小於5mm的翹曲的狀況，「不差(Not bad)」指示產生大於5mm至小於8mm的翹曲的狀況，且「不通過(NG)」指示基於面板產生8mm或大於8mm的翹曲的狀況。
可瞭解，在由電子元件佔用的面積比率為15%或15%以 下的比較性實例(樣本1)中，電子元件的翹曲的影響為小的，且因此在封裝中亦不存在翹曲。然而，可瞭解，在由電子元件佔用的面積比率大於15%的狀況(樣本3至6)下，電子元件的翹曲的影響增大，且因此產生封裝的嚴重翹曲。相反，可瞭解，在根據本說明書製備的實驗實例中，在由電子元件佔用的面積比率大於15%或15%以上的狀況(樣本7至10)以及由電子元件佔用的面積比率為15%或15%以下的狀況(樣本2)下，封裝的翹曲相較於比較性實例為相對不顯著的。
(實驗2)
接著，電子元件封裝取決於框架及囊封材料的彈性模數值的翹曲使用根據本說明書的電子元件封裝來量測，且結果說明於以下表2中。同時，在用於實驗中的電子元件封裝中，框架的厚度為410μm，電子元件的厚度為405μm，且覆蓋電子元件的背側的囊封材料的厚度為40μm。重佈層為單一層，且有效絕緣厚度為15μm。
同時，用於樣本11中的囊封材料的伸長率為1.2%至1.6%，且其熱膨脹係數為5ppm/℃至7ppm/℃。同時，用於樣本 12及16中的囊封材料的伸長率為1.0%至1.2%，且其熱膨脹係數為3ppm/℃至5ppm/℃。另外，用於樣本13及17中的囊封材料的伸長率為3%，且其熱膨脹係數為40ppm/℃。另外，用於樣本14中的囊封材料的伸長率為10%，且其熱膨脹係數為100ppm/℃。另外，用於樣本15中的囊封材料的伸長率為10%，且其熱膨脹係數為6ppm/℃至8ppm/℃。另外，用於樣本11至18中的框架的伸長率為1.0%至1.4%，且其熱膨脹係數為10ppm/℃至11ppm/℃。此外，用於樣本11至20中的重佈層的模數為1.3GPa。
同時，在表2中，囊封材料的彈性模數大於15GPa的樣本11、12及16為比較性實例，且囊封材料的彈性模數為15GPa或小於15GPa的樣本13至15、17及18為根據本說明書製備的實驗實例。另外，「良好(OK)」指示產生5mm或小於5mm的翹曲的狀況，「不差(Not bad)」指示產生大於5mm至小於8mm的翹曲的狀況，且「不通過(NG)」指示基於面板產生8mm或大於8mm的翹曲的狀況。
可瞭解，在比較性實例中，由於囊封材料的彈性模數為大的，因此難以控制封裝的翹曲，且因此在面積比率大於15%的任何狀況(樣本11、12及16)下，相對產生封裝的嚴重翹曲。相反，可瞭解，在實驗實例中，由於囊封材料的彈性模數相對小，因此易於控制翹曲，且因此在面積比率大於15%的任何狀況(樣本13至15、17及18)下，封裝的翹曲相對不顯著。
(實驗3)
接著，由囊封材料覆蓋的電子元件的表面的轉角中取決於框架及囊封材料的伸長率值而產生的裂紋使用根據實例的電子 元件封裝來量測，且結果說明於以下表3中。同時，在用於實驗中的電子元件封裝中，框架的厚度為410μm，電子元件的厚度為405μm，且覆蓋電子元件的背側的囊封材料的厚度為40μm。重佈層為單一層，且有效絕緣厚度為15μm。
同時，用於樣本19中的囊封材料的模數為17GPa，且其熱膨脹係數為13ppm/℃。另外，用於樣本20中的囊封材料的模數為15GPa，且其熱膨脹係數為18ppm/℃。此外，用於樣本21中的囊封材料的模數為5GPa，且其熱膨脹係數為40ppm/℃。另外，用於樣本22中的囊封材料的模數為15GPa，且其熱膨脹係數為6ppm/℃至18ppm/℃。此外，用於樣本19及21中的框架的模數為27GPa，且其熱膨脹係數為11ppm/℃。另外，用於樣本20及22中的框架的模數為30GPa，且其熱膨脹係數為3ppm/℃至5ppm/℃。
同時，在表3中，囊封材料的伸長率小於1.2%的樣本19為比較性實例，且囊封材料的伸長率為1.2%或大於1.2%的樣本20至22為根據本說明書製備的實驗實例。另外，「不通過(NG)」指示歸因於裂紋的產生存在可靠性問題的狀況，「好(GOOD)」指示裂紋部分產生但不存在可靠性問題的狀況，且「優良(EXCELLENT)」指示很少找到裂紋的狀況。
可瞭解，在比較性實例(樣本19)中，因為囊封材料的伸長率為小的，且因此裂紋產生於由囊封材料覆蓋的電子元件的表面的轉角中。相反，可瞭解，在實驗實例(樣本20至22)中，囊封材料的伸長率為大的，且因此裂紋很少產生。
(實驗4)
其後，取決於根據實例的電子元件封裝的重佈層的有效絕緣厚度L1與封裝的除外部層外的剩餘部分的厚度L2的比率(L1/L2)的翹曲進行量測，且結果說明於以下表4中。同時，在用於實驗中的電子元件封裝中，框架的厚度為410μm，電子元件的厚度為405μm，且覆蓋電子元件的背側的囊封材料的厚度為40μm。然而，重佈層為單一層或多個層，且有效絕緣厚度說明於以下表4中。
同時，用於樣本23及24中的框架的模數為27GPa，其伸長率為1.0%至1.4%，且其熱膨脹係數為10ppm/℃至11ppm/℃。此外，用於樣本23至24中的囊封材料的模數為5GPa，其伸長率為3%，且熱膨脹係數為40ppm/℃。另外，用於樣本23至24中的重佈層的模數為1.3GPa。
同時，在表4中，樣本23及24為重佈層的有效厚度比率為0.1或小於0.1的實驗實例。另外，「良好(OK)」指示基於面板產生5mm或小於5mm的翹曲的狀況。
可瞭解，在重佈層的有效厚度比率為0.1或小於0.1的實驗實例(樣本23及24)中，重佈層的應力的影響不顯著，且因此減少翹曲的效應為優良的。
如上文所闡述，根據各種實施例，可提供其翹曲被減少的電子元件封裝及有效地製造電子元件封裝的方法。
同時，在本發明中，詞語「耦接至」包含一個元件不僅直接連接至另一元件而且亦經由黏著劑或類似者間接連接至另一元件。此外，術語「電連接」包含一個元件實體連接至另一元件的狀況及任何元件不實體連接至另一元件的狀況兩者。此外，術語「第一」、「第二」及類似者用以區分一個元件與另一元件，且並不限制對應元件的順序、重要性及類似者。在一些情況下，第一元件可被稱為第二元件，且第二元件亦可類似地被稱為「第一」元件而不背離本發明的範疇。
同時，用於本發明中的術語「實例」經提供以便強調並描述各種實施例的不同獨特特徵。然而，以上建議實例亦可經實施以與另一實例的特徵組合。舉例而言，儘管關於實例描述的內容並不在另一實例中描述，但其可理解為關於另一實例的描述，除非在另一實例中相反或對立地描述。
雖然本揭露內容包括特定實例，但對於所述領域中具通常知識者將顯而易見的是，在不脫離申請專利範圍及其等效物的精神及範疇的情況下，可對這些實例作出形式以及細節上的各種改變。應僅以描述性意義而非出於限制性目的考慮本文所描述的實例。應將每一實例中的特徵或態樣的描述視為適用於其他實例中的類似特徵或態樣。若以不同次序執行所描述技術，及/或若以 不同方式組合所描述系統、架構、裝置或電路中的元件及/或用其他元件或其等效物來替換或補充，則可達成合適結果。因此，本發明的範疇並非由詳細描述界定，而是由申請專利範圍及其等效物界定，且應將屬於申請專利範圍及其等效物的範疇內的所有變化解釋為包括於本發明中。

Claims (14)

  1. 一種扇出型半導體封裝，包括：框架，其具有空腔；半導體晶片，其安置於所述框架的所述空腔中；囊封材料，其覆蓋所述框架的同時囊封所述半導體晶片；以及重佈層，其安置於所述框架及所述半導體晶片上且電連接至所述半導體晶片，第一導電圖案，與所述重佈層接觸且嵌於所述框架中；第二導電圖案，其安置於所述框架的一側上，所述框架的一側係相對於嵌有所述第一導電圖案的所述框架的另一側；以及穿透佈線，其穿透所述框架，且電連接至所述第一導電圖案與所述第二導電圖案，其中所述第二導電圖案經由所述第一導電圖案、所述穿透佈線和所述重佈層電連接至所述半導體晶片的底面，以及其中所述囊封材料的彈性模數小於構成所述框架的材料的彈性模數。
  2. 如申請專利範圍第1項所述的扇出型半導體封裝，其中在單一平面上，當所述扇出型半導體封裝的整個面積定義為St且所述半導體晶片的面積定義為Sa時，由所述半導體晶片佔用的面積比率(Sa/St×100)大於15%。
  3. 如申請專利範圍第2項所述的扇出型半導體封裝，其中所述囊封材料的所述彈性模數為15GPa或低於15GPa。
  4. 如申請專利範圍第2項所述的扇出型半導體封裝，其中構成所述框架的所述材料的所述彈性模數為20GPa或大於20GPa。
  5. 如申請專利範圍第1項所述的扇出型半導體封裝，其中在單一平面上，當所述重佈層的有效絕緣厚度定義為L1且自所述半導體晶片的下表面至所述囊封材料的外表面的厚度定義為L2時，L1/L2 1/10。
  6. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述囊封材料具有開口部，所述開口部暴露所述第二導電圖案的至少一部分。
  7. 如申請專利範圍第1項所述的扇出型半導體封裝，更包括：第三導電圖案，其安置於所述囊封材料上且電連接至所述第二導電圖案；以及覆蓋層，其安置於所述囊封材料上且具有開口部，所述開口部暴露所述第三導電圖案的至少一部分。
  8. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述半導體晶片為多個半導體晶片，且所述多個半導體晶片於所述框架的所述空腔中以並排的方式排列。
  9. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述框架的所述空腔為多個空腔，且所述半導體晶片安置於所述多個空腔的每一者中。
  10. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述囊封材料覆蓋所述框架及所述半導體晶片，且所述囊封材料填充所述框架與所述空腔中的所述半導體晶片之間的空間。
  11. 如申請專利範圍第1項所述的扇出型半導體封裝，其中所述囊封材料的伸長率為1.2%或大於1.2%。
  12. 如申請專利範圍第1項所述的扇出型半導體封裝，更包括：外部層，其連接至所述重佈層且具有第一開口；以及第一外部連接端子，其安置於所述第一開口中且暴露至外部，其中所述第一外部連接端子中的至少一者安置於扇出型區中。
  13. 如申請專利範圍第1項所述的扇出型半導體封裝，更包括：金屬層，所述金屬層安置於所述框架的上表面與下表面以及所述空腔的內表面中的至少一者上。
  14. 一種製造扇出型半導體封裝的方法，包括：製備具有空腔的框架；將半導體晶片安置於所述空腔中；使用彈性模數小於構成所述框架的材料的彈性模數的囊封材料囊封所述半導體晶片；形成重佈層於所述框架及所述半導體晶片上，且所述重佈層電連接至所述半導體晶片；形成第一導電圖案以與所述重佈層接觸且嵌於所述框架中；形成第二導電圖案於所述框架的一側上，所述框架的一側係相對於嵌有所述第一導電圖案的所述框架的另一側；以及形成穿透佈線以穿透所述框架，且電連接至所述第一導電圖案與所述第二導電圖案，其中所述第二導電圖案經由所述第一導電圖案、所述穿透佈線和所述重佈層電連接至所述半導體晶片的底面。
TW105109169A 2015-04-17 2016-03-24 扇出型半導體封裝及其製造方法 TWI655691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150054778 2015-04-17
??10-2015-0054778 2015-04-17
??10-2015-0100035 2015-07-14
KR1020150100035A KR102065943B1 (ko) 2015-04-17 2015-07-14 팬-아웃 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201709358A TW201709358A (zh) 2017-03-01
TWI655691B true TWI655691B (zh) 2019-04-01

Family

ID=57251823

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107146701A TWI746918B (zh) 2015-04-17 2016-03-24 扇出型半導體封裝及其製造方法
TW105109169A TWI655691B (zh) 2015-04-17 2016-03-24 扇出型半導體封裝及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107146701A TWI746918B (zh) 2015-04-17 2016-03-24 扇出型半導體封裝及其製造方法

Country Status (3)

Country Link
US (1) US20180138127A1 (zh)
KR (1) KR102065943B1 (zh)
TW (2) TWI746918B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US9997471B2 (en) * 2016-07-25 2018-06-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
KR102374074B1 (ko) * 2017-05-26 2022-03-16 한국전자기술연구원 고주파 응용 반도체 패키지 및 패키지 제조방법
KR102157877B1 (ko) * 2017-12-18 2020-09-21 주식회사 네패스 반도체 패키지
KR102404058B1 (ko) * 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
KR101999573B1 (ko) * 2018-05-15 2019-07-12 주식회사 더유엠에스 RF SoC 내장형 초소형 모션센서 모듈 제조방법
US10686105B2 (en) * 2018-06-18 2020-06-16 Advanced Semiconductor Engineering, Inc. Optical package device
EP3624181B1 (en) * 2018-09-11 2024-07-03 Mediatek Inc. Semiconductor package structure having a frame with truncated corners
KR102589683B1 (ko) * 2018-11-16 2023-10-16 삼성전자주식회사 팬-아웃 반도체 패키지
KR102574410B1 (ko) * 2018-11-27 2023-09-04 삼성전기주식회사 하이브리드 인터포저 및 이를 구비한 반도체 패키지
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
KR102609137B1 (ko) 2019-02-14 2023-12-05 삼성전기주식회사 반도체 패키지
US11521958B2 (en) * 2019-11-05 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and reinforcing and encapsulating layers
US11610851B2 (en) * 2020-04-29 2023-03-21 Stmicroelectronics, Inc. Die embedded in substrate with stress buffer
CN216054655U (zh) * 2020-04-29 2022-03-15 意法半导体公司 电子装置
CN111640739B (zh) * 2020-05-29 2022-03-25 青岛歌尔智能传感器有限公司 光学传感器封装结构和电子设备
CN111883441B (zh) * 2020-07-31 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
DE102020122437A1 (de) * 2020-08-27 2022-03-03 Infineon Technologies Ag Package, Verfahren zum Bilden eines Packages, Trägerband, Chipkarte und Verfahren zum Bilden eines Trägerbands
KR20220163053A (ko) 2021-06-02 2022-12-09 삼성전자주식회사 반도체 패키지
WO2023038757A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Stiffener frame for semiconductor device packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249075A1 (en) * 2012-03-21 2013-09-26 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US20140070396A1 (en) * 2012-09-12 2014-03-13 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287357A (ja) * 1990-11-21 1992-10-12 Sgs Thomson Microelectron Inc モールドしたセルを有する集積回路パッケージ
US20050133929A1 (en) * 2003-12-18 2005-06-23 Howard Gregory E. Flexible package with rigid substrate segments for high density integrated circuit systems
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2007157859A (ja) * 2005-12-02 2007-06-21 Sanyo Electric Co Ltd セラミック・パッケージ、集合基板、及び電子デバイス
EP2125936A1 (en) * 2007-02-06 2009-12-02 Dow Corning Corporation Silicone resin, silicone composition, coated substrate, and reinforced silicone resin film
US8350388B2 (en) * 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8905330B2 (en) * 2010-07-15 2014-12-09 Atp, Inc. Hydration system
JP5636265B2 (ja) * 2010-11-15 2014-12-03 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
KR101362715B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US9014730B2 (en) * 2012-06-28 2015-04-21 Alcatel Lucent Device reachability in LTE networks for text messaging
US9972601B2 (en) * 2014-09-26 2018-05-15 Intel Corporation Integrated circuit package having wirebonded multi-die stack

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249075A1 (en) * 2012-03-21 2013-09-26 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US20140070396A1 (en) * 2012-09-12 2014-03-13 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method

Also Published As

Publication number Publication date
US20180138127A1 (en) 2018-05-17
TW201921527A (zh) 2019-06-01
TWI746918B (zh) 2021-11-21
KR102065943B1 (ko) 2020-01-14
TW201709358A (zh) 2017-03-01
KR20160123938A (ko) 2016-10-26

Similar Documents

Publication Publication Date Title
TWI655691B (zh) 扇出型半導體封裝及其製造方法
US9929100B2 (en) Electronic component package and method of manufacturing the same
US10262949B2 (en) Fan-out semiconductor package and method of manufacturing the same
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
US10388614B2 (en) Fan-out semiconductor package and method of manufacturing same
US10276467B2 (en) Fan-out semiconductor package
US10170386B2 (en) Electronic component package and method of manufacturing the same
TWI767890B (zh) 扇出型半導體封裝及其製造方法
US10109588B2 (en) Electronic component package and package-on-package structure including the same
JP6497684B2 (ja) ファン−アウト半導体パッケージ
TWI683377B (zh) 電子構件封裝以及包含該封裝的電子裝置
KR102052900B1 (ko) 팬-아웃 반도체 패키지
US10818621B2 (en) Fan-out semiconductor package
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR20200012440A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
TWI658546B (zh) 扇出型半導體封裝體
TW201715664A (zh) 電子元件封裝及其製造方法
KR20170051968A (ko) 전자부품 패키지 및 그 제조방법
KR20200022155A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈