JP2012256675A - 配線基板、半導体装置及びその製造方法 - Google Patents

配線基板、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012256675A
JP2012256675A JP2011128215A JP2011128215A JP2012256675A JP 2012256675 A JP2012256675 A JP 2012256675A JP 2011128215 A JP2011128215 A JP 2011128215A JP 2011128215 A JP2011128215 A JP 2011128215A JP 2012256675 A JP2012256675 A JP 2012256675A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
opening
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011128215A
Other languages
English (en)
Other versions
JP2012256675A5 (ja
Inventor
Naoyuki Koizumi
直幸 小泉
Akihiko Tateiwa
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011128215A priority Critical patent/JP2012256675A/ja
Priority to US13/473,089 priority patent/US8659127B2/en
Publication of JP2012256675A publication Critical patent/JP2012256675A/ja
Publication of JP2012256675A5 publication Critical patent/JP2012256675A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view

Abstract

【課題】ガラス板を含む基板本体の両面に形成された配線層同士を容易に導通可能な配線基板、前記配線基板と電気的に接続された半導体チップを有する半導体装置、及び前記半導体装置の製造方法を提供すること。
【解決手段】本半導体装置は、配線基板と、前記配線基板と電気的に接続された半導体チップと、を備え、前記配線基板は、一方の面から他方の面に貫通する開口部を有するガラス板と、前記開口部内に形成された樹脂部と、前記樹脂部を前記一方の面側から前記他方の面側に貫通し、前記一方の面側に形成された配線層と前記他方の面側に形成された配線層とを電気的に接続する貫通配線と、を有する。
【選択図】図１

Description

本発明は、貫通配線を有する配線基板、前記配線基板と電気的に接続された半導体チップを有する半導体装置、及び前記半導体装置の製造方法に関する。
従来より、配線基板に半導体チップを搭載した半導体装置が知られている。配線基板としては、例えば、シリコンからなる基板本体に複数の配線層と複数の絶縁層とが交互に積層され、絶縁層を介して隣接する配線層同士が、隣接する配線層に挟持された絶縁層を貫通するビアホールで接続された配線基板等が用いられている。又、基板本体の材料をシリコンからガラス板に代えた配線基板が用いられる場合もある。
特開２００４−６８１１７号公報
ところで、ガラス板からなる基板本体の両面に配線層を形成した配線基板において、両面に形成された配線層同士を導通させるためには、ガラス板からなる基板本体にスルーホールを形成する必要がある。しかしながら、ガラス板からなる基板本体にスルーホールを形成することは困難である。例えば、特許文献１には、レーザトリミング法やプラズマエッチング法によりガラス板にスルーホールが形成できることが示唆されているが、何れも微細化が困難であったり、加工時間が長くなったりする問題があり、ガラス板にスルーホールを形成する好適な技術は確立されていない。
本発明は、上記の点に鑑みてなされたものであり、ガラス板を含む基板本体の両面に形成された配線層同士を容易に導通可能な配線基板、前記配線基板と電気的に接続された半導体チップを有する半導体装置、及び前記半導体装置の製造方法を提供することを課題とする。
本半導体装置は、配線基板と、前記配線基板と電気的に接続された半導体チップと、を備え、前記配線基板は、一方の面から他方の面に貫通する開口部を有するガラス板と、前記開口部内に形成された樹脂部と、前記樹脂部を前記一方の面側から前記他方の面側に貫通し、前記一方の面側に形成された配線層と前記他方の面側に形成された配線層とを電気的に接続する貫通配線と、を有することを要件とする。
本配線基板は、一方の面から他方の面に貫通する開口部を有するガラス板と、前記開口部内に形成された樹脂部と、前記樹脂部を前記一方の面側から前記他方の面側に貫通し、前記一方の面側に形成された配線層と前記他方の面側に形成された配線層とを電気的に接続する貫通配線と、を有することを要件とする。
本半導体装置の製造方法は、配線基板を製造する工程と、前記配線基板と半導体チップとを電気的に接続する工程と、を含む半導体装置の製造方法であって、前記配線基板を製造する工程は、ガラス板に一方の面から他方の面に貫通する開口部を形成する第１工程と、前記開口部内に樹脂部を形成する第２工程と、前記樹脂部を前記一方の面側から前記他方の面側に貫通する貫通孔を形成する第３工程と、前記貫通孔内に貫通配線を形成する第４工程と、前記一方の面側及び前記他方の面側に、それぞれ前記貫通配線と電気的に接続される配線層を形成する第５工程と、を有することを要件とする。
開示の技術によれば、ガラス板を含む基板本体の両面に形成された配線層同士を容易に導通可能な配線基板、前記配線基板と電気的に接続された半導体チップを有する半導体装置、及び前記半導体装置の製造方法を提供できる。
第１の実施の形態に係る半導体装置を例示する断面図である。 第１の実施の形態に係る半導体装置を例示する平面図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１０）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１４）である。 第１の実施の形態の変形例１に係る半導体装置を例示する平面図（その１）である。 第１の実施の形態の変形例１に係る半導体装置を例示する平面図（その２）である。 第１の実施の形態の変形例１に係る半導体装置を例示する平面図（その３）である。 第１の実施の形態の変形例１に係る半導体装置を例示する平面図（その４）である。 第１の実施の形態の変形例１に係る半導体装置を例示する平面図（その５）である。 第１の実施の形態の変形例２に係る貫通配線周辺部を例示する図である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置を例示する平面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する断面図である。図１を参照するに、半導体装置１０は、配線基板２０と、配線基板２０に収容された半導体チップ４０とを有する。半導体装置１０の平面形状は例えば矩形状であり、その寸法は、例えば幅１５ｍｍ（Ｘ方向）×奥行き１５ｍｍ（Ｙ方向）×厚さ１ｍｍ（Ｚ方向）程度とすることができる。以下、半導体装置１０を構成する配線基板２０及び半導体チップ４０について詳説する。なお、半導体チップ４０において、回路形成面と反対側に位置する回路形成面と略平行な面を背面と称する場合がある。又、半導体チップ４０において、回路形成面及び背面と略垂直な面を側面と称する場合がある。
配線基板２０は、基板本体２１と、樹脂部２２と、貫通配線２３と、第１絶縁層２４と、第１配線層２５と、第２絶縁層２６と、第２配線層２７と、第３絶縁層２８と、外部接続端子２９と、第４絶縁層３４と、第３配線層３５と、第５絶縁層３６と、第４配線層３７と、第６絶縁層３８とを有する。
図２は、第１の実施の形態に係る半導体装置を例示する平面図である。但し、図２は、基板本体２１、樹脂部２２、貫通配線２３、及び半導体チップ４０のみを例示し、半導体装置１０の他の構成要素は省略されている。
図１及び図２を参照するに、基板本体２１は内側に開口部２１ｘを有する略額縁状に形成されており、開口部２１ｘ内には略矩形状の半導体チップ４０が収容されている。基板本体２１は、硼珪酸ガラス、無アルカリガラス、石英ガラス、感光性ガラス等からなるガラス板である。半導体チップ４０がシリコンを含む場合には、基板本体２１として、熱膨張率（ＣＴＥ）がシリコンと近い硼珪酸ガラス等を用いると、半導体装置１０の反りや歪み等を低減可能となり好適である。なお、半導体チップ４０がシリコンを含む場合の熱膨張率（ＣＴＥ）は３．４ｐｐｍ／℃程度であり、硼珪酸ガラスの熱膨張率（ＣＴＥ）は３．３ｐｐｍ／℃程度である。基板本体２１の厚さは、例えば、０．１〜１ｍｍ程度とすることができる。
開口部２１ｘは、基板本体２１の一方の面２１ａから他方の面２１ｂに貫通する孔である。開口部２１ｘの平面形状は、例えば１０ｍｍ×１０ｍｍ程度の略矩形状とすることができる。なお、開口部２１ｘはテーパー状でもよい。つまり、開口部２１ｘの内側面は、基板本体２１の一方の面２１ａや他方の面２１ｂに対して傾斜（直線状又は曲線状、或いはその両方を含む形状等）していてもよい。
樹脂部２２は、開口部２１ｘの内側面と半導体チップ４０の側面とが形成する空隙部を充填するように形成されている。樹脂部２２の材料としては、例えば、エポキシ系の絶縁性樹脂等を用いることができる。樹脂部２２には、例えばシリカ（ＳｉＯ２）等のフィラーが含有されていてもよい。樹脂部２２に含有されるフィラーの量を調整することにより、樹脂部２２の熱膨張率を調整することもできる。樹脂部２２の幅は、例えば、０．２〜数ｍｍ程度とすることができる。
貫通孔２２ｘは、樹脂部２２を基板本体２１の他方の面２１ｂ側から一方の面２１ａ側に貫通し、更に、第１絶縁層２４及び第１配線層２５を貫通する貫通孔である。貫通孔２２ｘ内には貫通配線２３が形成されている。貫通孔２２ｘの平面形状は、例えば直径１０〜３００μｍ程度の略円形状とすることができる。樹脂部２２内で隣接する貫通孔２２ｘのピッチは、例えば２０〜６００μｍ程度にできる。貫通配線２３の材料には、例えば銅（Ｃｕ）等を用いることができる。
半導体チップ４０は、例えばシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等を含む半導体基板（図示せず）に半導体集積回路（図示せず）が形成されたものである。半導体集積回路（図示せず）は、半導体チップ４０の第１絶縁層２４側に形成されており、半導体チップ４０の電極パッド（図示せず）は、第１配線層２５と電気的に接続されている。
基板本体２１の一方の面２１ａ、樹脂部２２の第１絶縁層２４側の端面、及び半導体チップ４０の回路形成面は、略面一とされている。又、基板本体２１の他方の面２１ｂ、樹脂部２２の第４絶縁層３４側の端面、貫通配線２３の第４絶縁層３４側の端面、及び半導体チップ４０の背面は、略面一とされている。
第１絶縁層２４は、基板本体２１の一方の面２１ａ、並びに、一方の面２１ａと略面一である樹脂部２２の端面及び半導体チップ４０の回路形成面を被覆するように形成されている。第１絶縁層２４の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を用いることができる。第１絶縁層２４の厚さは、例えば５〜５０μｍ程度とすることができる。
第１配線層２５は、第１絶縁層２４上に形成されている。第１配線層２５は、第１絶縁層２４を貫通し貫通配線２３の一方の端面を露出する第１ビアホール２４ｘ内に充填されたビア配線、及び第１絶縁層２４上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。
第１配線層２５は、第１ビアホール２４ｘ内に露出した半導体チップ４０の電極パッド（図示せず）と電気的に接続されている。又、第１配線層２５は、貫通孔２２ｘ内に形成された貫通配線２３と電気的に接続されている。第１配線層２５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層２５を構成する配線パターンの厚さは、例えば１〜３０μｍ程度とすることができる。
第２絶縁層２６は、第１絶縁層２４上に、第１配線層２５を覆うように形成されている。第２絶縁層２６の材料としては、第１絶縁層２４と同様の絶縁性樹脂を用いることができる。第２絶縁層２６の厚さは、例えば５〜５０μｍ程度とすることができる。
第２配線層２７は、第２絶縁層２６上に形成されている。第２配線層２７は、第２絶縁層２６を貫通し第１配線層２５の表面を露出する第２ビアホール２６ｘ内に充填されたビア配線、及び第２絶縁層２６上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。
第２配線層２７は、第２ビアホール２６ｘ内に露出した第１配線層２５と電気的に接続されている。第２配線層２７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層２７を構成する配線パターンの厚さは、例えば１〜３０μｍ程度とすることができる。
第３絶縁層２８は、第２絶縁層２６上に、第２配線層２７を覆うように形成されている。第３絶縁層２８は開口部２８ｘを有し、開口部２８ｘ内には第２配線層２７の一部が露出している。第３絶縁層２８の材料としては、第１絶縁層２４と同様の絶縁性樹脂を用いることができる。第３絶縁層２８の厚さは、例えば５〜５０μｍ程度とすることができる。第３絶縁層２８は、ソルダーレジスト層として機能する。
開口部２８ｘ内に露出する第２配線層２７は、半導体チップ（図示せず）や半導体装置（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部２８ｘ内に露出する第２配線層２７を第１電極パッド２７と称する場合がある。第１電極パッド２７の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。第１電極パッド２７のピッチは、例えば１００〜２００μｍ程度とすることができる。
外部接続端子２９は、第１電極パッド２７上に形成されている。外部接続端子２９は、第１電極パッド２７を半導体チップ（図示せず）や半導体装置（図示せず）と電気的に接続するための端子として機能する。外部接続端子２９としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
但し、本実施の形態では外部接続端子２９を形成しているが、外部接続端子２９は必ずしも形成する必要はない。つまり、第１電極パッド２７自体を外部接続端子としてもよい。要は、必要なときに外部接続端子２９を形成できるように第２配線層２７の一部が第３絶縁層２８から露出していれば十分である。
なお、必要に応じ、第１電極パッド２７上に金属層を形成し、金属層上に外部接続端子２９を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
第４絶縁層３４は、基板本体２１の他方の面２１ｂ、並びに、他方の面２１ｂと略面一である樹脂部２２の端面及び半導体チップ４０の背面を被覆するように形成されている。第４絶縁層３４の材料としては、第１絶縁層２４と同様の絶縁性樹脂を用いることができる。第４絶縁層３４の厚さは、例えば５〜５０μｍ程度とすることができる。
第３配線層３５は、第４絶縁層３４上に形成されている。第３配線層３５は、第４絶縁層３４を貫通し貫通配線２３の他方の端面を露出する第３ビアホール３４ｘ内に充填されたビア配線、及び第４絶縁層３４上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。
第３配線層３５は、第３ビアホール３４ｘ内に露出した貫通配線２３と電気的に接続されている。第３配線層３５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層３５を構成する配線パターンの厚さは、例えば１〜３０μｍ程度とすることができる。
第５絶縁層３６は、第４絶縁層３４上に、第３配線層３５を覆うように形成されている。第５絶縁層３６の材料としては、第１絶縁層２４と同様の絶縁性樹脂を用いることができる。第５絶縁層３６の厚さは、例えば５〜５０μｍ程度とすることができる。
第４配線層３７は、第５絶縁層３６上に形成されている。第４配線層３７は、第５絶縁層３６を貫通し第３配線層３５の表面を露出する第４ビアホール３６ｘ内に充填されたビア配線、及び第５絶縁層３６上に形成された配線パターンを含んで構成されている。配線パターンは、所定の平面形状にパターニングされている。
第４配線層３７は、第４ビアホール３６ｘ内に露出した第３配線層３５と電気的に接続されている。第４配線層３７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第４配線層３７を構成する配線パターンの厚さは、例えば１〜３０μｍ程度とすることができる。
第６絶縁層３８は、第５絶縁層３６上に、第４配線層３７を覆うように形成されている。第６絶縁層３８は開口部３８ｘを有し、開口部３８ｘ内には第４配線層３７の一部が露出している。第６絶縁層３８の材料としては、第１絶縁層２４と同様の絶縁性樹脂を用いることができる。第６絶縁層３８の厚さは、例えば５〜５０μｍ程度とすることができる。第６絶縁層３８は、ソルダーレジスト層として機能する。
開口部３８ｘ内に露出する第４配線層３７は、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。以降、開口部３８ｘ内に露出する第４配線層３７を第２電極パッド３７と称する場合がある。必要に応じ、第２電極パッド３７上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、第２電極パッド３７上に（第２電極パッド３７上に金属層が形成されている場合には、金属層の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、第２電極パッド３７（第２電極パッド３７上に金属層が形成されている場合には、金属層）自体を、外部接続端子としてもよい。
第２電極パッド３７の平面形状は例えば円形であり、その直径は例えば１００〜１０００μｍ程度とすることができる。つまり、マザーボード等の実装基板（図示せず）と電気的に接続される第２電極パッド３７の径は、半導体チップ（図示せず）や半導体装置（図示せず）と電気的に接続される第１電極パッド２７の径（例えば４０〜１２０μｍ程度）よりも大きい。第２電極パッド３７のピッチは、例えば５００〜１２００μｍ程度とすることができる。つまり、マザーボード等の実装基板（図示せず）と電気的に接続される第２電極パッド３７のピッチは、半導体チップ（図示せず）や半導体装置（図示せず）と電気的に接続される第１電極パッド２７のピッチ（例えば１００〜２００μｍ程度）よりも広い。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図３〜図１６は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。図３〜図１６において、Ｃは、半導体装置を切断して個片化する際の切断位置を示している（以下、切断位置Ｃとする）。又、図３〜図１６は、便宜上、図１とは上下が反転して描かれている。
まず、図３に示す工程では、硼珪酸ガラスや無アルカリガラス、石英ガラス、感光性ガラス等のガラス板を準備し、準備したガラス板に複数の開口部２１ｘを形成して基板本体２１を作製する。なお、図３において（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿う断面図である。
基板本体２１の幅Ｗ１及び奥行きＤ１は、例えば、それぞれ１５０〜１０００ｍｍ程度とすることができる。基板本体２１の厚さＴ１は、例えば、０．１〜１ｍｍ程度とすることができる。開口部２１ｘは、例えば、サンドブラスト加工や超音波加工等の方法により形成できる。なお、基板本体２１として感光性ガラスを用いた場合には、紫外線を照射することにより開口部２１ｘを形成できる。
開口部２１ｘの幅Ｗ２及び奥行きＤ２は、例えば、それぞれ１０ｍｍ程度とすることができる。但し、開口部２１ｘは、後述する工程（図５参照）において半導体チップ４０が収容され、その後樹脂部２２が形成される部分であるため、開口部２１ｘの幅Ｗ２×奥行きＤ２は、半導体チップ４０の幅×奥行きと、樹脂部２２の幅とを考慮して適宜決定される。又、基板本体２１の厚さＴ１は、半導体チップ４０の厚さと同程度になるように適宜決定される。なお、ガラス板に微細なスルーホール（直径数十μｍ程度）を形成することは困難であるが、開口部２１ｘは微細なスルーホールに比べて遙かに大きいため容易に形成できる。
なお、本実施の形態では、個片化前の基板本体２１の平面形状が矩形である場合を例示するが、個片化前の基板本体２１の平面形状は円形や楕円形等であっても構わない。又、図３では、図を簡略化するために、基板本体２１に開口部２１ｘを９個設けるように図示されているが、実際は更に多数の開口部２１ｘを形成できる。基板本体２１は、最終的には切断位置Ｃで切断されて個片化され、各半導体装置１０の基板本体２１となる。
次に、図４に示す工程では、平板状の支持体４２を準備し、支持体４２の一方の面に両面粘着剤４１を介して基板本体２１を貼り付ける。基板本体２１の開口部２１ｘ内には両面粘着剤４１の一部が露出する。支持体４２としては、例えば、銅板やテープ、樹脂板等を用いることができる。支持体４２の厚さは、例えば、数ｍｍ程度とすることができる。
次に、図５に示す工程では、複数の半導体チップ４０を準備し、各半導体チップ４０を回路形成面を両面粘着剤４１側にして（フェイスダウンの状態で）、基板本体２１の各開口部２１ｘに収容する。各半導体チップ４０は、両面粘着剤４１により、各開口部２１ｘ内に固着される。基板本体２１及び半導体チップ４０には、予め位置決め用のアライメントマークが形成されている。所定の位置決め装置を用いて基板本体２１及び半導体チップ４０のアライメントマークを認識し、基板本体２１に対して半導体チップ４０を位置決めすることにより、基板本体２１の各開口部２１ｘに半導体チップ４０を収容できる。各開口部２１ｘの内側面と各半導体チップ４０の側面との間には空隙部４３が形成される。空隙部４３の幅は、例えば、０．２〜数ｍｍ程度とすることができる。
次に、図６に示す工程では、図５に示す空隙部４３を充填するように樹脂部２２を形成する。樹脂部２２は、例えば、ディスペンサを用いて空隙部４３に樹脂部２２となる材料を塗布することにより形成できる。樹脂部２２は、例えば、印刷法等により空隙部４３に樹脂部２２となる材料を充填することにより形成してもよい。樹脂部２２の材料としては、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いることができる。樹脂部２２は、空間充填性に優れた材料を用いることが好ましい。樹脂部２２の材料として熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、空隙部４３に樹脂部２２を充填した後、樹脂部２２を硬化温度以上に加熱して硬化させる。
次に、図７に示す工程では、両面粘着剤４１及び支持体４２を除去する。両面粘着剤４１及び支持体４２は、機械的に剥離することにより除去できる。支持体４２が銅板である場合には、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去してもよい。又、両面粘着剤４１は、アッシング法等により除去してもよい。
図６又は図７に示す工程において、基板本体２１の他方の面２１ｂ側を、例えば機械的に研削して平坦化することが好ましい。平坦化により、基板本体２１の他方の面２１ｂ、樹脂部２２の端面、及び半導体チップ４０の背面を略面一とすることが可能となり、その後の工程で絶縁層や配線層を容易に積層形成できる。
次に、図８に示す工程では、基板本体２１の一方の面２１ａ、並びに、一方の面２１ａと略面一である樹脂部２２の端面及び半導体チップ４０の回路形成面を被覆するように第１絶縁層２４を形成する。第１絶縁層２４の材料としては、例えば熱硬化性を有するシート状のエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂、又は、熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を用いることができる。
第１絶縁層２４は、ＣＯ２レーザ等を用いたレーザ加工法等により第１ビアホール２４ｘを形成しやすくするために、例えばシリカ（ＳｉＯ２）等のフィラーが含有された樹脂材を用いることが好ましい。第１絶縁層２４に含有されるフィラーの量を調整することにより、第１絶縁層２４の熱膨張率を調整することもできる。他の絶縁層についても同様である。第１絶縁層２４の厚さは、例えば５〜５０μｍ程度とすることができる。
第１絶縁層２４の材料として熱硬化性を有するシート状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、基板本体２１の一方の面２１ａ、並びに、一方の面２１ａと略面一である樹脂部２２の端面及び半導体チップ４０の回路形成面を被覆するようにシート状の第１絶縁層２４をラミネートする。そして、ラミネートした第１絶縁層２４を押圧しながら硬化温度以上に加熱して硬化させる。なお、第１絶縁層２４を真空雰囲気中でラミネートすることにより、第１絶縁層２４中へのボイドの巻き込みを防止することができる。
第１絶縁層２４の材料として熱硬化性を有する液状又はペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、基板本体２１の一方の面２１ａ、並びに、一方の面２１ａと略面一である樹脂部２２の端面及び半導体チップ４０の回路形成面を被覆するように液状又はペースト状の第１絶縁層２４を例えばスピンコート法等により塗布する。そして、塗布した第１絶縁層２４を硬化温度以上に加熱して硬化させる。
次に、図９に示す工程では、第１絶縁層２４に、第１絶縁層２４を貫通し半導体チップ４０の電極パッド（図示せず）の表面を露出する第１ビアホール２４ｘを形成する。第１ビアホール２４ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成した第１ビアホール２４ｘは、第２絶縁層２６が形成される側に開口されていると共に、半導体チップ４０の電極パッド（図示せず）の表面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。なお、他のビアホールもレーザ加工法により形成すると同様の形状となる。第１ビアホール２４ｘをレーザ加工法により形成した場合には、デスミア処理を行い、第１ビアホール２４ｘの底部に露出する半導体チップ４０の電極パッド（図示せず）の表面に付着した第１絶縁層２４の樹脂残渣を除去することが好ましい。他のビアホールをレーザ加工法により形成する場合も同様である。
なお、第１ビアホール２４ｘは、第１絶縁層２４として感光性樹脂を用い、フォトリソグラフィ法により第１絶縁層２４をパターニングすることにより形成しても構わない。又、第１ビアホール２４ｘは、第１ビアホール２４ｘに対応する位置をマスクするスクリーンマスクを介してペースト状の樹脂を印刷し硬化させることにより形成しても構わない。第１ビアホール２４ｘの径は、例えば、５０μｍ程度とすることができる。
次に、図１０に示す工程では、第１絶縁層２４上に第１配線層２５を形成する。第１配線層２５は、第１ビアホール２４ｘ内に充填されたビア配線、及び第１絶縁層２４上に形成された配線パターンを含んでいる。第１配線層２５は、第１ビアホール２４ｘ内に露出した半導体チップ４０の電極パッド（図示せず）と電気的に接続される。第１配線層２５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層２５は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成することができる。なお、樹脂部２２及び第１絶縁層２４の貫通孔２２ｘ形成位置を開口するように配線パターンを形成しておくと、次工程において、配線パターンをマスクとして貫通孔２２ｘを形成でき好適である。
なお、樹脂部２２は、硬化収縮により、基板本体２１の一方の面２１ａから端面が凹んだ状態で形成される場合がある。その際、図８に示す工程で第１絶縁層２４を基板本体２１の一方の面２１ａ及び樹脂部２２の端面上に形成することにより、樹脂部２２の端面に形成された凹部を埋めて平坦化することが可能となり、図１０に示す工程で平坦な第１絶縁層２４上に第１配線層２５を精度よく形成することができる。又、後述の図１１に示す工程で貫通孔２２ｘを精度よく形成することができる。
又、基板本体２１の他方の面２１ｂ側については、図６又は図７に示す工程において、例えば機械的に研削していれば、基板本体２１の他方の面２１ｂと樹脂部２２の端面との平坦性が確保されている。その場合には、後述の図１３に示す工程で第４絶縁層３４を形成することなく、基板本体２１の他方の面２１ｂや樹脂部２２の端面上に直接第３配線層３５を形成してもよい。
又、後述の第２の実施の形態のように、基板本体２１に半導体チップを収容しない場合には、基板本体２１の一方の面２１ａ側及び他方の面２１ｂ側を、例えば機械的に研削して平坦性を確保してもよい。
次に、図１１に示す工程では、樹脂部２２及び第１絶縁層２４に貫通孔２２ｘを形成する。なお、図１１において（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図である。貫通孔２２ｘは、第１配線層２５に含まれる配線パターンをマスクとして、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。配線パターンの開口部も貫通孔２２ｘの一部となる。なお、第１配線層２５上に貫通孔２２ｘ形成位置を開口するようにレジスト層を形成し、レジスト層をマスクとしてレーザ加工法等により貫通孔２２ｘを形成してもよい。
貫通孔２２ｘの平面形状は、例えば直径１０〜３００μｍ程度の略円形状とすることができる。樹脂部２２内で隣接する貫通孔２２ｘのピッチは、例えば２０〜６００μｍ程度にできる。なお、ガラス板に貫通孔（スルーホール）を形成する場合と異なり、樹脂部２２には容易に貫通孔２２ｘを形成できる。ガラス板に貫通孔（スルーホール）を形成する場合には、例えば、１秒間に１孔程度しか形成できないが、樹脂部２２に貫通孔２２ｘを形成する場合には、例えば、１秒間に１０〜１００孔程度形成できる。
次に、図１２に示す工程では、貫通孔２２ｘを充填するように貫通配線２３を形成する。貫通配線２３は、例えば、無電解めっき法により形成できる。貫通配線２３は、貫通孔２２ｘ内にシード層を形成し、電解めっき法により形成してもよい。貫通配線２３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
次に、図１３に示す工程では、図８に示す工程と同様にして、基板本体２１の他方の面２１ｂ、並びに、他方の面２１ｂと略面一である樹脂部２２の端面、貫通配線２３の端面、及び半導体チップ４０の背面を被覆するように第４絶縁層３４を形成する。そして、図９に示す工程と同様にして、第４絶縁層３４に、第４絶縁層３４を貫通し貫通配線２３の端面を露出する第３ビアホール３４ｘを形成する。更に、図１０に示す工程と同様にして、第４絶縁層３４上に、第３ビアホール３４ｘ内に充填されたビア配線及び第４絶縁層３４上に形成された配線パターンを含む第３配線層３５を形成する。
なお、図８に示す工程の段階で、基板本体２１の他方の面２１ｂ、並びに、他方の面２１ｂと略面一である樹脂部２２の端面、貫通配線２３の端面、及び半導体チップ４０の背面を被覆するように第４絶縁層３４を形成してもよい。
次に、図１４に示す工程では、図８〜図１０に示す工程と同様にして、第１絶縁層２４上に第１配線層２５を被覆する第２絶縁層２６を形成し、更に第２絶縁層２６を貫通する第２ビアホール２６ｘを形成後、第２絶縁層２６上に第２ビアホール２６ｘを介して第１配線層２５と電気的に接続される第２配線層２７を形成する。又、第４絶縁層３４上に第３配線層３５を被覆する第５絶縁層３６を形成し、更に第５絶縁層３６を貫通する第４ビアホール３６ｘを形成後、第５絶縁層３６上に第４ビアホール３６ｘを介して第３配線層３５と電気的に接続される第４配線層３７を形成する。
次に、図１５に示す工程では、第２絶縁層２６上に、開口部２８ｘを有する第３絶縁層２８を形成する。又、第５絶縁層３６上に、開口部３８ｘを有する第６絶縁層３８を形成する。具体的には、第２絶縁層２６上に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂を塗布し、塗布した感光性樹脂を露光及び現像することで開口部２８ｘを形成する。第２配線層２７の一部は、第３絶縁層２８の開口部２８ｘ内に露出する（第１電極パッド２７）。又、第５絶縁層３６上に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂を塗布し、塗布した感光性樹脂を露光及び現像することで開口部３８ｘを形成する。第４配線層３７の一部は、第６絶縁層３８の開口部３８ｘ内に露出する（第２電極パッド３７）。第３絶縁層２８及び第６絶縁層３８は、ソルダーレジスト層として機能する。
なお、本実施の形態では、基板本体２１の一方の面２１ａ及び他方の面２１ｂに絶縁層を介して２層の配線層を形成する例を示したが、基板本体２１の一方の面２１ａ及び他方の面２１ｂに形成する配線層は１層や３層以上であってもよい。
次に、図１６に示す工程では、第１電極パッド２７上に外部接続端子２９を形成する。外部接続端子２９としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
外部接続端子２９は、例えば第１電極パッド２７上に表面処理剤としてのフラックスを塗布した後、はんだボールを搭載し、２４０℃〜２６０℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。但し、前述のように、外部接続端子２９は形成しなくてもよい。
必要に応じ、第２電極パッド３７上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層は、例えば、無電解めっき法により形成することができる。
次に、図１６に示す構造体を切断位置Ｃで切断して個片化することにより、図１に示す半導体装置１０が完成する。図１６に示す構造体の切断は、ダイシングブレードを用いたダイシング等によって行うことができる。なお、個片化の際、複数の半導体チップ４０を有するように切断しても構わない。その場合には、複数の半導体チップ４０を有する半導体装置が作製される。
このように、第１の実施の形態によれば、ガラス板である基板本体２１を含む配線基板２０に半導体チップ４０を収容した半導体装置１０において、基板本体２１には貫通孔（スルーホール）を形成せず、樹脂部２２に貫通孔２２ｘを形成し貫通孔２２ｘに貫通配線２３を形成している。ガラス板である基板本体２１に貫通孔（スルーホール）を形成する場合と比べて、樹脂部２２には微細な貫通孔２２ｘを容易に形成できるため、半導体装置１０の製造工程を大幅に容易化することが可能となる。つまり、ガラス板である基板本体２１の両面に形成された配線層同士を容易に導通可能となる。
又、基板本体２１として絶縁体であるガラス板を用いることにより、絶縁体でないシリコンや金属を用いた場合と異なり、表面に絶縁膜を形成する必要がなくなるため、半導体装置１０の製造工程を簡略化できる。
又、基板本体２１としてガラス板を用いることにより、円形以外の形状を選択し難いシリコンと異なり、個片化前の基板本体２１として円形以外の形状を選択し易く、又、パネルサイズの選択自由度を大幅に増やすことができる。
又、基板本体２１として透明なガラス板を用いることにより、不透明なシリコンや金属を用いた場合と異なり、例えば基板本体２１の一方の面２１ａ側に設けたアライメントマークを、他方の面２１ｂ側から透視して利用することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは異なる基板本体２１の開口部形状や貫通配線２３の形成位置等を例示する。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１７〜図２１は、第１の実施の形態の変形例１に係る半導体装置を例示する平面図である。但し、図１７〜図２１は、個片化前の半導体装置を例示している。又、図１７〜図２１は、基板本体２１、樹脂部２２、貫通配線２３、及び半導体チップ４０のみを例示し、半導体装置の他の構成要素は省略されている。
図１７に示すように、貫通配線２３は複数列としてもよい。図１７の例では、貫通配線２３をＹ軸と平行な方向に複数列形成しているが、Ｘ軸と平行な方向に複数列形成してもよいし、Ｘ軸と平行な方向及びＹ軸と平行な方向に複数列形成してもよい。又、図１７の例では、貫通配線２３をＹ軸と平行な方向に２列形成しているが、貫通配線２３をＸ軸と平行な方向やＹ軸と平行な方向に３列以上形成してもよい。
又、図１８に示すように、開口部２１ｘ内に複数の半導体チップを収容してもよい。図１８の例では、２つの半導体チップ（半導体チップ４０ａ及び４０ｂ）を収容しているが、３つ以上の半導体チップを収容してもよい。又、複数の半導体チップは同一機能を有するものでも、異なる機能を有するものでもよい。又、複数の半導体チップは同一形状でも、異なる形状でもよい。又、隣接する半導体チップ間に充填された樹脂部２２に貫通配線２３を設けてもよい。
又、図１９に示すように、開口部２１ｘには半導体チップ４０のみを収容し、開口部２１ｘとは別に貫通配線２３形成用の開口部２１ｙを設けてもよい。図１９の例では、開口部２１ｘのＸ方向の両脇に、一方の面２１ａから他方の面２１ｂに貫通する開口部２１ｙを形成し、開口部２１ｙ内を樹脂部２２で充填して樹脂部２２に貫通配線２３を設けている。開口部２１ｘと開口部２１ｙとの間に位置する基板本体２１の幅は、例えば、０．５ｍｍ程度とすることができる。
又、図２０に示すように、図１９の開口部２１ｘのＹ方向の両脇に、更に一方の面２１ａから他方の面２１ｂに貫通する開口部２１ｚを形成し、開口部２１ｚ内を樹脂部２２で充填して樹脂部２２に貫通配線２３を設けてもよい。
又、図２１に示すように、図２０において隣接する開口部２１ｙ及び隣接する開口部２１ｚをそれぞれ一体化してもよい。この場合には、樹脂部２２に設けられた２列の貫通配線２３の間が切断位置Ｃとなる。つまり、図２１に示す構造体を切断位置Ｃで切断して個片化すると、２列の貫通配線２３が設けられた開口部２１ｙ及び２１ｚはそれぞれ切断位置Ｃで分離され、分離された各１列の貫通配線２３が隣接する半導体装置に帰属する。個片化により、開口部２１ｙ及び２１ｚを充填する樹脂部２２の一部は、基板本体２１の側面から露出する。
図２１の場合には、ダイシングを行う部分の一部に樹脂部２２が含まれるため、ガラス板を切断する部分が減少し、ダイシングを容易に行うことができる。又、隣接する開口部２１ｙ及び隣接する開口部２１ｚをそれぞれ一体化して形成してから個片化するため、半導体装置の小型化に寄与できる。
このように、基板本体２１の開口部形状や貫通配線２３の形成位置、半導体チップ４０を収容する個数等は適宜選択できる。例えば、貫通配線２３を形成する樹脂部２２は開口部２１ｘ内に形成してもよいし、開口部２１ｘとは別に開口部２１ｙや開口部２１ｚを設け、開口部２１ｙや開口部２１ｚ内に樹脂部２２を形成してもよい。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、貫通配線を同軸構造とする例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図２２は、第１の実施の形態の変形例２に係る貫通配線周辺部を例示する図である。なお、図２２において（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ線に沿う断面図である。図２２を参照するに、樹脂部２２には貫通孔２２ｘが形成され、貫通孔２２ｘ内には貫通配線５３が形成されている。
貫通配線５３は、遮蔽部５３ａ及び信号伝送部５３ｂを有する。遮蔽部５３ａは、貫通孔２２ｘの内側面を覆うように、平面形状が略円環状に形成されている。遮蔽部５３ａは、半導体装置の基準電位（ＧＮＤ）と電気的に接続されている。遮蔽部５３ａの形成する円環内には絶縁材料からなる樹脂部５２が充填されている。樹脂部５２には、貫通孔５２ｘが形成され、貫通孔５２ｘ内には信号伝送部５３ｂが形成されている。
樹脂部５２の材料は、例えば、樹脂部２２と同様とすることができる。貫通配線５３の材料は、例えば、貫通配線２３と同様とすることができる。貫通配線５３は、図２や図１７〜図２１等に示す貫通配線２３に代えて形成することができる。１つの半導体装置に、貫通配線２３と貫通配線５３とが併存しても構わない。
このように、第１の実施の形態の変形例２では、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、絶縁材料からなる樹脂部５２を介して信号伝送部５３ｂの周囲を遮蔽部５３ａで囲み、遮蔽部５３ａを半導体装置の基準電位（ＧＮＤ）と電気的に接続した所謂同軸構造の貫通配線５３を用いることにより、信号伝送部５３ｂを流れる信号に対して外来ノイズをシールド（遮蔽）する効果を奏する。又、隣接して配置される貫通配線５３間に生じる電気的結合（容量結合）を低減することが可能となり、貫通配線５３自体がノイズ源となることを防止できる。
〈第２の実施の形態〉
第２の実施の形態では、配線基板上に半導体チップを搭載した半導体装置を例示する。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図２３は、第２の実施の形態に係る半導体装置を例示する断面図である。図２３を参照するに、半導体装置６０は、配線基板７０と、配線基板７０上に搭載された半導体チップ４０とを有する。配線基板７０の層構成は、配線基板２０の層構成と同様であるが、基板本体２１に開口部２１ｘは形成されていない。以下、第１の実施の形態との相違点について詳説する。
図２４は、第２の実施の形態に係る半導体装置を例示する平面図である。但し、図２４は、基板本体２１、樹脂部２２、及び貫通配線２３のみを例示し、半導体装置６０の他の構成要素は省略されている。図２３及び図２４を参照するに、略矩形状である基板本体２１には、貫通配線２３形成用の開口部２１ｙのみが形成されており、図２等に示す開口部２１ｘは形成されていない。開口部２１ｙは、所定の間隔でＹ軸に平行な方向に２列形成されている。各開口部２１ｙ内には樹脂部２２が充填されており、樹脂部２２には貫通配線２３が形成されている。なお、各開口部２１ｙ内に複数列の貫通配線２３を形成してもよい。又、貫通配線２３形成用開口部は、図２０や図２１のような位置に形成してもよい。
配線基板７０の第１電極パッド２７と半導体チップ４０の電極パッド（図示せず）とは、外部接続端子２９を介して電気的に接続されている。配線基板７０と半導体チップ４０との隙間に、アンダーフィル樹脂を充填しても構わない。
半導体装置６０を製造するには、まず、配線基板２０と同様の製造工程で配線基板７０を作製する（但し、開口部２１ｘは形成せずに開口部２１ｙを形成する）。そして、半導体チップ４０を準備し、半導体チップ４０の電極パッド（図示せず）が配線基板７０の外部接続端子２９と接触するように、半導体チップ４０を配線基板７０上に配置する。そして、半導体チップ４０を配線基板７０上に配置した状態でリフロー炉に入れ、外部接続端子２９の材料であるはんだ等を溶融させた後硬化させる。これにより、配線基板７０の第１電極パッド２７と半導体チップ４０の電極パッド（図示せず）とは外部接続端子２９を介して電気的に接続され、半導体装置６０が完成する。
このように、半導体チップはガラス板である基板本体を含む配線基板に収容する形態ではなく、ガラス板である基板本体を含む配線基板に搭載する形態であってもよい。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、図１７や図１８に示す例は、図１９〜図２１に示す例と適宜組み合わせることができる。
１０、６０ 半導体装置
２０、７０ 配線基板
２１ 基板本体
２１ａ 基板本体の一方の面
２１ｂ 基板本体の他方の面
２１ｘ、２１ｙ、２１ｚ、２８ｘ、３８ｘ 開口部
２２、５２ 樹脂部
２２ｘ、５２ｘ 貫通孔
２３、５３ 貫通配線
２４ 第１絶縁層
２４ｘ 第１ビアホール
２５ 第１配線層
２６ 第２絶縁層
２６ｘ 第２ビアホール
２７ 第２配線層
２８ 第３絶縁層
２９ 外部接続端子
３４ 第４絶縁層
３４ｘ 第３ビアホール
３５ 第３配線層
３６ 第５絶縁層
３６ｘ 第４ビアホール
３７ 第４配線層
３８ 第６絶縁層
４０、４０ａ、４０ｂ 半導体チップ
４１ 両面粘着剤
４２支持体
４３ 空隙部
５３ａ 遮蔽部
５３ｂ 信号伝送部
Ｗ１、Ｗ２ 幅
Ｄ１、Ｄ２ 奥行き
Ｔ１ 厚さ

Claims (10)

  1. 配線基板と、
    前記配線基板と電気的に接続された半導体チップと、を備え、
    前記配線基板は、一方の面から他方の面に貫通する開口部を有するガラス板と、
    前記開口部内に形成された樹脂部と、
    前記樹脂部を前記一方の面側から前記他方の面側に貫通し、前記一方の面側に形成された配線層と前記他方の面側に形成された配線層とを電気的に接続する貫通配線と、を有する半導体装置。
  2. 前記半導体チップは、前記開口部内に収容されている請求項１記載の半導体装置。
  3. 前記樹脂部は、前記開口部の内側面と前記半導体チップの側面とが形成する空隙部を充填するように形成されている請求項２記載の半導体装置。
  4. 前記配線基板は、前記ガラス板を前記一方の面から前記他方の面に貫通する他の開口部を更に有し、
    前記他の開口部は、前記樹脂部で充填されており、
    前記貫通配線は、前記他の開口部を充填する前記樹脂部に形成されている請求項３記載の半導体装置。
  5. 前記他の開口部を充填する前記樹脂部の一部は、前記ガラス板の側面から露出している請求項４記載の半導体装置。
  6. 前記半導体チップは、前記配線基板上に搭載されている請求項１記載の半導体装置。
  7. 前記貫通配線は、信号伝送部と、絶縁材料を介して前記信号伝送部の周囲を囲む遮蔽部とを含む請求項１乃至６の何れか一項記載の半導体装置。
  8. 一方の面から他方の面に貫通する開口部を有するガラス板と、
    前記開口部内に形成された樹脂部と、
    前記樹脂部を前記一方の面側から前記他方の面側に貫通し、前記一方の面側に形成された配線層と前記他方の面側に形成された配線層とを電気的に接続する貫通配線と、を有する配線基板。
  9. 配線基板を製造する工程と、前記配線基板と半導体チップとを電気的に接続する工程と、を含む半導体装置の製造方法であって、
    前記配線基板を製造する工程は、ガラス板に一方の面から他方の面に貫通する開口部を形成する第１工程と、
    前記開口部内に樹脂部を形成する第２工程と、
    前記樹脂部を前記一方の面側から前記他方の面側に貫通する貫通孔を形成する第３工程と、
    前記貫通孔内に貫通配線を形成する第４工程と、
    前記一方の面側及び前記他方の面側に、それぞれ前記貫通配線と電気的に接続される配線層を形成する第５工程と、を有する半導体装置の製造方法。
  10. 前記第１工程と前記第２工程との間に、前記開口部内に前記半導体チップを収容する工程を更に有し、
    前記第２工程では、前記開口部の内側面と前記半導体チップの側面とが形成する空隙部を充填するように樹脂部を形成する請求項９記載の半導体装置の製造方法。
JP2011128215A 2011-06-08 2011-06-08 配線基板、半導体装置及びその製造方法 Pending JP2012256675A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011128215A JP2012256675A (ja) 2011-06-08 2011-06-08 配線基板、半導体装置及びその製造方法
US13/473,089 US8659127B2 (en) 2011-06-08 2012-05-16 Wiring substrate, semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011128215A JP2012256675A (ja) 2011-06-08 2011-06-08 配線基板、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012256675A true JP2012256675A (ja) 2012-12-27
JP2012256675A5 JP2012256675A5 (ja) 2014-06-26

Family

ID=47292462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011128215A Pending JP2012256675A (ja) 2011-06-08 2011-06-08 配線基板、半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8659127B2 (ja)
JP (1) JP2012256675A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106671A (ja) * 2013-12-02 2015-06-08 富士通株式会社 半導体装置、半導体装置の製造方法、基板及び基板の製造方法
JP2015133473A (ja) * 2014-01-09 2015-07-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板および多層基板の製造方法
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法
JP2016092164A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP2016092220A (ja) * 2014-11-05 2016-05-23 日立化成株式会社 ケイ素を含む基板及びそれを用いた半導体装置並びに半導体装置の製造方法
JP2016092406A (ja) * 2014-11-10 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
JP2016208057A (ja) * 2014-05-02 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、印刷回路基板ストリップ及びその製造方法
JP2021502706A (ja) * 2017-11-10 2021-01-28 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー 半導体ウェハの集積方法及び装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
JP6031060B2 (ja) * 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
EP3128547B1 (en) * 2014-03-31 2019-07-17 Toppan Printing Co., Ltd. Interposer and semiconductor device
US9385077B2 (en) 2014-07-11 2016-07-05 Qualcomm Incorporated Integrated device comprising coaxial interconnect
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
US9984979B2 (en) * 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR102450599B1 (ko) * 2016-01-12 2022-10-07 삼성전기주식회사 패키지기판
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
US11244912B2 (en) * 2017-03-30 2022-02-08 Intel Corporation Semiconductor package having a coaxial first layer interconnect
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置
US11270920B2 (en) * 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same
US11270953B2 (en) * 2018-08-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with shielding structure
EP3621107A1 (en) 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
CN111668123B (zh) * 2019-03-08 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297546A (ja) * 1994-04-21 1995-11-10 Hitachi Chem Co Ltd 配線板の製造法
WO2001082666A1 (en) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit board and production method therefor
JP2002118368A (ja) * 2000-07-31 2002-04-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002271034A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
JP2009105344A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板及びその製造方法
JP2010238925A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品内蔵モジュール
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
JP3322575B2 (ja) * 1996-07-31 2002-09-09 太陽誘電株式会社 ハイブリッドモジュールとその製造方法
JPH10107391A (ja) * 1996-09-30 1998-04-24 O K Print:Kk 配線基板および配線基板用基材
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR20090068389A (ko) * 1999-09-02 2009-06-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
US20040012935A1 (en) * 2002-07-16 2004-01-22 Matsushita Electric Industrial Co., Ltd. Printed wiring board
JP3923389B2 (ja) 2002-08-08 2007-05-30 新光電気工業株式会社 めっき装置及び配線基板の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
KR100616670B1 (ko) * 2005-02-01 2006-08-28 삼성전기주식회사 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP2009117699A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
JP5125470B2 (ja) * 2007-12-13 2013-01-23 富士通株式会社 配線基板及びその製造方法
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法
US8130507B2 (en) * 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
EP2259668A4 (en) * 2008-03-27 2011-12-14 Ibiden Co Ltd METHOD FOR PRODUCING A MULTILAYER CONDUCTOR PLATE
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US8129828B2 (en) * 2008-09-29 2012-03-06 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcement
JPWO2010038489A1 (ja) * 2008-09-30 2012-03-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US8546922B2 (en) * 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297546A (ja) * 1994-04-21 1995-11-10 Hitachi Chem Co Ltd 配線板の製造法
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
WO2001082666A1 (en) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit board and production method therefor
JP2002118368A (ja) * 2000-07-31 2002-04-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002271034A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
JP2009105344A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板及びその製造方法
JP2010238925A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品内蔵モジュール
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106671A (ja) * 2013-12-02 2015-06-08 富士通株式会社 半導体装置、半導体装置の製造方法、基板及び基板の製造方法
JP2015133473A (ja) * 2014-01-09 2015-07-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板および多層基板の製造方法
JP2016208057A (ja) * 2014-05-02 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、印刷回路基板ストリップ及びその製造方法
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法
JP2016092164A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP2016092220A (ja) * 2014-11-05 2016-05-23 日立化成株式会社 ケイ素を含む基板及びそれを用いた半導体装置並びに半導体装置の製造方法
JP2016092406A (ja) * 2014-11-10 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
JP2021502706A (ja) * 2017-11-10 2021-01-28 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー 半導体ウェハの集積方法及び装置
JP7090153B2 (ja) 2017-11-10 2022-06-23 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー 半導体ウェハの集積方法及び装置

Also Published As

Publication number Publication date
US20120313226A1 (en) 2012-12-13
US8659127B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
JP2012256675A (ja) 配線基板、半導体装置及びその製造方法
JP5584011B2 (ja) 半導体パッケージの製造方法
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
TWI352412B (en) Multi-chip package structure and method of fabrica
JP5514559B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2005294547A (ja) 半導体装置およびその製造方法
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
JP2008205123A (ja) 電子部品内蔵型配線基板及びその実装部品
CN109788666B (zh) 线路基板及其制作方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2017050310A (ja) 電子部品装置及びその製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP4182144B2 (ja) チップ内蔵基板の製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
TWI531291B (zh) 承載板及其製作方法
KR102531075B1 (ko) 배선 기판 및 그 제조 방법
JP3925503B2 (ja) 半導体装置
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2013098373A (ja) 半導体装置及び半導体装置の製造方法
JP2013062296A (ja) 配線基板、及び半導体パッケージ
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2013041926A (ja) 部品内蔵基板の製造方法
JP4343777B2 (ja) 電子部品内蔵ウエハ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906