JPH04287357A - モールドしたセルを有する集積回路パッケージ - Google Patents
モールドしたセルを有する集積回路パッケージInfo
- Publication number
- JPH04287357A JPH04287357A JP3300891A JP30089191A JPH04287357A JP H04287357 A JPH04287357 A JP H04287357A JP 3300891 A JP3300891 A JP 3300891A JP 30089191 A JP30089191 A JP 30089191A JP H04287357 A JPH04287357 A JP H04287357A
- Authority
- JP
- Japan
- Prior art keywords
- finger
- leads
- electronic circuit
- battery
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract 2
- 239000004020 conductor Substances 0.000 claims description 15
- 239000012811 non-conductive material Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 abstract description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 239000002775 capsule Substances 0.000 abstract 2
- 238000001721 transfer moulding Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- YFXWODPYUNGUEE-UHFFFAOYSA-N [I].[Li] Chemical compound [I].[Li] YFXWODPYUNGUEE-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004323 axial length Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49593—Battery in combination with a leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Battery Mounting, Suspending (AREA)
- Connection Of Batteries Or Terminals (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、大略、半導体装置のパ
ッケージ化技術に関するものであって、更に詳細には、
メモリチップのような半導体集積回路及び主要電源が切
れた場合にメモリデータを保存するためのバックアップ
電源をカプセル化する集積回路パッケージ技術に関する
ものである。
ッケージ化技術に関するものであって、更に詳細には、
メモリチップのような半導体集積回路及び主要電源が切
れた場合にメモリデータを保存するためのバックアップ
電源をカプセル化する集積回路パッケージ技術に関する
ものである。
【０００２】
【従来の技術】従来の半導体集積回路チップに対する電
子回路パッケージは、チップ装置を取囲み且つシール即
ち封止するために適合されており、一方熱散逸、構造的
支持、外部ピンコネクタに対する装置リードの電気的取
付け、及びパッケージ内の他の装置との電気的相互接続
を与えるものである。このようなパッケージは、非導電
性物質からなる１つ又はそれ以上の層により形成し、半
導体チップをそれらの層のうちの１つの中に埋込むこと
により形成することが可能である。柔軟性のある金属リ
ードが、チップを取囲む相互接続領域から、エッジマウ
ントされたコネクタピンへ延在されて、装置の入力／出
力端子を、ホスト電子回路内のプリント回路基板のソケ
ットへ接続させている。
子回路パッケージは、チップ装置を取囲み且つシール即
ち封止するために適合されており、一方熱散逸、構造的
支持、外部ピンコネクタに対する装置リードの電気的取
付け、及びパッケージ内の他の装置との電気的相互接続
を与えるものである。このようなパッケージは、非導電
性物質からなる１つ又はそれ以上の層により形成し、半
導体チップをそれらの層のうちの１つの中に埋込むこと
により形成することが可能である。柔軟性のある金属リ
ードが、チップを取囲む相互接続領域から、エッジマウ
ントされたコネクタピンへ延在されて、装置の入力／出
力端子を、ホスト電子回路内のプリント回路基板のソケ
ットへ接続させている。
【０００３】集積回路パッケージ内にカプセル化された
ＩＣチップに関して実施される重要な集積回路製品は、
例えば、低電力消費及び高メモリセル密度によって特性
付けられるスタチックランダムアクセスメモリ（ＳＲＡ
Ｍ）等のような揮発性半導体メモリを有している。有効
な論理信号の発生及び揮発性メモリセルを具備するこの
ような集積メモリ回路内でのデータの保持は、部分的に
、電源電圧を特定した限界内に維持することに依存して
いる。従来の集積回路メモリ装置においては、内部回路
が、外部から印加されている電圧が信頼性のある動作の
ために充分であるか否かを検知する。低電圧条件に応答
して、制御信号が発生され、該制御信号は、アクティブ
なチップを脱選択状態とさせスタンバイ条件に維持させ
る。このことは、通常、真及び補数チップ選択信号即ち
ＣＳ及びＣＳ （ＣＳの反転）の夫々によって行なわ
れ、該信号が、低電圧条件が補正される迄、読取り／書
込み動作を禁止する。
ＩＣチップに関して実施される重要な集積回路製品は、
例えば、低電力消費及び高メモリセル密度によって特性
付けられるスタチックランダムアクセスメモリ（ＳＲＡ
Ｍ）等のような揮発性半導体メモリを有している。有効
な論理信号の発生及び揮発性メモリセルを具備するこの
ような集積メモリ回路内でのデータの保持は、部分的に
、電源電圧を特定した限界内に維持することに依存して
いる。従来の集積回路メモリ装置においては、内部回路
が、外部から印加されている電圧が信頼性のある動作の
ために充分であるか否かを検知する。低電圧条件に応答
して、制御信号が発生され、該制御信号は、アクティブ
なチップを脱選択状態とさせスタンバイ条件に維持させ
る。このことは、通常、真及び補数チップ選択信号即ち
ＣＳ及びＣＳ （ＣＳの反転）の夫々によって行なわ
れ、該信号が、低電圧条件が補正される迄、読取り／書
込み動作を禁止する。
【０００４】メモリチップが非選択条件にある期間中、
格納データが保持されるように揮発性メモリセル内の格
納コンデンサの電荷レベルを維持することが必要である
。そうでないと、メインパワーが除去された場合に、プ
ログラム及びデータを包含するメモリセル内に格納され
ている情報が失われる。パワー即ち電力の損失はメモリ
回路を損傷させるものではないが、格納された情報が失
われると、処理を行なう前に、メモリを再度プログラム
及びデータでローディングすることが必要である。
格納データが保持されるように揮発性メモリセル内の格
納コンデンサの電荷レベルを維持することが必要である
。そうでないと、メインパワーが除去された場合に、プ
ログラム及びデータを包含するメモリセル内に格納され
ている情報が失われる。パワー即ち電力の損失はメモリ
回路を損傷させるものではないが、格納された情報が失
われると、処理を行なう前に、メモリを再度プログラム
及びデータでローディングすることが必要である。
【０００５】メモリ半導体回路上に付加的なピン端子を
使用し、その付加的な端子に遠隔した供給源からバック
アップ電力を供給してメモリセル内のデータを維持する
ことによりデータ損失問題を解決することが提案されて
いる。しかしながら、現在においては、殆どの集積回路
メモリに対し標準化されたピンパターンが確立されてお
り、従って、遠隔バックアップ電源に専用の別のピンを
付加することは、このような標準化されたピンパターン
と適合性を欠き、既存の回路のかなりの設計のやり直し
を必要とする。
使用し、その付加的な端子に遠隔した供給源からバック
アップ電力を供給してメモリセル内のデータを維持する
ことによりデータ損失問題を解決することが提案されて
いる。しかしながら、現在においては、殆どの集積回路
メモリに対し標準化されたピンパターンが確立されてお
り、従って、遠隔バックアップ電源に専用の別のピンを
付加することは、このような標準化されたピンパターン
と適合性を欠き、既存の回路のかなりの設計のやり直し
を必要とする。
【０００６】従って、ソケット区域及び標準的なピン形
態に影響を与えることがなく且つメイン電源が切れても
格納データを維持することが可能なメモリチップ及びバ
ックアップ電源（バッテリ）をカプセル化する半導体メ
モリパッケージ技術を提供する必要性が存在している。
態に影響を与えることがなく且つメイン電源が切れても
格納データを維持することが可能なメモリチップ及びバ
ックアップ電源（バッテリ）をカプセル化する半導体メ
モリパッケージ技術を提供する必要性が存在している。
【０００７】パッケージ化したチップのコスト及び寸法
のかなりの部分は、パッケージ製造技術に関連しており
、且つ信頼性のある電気的接続を与えることに加えて２
つの重要な設計基準は費用効果性及び空間効率である。 従って、集積回路チップ及びバックアップバッテリを安
全に支持し、該パッケージが、スタンダードのプリント
回路基板ソケットとプラグイン適合性を有するように内
部に形成されたピンコネクタが設けられており、且つバ
ックアップバッテリを支持するために必要とされるパッ
ケージ空間が最小とされた改良型の装置パッケージを提
供する必要性が存在している。
のかなりの部分は、パッケージ製造技術に関連しており
、且つ信頼性のある電気的接続を与えることに加えて２
つの重要な設計基準は費用効果性及び空間効率である。 従って、集積回路チップ及びバックアップバッテリを安
全に支持し、該パッケージが、スタンダードのプリント
回路基板ソケットとプラグイン適合性を有するように内
部に形成されたピンコネクタが設けられており、且つバ
ックアップバッテリを支持するために必要とされるパッ
ケージ空間が最小とされた改良型の装置パッケージを提
供する必要性が存在している。
【０００８】集積回路メモリ装置に対するあるパッケー
ジは、２部構成のパッケージの一方の半分の部分内にモ
ールドされたバッテリを有している。その構成において
は、チップはリードフレームのベースプレート上に積載
され、且つワイヤがＩ／Ｏパッドと夫々の内部リードと
の間にボンディングされる。該モールドを加熱し、且つ
モールディング用の樹脂が加熱したモールドのキャビテ
ィ内に注入される。従って、リードフレーム及びＩＣチ
ップはモールドされた半分の部分内の樹脂によってカプ
セル化される。小型のバッテリ及び例えばクリスタル等
のようなその他の個別部品を他の半分の部分内に装着す
る。この他の半分部分は、モールドした最初の半分部分
のリードフレームにおけるフィンガリードと係合すべく
正確に位置決めしたコネクタピンを有している。このよ
うな２部構成形態は、多くの製品の適用に対し有効なも
のであった。しかしながら、２番目の半分部分により加
えられる付加的な高さが、空間が重要な製品の適用に対
し確立された最大高さ限界を超えるパッケージを発生さ
せていた。
ジは、２部構成のパッケージの一方の半分の部分内にモ
ールドされたバッテリを有している。その構成において
は、チップはリードフレームのベースプレート上に積載
され、且つワイヤがＩ／Ｏパッドと夫々の内部リードと
の間にボンディングされる。該モールドを加熱し、且つ
モールディング用の樹脂が加熱したモールドのキャビテ
ィ内に注入される。従って、リードフレーム及びＩＣチ
ップはモールドされた半分の部分内の樹脂によってカプ
セル化される。小型のバッテリ及び例えばクリスタル等
のようなその他の個別部品を他の半分の部分内に装着す
る。この他の半分部分は、モールドした最初の半分部分
のリードフレームにおけるフィンガリードと係合すべく
正確に位置決めしたコネクタピンを有している。このよ
うな２部構成形態は、多くの製品の適用に対し有効なも
のであった。しかしながら、２番目の半分部分により加
えられる付加的な高さが、空間が重要な製品の適用に対
し確立された最大高さ限界を超えるパッケージを発生さ
せていた。
【０００９】従って、半導体回路装置と、リードフレー
ム組立体と、バックアップバッテリとが非導電性物質か
らなる単一のモールドした本体内にカプセル化され、パ
ッケージの高さ寸法がバックアップバッテリを有する従
来の２部構成の装置パッケージの高さよりも小さい改良
型装置パッケージに対する必要性が存在している。
ム組立体と、バックアップバッテリとが非導電性物質か
らなる単一のモールドした本体内にカプセル化され、パ
ッケージの高さ寸法がバックアップバッテリを有する従
来の２部構成の装置パッケージの高さよりも小さい改良
型装置パッケージに対する必要性が存在している。
【００１０】
【課題を解決するための手段】本発明によれば、バック
アップバッテリを有する集積回路装置をカプセル化する
改良型パッケージが提供され、それは、フィンガリード
組立体の一方の側部上のベースプレート上に集積回路装
置を装着させ且つリードフレーム組立体のフィンガリー
ドの反対側に軸方向リードバッテリを装着させることに
より前述したバックアップバッテリの制限を解消してい
る。この構成においては、該バッテリは正及び負の軸方
向リードを有しており、且つそれは、バッテリの本体を
フィンガリードフレーム組立体上方にオフセットした関
係で支持している。集積回路装置基板は、接着層によっ
てベースプレートの下側に接着される。バックアップバ
ッテリと、集積回路装置と、フィンガリードとは、完全
に、パッケージのモールドされた本体内に内蔵され、そ
の際にソケット区域及びピン形態を変形させることはな
い。パッケージ高さはバックアップバッテリを完全にカ
プセル化するために増加されているが、そのパッケージ
高さは、空間が重要な製品適用に対し確立されている最
大高さを超えるようなものではない。
アップバッテリを有する集積回路装置をカプセル化する
改良型パッケージが提供され、それは、フィンガリード
組立体の一方の側部上のベースプレート上に集積回路装
置を装着させ且つリードフレーム組立体のフィンガリー
ドの反対側に軸方向リードバッテリを装着させることに
より前述したバックアップバッテリの制限を解消してい
る。この構成においては、該バッテリは正及び負の軸方
向リードを有しており、且つそれは、バッテリの本体を
フィンガリードフレーム組立体上方にオフセットした関
係で支持している。集積回路装置基板は、接着層によっ
てベースプレートの下側に接着される。バックアップバ
ッテリと、集積回路装置と、フィンガリードとは、完全
に、パッケージのモールドされた本体内に内蔵され、そ
の際にソケット区域及びピン形態を変形させることはな
い。パッケージ高さはバックアップバッテリを完全にカ
プセル化するために増加されているが、そのパッケージ
高さは、空間が重要な製品適用に対し確立されている最
大高さを超えるようなものではない。
【００１１】
【実施例】以下の説明においては、本明細書及び図面に
おいて、同一の構成要素には同一の参照番号を付してあ
る。一例として、本発明をＮ型シリコン半導体チップ上
にモノリシックＣＭＯＳ／ＬＳＩ技術によって構成した
スタチックランダムアクセスメモリ（ＳＲＡＭ）に関連
して説明する。しかしながら、本発明のパッケージング
技術は、個別的装置及びその他の集積回路に対しバック
アップバッテリをカプセル化し且つバックアップバッテ
リパワーを与えるために使用することが可能であり、且
つ複数個の入力／出力ノードを持った揮発性メモリ集積
回路に対し特別の有用性を有するものであることを理解
すべきである。従って、本発明は、その広義においては
、ディスクリート即ち個別的、マイクロ−ディスクリー
ト即ちマイクロ個別的及び集積回路部品のみならず、デ
ィスクリート及び集積回路装置のハイブリッド結合を包
含するバックアップ電力を必要とする１つ又はそれ以上
の回路装置を収納する任意のモールド可能なパッケージ
に適用することが可能であることを理解すべきである。
おいて、同一の構成要素には同一の参照番号を付してあ
る。一例として、本発明をＮ型シリコン半導体チップ上
にモノリシックＣＭＯＳ／ＬＳＩ技術によって構成した
スタチックランダムアクセスメモリ（ＳＲＡＭ）に関連
して説明する。しかしながら、本発明のパッケージング
技術は、個別的装置及びその他の集積回路に対しバック
アップバッテリをカプセル化し且つバックアップバッテ
リパワーを与えるために使用することが可能であり、且
つ複数個の入力／出力ノードを持った揮発性メモリ集積
回路に対し特別の有用性を有するものであることを理解
すべきである。従って、本発明は、その広義においては
、ディスクリート即ち個別的、マイクロ−ディスクリー
ト即ちマイクロ個別的及び集積回路部品のみならず、デ
ィスクリート及び集積回路装置のハイブリッド結合を包
含するバックアップ電力を必要とする１つ又はそれ以上
の回路装置を収納する任意のモールド可能なパッケージ
に適用することが可能であることを理解すべきである。
【００１２】図１及び２を参照すると、本発明に基づい
て構成された半導体チップパッケージ１０の代表例が示
されている。パッケージ１０は、入力／出力ノード１４
を持った集積回路チップ１２を支持し且つカプセル化し
ている。ＩＣチップ１２は、例えば、２Ｋ×８スタチッ
クランダムアクセスメモリ（ＳＲＡＭ）回路とすること
が可能であり、それは、電力消費が低く、メモリセル密
度が高いことによって特性付けられ、且つそれは相補的
金属−酸化物−半導体（ＣＭＯＳ）技術によりＮ型シリ
コン基板上に構成されている。
て構成された半導体チップパッケージ１０の代表例が示
されている。パッケージ１０は、入力／出力ノード１４
を持った集積回路チップ１２を支持し且つカプセル化し
ている。ＩＣチップ１２は、例えば、２Ｋ×８スタチッ
クランダムアクセスメモリ（ＳＲＡＭ）回路とすること
が可能であり、それは、電力消費が低く、メモリセル密
度が高いことによって特性付けられ、且つそれは相補的
金属−酸化物−半導体（ＣＭＯＳ）技術によりＮ型シリ
コン基板上に構成されている。
【００１３】この代表的なパッケージ１０は、従来のデ
ュワルインラインピン形態を有しており、即ちパッケー
ジの長手方向端部に沿って６００ミルの間隔で２つの平
行な列の形態で２４個の外部コネクタピンが配設されて
いる。集積回路チップ１２の入力／出力ノード１４は、
図３に示した如く、リードフレーム組立体２０の導電性
フィンガリード１８により、選択されたコネクタピン１
６へ電気的に接続されている。
ュワルインラインピン形態を有しており、即ちパッケー
ジの長手方向端部に沿って６００ミルの間隔で２つの平
行な列の形態で２４個の外部コネクタピンが配設されて
いる。集積回路チップ１２の入力／出力ノード１４は、
図３に示した如く、リードフレーム組立体２０の導電性
フィンガリード１８により、選択されたコネクタピン１
６へ電気的に接続されている。
【００１４】内側リードフィンガ１８は、中央のベース
プレート２２に関して半径方向に離隔されており、且つ
コネクタピン１６と一体的に形成されている。リードフ
レーム組立体２０のリンク用セグメント２０Ｌは、製造
過程において究極的にはトリミング除去され、その際に
、各内側リード１８が単一のコネクタピン１６へ電気的
に接続される。リードフレーム２０の外側周辺部におけ
る搬送用の側部レールストリップ２４，２６も、モール
ディングを行なった後に、製造の最後の段階におけるト
リミング及びフォーミング動作過程中に切除される。
プレート２２に関して半径方向に離隔されており、且つ
コネクタピン１６と一体的に形成されている。リードフ
レーム組立体２０のリンク用セグメント２０Ｌは、製造
過程において究極的にはトリミング除去され、その際に
、各内側リード１８が単一のコネクタピン１６へ電気的
に接続される。リードフレーム２０の外側周辺部におけ
る搬送用の側部レールストリップ２４，２６も、モール
ディングを行なった後に、製造の最後の段階におけるト
リミング及びフォーミング動作過程中に切除される。
【００１５】導電性フィンガ１８の内側端部は、相互接
続領域Ｒ内のベースプレート２２に関して半径方向に離
隔されている。導電性フィンガ１８の内側端部は比較的
幅狭であり、且つ該フィンガは、ベースプレート２２か
ら外側へ延在するに従い、実質的に拡大している。リー
ドフレーム組立体２０は、ベースプレートフィンガリー
ド２８，３０を有しており、それらは、集積回路パッケ
ージ１０の長手軸Ｚと整合して、ベースプレート２２の
反対側のエッジから延在している。
続領域Ｒ内のベースプレート２２に関して半径方向に離
隔されている。導電性フィンガ１８の内側端部は比較的
幅狭であり、且つ該フィンガは、ベースプレート２２か
ら外側へ延在するに従い、実質的に拡大している。リー
ドフレーム組立体２０は、ベースプレートフィンガリー
ド２８，３０を有しており、それらは、集積回路パッケ
ージ１０の長手軸Ｚと整合して、ベースプレート２２の
反対側のエッジから延在している。
【００１６】外部コネクタピン１６及び内側フィンガリ
ード１８は、図３に示した如く、モールディング過程中
は、初期的に同一面状である。モールディングの後、コ
ネクタピン部分１６は、トリミング及びフォーミング動
作過程中に、パッケージの長手方向の側部表面に沿って
、９０度の角度に屈曲される。しかしながら、内側フィ
ンガリード１８及びベースプレート２２は、図１及び２
に示した如く、同一面状のままである。
ード１８は、図３に示した如く、モールディング過程中
は、初期的に同一面状である。モールディングの後、コ
ネクタピン部分１６は、トリミング及びフォーミング動
作過程中に、パッケージの長手方向の側部表面に沿って
、９０度の角度に屈曲される。しかしながら、内側フィ
ンガリード１８及びベースプレート２２は、図１及び２
に示した如く、同一面状のままである。
【００１７】半導体チップパッケージ１０は、半導体チ
ップ１２の入力／出力ノード１４をホストの電子システ
ムのプリント回路基板又はその他の半導体パッケージ上
のソケットへ電気的に接続するためにスタンダードの外
部ピンパターンを有している。チップパッケージ１０は
、例えばポリエーテルイミド又はエポキシ樹脂等のよう
なポリマーからなる非導電性物質のモールドされた本体
３２を有している。この構成においては、フィンガリー
ド組立体２０、半導体チップ１２、バックアップバッテ
リ３４は、モールド成形された本体３０内に埋込まれ且
つカプセル化される。
ップ１２の入力／出力ノード１４をホストの電子システ
ムのプリント回路基板又はその他の半導体パッケージ上
のソケットへ電気的に接続するためにスタンダードの外
部ピンパターンを有している。チップパッケージ１０は
、例えばポリエーテルイミド又はエポキシ樹脂等のよう
なポリマーからなる非導電性物質のモールドされた本体
３２を有している。この構成においては、フィンガリー
ド組立体２０、半導体チップ１２、バックアップバッテ
リ３４は、モールド成形された本体３０内に埋込まれ且
つカプセル化される。
【００１８】好適には、バックアップバッテリ３４はハ
ーメチックシールで密封された軸方向リードセルであり
、その場合には、トランスファモールディング手順の高
温条件に露呈された場合にその電解剤（液）は蒸発する
ことはない。更に、バッテリ３４は、短絡回路の電流の
流れに応答して高電流制限値へ迅速に増加する非線形内
部抵抗を有するものであることが好ましい。なぜならば
、バックアップバッテリ３４は、リードフレームのトリ
ミングが行なわれる迄、組立過程、及びトランスファモ
ールディングの過程中、リードフレームにより短絡され
るからである。ある適用例の場合には、バックアップバ
ッテリ３４は、ハーメチックシールにより密封されるこ
とに加えて、短絡保護を有しており、更に、組立体が完
了した後に充電レベルをその定格値へ復帰することが可
能であるように再充電可能であることが望ましい。
ーメチックシールで密封された軸方向リードセルであり
、その場合には、トランスファモールディング手順の高
温条件に露呈された場合にその電解剤（液）は蒸発する
ことはない。更に、バッテリ３４は、短絡回路の電流の
流れに応答して高電流制限値へ迅速に増加する非線形内
部抵抗を有するものであることが好ましい。なぜならば
、バックアップバッテリ３４は、リードフレームのトリ
ミングが行なわれる迄、組立過程、及びトランスファモ
ールディングの過程中、リードフレームにより短絡され
るからである。ある適用例の場合には、バックアップバ
ッテリ３４は、ハーメチックシールにより密封されるこ
とに加えて、短絡保護を有しており、更に、組立体が完
了した後に充電レベルをその定格値へ復帰することが可
能であるように再充電可能であることが望ましい。
【００１９】一実施例においては、バッテリ３２は実質
的に０．１５７５インチの直径の円筒状の本体を有し且
つ約０．４２インチの長さを有する２．８ＶのＤＣセル
である。バッテリ３４が高温に対する耐久性を有するも
のでなければならない。なぜならば、それは、ワイヤボ
ンディング及びトランスファモールディングの過程中に
高温にさらされるからである。そうでないと、バッテリ
内の電解剤が蒸発し、バッテリが破壊されるからである
。適宜の軸方向リードバッテリ３４の一例は、リチウム
−ヨウ素セルであり、それは、例えば、モデル番号Ｂ３
５として、メリーランド州ボルチモアのカタリストリサ
ーチカンパニイから入手することが可能である。そのセ
ルは、２．８ＶのＤＣ及び３５Ｍａｈに対して定格とさ
れており、７０℃での未使用状態におき１０年の寿命を
有しており、且つ障害を発生させることなしに３分乃至
５分の間２２５℃の高温条件に耐えることが可能であり
、それは、本発明において意図されているトランスファ
モールディング手順に対しては極めて充分なものである
。バッテリ３４は、その本体の両側に正端子３４Ｐ及び
負端子３４Ｎを有している。
的に０．１５７５インチの直径の円筒状の本体を有し且
つ約０．４２インチの長さを有する２．８ＶのＤＣセル
である。バッテリ３４が高温に対する耐久性を有するも
のでなければならない。なぜならば、それは、ワイヤボ
ンディング及びトランスファモールディングの過程中に
高温にさらされるからである。そうでないと、バッテリ
内の電解剤が蒸発し、バッテリが破壊されるからである
。適宜の軸方向リードバッテリ３４の一例は、リチウム
−ヨウ素セルであり、それは、例えば、モデル番号Ｂ３
５として、メリーランド州ボルチモアのカタリストリサ
ーチカンパニイから入手することが可能である。そのセ
ルは、２．８ＶのＤＣ及び３５Ｍａｈに対して定格とさ
れており、７０℃での未使用状態におき１０年の寿命を
有しており、且つ障害を発生させることなしに３分乃至
５分の間２２５℃の高温条件に耐えることが可能であり
、それは、本発明において意図されているトランスファ
モールディング手順に対しては極めて充分なものである
。バッテリ３４は、その本体の両側に正端子３４Ｐ及び
負端子３４Ｎを有している。
【００２０】半導体チップ１２は、例えばエーブルボン
ド（Ａｂｌｅｂｏｎｄ）８４−１等のような銀を充填し
たエポキシ接着剤の導電性付着により、ベースプレート
２２の下側表面２２Ａに接着されている。入力／出力ノ
ード１４は、１．３ミルの直径を持った微細な金ワイヤ
３６により選択した導電性フィンガ１８へ電気的に接続
されている。金ワイヤ３６の導電性フィンガ１８及びＩ
／Ｏノード１４へのボンディングは、好適には、従来の
熱音波ボールボンディング技術により行なわれる。
ド（Ａｂｌｅｂｏｎｄ）８４−１等のような銀を充填し
たエポキシ接着剤の導電性付着により、ベースプレート
２２の下側表面２２Ａに接着されている。入力／出力ノ
ード１４は、１．３ミルの直径を持った微細な金ワイヤ
３６により選択した導電性フィンガ１８へ電気的に接続
されている。金ワイヤ３６の導電性フィンガ１８及びＩ
／Ｏノード１４へのボンディングは、好適には、従来の
熱音波ボールボンディング技術により行なわれる。
【００２１】バックアップバッテリ３４の負及び正の端
子３４Ｎ，３４Ｐは、好適には、抵抗溶接により又は半
田付けにより、カプセル化を行なう前に、フィンガリー
ド２８，３８へ夫々電気的に接続させる。フィンガリー
ド２８，３８は、バックアップバッテリ３４から相互接
続領域Ｒへの電流を導通させるための負及び正極性の電
力リードとして作用する。図１から理解される如く、バ
ッテリ３４は負及び正の電力導体４０，４２を有してお
り、それらは、バッテリ３４の本体を、リードフレーム
組立体２０の上方に垂直方向にオフセットした関係で支
持している。各電力導体は、夫々ボンディング用の脚部
４０Ｆ及び４２Ｆを持った直立した柔軟性のあるガル−
ウイングリード４０Ａ，４２Ａで終端している。このガ
ル−ウイングリードの寸法は、ベースプレート２２の上
方に０．０３インチのバッテリスタンドオフクリアラン
スＡを与え、且つ約１．２５インチの軸方向の全長（電
力導体も包含する）を与えるべく選択されている。
子３４Ｎ，３４Ｐは、好適には、抵抗溶接により又は半
田付けにより、カプセル化を行なう前に、フィンガリー
ド２８，３８へ夫々電気的に接続させる。フィンガリー
ド２８，３８は、バックアップバッテリ３４から相互接
続領域Ｒへの電流を導通させるための負及び正極性の電
力リードとして作用する。図１から理解される如く、バ
ッテリ３４は負及び正の電力導体４０，４２を有してお
り、それらは、バッテリ３４の本体を、リードフレーム
組立体２０の上方に垂直方向にオフセットした関係で支
持している。各電力導体は、夫々ボンディング用の脚部
４０Ｆ及び４２Ｆを持った直立した柔軟性のあるガル−
ウイングリード４０Ａ，４２Ａで終端している。このガ
ル−ウイングリードの寸法は、ベースプレート２２の上
方に０．０３インチのバッテリスタンドオフクリアラン
スＡを与え、且つ約１．２５インチの軸方向の全長（電
力導体も包含する）を与えるべく選択されている。
【００２２】装置１２をベースプレートの装着表面２２
Ａに取付けた後、微細な金ワイヤ３６の端部をチップＩ
／Ｏノード１４と夫々のフィンガリード１８との間に接
続させる。金ワイヤ３６Ｐは、正のフィンガリード３８
とチップ１２の正のバックアップ電圧ノード１４Ｐとの
間にボンディングされる。負のバックアップ電圧ノード
１４Ｎは、金ワイヤ３６Ｎにより、負のフィンガリード
２８へ電気的に接続される。
Ａに取付けた後、微細な金ワイヤ３６の端部をチップＩ
／Ｏノード１４と夫々のフィンガリード１８との間に接
続させる。金ワイヤ３６Ｐは、正のフィンガリード３８
とチップ１２の正のバックアップ電圧ノード１４Ｐとの
間にボンディングされる。負のバックアップ電圧ノード
１４Ｎは、金ワイヤ３６Ｎにより、負のフィンガリード
２８へ電気的に接続される。
【００２３】次いで、リードフレーム組立体２０をマル
チキャビティの分割型モールド内に配置させる。このモ
ールドキャビティは、トランスファモールド装置内にお
いて閉じられ、且つ例えばポリフェノレンサルファイド
等のような非導電性カプセル物質をノズルから微細なペ
レット形態で注入させる。この注入が行なわれる圧力を
正確に制御して、金ワイヤボンディングに損傷が発生す
ることを防止する。適切な圧力及び温度の下において、
該ペレットが溶融し且つモールド内のチャンネル内に流
れ込みリードフレーム組立体２０の周りのキャビティを
充填しその際にリードフレーム２０と、バックアップバ
ッテリ３４と、ＩＣチップ１２と、金ワイヤ３６とを完
全にカプセル化させる。付与された熱及び圧力によりモ
ールド内に存在している間に、その樹脂を硬化させる。 更なる硬化はオーブン内において行なわれる。
チキャビティの分割型モールド内に配置させる。このモ
ールドキャビティは、トランスファモールド装置内にお
いて閉じられ、且つ例えばポリフェノレンサルファイド
等のような非導電性カプセル物質をノズルから微細なペ
レット形態で注入させる。この注入が行なわれる圧力を
正確に制御して、金ワイヤボンディングに損傷が発生す
ることを防止する。適切な圧力及び温度の下において、
該ペレットが溶融し且つモールド内のチャンネル内に流
れ込みリードフレーム組立体２０の周りのキャビティを
充填しその際にリードフレーム２０と、バックアップバ
ッテリ３４と、ＩＣチップ１２と、金ワイヤ３６とを完
全にカプセル化させる。付与された熱及び圧力によりモ
ールド内に存在している間に、その樹脂を硬化させる。 更なる硬化はオーブン内において行なわれる。
【００２４】前述したトランスファモールド手順の結果
として、非導電性物質からなる長尺状の大略矩形形状に
モールド成形された本体３２が得られる。モールドから
除去した後に、リードフレーム組立体２０における隣接
するピン１６の間のリンク用セグメント２０Ｌを切除し
て、ピン及び導電性フィンガリードを電気的に分離させ
互いに別体とさせる。更に、搬送用の側部レール２４，
２６も切除しモールド成形した組立体から分離させる。
として、非導電性物質からなる長尺状の大略矩形形状に
モールド成形された本体３２が得られる。モールドから
除去した後に、リードフレーム組立体２０における隣接
するピン１６の間のリンク用セグメント２０Ｌを切除し
て、ピン及び導電性フィンガリードを電気的に分離させ
互いに別体とさせる。更に、搬送用の側部レール２４，
２６も切除しモールド成形した組立体から分離させる。
【００２５】リードフレーム２０の物質は、好適には、
例えば錫メッキしたニッケル又は鉄合金、又は例えばＣ
ＤＡ１９４等のような錫メッキした銅合金等のような従
来の金属合金を有することが望ましい。組立期間中に、
コネクタピン及び内側導体リードは、構造的に、リンク
用セグメント２０Ｌ及び搬送用側部レール２４，２６に
よって相互接続されており、それらは、連続的な金属片
からスタンピングによって形成される。これらの接続部
分は取扱い上の観点からコネクタピンに取付けられたま
まであり、モールディングを行なった後に、製造の最後
の段階におけるトリミング及びフォーミング動作期間中
に切断される。
例えば錫メッキしたニッケル又は鉄合金、又は例えばＣ
ＤＡ１９４等のような錫メッキした銅合金等のような従
来の金属合金を有することが望ましい。組立期間中に、
コネクタピン及び内側導体リードは、構造的に、リンク
用セグメント２０Ｌ及び搬送用側部レール２４，２６に
よって相互接続されており、それらは、連続的な金属片
からスタンピングによって形成される。これらの接続部
分は取扱い上の観点からコネクタピンに取付けられたま
まであり、モールディングを行なった後に、製造の最後
の段階におけるトリミング及びフォーミング動作期間中
に切断される。
【００２６】外部ピン１６のうちの選択した１つは、典
型的には＋５．０ＶのＤＣである電圧ＶＣＣを与える主
要電力供給ノードへ接続すべく適合されている。同様に
、別の外部コネクタピンは、接地基準ＧＮＤを与えるた
めにホスト電子システムの接地ノードへ接続すべく適合
されている。その他のピンは、真及び補数チップ選択信
号ＣＳ及びＣＳ 、モノリシック集積回路１２に対し
て及びそれからデータを同期的にクロック動作させるた
めの信号ＣＬＫ、及びホスト電子回路により発生される
その他の種々のＩ／Ｏ信号に対し専用のピンである。比
較器及びスイッチング回路（不図示）がホスト電子回路
の主要電源からの電圧ＶＣＣを、バックアップバッテリ
３４の電圧と比較し、且つ自動的に、検知された最も高
い電圧を接続させて集積回路１２に電力を供給する。
型的には＋５．０ＶのＤＣである電圧ＶＣＣを与える主
要電力供給ノードへ接続すべく適合されている。同様に
、別の外部コネクタピンは、接地基準ＧＮＤを与えるた
めにホスト電子システムの接地ノードへ接続すべく適合
されている。その他のピンは、真及び補数チップ選択信
号ＣＳ及びＣＳ 、モノリシック集積回路１２に対し
て及びそれからデータを同期的にクロック動作させるた
めの信号ＣＬＫ、及びホスト電子回路により発生される
その他の種々のＩ／Ｏ信号に対し専用のピンである。比
較器及びスイッチング回路（不図示）がホスト電子回路
の主要電源からの電圧ＶＣＣを、バックアップバッテリ
３４の電圧と比較し、且つ自動的に、検知された最も高
い電圧を接続させて集積回路１２に電力を供給する。
【００２７】垂直方向のオフセットＡのために、バック
アップバッテリ３４は、ベースプレート２２の上表面か
ら垂直方向に離隔されており、且つパッケージ１０内に
おいて長手方向において中心に位置されている。この構
成により、フィンガリード組立体、バックアップバッテ
リ、チップ、金ワイヤは、小型のモールド成形された本
体３２内に完全にカプセル化されている。
アップバッテリ３４は、ベースプレート２２の上表面か
ら垂直方向に離隔されており、且つパッケージ１０内に
おいて長手方向において中心に位置されている。この構
成により、フィンガリード組立体、バックアップバッテ
リ、チップ、金ワイヤは、小型のモールド成形された本
体３２内に完全にカプセル化されている。
【００２８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 ベースプレートの下側表面上に装着された
集積回路チップとリードフレーム組立体の上方に支持さ
れた軸方向リードバッテリを具備するリードフレーム組
立体を示した概略斜視図。
集積回路チップとリードフレーム組立体の上方に支持さ
れた軸方向リードバッテリを具備するリードフレーム組
立体を示した概略斜視図。
【図２】 単一のモールド成形されたパッケージにお
ける図１の半導体集積回路チップバッテリ及びリードフ
レーム組立体を示した概略断面図。
ける図１の半導体集積回路チップバッテリ及びリードフ
レーム組立体を示した概略断面図。
【図３】 図１の集積回路チップ、バックアップバッ
テリ、リードフレーム組立体の一部破断概略平面図。
テリ、リードフレーム組立体の一部破断概略平面図。
１０ 半導体チップパッケージ
１２ 集積回路チップ
１４ 入力／出力ノード
１６ コネクタピン
１８ フィンガリード
２０ リードフレーム組立体
２２ ベースプレート
３２ モールド成形本体
３４ バックアップバッテリ
３６ 金ワイヤ
Claims (15)
- 【請求項１】 電子回路パッケージにおいて、非導電
性物質からなる本体が設けられており、前記非導電性物
質からなる本体でカプセル化されたフィンガリード組立
体が設けられており、前記フィンガリード組立体は複数
個の導電性フィンガリードを有しており、前記フィンガ
リードのうちの１つは正電力リードを画定し且つ前記フ
ィンガリードのうちの１つは負の電力リードを画定して
おり、正の電力導体及び前記非導電性物質からなる本体
でカプセル化された負の電力導体とを持ったバッテリが
設けられており、前記正のバッテリ導体は前記正のフィ
ンガリードへ電気的に接続されており且つ前記負のバッ
テリ導体は前記負のフィンガリードへ電気的に接続され
ており、前記非導電性物質からなる本体でカプセル化さ
れた電子回路装置が設けられており、前記電子回路装置
は前記正及び負のフィンガリードへ夫々電気的に接続さ
れた正及び負の電力ノードを有することを特徴とする電
子回路パッケージ。 - 【請求項２】 請求項１において、前記導電性フィン
ガリード及び前記電力リードは互いに実質的に同一面状
であることを特徴とする電子回路パッケージ。 - 【請求項３】 請求項１において、前記フィンガリー
ドが相互接続領域と境界をなす端部部分を有しており、
前記電力リードのうちの１つがフィンガリード相互接続
領域内に配設されたベース支持プレートを有しており且
つ前記電子回路装置が前記ベース支持プレート上に装着
されていることを特徴とする電子回路パッケージ。 - 【請求項４】 請求項１において、前記導電性フィン
ガリードが相互接続領域の周りに半径方向に離隔されて
おり、且つ前記電力リードのうちの１つが前記相互接続
領域を横断するベース支持プレートを有しており、前記
電子回路装置が半導体チップ上に構成された集積回路で
あり、前記チップが前記ベース支持プレート上に装着さ
れており且つそれと電気的に接続されていることを特徴
とする電子回路パッケージ。 - 【請求項５】 請求項１において、前記電子回路装置
が半導体チップ上に構成された集積回路であり、前記集
積回路が複数個の入力／出力ノードを有すると共に前記
入力／出力ノードを前記導電性フィンガリードへ接続す
る複数個のワイヤ導体を有しており、前記正及び負の電
力ノードが前記ワイヤ導体により前記正及び負のフィン
ガリードへ夫々電気的に接続されていることを特徴とす
る電子回路パッケージ。 - 【請求項６】 請求項１において、前記正及び負のバ
ッテリ導体の各々は、前記正及び負のフィンガリードへ
夫々電気的に接続されたボンディング脚部を持ったガル
−ウイングリードによって終端されており、前記バッテ
リは前記ガル−ウイングリードによって前記フィンガリ
ード組立体からオフセットして離隔された関係で支持さ
れていることを特徴とする電子回路パッケージ。 - 【請求項７】 請求項１において、前記バッテリは長
尺状の本体を有しており、且つ前記正及び負の電力導体
がそれから軸方向に延在していることを特徴とする電子
回路パッケージ。 - 【請求項８】 請求項１において、前記フィンガリー
ドのうちの１つが第一及び第二側部表面を持ったベース
支持プレートを有しており、前記電子回路装置が前記ベ
ースプレート側部表面のうちの１つの上に装着されてお
り、且つ前記バッテリが前記フィンガリード組立体と反
対側における他方のベースプレート側部表面上に位置さ
れていることを特徴とする電子回路パッケージ。 - 【請求項９】 請求項１において、前記バッテリがハ
ーメチックシールにより封止されていることを特徴とす
る電子回路パッケージ。 - 【請求項１０】 請求項１において、前記バッテリが
短絡回路電流の流れに応答して非線形的に増加する内部
抵抗によって特性付けられることを特徴とする電子回路
パッケージ。 - 【請求項１１】 請求項１において、前記バッテリが
再充電可能であることを特徴とする電子回路パッケージ
。 - 【請求項１２】 非導電性物質の本体内にカプセル化
されている複数個の入力／出力ノードを具備する回路装
置と、前記非導電性物質からなる本体上に装着され且つ
それから外部へ延在する複数個のコネクタリードと、前
記非導電性物質の本体内にカプセル化されており且つ前
記入力／出力ノードを前記コネクタリードへ電気的に接
続する複数個の導電性フィンガリードを具備するフィン
ガリード組立体とを持ったタイプの電子回路パッケージ
において、相互接続領域の周りに離隔された内部端部部
分を持った複数個の導電性フィンガリードが設けられて
おり、前記導電性フィンガリードのうちの１つは前記相
互接続領域を横断するベース支持プレートを持った第一
極性のフィンガリードを画定しており且つ前記導電性フ
ィンガリードのうちの１つは反対極性のフィンガリード
を画定しており、正及び負の電力リードを持ったバッテ
リが設けられており、前記バッテリリードのうちの１つ
は前記第一極性のフィンガリードに装着され且つそれと
電気的に接続されており、且つ他方のバッテリリードは
前記反対極性のフィンガリードに装着され且つそれに電
気的に接続されており、前記回路装置が前記フィンガリ
ード組立体の一方の側部上のベース支持プレート上に装
着されており、且つ前記バッテリが前記フィンガリード
組立体の反対側において前記非導電性物質からなる本体
内にカプセル化されていることを特徴する電子回路パッ
ケージ。 - 【請求項１３】 電子回路装置へ電力を供給するため
のバッテリと電子回路装置とをパッケージ化する方法に
おいて、相互接続領域の周りに離隔した関係で同一面状
のフィンガリード組立体のフィンガリードを配置させ、
尚前記導電性フィンガリードのうちの１つは第一極性の
電力リードを画定し且つ前記相互接続領域を横断するベ
ース支持プレートを具備しており、且つ前記導電性フィ
ンガリードのうちの１つは第二極性の電力リードを画定
しており、前記同一面状のフィンガリード組立体の一側
部上のベース支持プレート上に電子回路装置を装着し、
バッテリの正及び負の電力リードを同一面状のフィンガ
リード組立体の反対側部上の第一及び第二極性のフィン
ガリードへ接続させ、前記電子回路装置と、バッテリと
電力リードとフィンガリードとを非導電性物質からなる
本体内にカプセル化する、上記各ステップを有すること
を特徴とする方法。 - 【請求項１４】 請求項１３において、前記電子回路
装置が半導体基板に構成された集積回路であり、且つ前
記集積回路は、複数個の入力／出力リードを持っており
、且つ、前記ベース支持プレート上に前記半導体基板を
装着し、前記入力／出力ノードを前記フィンガリード組
立体の一側部上において前記第一及び第二電力リードへ
夫々ワイヤ導体により導電性フィンガノードへ接続させ
る、上記各ステップを有することを特徴とする方法。 - 【請求項１５】 第一及び第二電力入力ノードを持っ
たタイプの電子回路装置及び前記電子回路装置へ電力を
供給するバッテリをパッケージ化する方法において、軸
方向リードバッテリの正及び負の電力リードを同一面状
のフィンガリード組立体の第一及び第二フィンガリード
へ接続し、尚前記軸方向リードバッテリは前記同一面状
フィンガリード組立体の一側部へオフセットした関係で
その電力リードにより支持されており、前記電子回路装
置を前記フィンガリード組立体の反対側部上で前記フィ
ンガリードの１つへ装着し、前記第一及び第二装置電力
入力リードを第一及び第二ワイヤ導体により夫々前記第
一及び第二フィンガリードへ接続し、前記電子回路装置
と、バッテリと、フィンガリードと、ワイヤ導体とを非
導電性物質からなる本体内にカプセル化する、上記各ス
テップを有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/617,500 US5124782A (en) | 1990-01-26 | 1990-11-21 | Integrated circuit package with molded cell |
| US617500 | 1990-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287357A true JPH04287357A (ja) | 1992-10-12 |
Family
ID=24473886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300891A Pending JPH04287357A (ja) | 1990-11-21 | 1991-11-16 | モールドしたセルを有する集積回路パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0490499B1 (ja) |
| JP (1) | JPH04287357A (ja) |
| KR (1) | KR920010845A (ja) |
| DE (1) | DE69119042T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677566A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
| US5841724A (en) * | 1997-06-12 | 1998-11-24 | Enable Semiconductor, Inc. | Voltage source and memory-voltage switch in a memory chip |
| JP5505712B2 (ja) * | 2010-04-02 | 2014-05-28 | 株式会社ジェイテクト | 制御装置およびこれを備える電動パワーステアリング装置 |
| KR102065943B1 (ko) * | 2015-04-17 | 2020-01-14 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109183A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Non-volatile memory |
| US5124782A (en) * | 1990-01-26 | 1992-06-23 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with molded cell |
| US5008776A (en) * | 1990-06-06 | 1991-04-16 | Sgs-Thomson Microelectronics, Inc. | Zero power IC module |
-
1991
- 1991-11-16 JP JP3300891A patent/JPH04287357A/ja active Pending
- 1991-11-18 EP EP91310609A patent/EP0490499B1/en not_active Expired - Lifetime
- 1991-11-18 DE DE69119042T patent/DE69119042T2/de not_active Expired - Fee Related
- 1991-11-20 KR KR1019910020885A patent/KR920010845A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010845A (ko) | 1992-06-27 |
| DE69119042T2 (de) | 1996-08-29 |
| EP0490499B1 (en) | 1996-04-24 |
| EP0490499A1 (en) | 1992-06-17 |
| DE69119042D1 (de) | 1996-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196374A (en) | Integrated circuit package with molded cell | |
| US5124782A (en) | Integrated circuit package with molded cell | |
| US5008776A (en) | Zero power IC module | |
| US5153710A (en) | Integrated circuit package with laminated backup cell | |
| US5089877A (en) | Zero power ic module | |
| US5161304A (en) | Method for packaging an electronic circuit device | |
| US5294829A (en) | IC package having direct attach backup battery | |
| US5289034A (en) | IC package having replaceable backup battery | |
| US3469148A (en) | Protectively covered hybrid microcircuits | |
| US6731015B2 (en) | Super low profile package with stacked dies | |
| US5434750A (en) | Partially-molded, PCB chip carrier package for certain non-square die shapes | |
| KR0147259B1 (ko) | 적층형 패키지 및 그 제조방법 | |
| US5262927A (en) | Partially-molded, PCB chip carrier package | |
| US5379186A (en) | Encapsulated electronic component having a heat diffusing layer | |
| US5723907A (en) | Loc simm | |
| US5451715A (en) | Molded package integrated circuit with electrochemical cell | |
| US5006919A (en) | Integrated circuit package | |
| JPH04287357A (ja) | モールドしたセルを有する集積回路パッケージ | |
| EP0503805B1 (en) | IC package having direct attach backup battery | |
| US20240162206A1 (en) | Load switch mounting for a semiconductor package | |
| KR970007847B1 (ko) | 3차원 집적회로 패키지 조립체 | |
| JP2796119B2 (ja) | 半導体デバイスおよびメモリモジュールデバイス | |
| KR0135895Y1 (ko) | 캐피시터 내장 패키지 | |
| Novak et al. | Silicon on Silicon Microsystem in Plastic Packages | |
| KR20020069626A (ko) | 내부 전원을 포함하는 반도체 소자 |