KR20180046540A - 팬-아웃 반도체 패키지 및 그 제조방법 - Google Patents
팬-아웃 반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20180046540A KR20180046540A KR1020160141781A KR20160141781A KR20180046540A KR 20180046540 A KR20180046540 A KR 20180046540A KR 1020160141781 A KR1020160141781 A KR 1020160141781A KR 20160141781 A KR20160141781 A KR 20160141781A KR 20180046540 A KR20180046540 A KR 20180046540A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- fan
- layer
- connection member
- connection
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 217
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims description 40
- 239000003566 sealing material Substances 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 167
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 19
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000002313 adhesive film Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000011256 inorganic filler Substances 0.000 description 8
- 229910003475 inorganic filler Inorganic materials 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011162 core material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1432—Central processing unit [CPU]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/14335—Digital signal processor [DSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 개시는 관통홀을 갖는 제1연결부재, 상기 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 및 상기 제1연결부재 및 상기 반도체칩의 활성면 상에 배치된 제2연결부재를 포함하며, 상기 제1 및 제2연결부재는 각각 상기 접속패드와 전기적으로 연결된 재배선층을 포함하며, 상기 반도체칩은 상기 활성면 상에 배치된 제1패시베이션막 및 상기 제1패시베이션막 상에 배치된 제2패시베이션막을 포함하며, 상기 제2연결부재의 재배선층은 상기 제2패시베이션막의 일면 상에 직접 형성되어 상기 제1연결부재의 일면 상으로 연장 형성된 팬-아웃 반도체 패키지 및 그 제조방법에 관한 것이다.
Description
본 개시는 팬-아웃 반도체 패키지 및 그 제조방법에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
본 개시의 여러 목적 중 하나는 초소형 초박형으로 제조가 가능하며 원가 절감이 가능한 팬-아웃 반도체 패키지 및 그 제조방법을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체칩의 배치 영역에 관통홀을 가지며 재배선층을 포함하는 연결부재를 도입하고, 연결부재 및 반도체칩의 활성면을 보호하는 최외층의 패시베이션막 상에 직접 재배선층을 형성하여, 연결부재의 재배선층과 반도체칩의 접속패드를 전기적으로 연결하는 것이다.
예를 들면, 본 개시에 따른 팬-아웃 반도체 패키지는 관통홀을 갖는 제1연결부재, 상기 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 및 상기 제1연결부재 및 상기 반도체칩의 활성면 상에 배치된 제2연결부재를 포함하며, 상기 제1 및 제2연결부재는 각각 상기 접속패드와 전기적으로 연결된 재배선층을 포함하며, 상기 반도체칩은 상기 활성면 상에 배치된 제1패시베이션막 및 상기 제1패시베이션막 상에 배치된 제2패시베이션막을 포함하며, 상기 제2연결부재의 재배선층은 상기 제2패시베이션막의 일면 상에 직접 형성되어 상기 제1연결부재의 일면 상으로 연장 형성될 수 있다.
예를 들면, 본 개시에 따른 팬-아웃 반도체 패키지 제조방법은 관통홀을 가지며 재배선층을 포함하는 제1연결부재를 준비하는 단계, 상기 관통홀 내에 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 가지며 상기 활성면 상에 배치된 제1패시베이션막 및 상기 제1패시베이션막 상에 배치된 제2패시베이션막을 포함하는 반도체칩을 배치하는 단계, 상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재를 형성하는 단계, 상기 제1연결부재 및 상기 제2패시베이션막의 일면 상에 직접 상기 제1연결부재의 재배선층 및 상기 반도체칩의 접속패드와 접하는 재배선층을 형성하여 제2연결부재를 형성하는 단계를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 초소형 초박형으로 제조가 가능하며 원가 절감이 가능한 팬-아웃 반도체 패키지 및 그 제조방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례이다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례이다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예컨대, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 형성될 수 있고, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 초소형 초박형으로 제조가 가능하며 원가 절감이 가능한 팬-아웃 반도체 패키지 및 그 제조방법에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지는 관통홀(110H)을 갖는 제1연결부재(110), 제1연결부재(110)의 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 가지며 활성면 상에 배치된 제1패시베이션막(123) 및 제1패시베이션막(123) 상에 배치된 제2패시베이션막(124)을 포함하는 반도체칩(120), 제1연결부재(110) 및 반도체칩(120)의 적어도 일부를 봉합하는 봉합재(130), 및 제1연결부재(110) 및 반도체칩(120)의 활성면 상에 배치된 제2연결부재(140)를 포함한다. 제1연결부재(110)는 반도체칩(120)의 접속패드(122)와 전기적으로 연결된 재배선층(112a, 112b, 112c)을 포함한다. 제2연결부재(140)는 반도체칩(120)의 접속패드(122)와 전기적으로 연결된 재배선층(142)을 포함한다. 제2연결부재(140)의 재배선층(142)은 별도의 절연층 없이 반도체칩(120)의 제2패시베이션막(124)의 일면 상에 직접 형성되어 제1연결부재(110)의 일면 상으로 연장 형성된다. 이와 같이, 제1연결부재(110)가 재배선층(112a, 112b, 112c)을 포함하기 때문에 제2연결부재(140)의 층수를 최소화할 수 있고, 제1연결부재(110)는 반도체칩(120) 배치 전에 형성할 수 있는바 반도체칩(120)의 수율 저하 문제룰 해결할 수 있다. 또한, 반도체칩(120)의 제2패시베이션막(124)에 직접 도금 등으로 재배선층(142)을 형성하며 제1연결부재(110)로 연장하여 형성하기 때문에 종래에 요구되던 재배선층(142)을 형성하기 위한 절연층을 생략할 수 있으며, 이에 소형화 및 박형화가 가능하며, 원가 절감 역시 가능하다. 재배선층(142)을 제2패시베이션막(124)에 직접 형성한다는 것은 제2패시베이션막(124)을 절연층으로 이용하여 그 위에 도금 등으로 재배선층(142)을 형성하는 것을 의미한다.
한편, 반도체칩(120)은 제1 및 제2패시베이션막(123, 124)을 관통하며 접속패드(1220)의 적어도 일부를 노출시키는 개구부(125)를 가지며, 제2연결부재(140)의 재배선층(142)은 노출된 접속패드(122) 및 개구부(125)의 벽면 상에 배치되어 반도체칩(120)의 접속패드(1220)와 접한다. 또한, 제1연결부재(110)는 제2연결부재(140)와 접하는측에 제1연결부재(110)의 내측으로 형성된 리세스부를 가지며, 제2연결부재(140)의 재배선층(142)은 리세스부 내에 배치되어 제1연결부재(110)의 재배선층(112a)과 접한다. 이와 같이, 제2연결부재(140)의 재배선층(142)은 직접 반도체칩(120)의 접속패드(122) 및 제1연결부재(110)의 재배선층(112a)과 접할 수 있으며, 이들을 전기적으로 연결시킬 수 있는바, 소형화 및 박형화에도 불구하고 배선 설계의 자유도가 높다.
한편, 봉합재(130)는 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 적어도 일부를 채우며, 제2연결부재(140)의 재배선층(142)은 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 적어도 일부를 채우는 봉합재(130)의 일면 상에 연장 형성된다. 이때, 제2패시베이션막(124), 봉합재(130), 및 제1연결부재(110) 각각의 제2연결부재(140)의 재배선층(142)이 형성된 일면은 서로 동일 레벨에 위치한다. 여기서, 동일 레벨이란 완전히 동일 평면상에 위치하는 것뿐만 아니라, 공정상의 오차에 의하여 대략 동일 평면상에 위치하는 것을 포함하는 개념이다. 이와 같이, 플랫(Flat)한 면에 제2연결부재(140)의 재배선층(142)이 형성되는바, 도금 불량 등의 문제 없이 원활하게 재배선층(142)을 형성할 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(110)는 구체적인 재료에 따라 패키지의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제1연결부재(110)에 의하여 패키지가 패키지-온-패키지(Package-on-Package: POP) 구조에 사용될 수 있다. 제1연결부재(110)는 복수의 재배선층(112a, 112b, 112c)을 포함하는바, 반도체칩(120)의 접속패드(122) 등을 효과적으로 재배선할 수 있으며, 넓은 배선 설계 영역을 제공함으로써 다른 영역에 재배선층을 형성하는 것을 최소화할 수 있다. 관통홀(110H) 내에는 반도체칩(120)이 제1연결부재(110)와 소정거리 이격 되도록 배치된다. 반도체칩(120)의 측면 주위는 제1연결부재(110)에 의하여 둘러싸일 수 있다. 관통홀(110H) 내에는 커패시터나 인덕터와 같은 별도의 수동부품이 더 배치될 수도 있으며, 이들은 반도체칩(120)과 전기적으로 연결될 수 있다.
제1연결부재(110)는 제1절연층(111a), 제2연결부재(140)의 재배선층(142)과 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함한다. 제1 내지 제3재배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 제1 및 제2재배선층(112a, 112b)과 제2및 제3재배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(113a, 113b)를 통하여 전기적으로 연결될 수 있다.
제1연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있으며, 박형화가 가능하다. 제1재배선층(112a)은 제1절연층(111a) 내부로 리세스될 수 있으며, 따라서 제1절연층(111a)의 하면과 제1재배선층(112a)의 하면이 단차를 가질 수 있다. 즉, 제1연결부재(110)는 리세스부를 가진다. 리세스부를 통하여 봉합재(130)를 형성할 때 봉합재(130) 형성물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다.
제1연결부재(110)의 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
제1연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로, 예컨대 기판 공정으로 형성할 수 있다. 반면, 반도체 공정 등의 미세회로 공정을 통하여 형성되는 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이보다 상대적으로 작은 사이즈로 형성할 수 있다.
절연층(111a, 111b)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료를 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다.
재배선층(112a, 112b, 112c)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 재배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND)패턴, 파워(PWR)패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드패턴, 접속단자용 패드패턴 등을 포함할 수 있다.
비아(113a, 113b)의 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 비아(113a, 113b)를 위한 홀을 형성할 때 제1재배선층(112a) 및 제2재배선층(112b)의 일부 패드 패턴이 스토퍼(stopper) 역할을 수행할 수 있는바, 비아(113a, 113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 비아(113a, 113b)는 제2재배선층(112b) 및 제3재배선층(112c)의 일부와 일체화될 수 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Integrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(120)은 바디(121), 바디(121) 상에 배치된 접속패드(122), 바디(121) 상에 배치되며 접속패드(122)의 적어도 일부를 덮는 제1패시베이션막(123), 및 제1패시베이션막(123) 상에 배치된 제2패시베이션막(124)을 포함한다. 반도체칩(120)은 제1 및 제2패시베이션막(123, 124)을 관통하며 접속패드(122)의 적어도 일부를 노출시키는 개구부(125)를 가진다. 바디(121)와 접속패드(122) 사이나 바디(121)와 제1패시베이션막(123) 사이 등 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다.
반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 제1패시베이션막(123)은 SiO2 등의 산화막 또는 SixNy 등의 질화막일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 제2패시베이션막(124)은 공지의 유기물질을 포함하는 유기 절연막일 수 있다. 예를 들면, 제2패시베이션막(124)은 감광성 또는 비감광성 폴리이미드막일 수 있다. 폴리이미드 등의 제2패시베이션막(124) 역시 일종의 폴리머 절연재이며, 배선의 절연층 역할을 수행할 수 있는바, 제2패시베이션막(124) 상에 추가로 절연층 없이 직접 재배선층(142) 형성이 가능하다.
봉합재(130)는 반도체칩(120)을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 제1연결부재(110) 및 반도체칩(120)의 비활성면의 적어도 일부를 덮을 수 있으며, 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 적어도 일부를 채울 수 있다. 봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
제2연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선할 수 있다. 제2연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(140)는 반도체칩(120)의 제2패시베이션막(124)의 일면 상에 직접 형성되어 봉합재(130) 및 제1연결부재(110) 상으로 연장 형성된 재배선층(142)을 포함한다. 재배선층(142)은 반도체칩(120)의 노출된 접속패드(122) 및 개구부(125)의 벽면 상에 배치되어 접속패드(122)와 접할 수 있다. 재배선층(142)은 제1연결부재(110)의 리세스부 내에 배치되어 재배선층(112a)과 접할 수 있다. 재배선층(142)을 통하여 제1연결부재(110) 및 반도체칩(120)이 전기적으로 연결될 수 있다.
재배선층(142)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 다양한 종류의 패드 패턴을 포함할 수 있다.
패시베이션층(150)은 제2연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 제2연결부재(140)의 재배선층(142)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 이러한 개구부는 수십 내지 수천 개 존재할 수 있다. 패시베이션층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 감광성 절연수지와 같은 감광성 절연물질을 사용할 수 있다. 또는, 솔더 레지스트를 사용할 수도 있다. 또는, 심재는 포함하지 않으나, 필러는 포함하는 절연수지, 예를 들면, 무기필러 및 에폭시수지를 포함하는 ABF 등이 사용될 수 있다. 패시베이션층(150)으로 무기필러 및 절연수지를 포함하는 절연물질, 예를 들면, ABF 등을 사용할 때, 제2연결부재(140)의 절연층(141) 역시 무기필러 및 절연수지를 포함할 수 있다.
언더범프금속층(160)은 접속단자(170)의 접속 신뢰성을 향상시키며, 패키지의 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)를 통하여 개구된 제2연결부재(140)의 재배선층(142)과 연결될 수 있다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(170)는 팬-아웃 반도체 패키지를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예컨대, 접속단자(170)의 수는 반도체칩(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있고, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(170)가 솔더볼인 경우, 접속단자(170)는 언더범프금속층(160)의 패시베이션층(150)의 일면 상에 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
접속단자(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 팬-아웃 반도체 패키지는 팬-아웃 패키지이다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 금속층을 더 배치할 수 있다. 금속층은 반도체칩(120)으로부터 발생하는 열을 효과적으로 방출하는 역할을 수행할 수 있다. 또한 전자파 차폐의 역할도 수행할 수 있다. 또한, 관통홀(110H) 내에는 커패시터나 인덕터와 같은 별도의 수동부품이 더 배치될 수도 있다. 또한, 관통홀(110U) 내에 복수의 반도체칩(120)이 배치될 수도 있다. 또한, 관통홀(110H)은 복수개일 수도 있으며, 각각의 관통홀(110H)에 각각의 반도체칩(120)이나 수동부품이 배치될 수도 있다. 이 외에도 당해 기술분야에 잘 알려진 공지의 구조들이 적용될 수 있음은 물론이다.
도 11은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례이다.
도 11a를 참조하면, 먼저, 관통홀(110H)을 갖는 제1연결부재(110)를 준비한다. 제1연결부재(110)는, 예를 들면, 일면 또는 양면에 금속막이 형성된 캐리어 필름을 준비하고, 금속막을 시드층으로 이용하여 제1재배선층(112a)을 형성하고, 금속막 상에 제1재배선층(112a)을 덮는 제1절연층(111a)을 형성하고, 제1절연층(111a) 상에 제2재배선층(112b)을 형성하고, 제1절연층(111a) 상에 제2재배선층(112b)을 덮는 제2절연층(111b)을 형성하고, 제2절연층(111b) 상에 제3재배선층(112c)을 형성하여 제1연결부재(110)를 형성하고, 캐리어 필름으로부터 제1연결부재(110)를 분리한 후, 제1재배선층(112a)에 남아있는 금속막을 제거하는 방법으로 준비할 수 있다. 금속막을 제거할 때 제1연결부재(110)에 리세스부를 형성할 수 있다. 재배선층(112a, 112b, 112c)은 드라이 필름 등을 이용하여 패터닝을 수행한 후 공지의 도금 공정으로 패턴을 채우는 방법으로 형성할 수 있다. 절연층(111a, 111b)은 공지의 라미네이션 방법이나 도포 및 경화 방법으로 형성할 수 있다.
다음으로, 제1연결부재(110)의 일측에 점착필름(200)을 부착한다. 점착필름(200)은 제1연결부재(110)를 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다. 그 후, 제1연결부재(110)의 관통홀(110H) 내에 반도체칩(120)을 배치한다. 예를 들면, 관통홀(110H) 내의 점착필름(200) 상에 반도체칩(120)을 부착하는 방법으로 이를 배치한다. 반도체칩(120)은 접속패드(122)가 배치된 활성면 측이 점착필름(200)에 부착되도록 페이스-다운(face-down) 형태로 배치한다. 한편, 반도체칩(120)은 접속패드(122)가 배치된 활성면 상에 배치된 제1 및 제2패시베이션막(123, 124)을 포함한다. 이때, 반도체칩(120)은 제1 및 제2패시베이션막(123, 124)을 관통하며 접속패드(122)의 적어도 일부를 노출시키는 개구부(125)가 반도체칩(120) 형성 과정에서 미리 형성된 상태로 점착필름(200)에 부착될 수 있다.
다음으로, 봉합재(130)를 이용하여 반도체칩(120)을 봉합한다. 봉합재(130)는 제1연결부재(110) 및 반도체칩(120)의 비활성면을 적어도 봉합하며, 관통홀(110H) 내의 공간의 적어도 일부를 채운다. 봉합재(130)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(130) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착필름(200) 상에 반도체칩(120)을 봉합할 수 있도록 봉합재(130)를 도포한 후 경화하여 형성할 수도 있다.
도 11b를 참조하면, 다음으로, 점착필름(200)을 박리한다. 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착필름(200)으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착필름(200)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착필름(200)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다.
다음으로, 점착필름(200)을 제거한 제1연결부재(110) 및 반도체칩(120)의 활성면 상에 제2연결부재(140)를 형성한다. 제2연결부재(140)는 노출된 접속패드(122)와 개구부(125)의 벽면과 제2패시베이션막(124)의 일면 상에 직접 도금 등으로 재배선층(142)을 형성하는 방법으로 형성할 수 있다. 재배선층(142)은 봉합재(130) 및 제1연결부재(110)의 일면 상으로 연장하여 형성할 수 있으며, 이때 재배선층(142)은 제1연결부재(110)의 리세스부 내에 형성되어 제1연결부재(110)의 제1재배선층(112a)과 접할 수 있다. 즉, 반도체칩(120)의 제2패시베이션막(124)을 이용하여 재배선층(142)을 직접 형성하는바, 별도의 절연층을 생략할 수 있어, 소형화 및 박형화가 가능하며, 원가 절감이 가능하다.
다음으로, 필요에 따라, 제2연결부재(140) 상에 패시베이션층(150)을 형성한다. 패시베이션층(150)은 마찬가지로 패시베이션층(150) 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(150) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 패시베이션층(150)에는 제2연결부재(140)의 재배선층(142) 중 적어도 일부가 노출되도록 개구부(151)를 형성할 수 있으며, 그 위에 공지의 메탈화 방법으로 언더범프금속층(160)을 형성할 수도 있다. 필요에 따라, 언더범프금속층(160) 상에 접속단자(170)를 형성한다. 접속단자(170)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속단자(170)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속단자(170)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 기타, 필요에 따라 봉합재(130)를 관통하며 제1연결부재(110)의 제3재배선층(112c)의 적어도 일부를 노출시키는 개구부(131)를 형성할 수 있다.
한편, 일련의 과정은 대량생산에 용이하도록 대용량 사이즈의 캐리어 필름을 준비한 후에 복수의 팬-아웃 반도체 패키지를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 팬-아웃 반도체 패키지로 싱귤레이션 하는 것일 수도 있다. 이 경우, 생산성이 우수하다는 장점이 있다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지는 제2연결부재(140)가 복수의 층으로 구성된다. 예를 들면, 제2연결부재(140)는 제1재배선층(142)을 덮는 절연층(141), 절연층(141) 상에 형성된 제2재배선층(144), 및 절연층(141)을 관통하며 제1 및 제2재배선층(141, 144)을 연결하는 비아(143)를 포함할 수 있다. 절연층(141)의 물질로는 상술한 바와 같은 절연물질이 사용될 수 있으며, 예를 들면, PID 수지 등이 사용될 수 있다. 비아(143)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있고, 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 그 외에 다른 구성이나 제조방법에 대한 설명은 상술한 일례에 따른 팬-아웃 반도체 패키지에서 설명한 바와 실질적으로 동일한바 생략한다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지는 제1연결부재(110)가 제1재배선층(112a) 및 제2재배선층(112b) 만을 포함할 수도 있다. 즉, 필요에 따라서 제1연결부재(110)의 재배선층(112a, 112b)의 수를 조절할 수 있다. 그 외에 다른 구성이나 제조방법에 대한 설명은 상술한 일례에 따른 팬-아웃 반도체 패키지에서 설명한 바와 실질적으로 동일한바 생략한다.
본 개시에서 사용된 일례나 변형예 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들이나 변형예들은 다른 일례나 변형예들의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 상부, 하부, 상측, 하측, 상면, 하면 등은 첨부된 도면을 기준으로 판단한다. 예를 들면, 제1연결부재는 재배선층 보다 상부에 위치한다. 다만, 특허청구범위가 이에 한정되는 것은 아니다. 또한, 수직 방향은 상술한 상부 및 하부 방향을 의미하며, 수평 방향은 이와 수직한 방향을 의미한다. 이때, 수직 단면은 수직 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에 도시한 단면도를 그 예로 들 수 있다. 또한, 수평 단면은 수평 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에서 도시한 평면도를 그 예로 들 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
110: 연결부재 111, 111a~111b: 절연층
112a~112c: 재배선층 113, 113a~113b: 비아
120: 반도체칩 121: 바디
122: 접속패드 123: 제1패시베이션막
124: 제2패시베이션막 125: 개구부
130: 봉합재 131: 개구부
140: 연결부재 141: 절연층
142, 144: 재배선층 143: 비아
150: 패시베이션층 160: 언더범프금속층
170: 접속단자 190: 수동부품
200: 점착필름
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
110: 연결부재 111, 111a~111b: 절연층
112a~112c: 재배선층 113, 113a~113b: 비아
120: 반도체칩 121: 바디
122: 접속패드 123: 제1패시베이션막
124: 제2패시베이션막 125: 개구부
130: 봉합재 131: 개구부
140: 연결부재 141: 절연층
142, 144: 재배선층 143: 비아
150: 패시베이션층 160: 언더범프금속층
170: 접속단자 190: 수동부품
200: 점착필름
Claims (16)
- 관통홀을 갖는 제1연결부재;
상기 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩;
상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재; 및
상기 제1연결부재 및 상기 반도체칩의 활성면 상에 배치된 제2연결부재; 를 포함하며,
상기 제1연결부재 및 상기 제2연결부재는 각각 상기 접속패드와 전기적으로 연결된 재배선층을 포함하며,
상기 반도체칩은 상기 활성면 상에 배치된 제1패시베이션막 및 상기 제1패시베이션막 상에 배치된 제2패시베이션막을 포함하며,
상기 제2연결부재의 재배선층은 상기 제2패시베이션막의 일면 상에 직접 형성되어 상기 제1연결부재의 일면 상으로 연장 형성된,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 반도체칩은 상기 제1 및 제2패시베이션막을 관통하며 상기 접속패드의 적어도 일부를 노출시키는 개구부를 가지며,
상기 제2연결부재의 재배선층은 상기 노출된 접속패드 및 상기 개구부의 벽면 상에 배치되어 상기 반도체칩의 접속패드와 접하는,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 제1연결부재는 상기 제2연결부재와 접하는측에 리세스부를 가지며,
상기 제2연결부재의 재배선층은 상기 리세스부 내에 배치되어 상기 제1연결부재의 재배선층과 접하는,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 봉합재는 상기 관통홀의 벽면 및 상기 반도체칩의 측면 사이의 적어도 일부를 채우며,
상기 제2연결부재의 재배선층은 상기 관통홀의 벽면 및 상기 반도체칩의 측면 사이의 적어도 일부를 채우는 상기 봉합재의 일면 상에 연장 형성된,
팬-아웃 반도체 패키지.
- 제 4 항에 있어서,
상기 제2패시베이션막, 상기 봉합재, 및 상기 제1연결부재 각각의 상기 제2연결부재의 재배선층이 형성된 일면은 서로 동일 레벨에 위치하는,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 제1패시베이션막은 산화막 및 질화막 중 적어도 하나를 포함하고,
상기 제2패시베이션막은 유기 절연막을 포함하는,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 제1연결부재는, 제1절연층, 상기 제2연결부재의 재배선층과 접하며 상기 제1절연층에 매립된 제1재배선층, 및 상기 제1절연층의 상기 제1재배선층이 매립된측의 반대측 상에 배치된 제2재배선층, 을 포함하는.
팬-아웃 반도체 패키지.
- 제 7 항에 있어서,
상기 제1연결부재는, 상기 제1절연층 상에 배치되며 상기 제2재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 더 포함하는,
팬-아웃 반도체 패키지.
- 제 7 항에 있어서,
상기 제1재배선층의 하면은 상기 제1절연층의 하면과 단차를 갖는,
팬-아웃 반도체 패키지.
- 제 7 항에 있어서,
상기 제1재배선층은 상기 제2연결부재의 재배선층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
- 제 8 항에 있어서,
상기 제2재배선층은 상기 반도체칩의 활성면과 비활성면 사이에 위치하는,
팬-아웃 반도체 패키지.
- 관통홀을 가지며, 재배선층을 포함하는 제1연결부재를 준비하는 단계;
상기 관통홀 내에 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 가지며, 상기 활성면 상에 배치된 제1패시베이션막 및 상기 제1패시베이션막 상에 배치된 제2패시베이션막을 포함하는 반도체칩을 배치하는 단계;
상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재를 형성하는 단계;
상기 제1연결부재 및 상기 제2패시베이션막의 일면 상에 직접 상기 제1연결부재의 재배선층 및 상기 반도체칩의 접속패드와 접하는 재배선층을 형성하여 제2연결부재를 형성하는 단계; 를 포함하는,
팬-아웃 반도체 패키지 제조방법.
- 제 12 항에 있어서,
상기 반도체칩을 배치하는 단계 전에, 상기 반도체칩에 상기 제1 및 제2패시베이션막을 관통하며 상기 접속패드의 적어도 일부를 노출시키는 개구부를 형성하며,
상기 제2연결부재를 형성하는 단계에서, 상기 노출된 접속패드 및 상기 개구부의 벽면 상에도 상기 제2연결부재의 재배선층을 형성하는,
팬-아웃 반도체 패키지 제조방법.
- 제 12 항에 있어서,
상기 제1연결부재를 준비하는 단계에서, 상기 제1연결부재의 일측에 리세스부를 형성하며,
상기 제2연결부재를 형성하는 단계에서, 상기 리세스부 내에도 상기 제2연결부재의 재배선층을 형성하는,
팬-아웃 반도체 패키지 제조방법.
- 제 12 항에 있어서,
상기 봉합재를 형성하는 단계에서, 상기 봉합재는 상기 관통홀의 벽면 및 상기 반도체칩의 측면 사이의 적어도 일부를 채우며,
상기 제2연결부재를 형성하는 단계에서, 상기 관통홀의 벽면 및 상기 반도체칩의 측면 사이의 적어도 일부를 채우는 상기 봉합재의 일면 상에도 상기 제2연결부재의 재배선층을 형성하는,
팬-아웃 반도체 패키지 제조방법.
- 제 15 항에 있어서,
상기 제2패시베이션막, 상기 봉합재, 및 상기 제1연결부재 각각의 상기 제2연결부재의 재배선층이 형성된 일면은 서로 동일 레벨에 위치하는,
팬-아웃 반도체 패키지 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160141781A KR101963278B1 (ko) | 2016-10-28 | 2016-10-28 | 팬-아웃 반도체 패키지 및 그 제조방법 |
TW106120817A TWI636515B (zh) | 2016-10-28 | 2017-06-22 | 扇出型半導體封裝以及製造扇出型半導體封裝的方法 |
US15/632,138 US10622322B2 (en) | 2016-10-28 | 2017-06-23 | Fan-out semiconductor package and method of manufacturing the fan-out semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160141781A KR101963278B1 (ko) | 2016-10-28 | 2016-10-28 | 팬-아웃 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180046540A true KR20180046540A (ko) | 2018-05-09 |
KR101963278B1 KR101963278B1 (ko) | 2019-07-31 |
Family
ID=62021747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160141781A KR101963278B1 (ko) | 2016-10-28 | 2016-10-28 | 팬-아웃 반도체 패키지 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10622322B2 (ko) |
KR (1) | KR101963278B1 (ko) |
TW (1) | TWI636515B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200039883A (ko) * | 2018-10-05 | 2020-04-17 | 삼성전자주식회사 | 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11270920B2 (en) * | 2018-08-14 | 2022-03-08 | Medtronic, Inc. | Integrated circuit package and method of forming same |
US11004816B2 (en) | 2018-08-28 | 2021-05-11 | Industrial Technology Research Institute | Hetero-integrated structure |
KR102586890B1 (ko) * | 2019-04-03 | 2023-10-06 | 삼성전기주식회사 | 반도체 패키지 |
KR20200122153A (ko) * | 2019-04-17 | 2020-10-27 | 삼성전자주식회사 | 반도체 패키지 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130132162A (ko) * | 2012-05-25 | 2013-12-04 | 주식회사 네패스 | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 |
KR20130132163A (ko) * | 2012-05-25 | 2013-12-04 | 주식회사 네패스 | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 |
KR20160024379A (ko) * | 2013-08-21 | 2016-03-04 | 인텔 코포레이션 | 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4055717B2 (ja) * | 2004-01-27 | 2008-03-05 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US9082806B2 (en) * | 2008-12-12 | 2015-07-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
WO2011090941A1 (en) * | 2010-01-19 | 2011-07-28 | Greene's Energy Group, Llc | Hydrostatic pressure testing system and method |
CN102201382B (zh) * | 2010-03-26 | 2013-01-23 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
US20130154091A1 (en) * | 2011-12-14 | 2013-06-20 | Jason R. Wright | Semiconductor device packaging using encapsulated conductive balls for package-on-package back side coupling |
US20130249101A1 (en) * | 2012-03-23 | 2013-09-26 | Stats Chippac, Ltd. | Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units |
US8877554B2 (en) | 2013-03-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices |
US20140264869A1 (en) * | 2013-03-15 | 2014-09-18 | Chao-Yuan Huang | Semiconductor Device |
US9786631B2 (en) | 2014-11-26 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device package with reduced thickness and method for forming same |
CN105575913B (zh) * | 2016-02-23 | 2019-02-01 | 华天科技(昆山)电子有限公司 | 埋入硅基板扇出型3d封装结构 |
-
2016
- 2016-10-28 KR KR1020160141781A patent/KR101963278B1/ko active IP Right Grant
-
2017
- 2017-06-22 TW TW106120817A patent/TWI636515B/zh active
- 2017-06-23 US US15/632,138 patent/US10622322B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130132162A (ko) * | 2012-05-25 | 2013-12-04 | 주식회사 네패스 | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 |
KR20130132163A (ko) * | 2012-05-25 | 2013-12-04 | 주식회사 네패스 | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 |
KR20160024379A (ko) * | 2013-08-21 | 2016-03-04 | 인텔 코포레이션 | 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200039883A (ko) * | 2018-10-05 | 2020-04-17 | 삼성전자주식회사 | 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20180122759A1 (en) | 2018-05-03 |
TWI636515B (zh) | 2018-09-21 |
US10622322B2 (en) | 2020-04-14 |
KR101963278B1 (ko) | 2019-07-31 |
TW201816902A (zh) | 2018-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101963292B1 (ko) | 팬-아웃 반도체 패키지 | |
JP6629703B2 (ja) | ファンアウト半導体パッケージ及びその製造方法 | |
KR102098593B1 (ko) | 팬-아웃 반도체 패키지 및 그 제조방법 | |
KR101982044B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101983186B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101912290B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101901713B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101942742B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101982049B1 (ko) | 팬-아웃 반도체 패키지 | |
KR20180032148A (ko) | 팬-아웃 반도체 패키지 | |
KR101942744B1 (ko) | 팬-아웃 반도체 패키지 | |
KR102081086B1 (ko) | 팬-아웃 반도체 패키지 모듈 | |
KR20170112363A (ko) | 전자부품 패키지 및 그 제조방법 | |
KR20180037406A (ko) | 팬-아웃 반도체 패키지 | |
KR101982047B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101942747B1 (ko) | 팬-아웃 반도체 패키지 | |
KR20200023808A (ko) | 팬-아웃 반도체 패키지 | |
KR101901712B1 (ko) | 팬-아웃 반도체 패키지 | |
KR101963278B1 (ko) | 팬-아웃 반도체 패키지 및 그 제조방법 | |
KR101973431B1 (ko) | 팬-아웃 반도체 패키지 | |
KR102127828B1 (ko) | 반도체 패키지 | |
KR101963293B1 (ko) | 팬-아웃 반도체 패키지 | |
KR102586890B1 (ko) | 반도체 패키지 | |
KR20190030972A (ko) | 팬-아웃 반도체 패키지 | |
KR20190052598A (ko) | 팬-아웃 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |