CN111477607A - 桥接件嵌入式中介体及包括其的封装基板和半导体封装件 - Google Patents

桥接件嵌入式中介体及包括其的封装基板和半导体封装件 Download PDF

Info

Publication number
CN111477607A
CN111477607A CN201911105631.9A CN201911105631A CN111477607A CN 111477607 A CN111477607 A CN 111477607A CN 201911105631 A CN201911105631 A CN 201911105631A CN 111477607 A CN111477607 A CN 111477607A
Authority
CN
China
Prior art keywords
bridge
layers
disposed
layer
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911105631.9A
Other languages
English (en)
Inventor
曹正铉
李荣官
许荣植
李润泰
尹浩权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190040072A external-priority patent/KR20200092236A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111477607A publication Critical patent/CN111477607A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种桥接件嵌入式中介体及包括其的封装基板和半导体封装件，所述桥接件嵌入式中介体包括：连接结构，包括一个或更多个重新分布层；第一桥接件，设置在所述连接结构上并包括电连接到所述一个或更多个重新分布层的一个或更多个第一电路层；框架，设置在所述连接结构上的所述第一桥接件周围并包括电连接到所述一个或更多个重新分布层的一个或更多个布线层；以及包封剂，设置在所述连接结构上并覆盖所述第一桥接件和所述框架中的每个的至少一部分。

Description

桥接件嵌入式中介体及包括其的封装基板和半导体封装件
本申请要求于2019年1月24日在韩国知识产权局提交的第10-2019-0009366号韩国专利申请和于2019年4月5日在韩国知识产权局提交的第10-2019-0040072号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种桥接件嵌入式中介体以及包括该桥接件嵌入式中介体的封装基板和半导体封装件。
背景技术
中介体市场随着高端设备的规格的改进和高带宽存储器(HBM)的使用而增长。目前，硅通常被用作中介体的材料。例如，在使用中介体的半导体封装件的情况下，芯片可表面安装在硅基中介体上，并且已经使用模制材料通过模制来制造。
另一方面，由于最近提高了设备的规格导致HBM的数量增加，因此与现有中介体相比，中介体已经实现为具有高性能，这导致工艺难度增加，并且良率降低成为高风险。
发明内容
本公开的一方面在于提供一种中介体及包括该中介体的封装基板和半导体封装件，所述中介体能够降低工艺难度、提高工艺效率和良率、解决翘曲问题、补充并改善电力特性、减小尺寸并且还可以以大面积制造。
本公开的一方面在于使用包括一个或多个布线层的框架将桥接件嵌在中介体中，并且电连接包括一个或更多个重新分布层的连接结构。
根据本公开的一方面，一种桥接件嵌入式中介体可包括：连接结构，包括一个或更多个重新分布层；第一桥接件，设置在所述连接结构上并包括电连接到所述一个或更多个重新分布层的一个或更多个第一电路层；框架，设置在所述连接结构上的所述第一桥接件周围并包括电连接到所述一个或更多个重新分布层的一个或更多个布线层；以及包封剂，设置在所述连接结构上并覆盖所述第一桥接件和所述框架中的每个的至少一部分。
此外，根据示例的封装基板可包括：印刷电路板；以及桥接件嵌入式中介体，设置在所述印刷电路板上。所述桥接件嵌入式中介体可包括：连接结构，包括一个或更多个重新分布层；桥接件，设置在所述连接结构上并且包括电连接到所述一个或更多个重新分布层的一个或更多个电路层；框架，设置在所述连接结构上的所述桥接件周围并且包括电连接到所述一个或更多个重新分布层的一个或更多个布线层；以及包封剂，设置在所述连接结构上并覆盖所述桥接件和所述框架中的每个的至少一部分。所述一个或更多个电路层可通过所述一个或更多个重新分布层和所述一个或更多个布线层电连接到所述印刷电路板。
此外，根据示例的半导体封装件可包括：桥接件嵌入式中介体，包括连接结构、桥接件、框架和包封剂，所述连接结构具有第一侧和与所述第一侧相对的第二侧并且包括一个或更多个重新分布层，所述桥接件设置在所述连接结构的所述第一侧上并且包括电连接到所述一个或更多个重新分布层的一个或更多个电路层，所述框架设置在所述连接结构的所述第一侧上的所述桥接件周围并且包括电连接到所述一个或更多个重新分布层的一个或更多个布线层，所述包封剂设置在所述连接结构的所述第一侧上并且覆盖所述桥接件和所述框架中的每个的至少一部分；第一半导体芯片，设置在所述连接结构的所述第二侧上，并且具有电连接到所述一个或更多个重新分布层的多个第一连接焊盘；以及第二半导体芯片，设置在所述连接结构的所述第二侧上，并且具有电连接到所述一个或更多个重新分布层的多个第二连接焊盘。所述多个第一连接焊盘的至少一部分和所述多个第二连接焊盘的至少一部分可通过所述一个或更多个电路层彼此电连接。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出3D球栅阵列(BGA)封装件安装在电子装置的主板上的情况的示意性截面图；
图4是示出2.5D硅中介体封装件安装在主板上的情况的示意性截面图；
图5是示出2.5D有机中介体封装件安装在主板上的情况的示意性截面图；
图6是示出半导体封装件的示例的示意性截面图；
图7是图6的半导体封装件的俯视图的示意性平面图；
图8是沿着图6的半导体封装件的线I-I'截取的示意性截面图；
图9是示出图7的俯视图的变型示例的示意性平面图；
图10是示出图8的剖切平面图的变型示例的示意性剖切平面图；
图11是示出图6的半导体封装件的第一桥接件的示例的示意性截面图；
图12是示出图6的半导体封装件的第二桥接件的示例的示意性截面图；
图13是示出图6的半导体封装件的第一桥接件和/或第二桥接件的另一示例的示意性截面图；
图14至图17是示出图6的半导体封装件的制造示例的示意性工艺图；
图18是示出半导体封装件的另一示例的示意性截面图；
图19是示出半导体封装件的另一示例的示意性截面图；
图20是示出半导体封装件的另一示例的示意性截面图；
图21是示出半导体封装件的另一示例的示意性截面图；以及
图22是示出半导体封装件的另一示例的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。在附图中，为了清楚描述，将夸大或减小元件的尺寸和形状。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳主板1010。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其它组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片等，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，芯片相关组件1020可包括其它类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、
Figure BDA0002271194710000041
3G协议、4G协议和5G协议以及在上述协议之后指定的任意其它无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其它无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，而是还可包括用于各种其它目的的无源组件等。此外，其它组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其它组件。这些其它组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其它组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其它组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是能够处理数据的任意其它电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，印刷电路板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接和/或电连接到印刷电路板1110。此外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其它组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其它电子装置。
半导体封装件
通常，半导体芯片中集成了大量的精细电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能无法被使用，而是可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度差异的存在，因此需要半导体封装。详细地，半导体芯片的连接焊盘(pad，或称作“垫”)的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，因此需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
在下文中，将参照附图更详细地描述通过这种封装技术制造的半导体封装件的中介体的使用。
图3是示出3D球栅阵列(BGA)封装件安装在电子装置的主板上的情况的示意性截面图。
半导体芯片之中的诸如图形处理单元(GPU)的专用集成电路(ASIC)非常昂贵，因此以高良率对ASIC执行封装非常重要。为此目的，在安装半导体芯片之前，制备可使数千至数十万个连接焊盘重新分布的球栅阵列(BGA)基板2210等，并且通过表面安装技术(SMT)等将诸如GPU 2220等的昂贵的半导体芯片安装并且封装在BGA基板2210上，然后最终将半导体芯片安装在主板2110上。
另一方面，在GPU 2220的情况下，需要使GPU 2220与诸如高带宽存储器(HBM)的存储器之间的信号路径显著减小。为此，使用了将诸如HBM 2240的半导体芯片安装并随后封装在中介体2230上然后按照层叠封装(POP)形式堆叠在其中安装有GPU 2220的封装件上的产品。然而，在这种情况下，装置的厚度过度增加，并且在使信号路径显著减小方面存在限制。
图4是示出2.5D硅中介体封装件安装在主板上的情况的示意性截面图。
作为用于解决上述问题的方法，可考虑通过将诸如GPU 2220的第一半导体芯片和诸如HBM 2240的第二半导体芯片彼此并排地表面安装在硅中介体2250上并且对其进行封装的2.5D中介体技术来制造包括硅中介体的半导体封装件2310。在这种情况下，具有数千至数十万个连接焊盘的GPU 2220和HBM 2240可通过硅中介体2250重新分布并且可以以最短路径彼此电连接。此外，当包括硅中介体的半导体封装件2310再次安装在BGA基板2210等上并且在BGA基板2210等上重新分布时，半导体封装件2310可最终安装在主板2110上。然而，非常难以在硅中介体2250中形成硅通孔(TSV，Through-Silicon Via)，并且用于制造硅中介体2250所需的成本非常高，因此硅中介体2250不利于增大面积和降低成本。
图5是示出2.5D有机中介体封装件安装在主板上的情况的示意性截面图。
作为用于解决上述问题的方法，可考虑使用有机中介体2260代替硅中介体2250。例如，可考虑通过将诸如GPU 2220的第一半导体芯片和诸如HBM2240的第二半导体芯片彼此并排地表面安装在有机中介体2260上然后对其进行封装的2.5D中介体技术来制造包括有机中介体的半导体封装件2320。在这种情况下，具有数千至数十万个连接焊盘的GPU2220和HBM 2240可通过有机中介体2260重新分布，并且可以以最短路径彼此电连接。此外，当包括有机中介体的半导体封装件2320再次安装在BGA基板2210等上并且在BGA基板2210等上重新分布时，半导体封装件2320可最终安装在主板2110上。此外，有机中介体可有利于增大面积和降低成本。然而，如上所述，在包括有机中介体的半导体封装件的情况下，当执行模制工艺时，由于有机中介体2260的热膨胀系数(CTE)与半导体芯片2220和2240的模制材料的热膨胀系数(CTE)之间不匹配，可能发生封装件的翘曲，底部填充树脂的填充性可能劣化，并且有机中介体2260和模制材料之间可能发生开裂。此外，有机中介体可能不利于实现精细图案。
作为解决上述问题的方法，尽管未在附图中详细示出，但是可单独形成具有精细图案的硅基互连桥接件，并将其插入BGA基板的腔中以将其嵌入。然而，在这种情况下，难以在BGA基板中形成腔并实现相应的精细图案，这可能导致工艺和良率降低的问题。因此，需要可解决如上所述的所有问题的新型半导体封装件。
图6是示出半导体封装件的示例的示意性截面图。
图7是示出图6的半导体封装件的俯视图的示意性平面图。
图8是沿着图6的半导体封装件的线I-I'截取的示意性截面图。
参照附图，根据示例的半导体封装件500A可包括封装基板400A，封装基板400A包括印刷电路板300和设置在印刷电路板300上的桥接件嵌入式中介体100A。此外，半导体封装件500A可包括：第一半导体芯片221，设置在桥接件嵌入式中介体100A上并且包括多个第一连接焊盘221P；以及多个第二半导体芯片222，分别设置在桥接件嵌入式中介体100A上并且分别包括多个第二连接焊盘222P。
在这种情况下，根据示例的桥接件嵌入式中介体100A可包括：连接结构140，具有第一侧和与第一侧相对的第二侧；多个第一桥接件121，分别设置在连接结构140的第一侧上；多个第二桥接件122，分别设置在连接结构140的第一侧上；框架110，设置在连接结构140的第一侧上的多个第一桥接件121和第二桥接件122周围；以及包封剂130，设置在连接结构140的第一侧上并且覆盖多个第一桥接件121和多个第二桥接件122以及框架110中的每个的至少一部分。连接结构140可包括一个或更多个重新分布层142。多个第一桥接件121和多个第二桥接件122中的每个可分别电连接到一个或更多个重新分布层142。框架110可包括电连接到一个或更多个重新分布层142的一个或更多个布线层112a、112b和112c。另一方面，如图7和8中所示，第一半导体芯片221的多个第一连接焊盘221P和第二半导体芯片222中的每个的多个第二连接焊盘222P可通过多个第一桥接件121和多个第二桥接件122以各种关系彼此电连接。例如，第二半导体芯片222中的每个的第二连接焊盘222P可分别通过第一桥接件121或第二桥接件122电连接到第一半导体芯片221的第一连接焊盘221P。
如上所述，在根据示例的半导体封装件500A中，根据示例的桥接件嵌入式中介体100A可包括框架110，并且可使用框架110来设置多个第一桥接件121和多个第二桥接件122。具体地，在示例中，框架110可具有多个第一贯穿部110H1和多个第二贯穿部110H2，多个第一桥接件121可分别设置在多个第一贯穿部110H1中，并且多个第二桥接件122可分别设置在多个第二贯穿部110H2中，第一桥接件121可与第二桥接件122并排布置。在这种布置之后，多个第一桥接件121和多个第二桥接件122可分别由包封剂130包封。在这种情况下，可仅选择和设置分开制造的多个第一桥接件和多个第二桥接件之中的良品。另外，上述制造的良品的桥接件嵌入式中介体100A可在没有单独的载体的情况下连接到印刷电路板300、第一半导体芯片221和多个第二半导体芯片222，使得可减小昂贵的第一半导体芯片221和第二半导体芯片222以及昂贵的印刷电路板300的损耗。另外，由于可以以紧凑的尺寸制造多个第一桥接件121和多个第二桥接件122，因此可减小超精细布线区域的尺寸，并且可防止中介体良率降低。另外，由于印刷电路板300、第一半导体芯片221和多个第二半导体芯片222可在如上所述没有单独载体的情况下连接，因此可简化工艺。此外，框架110控制工艺中的翘曲，使得翘曲控制也是可行的。
另一方面，根据示例的桥接件嵌入式中介体100A还可包括第一无源组件150和/或第二无源组件160。具体地，在示例中，第一无源组件150可设置在框架110的第三贯穿部110H3中，第一无源组件150可与第一桥接件121和第二桥接件122并排布置。另外，尺寸小于第一无源组件150的第二无源组件160可嵌在框架110中。第一无源组件150和第二无源组件160分别可以是诸如电容器或电感器的已知无源组件，并且第一无源组件150和第二无源组件160可电连接到连接结构140的一个或更多个重新分布层142。如上所述，当第一无源组件150和第二无源组件160设置在桥接件嵌入式中介体100A中的各个位置时，到第一半导体芯片和/或第二半导体芯片的电路径比到设置在印刷电路板300上的第三无源组件310的电路径短，使得可补充和改善电源完整性。
另一方面，根据示例的桥接件嵌入式中介体100A还可包括：背侧布线层132，设置在包封剂130的设置有连接结构140的侧的相对侧上；以及背侧过孔133，穿透包封剂130并且将框架110的一个或更多个布线层112a、112b和112c与背侧布线层132电连接。在这种情况下，用于第一电连接凸块180的焊盘可通过背侧布线设计设置在各个位置。因此，通过改善第一电连接凸块180的数量，可改善到印刷电路板300的电路径。背侧布线层132可设置在包封剂130的设置有连接结构140的侧的相对侧上，并且可由覆盖背侧布线层132的至少一部分的钝化层170保护。
钝化层170可具有使背侧布线层132中的每个的至少一部分暴露的开口，并且第一电连接凸块180可分别设置在开口中，以电连接到暴露的背侧布线层132。
在下文中，将参照附图更详细地描述在根据示例的半导体封装件500A中包括的每个构造。
首先，如上所述，根据示例的桥接件嵌入式中介体100A可包括框架110、多个第一桥接件121、多个第二桥接件122、包封剂130和连接结构140。另外，如果需要，桥接件嵌入式中介体100A还可包括第一无源组件150和/或第二无源组件160。此外，如果需要，桥接件嵌入式中介体100A还可包括背侧布线层132、背侧过孔133和/或第一电连接凸块180。
框架110可根据特定材料改善桥接件嵌入式中介体100A的刚性，并且用于确保包封剂130的厚度的均匀性。框架110可具有穿透第一绝缘层111a和第二绝缘层111b的第一贯穿部110H1、第二贯穿部110H2和第三贯穿部110H3。除了第一绝缘层111a和第二绝缘层111b之外，框架110还可包括第一布线层112a、第二布线层112b和第三布线层112c以及第一布线过孔113a和第二布线过孔113b。因此，框架110可用作提供竖直电连接路径的电连接构件。如果需要，框架110可包括多个单元框架。每个单元框架可独立地包括第一绝缘层111a和第二绝缘层111b、第一布线层112a、第二布线层112b和第三布线层112c以及第一布线过孔113a和第二布线过孔113b。每个单元框架可设置在多个第一桥接件121和多个第二桥接件122周围。
根据设计，第一桥接件121、第二桥接件122和第一无源组件150可分别设置在框架110的第一贯穿部110H1、第二贯穿部110H2和第三贯穿部110H3中。例如，第一桥接件121可单独地设置在第一贯穿部110H1中。然而，本公开不限于此，多个第一桥接件121可一起设置在一个第一贯穿部110H1中。第二贯穿部110H2和第二桥接件122的设置形式与第一贯穿部110H1和第一桥接件121的设置形式相同。可选地，第二桥接件122(而不是第一桥接件121)可设置在第一贯穿部110H1中，第一桥接件121(而不是第二桥接件122)可设置在第二贯穿部110H2中。第一无源组件150可单独地设置在第三贯穿部110H3中，或者多个第一无源组件150可一起设置在一个第三贯穿部110H3中。第一桥接件121和第二桥接件122以及第一无源组件150可分别设置在第一贯穿部110H1、第二贯穿部110H2和第三贯穿部110H3中，并且可由框架110的内侧壁连续地围绕，但是不限于此。例如，框架110本身可包括多个单元框架，并且在这种情况下，第一桥接件121和第二桥接件122以及第一无源组件150可被框架110不连续地围绕，详细地，第一桥接件121和第二桥接件122以及第一无源组件150可被框架110的相应的单元框架的内侧壁围绕。
框架110可包括：第一绝缘层111a，与连接结构140的第一侧接触；第一布线层112a，与连接结构140的第一侧接触并嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的嵌有第一布线层112a的侧的相对侧上；第二绝缘层111b，设置在第一绝缘层111a上并覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二绝缘层111b的嵌有第二布线层112b的侧的相对侧上。第一布线层112a和第二布线层112b以及第二布线层112b和第三布线层112c可分别通过穿透第一绝缘层111a的第一布线过孔113a和穿透第二绝缘层111b的第二布线过孔113b电连接。第一布线层112a、第二布线层112b和第三布线层112c可通过连接结构140的重新分布层142和连接过孔143电连接到第一桥接件121和第二桥接件122。
第一绝缘层111a和第二绝缘层111b的材料没有特别限制，例如，绝缘材料可用作第一绝缘层和第二绝缘层的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合的树脂，例如，ABF(Ajinomoto build-up film)等可用作绝缘材料。可选地，其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片等)也可用作绝缘材料。
第一布线层112a、第二布线层112b和第三布线层112c可与第一布线过孔113a和第二布线过孔113b一起提供桥接件嵌入式中介体100A的竖直电连接路径。第一布线层112a、第二布线层112b和第三布线层112c的形成材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一布线层112a、第二布线层112b和第三布线层112c可根据相应层的设计执行各种功能。例如，第一布线层112a、第二布线层112b和第三布线层112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。接地(GND)图案和电力(PWR)图案可以是相同的图案。另外，第一布线层112a、第二布线层112b和第三布线层112c可分别包括各种类型的过孔焊盘等。
第一布线层112a、第二布线层112b和第三布线层112c中的每个的厚度可比重新分布层142中的每个的厚度厚。具体地，由于框架110将第一绝缘层111a和第二绝缘层111b的材料选择为半固化片等以保持刚性，因此形成在第一绝缘层111a和第二绝缘层111b上的第一布线层112a、第二布线层112b和第三布线层112c的厚度可相对厚。另一方面，连接结构140可能需要具有精细电路和高密度设计。因此，由于使用感光绝缘材料(PID)等作为绝缘层141的材料，因此形成在绝缘层141上的重新分布层142的厚度可相对薄。
第一布线层112a可凹入第一绝缘层111a的内部。在这种情况下，第一布线层112a可凹入第一绝缘层111a的内部使得第一绝缘层111a的与连接结构140的第一侧接触的第一表面和第一布线层112a的与连接结构140的第一侧接触的表面可具有台阶。因此，当框架110以及第一桥接件121和第二桥接件122被包封剂130覆盖时，可防止框架110的第一布线层112a的形成材料由于包封剂130的形成材料渗出而被污染。
第一布线过孔113a和第二布线过孔113b可将形成在不同层上的第一布线层112a、第二布线层112b和第三布线层112c彼此电连接，从而在框架110中形成电路径。第一布线过孔113a和第二布线过孔113b的形成材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一布线过孔113a和第二布线过孔113b可包括信号过孔、电力过孔、接地过孔等。电力过孔和接地过孔可以是相同的过孔。第一布线过孔113a和第二布线过孔113b可以是分别使用金属材料填充的填充型过孔、或者金属材料沿着通路孔的壁表面形成的共形型过孔。另外，第一布线过孔113a和第二布线过孔113b可分别具有锥形形状。
当形成用于第一布线过孔113a的孔时，第一布线层112a的一些焊盘可用作阻挡件。在这方面，在工艺中可以有利的是，第一布线过孔113a具有上表面的宽度小于下表面的宽度的锥形形状。在这种情况下，第一布线过孔113a可与第二布线层112b的焊盘图案一体化。另外，当形成用于第二布线过孔113b的孔时，第二布线层112b的一些焊盘可用作阻挡件。在这方面，在工艺中可以有利的是，第二布线过孔113b具有上表面的宽度小于下表面的宽度的锥形形状。在这种情况下，第二布线过孔113b可与第三布线层112c的焊盘图案一体化。
第一桥接件121和第二桥接件122可包括精细电路布线，用于分别将第一半导体芯片221的第一连接焊盘221P和第二半导体芯片222的第二连接焊盘222P电互连。为此，如图7和图8中所示，第一桥接件121和第二桥接件122可设置为使得其至少一部分分别与第一半导体芯片221和第二半导体芯片222重叠。由于第一桥接件121和第二桥接件122包括精细电路布线，因此第一桥接件121和第二桥接件122内的电路(未示出)可比连接结构140的重新分布层142的厚度薄。另外，电路(未示出)可通过过孔(未示出)竖直电连接，该过孔(未示出)具有比连接结构140的连接过孔143之间的节距小的节距。第一桥接件121和第二桥接件122可以是Si(硅)互连桥接件、玻璃互连桥接件、陶瓷互连桥接件或有机互连桥接件，但不限于此。与第一桥接件121不同，第二桥接件122可附加设置有用于其中的竖直电连接的设计。例如，当第二桥接件122是硅互连桥接件时，与第一桥接件121相比，可进一步形成硅通孔(TSV)。
包封剂130可覆盖框架110以及第一桥接件121和第二桥接件122中的每个的至少一部分。此外，包封剂130可填充第一贯穿部110H1、第二贯穿部110H2和第三贯穿部110H3中的每个的至少一部分。包封剂130可包括绝缘材料。在这种情况下，绝缘材料可以是非感光绝缘材料，更具体地，包括无机填料和绝缘树脂的非感光材料。例如，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或其中热固性树脂或热塑性树脂中包含诸如无机填料的增强剂的树脂(详细地，诸如ABF(Ajinomoto build-up film)和环氧塑封料(EMC)的非感光绝缘材料)。如果需要，可使用其中诸如热固性树脂或热塑性树脂的绝缘树脂与无机填料一起浸在玻璃纤维中的材料等(例如，半固化片等)。通过这样，改善空隙和起伏问题是可行的，并且可使翘曲控制更容易。
连接结构140可使第一半导体芯片221的第一连接焊盘221P和第二半导体芯片222的第二连接焊盘222P重新分布。此外，第一半导体芯片221的第一连接焊盘221P和第二半导体芯片222的第二连接焊盘222P可根据布置电连接到第一桥接件121和/或第二桥接件122。连接结构140可包括绝缘层141、设置在绝缘层141上的重新分布层142以及穿透绝缘层141连接到重新分布层142的连接过孔143。连接过孔143可将设置在不同层上的重新分布层142彼此电连接。另外，连接结构140可将重新分布层142电连接到第一桥接件121和/或第二桥接件122或者框架110的第一布线层112a、第二布线层112b和第三布线层112c。连接结构140的绝缘层141、重新分布层142和连接过孔143可分别多于或少于附图中所示的绝缘层141、重新分布层142和连接过孔143。
绝缘层141的材料可以是绝缘材料。在这种情况下，可使用感光绝缘材料(PID)作为绝缘材料。在这种情况下，通过光刻过孔引入精细节距是可行的，这对于精细电路和高密度设计是有利的。当绝缘层141具有多个层时，层之间的边界可彼此区分开，层之间的边界也可以不明显。
重新分布层142可执行实质上的重新分布功能。重新分布层142的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。重新分布层142也可根据设计执行各种功能。接地(GND)图案和电力(PWR)图案可以是相同的图案。另外，重新分布层142可包括各种类型的过孔焊盘、电连接金属焊盘等。
连接过孔143可将形成在不同层上的重新分布层142等彼此电连接。另外，连接过孔143可将重新分布层142电连接到第一桥接件121和/或第二桥接件122或者框架110的第一布线层112a、第二布线层112b和第三布线层112c。连接过孔143可包括信号过孔、电力过孔、接地过孔等，并且电力过孔和接地过孔可以是相同的过孔。连接过孔143也可以是分别使用金属材料填充的填充型过孔或者金属材料沿着通路孔的壁表面形成的共形型过孔。另外，连接过孔143可具有与第一布线过孔113a和第二布线过孔113b方向相反的锥形形状。
第一无源组件150和第二无源组件160可分别独立地为电感器(诸如高频电感器、铁氧体电感器、功率电感器等)，可以为电容器(诸如LTCC和MLCC等)以及铁氧体磁珠、EMI滤波器等。第一无源组件150可设置在第三贯穿部110H3中，并且第二无源组件160可设置在框架110内部。第一无源组件150的尺寸可大于第二无源组件160的尺寸。例如，第一无源组件150可比第二无源组件160厚，并且可具有更大的安装面积。
可引入背侧布线层132用于背侧布线设计。背侧布线层132的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。背侧布线层132也可根据设计执行各种功能。例如，背侧布线层132可包括接地(GND)图案焊盘、电力(PWR)图案焊盘、信号(S)图案焊盘等。接地(GND)图案焊盘和电力(PWR)图案焊盘可具有相同的图案。如果需要，背侧布线层132可按照均匀分布方式设置在包封剂130的下表面的整个区域上。当背侧布线层132的至少一部分设置为与第一桥接件121和/或第二桥接件122重叠时，从第一桥接件121和/或第二桥接件122产生的热可更容易地通过第一电连接凸块180等排放。
背侧过孔133可在第一布线层112a、第二布线层112b和第三布线层112c与背侧布线层132之间提供电连接路径。背侧过孔133的形成材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。背侧过孔133可以是使用金属材料填充的填充型过孔，或者是金属材料沿着通路孔的壁表面形成的共形型过孔。另外，背侧过孔133可具有与第一布线过孔113a和第二布线过孔113b的锥形形状相同的锥形形状。背侧过孔133还可包括信号过孔、接地过孔、电力过孔等，并且电力过孔和接地过孔可以是相同的过孔。
通过附加构造，钝化层170可保护背侧布线层不受外部的物理损坏或化学损坏。钝化层170可包括热固性树脂。例如，钝化层170可以是ABF，但不限于此。钝化层170可具有使背侧布线层132的至少一部分暴露的开口。开口的数量可以是数十至数千，并且可以以更多或更少的数量设置。开口中的每个可包括多个孔。如果需要，诸如焊盘侧电容器(LSC，LandSide Capacitor)的表面安装组件(未示出)可设置在钝化层170的下表面上。
第一电连接凸块180可将桥接件嵌入式中介体100A物理连接和/或电连接到印刷电路板300。第一电连接凸块180可分别设置在钝化层170的开口中并且可电连接到背侧布线层132。第一电连接凸块180可分别利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。更具体地，第一电连接凸块180可利用焊料等形成。然而，这仅是示例，第一电连接凸块180的材料不特别局限于此。第一电连接凸块180可以是焊盘、焊球、引脚等。第一电连接凸块180可利用多层或单层形成。当第一电连接凸块包括多个层时，第一电连接凸块180可包括铜柱和焊料。当第一电连接凸块180包括单层时，第一电连接凸块180可包括锡-银焊料或铜，但是这仅是示例，并且本公开不限于此。第一电连接凸块180的数量、间隔、布置形式等没有特别限制，而是可根据设计规格进行充分修改。
根据示例的封装基板400A可包括印刷电路板300和根据上述示例的安装在印刷电路板300上的桥接件嵌入式中介体100A。如果需要，第三无源组件310可在印刷电路板300上安装在根据示例的桥接件嵌入式中介体100A周围。无源组件(未示出)也可嵌在印刷电路板300的内部。印刷电路板300可通过第二电连接凸块320(诸如焊料球等)安装在电子装置的主板等上。也就是说，印刷电路板300可以是如上所述的BGA基板，但不限于此。
在根据示例的半导体封装件500A中，第一半导体芯片221和多个第二半导体芯片222可彼此并排地设置在根据示例的桥接件嵌入式中介体100A的连接结构140的第二侧上。第一半导体芯片221的多个第一连接焊盘221P和多个第二半导体芯片222中的每个的多个第二连接焊盘222P可根据功能分别电连接到根据示例的桥接件嵌入式中介体100A的连接结构140的一个或更多个重新分布层142。具体地，第一半导体芯片221的多个第一连接焊盘221P可分别通过多个第一电连接金属件221B分别电连接到一个或更多个重新分布层142的突出焊盘。类似地，多个第二半导体芯片222中的每个的多个第二连接焊盘222P可分别通过多个第二电连接金属件222B电连接到一个或更多个重新分布层142的突出焊盘。结果，第一半导体芯片221的多个第一连接焊盘221P以及多个第二半导体芯片222中的每个的多个第二连接焊盘222P还可通过一个或更多个重新分布层142电连接到多个第一桥接件121和多个第二桥接件122。第一电连接金属件221B和第二电连接金属件222B可分别利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。更具体地，第一电连接金属件221B和第二电连接金属件222B可利用焊料等形成，但不限于此。
第一半导体芯片221可以是以数百至数百万或更多的量的元件集成在单个芯片中而提供的集成电路(IC)。在这种情况下，主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。第一半导体芯片221的第一连接焊盘221P可将第一半导体芯片221电连接到其它组件。第一连接焊盘221P的材料可以是诸如铜(Cu)、铝(Al)等的金属材料，并且可使用金属材料而没有任何特别限制。使第一连接焊盘221P暴露的钝化层(未示出)可形成在主体上，并且钝化层(未示出)可以是氧化物层、氮化物层等或者氧化物层和氮化物层的双层。
第二半导体芯片222可以是以数百至数百万或更多的量的元件集成在单个芯片中而提供的集成电路(IC)。如果需要，第二半导体芯片222可具有集成电路(IC)堆叠的形式。堆叠的集成电路(IC)还可通过硅通孔(TSV)等电连接到其它组件。第二半导体芯片222还可具有用于将第二半导体芯片222电连接到其它组件的第二连接焊盘222P，并且在这种情况下，第二连接焊盘222P可设置在第二半导体芯片222的面对桥接件嵌入式中介体100A的最下侧上。
第一半导体芯片221可以是专用集成电路(ASIC)。可选地，第一半导体芯片221可以是现场可编程门阵列(FPGA)。可选地，第一半导体芯片221可以是专用集成电路(ASIC)和现场可编程门阵列(FPGA)的芯片组。可选地，第一半导体芯片221可以是图形处理单元(GPU)。可选地，第一半导体芯片221可以是专用集成电路(ASIC)、现场可编程门阵列(FPGA)和图形处理单元(GPU)的芯片组。另外，第二半导体芯片222可分别是诸如高带宽存储器(HBM)的堆叠存储器。也就是说，第一半导体芯片221和第二半导体芯片222可以是具有数十至数百万或更多个I/O端子的昂贵芯片，但不限于此。第二半导体芯片222可设置为比第一半导体芯片221数量多，并且可设置在第一半导体芯片221周围。例如，如图7中所示，在第一半导体芯片221的两侧中的每侧上可设置有两个第二半导体芯片222，但不限于此。
另一方面，在根据示例的半导体封装件500A中，覆盖第一半导体芯片221和多个第二半导体芯片222中的每个的下侧的至少一部分的底部填充树脂210可进一步设置在根据示例的桥接件嵌入式中介体100A的连接结构140的第二侧上。底部填充树脂210可填充第一半导体芯片221和第二半导体芯片222中的每个与根据示例的桥接件嵌入式中介体100A的连接结构140的第二侧之间的空间。另外，底部填充树脂210可覆盖多个第一电连接金属件221B和多个第二电连接金属件222B中的每个的至少一部分。第一半导体芯片221和多个第二半导体芯片222可通过底部填充树脂210固定。另外，如果需要，在根据示例的桥接件嵌入式中介体100A的连接结构140的第二侧上，可进一步设置覆盖第一半导体芯片221和多个第二半导体芯片222中的每个的至少一部分的模制材料(未示出)，并且如果需要，模制材料(未示出)可经过研磨而使第一半导体芯片221和多个第二半导体芯片222中的每个的一个表面暴露。
图9是示出图7的俯视图的变型示例的示意性平面图。
图10是示出图8的剖切平面图的变型示例的剖切平面图。
参照图9和图10，作为变型示例的半导体封装件可以是多个桥接件嵌入式中介体100A1、100A2和100A3分别独立地设置在印刷电路板300上的一种半导体封装件。例如，第一桥接件嵌入式中介体100A1可包括设置在贯穿部110H中的第一桥接件121或第二桥接件122，并且可通过这样提供第1-1半导体芯片221a和第2-1半导体芯片222a之间的电连接。类似地，第二桥接件嵌入式中介体100A2可提供第1-2半导体芯片221b和第2-2半导体芯片222b之间的电连接。类似地，第三桥接件嵌入式中介体100A3可提供第1-3半导体芯片221c和第2-3半导体芯片222c之间的电连接。各个半导体芯片221a、222a、221b、222b、221c和222c可彼此不同。也就是说，可通过多个桥接件嵌入式中介体100A1、100A2和100A3进行各种设计。其它描述与如上所述的描述基本相同，并且将省略其详细描述。
图11是示出图6的半导体封装件的第一桥接件的示例的示意性截面图。
参照图11，根据示例的第一桥接件121可包括基层120a、设置在基层120a上的绝缘层120b、设置在绝缘层120b中的电路层120c以及设置在绝缘层120b中且位于绝缘层120b的上部(或直接设置在绝缘层120b的上侧上)的焊盘层120d。从这个观点来看，基层120a可控制翘曲，并且可包括硅(Si)、玻璃、陶瓷等。绝缘层120b可包括绝缘材料。电路层120c和焊盘层120d可包括金属材料并且可彼此电连接。电路层120c可包括布线部和过孔部。焊盘层120d可连接到连接结构140的连接过孔143。也就是说，根据示例的第一桥接件121可以是硅互连桥接件、玻璃互连桥接件、陶瓷互连桥接件等。
图12是示出图6的半导体封装件的第二桥接件的示例的示意性截面图。
参照图12，与根据上述示例的第一桥接件121不同，根据示例的第二桥接件122还可包括穿透基层120a的贯通过孔120e和设置在基层120a的下侧上的焊盘层120f。贯通过孔120e和焊盘层120f也可包括金属材料。焊盘层120f可连接到背侧过孔。也就是说，根据示例的第二桥接件122可在其上侧和下侧二者上分别具有通过贯通过孔120e等彼此电连接的焊盘层120d和120f(详细地，焊盘层120d电连接到电路层120c然后通过贯通过孔120e电连接到焊盘层120f)，并且第二桥接件122可以是硅互连桥接件、玻璃互连桥接件、陶瓷互连桥接件等。
图13是示出图6的半导体封装件的第一桥接件和/或第二桥接件的另一示例的示意性截面图。
参照图13，根据另一示例的第一桥接件121和/或第二桥接件122可包括一个或更多个绝缘层120g、分别设置在一个或更多个绝缘层120g上或者设置在一个或更多个绝缘层120g中的图案层120h以及分别穿透一个或更多个绝缘层120g并将设置在不同高度的图案层120h彼此电连接的一个或更多个过孔层120i。图案层120h和过孔层120i可用作电路层。最上面的图案层120h和最下面的图案层120h可用作焊盘层，并且可分别连接到连接过孔143和背侧过孔133。也就是说，根据另一示例的第一桥接件121和/或第二桥接件122可以是有机互连桥接件。
图14至图17是示出图6的半导体封装件的制造示例的示意性工艺图。
参照图14，制备具有第一贯穿部110H1、第二贯穿部110H2和第三贯穿部110H3的框架110。框架110的具体构造如上所述。接着，使用带195将第一桥接件121、第二桥接件122和第一无源组件150分别设置在第一贯穿部110H1、第二贯穿部110H2和第三贯穿部110H3中。可通过仅选择良品来设置第一桥接件121和第二桥接件122。接着，使用包封剂130包封框架110、第一桥接件121、第二桥接件122和第一无源组件150的至少一部分。
参照图15，接着，去除带195，并且将绝缘层141设置在带195被去除的区域中。另外，通过使用光刻法在绝缘层141中形成开口。接着，通过镀覆工艺形成重新分布层142和连接过孔143。接着，如果需要，则进一步形成绝缘层141、重新分布层142和连接过孔143，以形成连接结构140。
参照图16，接着，使用机械钻和/或激光钻在包封剂130中在所需位置形成开口。接着，通过镀覆工艺形成背侧布线层132和背侧过孔133。接着，形成钝化层170，在钝化层170的所需位置形成开口，然后使用低熔点金属等形成第一电连接凸块180。可通过一系列工艺来制造根据上述示例的桥接件嵌入式中介体100A。可以以大面积尺寸的面板级执行一系列工艺，并且可通过分割工艺获得桥接件嵌入式中介体100A中的每个。
参照图17，接着，将制造的桥接件嵌入式中介体100A安装在印刷电路板300上。具体地，仅选择良好的桥接件嵌入式中介体100A并将其安装在更昂贵的印刷电路板300上。根据需要，可在印刷电路板300上设置第三无源组件310。印刷电路板300可以是具有第二电连接凸块320的BGA基板，但不限于此。可通过一系列工艺制造根据上述示例的封装基板400A。接着，在选择良好的封装基板400A之后，使用第一电连接金属件221B和第二电连接金属件222B将更昂贵的第一半导体芯片221和第二半导体芯片222安装在良好的封装基板400A的桥接件嵌入式中介体100A上，并使用底部填充树脂210固定。结果，可制造根据上述示例的半导体封装件500A。另一方面，如果需要，根据示例的半导体封装件500A可具有省略印刷电路板300的形式。
图18是示出半导体封装件的另一示例的示意性截面图。
参照图18，根据另一示例的半导体封装件500B可具有不同形式的封装基板400B的桥接件嵌入式中介体100B。具体地，在根据另一示例的桥接件嵌入式中介体100B中，框架110可包括绝缘层111、设置在绝缘层111的一个表面上的第一布线层112a、设置在绝缘层111的另一表面上的第二布线层112b以及穿透绝缘层并将第一布线层112a和第二布线层112b电连接的布线过孔113。也就是说，框架110可具有更简化的形式。另一方面，尽管在另一示例中仅示出了第一桥接件121，但是不必说，第二桥接件122也可与第一桥接件121一起使用。其它描述与上述描述基本相同，并且将省略其详细描述。
图19是示出半导体封装件的另一示例的示意性截面图。
参照图19，根据另一示例的半导体封装件500C可具有不同形式的封装基板400C的桥接件嵌入式中介体100C。具体地，第二无源组件160在根据另一示例的桥接件嵌入式中介体100C中设置在根据上述另一示例的桥接件嵌入式中介体100B中的第一无源组件150的位置中。第二无源组件160嵌在框架110中。其它描述与上述描述基本相同，并且将省略其详细描述。
图20是示出半导体封装件的另一示例的示意性截面图。
参照图20，根据另一示例的半导体封装件500D可具有不同形式的封装基板400D的桥接件嵌入式中介体100D。具体地，在根据另一示例的桥接件嵌入式中介体100D中，在框架110中省略了第三贯穿部110H3。此外，第一布线层112a、第二布线层112b和第三布线层112c以及第一布线过孔113a和第二布线过孔113b的布线设计进一步扩展为替代第一无源组件150和第二无源组件160的布置。其它描述与上述描述基本相同，并且将省略其详细描述。
图21是示出半导体封装件的另一示例的示意性截面图。
参照图21，根据另一示例的半导体封装件500E可具有不同形式的封装基板400E的桥接件嵌入式中介体100E。具体地，根据另一示例的桥接件嵌入式中介体100E主要被设计用于第二桥接件122以显著减小竖直电连接路径。其它描述与上述描述基本相同，并且将省略其详细描述。
图22是示出半导体封装件的另一示例的示意性截面图。
参照图22，根据另一示例的半导体封装件500F可具有不同形式的封装基板400F的桥接件嵌入式中介体100F。具体地，在根据另一示例的桥接件嵌入式中介体100F中，省略了背侧布线层132、背侧过孔133和钝化层170，以进一步减薄。其它描述与上述描述基本相同，并且将省略其详细描述。
如上所述，根据本公开中的示例性实施例，可提供一种中介体、包括该中介体的封装基板和半导体封装件，该中介体能够降低工艺难度、提高工艺效率和良率、解决翘曲问题、补充和改善电力特性、减小尺寸并且还以大尺寸制造。
为了方便描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”等的空间关系术语，以描述如附图所示的一个元件与另一元件的关系。将理解的是，空间关系术语意图除了包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件“上方”或“上面”的元件随后将被定为在其它元件“下方”或“下面”。因此，术语“上方”可根据附图的特定方向而包括“上方”和“下方”两种方位。装置还可以以其它方式定位(旋转90度或处于其它方位)，并可相应地解释在此使用的空间关系描述符。
在整个说明书中，将理解的是，当元件(诸如，层、区域或晶圆(基板))被提及为“在”另一元件“上”、“连接到”或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”或“结合到”另一元件，或者可存在介于它们之间的其它元件。相比之下，当元件被提及为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，可不存在介于它们之间的元件或层。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括相关所列项中的一个或更多个的任意组合和全部组合。
在上文中，已经参照示出本发明构思的实施例的示意图描述了本发明构思的实施例。在附图中，例如，由于制造技术和/或公差，可预期所示形状的变化。因此，本发明构思的实施例不应被解释为局限于在此示出的区域的特定形状，例如，应包括制造导致的形状改变。以上实施例还可单独、组合或部分组合而构成。
在此使用的术语仅描述特定实施例，本发明构思不由此受限。除非上下文另外清楚地指明，否则如在此使用的单数形式也意图包括复数形式。将进一步理解的是，在本说明书中使用术语“包括”、“包含”和/或“具有”时，列举存在所陈述的特征、数量、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其它特征、数量、步骤、操作、构件、元件和/或它们的组。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (20)

1.一种桥接件嵌入式中介体，包括：
连接结构，包括一个或更多个重新分布层；
第一桥接件，设置在所述连接结构上，并包括电连接到所述一个或更多个重新分布层的一个或更多个第一电路层；
框架，设置在所述连接结构上的所述第一桥接件周围，并包括电连接到所述一个或更多个重新分布层的一个或更多个布线层；以及
包封剂，设置在所述连接结构上，并覆盖所述第一桥接件和所述框架中的每个的至少一部分。
2.根据权利要求1所述的桥接件嵌入式中介体，其中，所述框架具有第一贯穿部，
所述第一桥接件设置在所述第一贯穿部中，并且
所述包封剂填充所述第一贯穿部的至少一部分。
3.根据权利要求2所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括第二桥接件，所述第二桥接件与所述第一桥接件并排地设置在所述连接结构上并且包括电连接到所述一个或更多个重新分布层的一个或更多个第二电路层，并且
其中，所述包封剂覆盖所述第二桥接件的至少一部分。
4.根据权利要求3所述的桥接件嵌入式中介体，其中，所述框架还具有与所述第一贯穿部间隔开的第二贯穿部，
所述第二桥接件设置在所述第二贯穿部中，并且
所述包封剂填充所述第二贯穿部的至少一部分。
5.根据权利要求2所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括第一无源组件，所述第一无源组件与所述第一桥接件并排地设置在所述连接结构上并且电连接到所述一个或更多个重新分布层，并且
其中，所述包封剂覆盖所述第一无源组件的至少一部分。
6.根据权利要求5所述的桥接件嵌入式中介体，其中，所述框架还具有与所述第一贯穿部间隔开的第三贯穿部，
所述第一无源组件设置在所述第三贯穿部中，并且
所述包封剂填充所述第三贯穿部的至少一部分。
7.根据权利要求1所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括第二无源组件，所述第二无源组件嵌在所述框架中并且电连接到所述一个或更多个重新分布层。
8.根据权利要求1所述的桥接件嵌入式中介体，其中，所述包封剂具有分别使所述一个或更多个布线层中的最下面的布线层的至少一部分暴露的多个开口，并且
多个电连接凸块分别设置在所述包封剂的所述多个开口中并且电连接到暴露的所述最下面的布线层。
9.根据权利要求1所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括：
背侧布线层，设置在所述包封剂的下侧上；
多个第一背侧过孔，分别穿透所述包封剂并且分别将所述背侧布线层电连接到所述一个或更多个布线层中的最下面的布线层；
钝化层，设置在所述包封剂的下侧上以覆盖所述背侧布线层的至少一部分，并且所述钝化层具有分别使所述背侧布线层的至少一部分暴露的多个开口；以及
多个电连接凸块，分别设置在所述钝化层的所述多个开口中并电连接到暴露的所述背侧布线层。
10.根据权利要求9所述的桥接件嵌入式中介体，其中，所述第一桥接件包括基层、设置在所述基层上的绝缘层、设置在所述绝缘层中的所述第一电路层以及设置在所述绝缘层的上侧上并电连接到所述第一电路层的第一焊盘层。
11.根据权利要求10所述的桥接件嵌入式中介体，其中，所述第一桥接件还包括设置在所述基层的下侧上的第二焊盘层以及穿透所述基层并将所述第二焊盘层电连接到所述第一电路层的贯通过孔。
12.根据权利要求11所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括多个第二背侧过孔，所述多个第二背侧过孔分别穿透所述包封剂并且分别将所述背侧布线层电连接到所述第二焊盘层。
13.根据权利要求9所述的桥接件嵌入式中介体，其中，所述第一桥接件包括多个绝缘层、设置在所述多个绝缘层上或者设置在所述多个绝缘层中的多个图案层以及分别穿透所述多个绝缘层并且将设置在不同高度的所述多个图案层电连接的多个过孔层，并且
所述第一电路层包括所述多个图案层的至少一部分和所述多个过孔层的至少一部分。
14.根据权利要求13所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括多个第二背侧过孔，所述多个第二背侧过孔分别穿透所述包封剂并且分别将所述背侧布线层电连接到所述多个图案层中的最下面的图案层。
15.根据权利要求1所述的桥接件嵌入式中介体，所述桥接件嵌入式中介体还包括：
背侧布线层，设置在所述包封剂的下侧上；以及
背侧过孔，穿透所述包封剂并将所述背侧布线层电连接到所述一个或更多个布线层中的最下面的布线层，
其中，所述连接结构包括将所述一个或更多个重新分布层中的最下面的重新分布层电连接到所述一个或更多个布线层中的最上面的布线层的连接过孔，并且
所述连接过孔和所述背侧过孔在相反方向上渐缩。
16.一种封装基板，包括：
印刷电路板；以及
桥接件嵌入式中介体，设置在所述印刷电路板上，
其中，所述桥接件嵌入式中介体包括连接结构、桥接件、框架和包封剂，所述连接结构包括一个或更多个重新分布层，所述桥接件设置在所述连接结构上并且包括电连接到所述一个或更多个重新分布层的一个或更多个电路层，所述框架设置在所述连接结构上的所述桥接件周围并且包括电连接到所述一个或更多个重新分布层的一个或更多个布线层，所述包封剂设置在所述连接结构上并且覆盖所述桥接件和所述框架中的每个的至少一部分，
其中，所述一个或更多个电路层通过所述一个或更多个重新分布层和所述一个或更多个布线层电连接到所述印刷电路板。
17.一种半导体封装件，包括：
桥接件嵌入式中介体，具有连接结构、桥接件、框架和包封剂，所述连接结构具有第一侧和与所述第一侧相对的第二侧并且包括一个或更多个重新分布层，所述桥接件设置在所述连接结构的所述第一侧上并且包括电连接到所述一个或更多个重新分布层的一个或更多个电路层，所述框架设置在所述连接结构的所述第一侧上的所述桥接件周围并且包括电连接到所述一个或更多个重新分布层的一个或更多个布线层，所述包封剂设置在所述连接结构的所述第一侧上并且覆盖所述桥接件和所述框架中的每个的至少一部分；
第一半导体芯片，设置在所述连接结构的所述第二侧上，并且具有电连接到所述一个或更多个重新分布层的多个第一连接焊盘；以及
第二半导体芯片，设置在所述连接结构的所述第二侧上，并且具有电连接到所述一个或更多个重新分布层的多个第二连接焊盘，
其中，所述多个第一连接焊盘的至少一部分和所述多个第二连接焊盘的至少一部分通过所述一个或更多个电路层彼此电连接。
18.根据权利要求17所述的半导体封装件，所述半导体封装件还包括：
多个第一电连接金属件，设置在所述连接结构的所述第二侧上并且将所述多个第一连接焊盘电连接到所述一个或更多个重新分布层；
多个第二电连接金属件，设置在所述连接结构的所述第二侧上并且将所述多个第二连接焊盘电连接到所述一个或更多个重新分布层；以及
底部填充树脂，设置在所述连接结构的所述第二侧上并且覆盖所述多个第一电连接金属件和所述多个第二电连接金属件中的每个的至少一部分。
19.根据权利要求17所述的半导体封装件，所述半导体封装件还包括印刷电路板，所述印刷电路板设置在所述桥接件嵌入式中介体的设置有所述第一半导体芯片和所述第二半导体芯片的侧的相对侧上，并且
其中，所述多个第一连接焊盘和所述第二连接焊盘通过所述一个或更多个重新分布层和所述一个或更多个布线层电连接到所述印刷电路板。
20.根据权利要求17所述的半导体封装件，其中，所述第一半导体芯片和所述第二半导体芯片与所述桥接件部分地重叠，并且
所述多个第一连接焊盘的所述至少一部分和所述多个第二连接焊盘的所述至少一部分通过所述一个或更多个重新分布层和所述一个或更多个电路层彼此电连接。
CN201911105631.9A 2019-01-24 2019-11-13 桥接件嵌入式中介体及包括其的封装基板和半导体封装件 Pending CN111477607A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0009366 2019-01-24
KR20190009366 2019-01-24
KR10-2019-0040072 2019-04-05
KR1020190040072A KR20200092236A (ko) 2019-01-24 2019-04-05 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지

Publications (1)

Publication Number Publication Date
CN111477607A true CN111477607A (zh) 2020-07-31

Family

ID=71732807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911105631.9A Pending CN111477607A (zh) 2019-01-24 2019-11-13 桥接件嵌入式中介体及包括其的封装基板和半导体封装件

Country Status (2)

Country Link
US (1) US11488906B2 (zh)
CN (1) CN111477607A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488906B2 (en) * 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US11062947B1 (en) * 2019-12-19 2021-07-13 Intel Corporation Inorganic dies with organic interconnect layers and related structures
US11462418B2 (en) * 2020-01-17 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11670596B2 (en) 2020-04-07 2023-06-06 Mediatek Inc. Semiconductor package structure
KR20220001643A (ko) * 2020-06-30 2022-01-06 삼성전자주식회사 반도체 패키지
CN114068487A (zh) * 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法
US11410933B2 (en) * 2020-10-06 2022-08-09 Unimicron Technology Corp. Package structure and manufacturing method thereof
KR20220067630A (ko) 2020-11-17 2022-05-25 삼성전자주식회사 반도체 패키지
KR20220086320A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 연결구조체 내장기판
KR20220093425A (ko) 2020-12-28 2022-07-05 삼성전기주식회사 연결구조체 내장기판
US20230109629A1 (en) * 2021-10-01 2023-04-06 Microchip Technology Incorporated Electronic device including interposers bonded to each other
US20240030204A1 (en) * 2022-07-22 2024-01-25 Intel Corporation Multi-die panel-level high performance computing components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132749A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR20180000655A (ko) * 2016-06-23 2018-01-03 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
CN107689359A (zh) * 2016-08-05 2018-02-13 三星电子株式会社 包括具有嵌入芯片的再布线层的半导体封装件
CN107919343A (zh) * 2016-10-06 2018-04-17 美光科技公司 使用埋入式架桥硅穿通孔内连件的半导体封装
US20180366436A1 (en) * 2017-06-15 2018-12-20 Invensas Corporation Multi-Chip Modules Formed Using Wafer-Level Processing of a Reconstitute Wafer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771808B2 (ja) 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US9417415B2 (en) * 2013-05-28 2016-08-16 Georgia Tech Research Corporation Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
WO2015130264A1 (en) * 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
KR20170105809A (ko) 2016-03-10 2017-09-20 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102019352B1 (ko) * 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
US10529690B2 (en) 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10535597B2 (en) 2017-01-13 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
CN109087905B (zh) 2017-06-14 2020-09-29 创意电子股份有限公司 半导体封装装置及其半导体配线基板
US11488906B2 (en) * 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
US11094637B2 (en) * 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132749A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR20180000655A (ko) * 2016-06-23 2018-01-03 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
CN107689359A (zh) * 2016-08-05 2018-02-13 三星电子株式会社 包括具有嵌入芯片的再布线层的半导体封装件
CN107919343A (zh) * 2016-10-06 2018-04-17 美光科技公司 使用埋入式架桥硅穿通孔内连件的半导体封装
US20180366436A1 (en) * 2017-06-15 2018-12-20 Invensas Corporation Multi-Chip Modules Formed Using Wafer-Level Processing of a Reconstitute Wafer

Also Published As

Publication number Publication date
US11488906B2 (en) 2022-11-01
US20200243450A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US11488906B2 (en) Bridge embedded interposer, and package substrate and semiconductor package comprising the same
US10903170B2 (en) Substrate having embedded interconnect structure
TWI793360B (zh) 橋接件內埋中介物以及包含其的封裝基底和半導體封裝
CN109979923B (zh) 扇出型半导体封装件
TWI673849B (zh) 扇出型半導體封裝
CN111211107B (zh) 半导体封装件
TWI818088B (zh) 半導體封裝
US10832998B2 (en) Semiconductor package
CN109509726B (zh) 扇出型半导体封装件
TW201917839A (zh) 扇出型半導體封裝
TWI669790B (zh) 扇出型半導體封裝
CN111223820A (zh) 混合中介体和包括该混合中介体的半导体封装件
CN110867418A (zh) 扇出型半导体封装件
CN111725148A (zh) 半导体封装件
US11842956B2 (en) Semiconductor package
CN111048484A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN111162068A (zh) 半导体封装件
CN111341733A (zh) 扇出型半导体封装件
CN111564432A (zh) 半导体封装件
CN110676229B (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111106083A (zh) 半导体封装件
CN111223851A (zh) 半导体封装件
US11791298B2 (en) Semiconductor package including plurality of semiconductor chips on common connection structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination