KR20220086320A - 연결구조체 내장기판 - Google Patents

연결구조체 내장기판 Download PDF

Info

Publication number
KR20220086320A
KR20220086320A KR1020200176666A KR20200176666A KR20220086320A KR 20220086320 A KR20220086320 A KR 20220086320A KR 1020200176666 A KR1020200176666 A KR 1020200176666A KR 20200176666 A KR20200176666 A KR 20200176666A KR 20220086320 A KR20220086320 A KR 20220086320A
Authority
KR
South Korea
Prior art keywords
layers
connection structure
insulating
disposed
layer
Prior art date
Application number
KR1020200176666A
Other languages
English (en)
Inventor
정주환
최재웅
이승은
김용훈
이진원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200176666A priority Critical patent/KR20220086320A/ko
Priority to JP2021037601A priority patent/JP2022095515A/ja
Priority to US17/196,651 priority patent/US11576261B2/en
Priority to CN202110608104.0A priority patent/CN114641135A/zh
Publication of KR20220086320A publication Critical patent/KR20220086320A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81416—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 개시는 1 절연바디, 및 상기 제1 절연바디의 외부 및 내부 중 적어도 하나에 배치된 복수 층의 제1 배선층을 포함하는 인쇄회로기판; 및 상기 제1 절연바디 내에 매립되며, 제1 및 제2 기판을 포함하는 연결구조체; 를 포함하며, 상기 제1 및 제2 기판은 인접하여 배치되는, 연결구조체 내장기판에 관한 것이다.

Description

연결구조체 내장기판{CONNECTION STRUCTURE EMBEDDED SUBSTRATE}
본 개시는 연결구조체 내장기판에 관한 것이다.
서버, 네트워크, 전장 등에 사용되는 인공지능(AI) 가속기 또는 자율주행 분야에서는 고성능 반도체가 사용되고 있다. 이들은 반도체 입출력 단자(I/O), 트랜지스터(Transistor) 수가 많은 고성능 제품으로 큰 사이즈의 반도체를 실장하므로 기판의 사이즈가 크고, 고밀도 미세회로를 요구하는 경우가 많이 있다. 기판의 전체 사이즈가 커지면 커질수록 개취수 및 수율 감소로 인하여 가격이 큰 폭으로 상승하기 때문에 기판의 가격을 줄일 수 있는 아이디어가 요구되고 있다.
본 개시의 여러 목적 중 하나는 별도의 연결구조체 접합을 위한 별도의 접착제 없이 연결구조체가 내장된 연결구조체 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 복수의 기판이 나란히 인접하게 배치하여 내장된 연결구조체 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 다이 투 다이간 고속신호 전송 시에 전기적 특성을 개선할 수 있는 연결구조체 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 복수의 기판을 연결하여 신호 전송 거리를 단축시켜 전기적 특성을 개선하는 연결구조체 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 연결구조체 내의 반경화 또는 부분경화된 절연재를 이용하여 연결구조체를 접합하고, 연결비아를 통해 복수의 기판을 연결하는 것이다.
예를 들면, 일례에 따른 연결구조체 내장기판은, 제1 절연바디 및 상기 제1 절연바디의 외부 및 내부 중 적어도 하나에 배치된 복수 층의 제1 배선층을 포함하는 인쇄회로기판; 및 상기 제1 절연바디 내에 매립되며, 제1 및 제2 기판을 포함하는 연결구조체; 를 포함하며, 상기 제1 및 제2 기판은 인접하여 배치되는 것일 수 있다.
예를 들면, 다른 일례에 따른 연결구조체 내장기판은, 캐비티를 갖는 제1 절연층, 상기 제1 절연층의 일면과 타면에 배치되는 제1 배선층을 포함하는 인쇄회로기판; 및 상기 캐비티 내부에 인접하여 배치되는 제1 및 제2 기판을 포함하는 연결구조체; 를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 하나로서 별도의 연결구조체 접합을 위한 별도의 접착제 없이 연결구조체가 내장된 연결구조체 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 복수의 기판이 나란히 인접하게 배치하여 내장된 연결구조체 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 다이 투 다이간 고속신호 전송 시에 전기적 특성을 개선할 수 있는 연결구조체 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 복수의 기판을 연결하여 신호 전송 거리를 단축시켜 전기적 특성을 개선하는 연결구조체 내장기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 연결구조체 내장기판의 일례를 개략적으로 나타낸 단면도다.
도 4 내지 도 7은 도 3의 연결구조체 내장기판에 내장되는 기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 8 내지 도 10은 도 3의 연결구조체 내장기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 11은 도 3의 연결구조체 내장기판의 Ⅰ-Ⅰ'평면도다.
도 12는 도 3의 연결구조체 내장기판의 변형 예를 개략적으로 나타낸 단면도다.
도 13은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 14 내지 도 16은 도 13의 연결구조체 내장기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 17은 도 14의 연결구조체 내장기판의 변형 예를 개략적으로 나타낸 단면도다.
도 18은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19 내지 도 22는 도 18의 연결구조체 내장기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 23은 도 18의 연결구조체 내장기판의 변형 예를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 표면에 복수의 전자부품이 실장된 연결구조체 내장기판(1121)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 연결구조체 내장기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 연결구조체 내장기판(700A1)은, 복수 층의 제1 절연층(111, 112, 113)을 포함하는 제1 절연바디(110)와 제1 절연바디(110) 상에 또는 내에 각각 배치된 복수 층의 제1 배선층(121, 122, 123)과 제1 절연바디(110) 내에 각각 배치된 복수 층의 제1 비아층(131, 132)을 포함하는 인쇄회로기판(100), 및 제1 절연바디(110) 내에 매립되며 복수 층의 제2 절연층(211, 212, 215)을 포함하는 제2 절연바디(210)와 제2 절연바디(210) 상에 또는 내에 각각 배치된 복수 층의 제2 배선층(221, 222, 223)과 제2 절연바디(210) 내에 각각 배치된 복수 층의 제2 비아층(231, 232)을 포함하며, 인접하여 나란히 배치되는 제1 및 제2 기판(200A, 200B)을 포함하는 연결구조체(200)를 포함한다. 이하의 설명에서, 제1 및 제2 기판(200A, 200B)은, 각각 미세회로를 포함하는 미세회로기판이며, 미세회로기판은, 인쇄회로기판(100)에 비하여 상대적으로 고밀도의 회로를 포함할 수 있다. 이에 관하여는, 후술하는 설명에서 자세히 설명하도록 한다. 한편, 제1 절연바디(110) 각각의 제1 절연층(111, 112, 113)과 제2 절연바디(210) 각각의 제2 절연층(211, 212, 215)은 절연 수지를 포함할 수 있고, 제2 절연바디(210)의 하면은 제1 절연바디(110)와 접할 수 있다.
한편, 복수의 절연층(111, 112, 113)은 각각 제1-1 절연층(111), 제1-2 절연층(112) 및 제1-3 절연층(113)을 포함할 수 있으며, 현재 도 3에 도시된 것 보다 더 많은 수의 절연층을 포함할 수도 있다.
이와 같이, 일례에 따른 연결구조체 내장기판(700A1)은 인쇄회로기판(100)에 연결구조체(200)를 내장한 구조를 가진다. 또한, 연결구조체(200)의 제2 절연바디(210)의 하면이 제1 절연바디(110)와 접하는 등, 별도의 접착제 없이 연결구조체(200)가 인쇄회로기판(100)에 접합된다.
일례에 따른 연결구조체 내장기판(700A1)에서, 인쇄회로기판(100)은 코어리스(coreless) 기판 형태일 수 있다. 예를 들면, 인쇄회로기판(100)은 제1-1 절연층(111), 제1-1 절연층(111)의 하측에 매립된 제1-1 배선층(121), 제1-1 절연층(111)의 상면 상에 배치된 제1-2 배선층(122), 제1-1 절연층(111)을 관통하며 제1-1 배선층(121)과 제1-2 배선층(122)을 연결하는 제1-1 비아층(131), 제1-1 절연층(111)의 상면 상에 배치되며 제1-2 배선층(122)을 덮는 제1-2 절연층(112, 제1-2 절연층(112)의 상면 상에 배치된 제1-3절연층(113), 제1-3 절연층(113)의 상면 상에 배치된 제1-3 배선층(123) 및 제1-2 절연층(112)과 제1-3 절연층(113)을 일괄 관통하며 제1-2 배선층(122)과 제1-3 배선층(123)을 연결하는 제1-2 비아층(132)을 포함할 수 있다.
인쇄회로기판(100)이 코어리스 구조를 가짐에 따라, 제1-1 절연층(111)의 하측에 매립된 제1-1 배선층(121)의 적어도 일부는 인쇄회로기판(100)의 외부로 노출된 형태를 가질 수 있다.
상술한 코어리스 구조의 인쇄회로기판(100)은, 일면 빌드업 공정을 통해 제작되거나, 양면 빌드업 공정을 통해 제작된 후 분리되어 제작될 수도 있다.
또한, 일례에 따른 연결구조체 내장기판(700A1)은, 인접하여 동일 레벨에 배치되는 제1 및 제2 기판(200A, 200B)을 포함하는 연결구조체(200)가 제1-2 절연층(112)의 상면과 접하도록 배치되고, 제1-3 절연층(113)에 의해 덮일 수 있다. 여기서, 인접하여 배치된다는 의미는, 제1 및 제2 기판(200A, 200B)이 구분되거나 분리된 캐비티 등 별도의 영역에 배치되는 것이 아닌, 구분되지 않은 동일한 영역 내에 배치됨을 의미할 수 있다. 즉, 제1 및 제2 기판(200A, 200B)이 인접하게 배치되었다 함은, 양자가 밀접하게 반드시 접촉되어야 하는 것은 아니며, 절연재 또는 다른 캐비티에 의해 구분되지 않은 영역에 배치된 구조, 또는 구분되었더라도 최단 거리로 연결될 수 있도록 일부에 연결될 수 있는 최단 경로가 마련되어 있는 구조를 말한다.
또한, 제1 및 제2 기판(200A, 200B)은, 도 3에 도시된 바와 같이, 동일 레벨에 나란하게 배치될 수 있으나 이에 한정되는 것은 아니다. 여기서 동일 레벨에 배치된다는 의미는, 수평적으로 완전히 동일한 높이에 배치됨을 의미하는 것은 아니고, 동일한 층의 동일한 면에 접촉하며 배치됨을 의미한다 할 것이다.
한편, 연결구조체 내장기판(700A1)은 제1-2 및 1-3 절연층(112, 113)과 연결구조체(200)을 관통하며 제1-3 배선층(123), 제2 배선층(221, 222, 223) 및 제1-2 배선층(122)을 전기적으로 연결하는 연결비아(310)를 포함할 수 있다. 또한, 제1-3 절연층(113)을 관통하며 제1-3 배선층(123)과 제2-1 배선층(221)을 연결하는 배선비아(320)를 포함할 수 있다.
도 3의 일례에 따른 연결구조체 내장기판(700A1)의 경우, 인쇄회로기판(100)에 코어층이 포함되지 않으며, 코어리스(coreless) 공정을 통해 제조될 수 있다. 제1 및 제2 기판(200A, 200B)은 후술할 도 4 내지 도 7의 공정을 통해 제조될 수 있으며, 빌드업된 제1-2 절연층(112)의 상면과 제1 및 제2 기판(200A, 200B)의 유기 절연층(215)이 접하도록 배치되어, 서로 나란하게 동일 레벨에 배치될 수 있다.
연결구조체(200)는 제1 및 제2 기판(200A, 200B)을 포함할 수 있으며, 제1 및 제2 기판(200A, 200B) 각각은 유기 절연층(215)이 최하측에 배치된 형태를 가진다. 이 때, 연결구조체(200)의 제2 절연바디(210)의 하면에 배치되는 유기 절연층(215)은 반 경화 또는 부분 경화 상태를 유지한 채로 제1-2 절연층(112) 상에 접합될 수 있으며, 연결구조체(200)가 접합된 후 경화 공정을 통하여 유기 절연층(215)이 경화됨으로써, 연결구조체(200)가 고정될 수 있다. 이를 통하여, 일례에 따른 연결구조체 내장기판(700A1)은 별도의 접착제 없이도 연결구조체(200)를 제1-2 절연층(112) 상에 고정시킬 수 있다.
종래의 기판 내장 인쇄회로기판의 경우, 인쇄회로기판(PCB)에 캐비티를 형성한 후 연결구조체에 부착된 접착제를 이용하여 연결구조체를 스타퍼 금속에 고정해야 후공정 진행 시에 연결구조체가 움직이지 않고 고정될 수 있다. 이 경우, 연결구조체 접합용으로 사용되는 접착제, 예컨대 DAF(Die Attach Film)는 사용 수명이 짧고 고가이기 때문에 사용수명 관리가 어려워 비용 상승의 요소로 작용할 수 있다. 일례에 따른 연결구조체 내장기판(700A1)의 경우, 별도의 접착제 없이 연결구조체(200)가 내장될 수 있어, 종래의 미세회로기판이 내장된 인쇄회로기판에서의 문제점들을 개선할 수 있다.
또한, 연결구조체 내장기판 내 코어가 없는 구조로서, 일례에 따른 연결구조체 내장기판(700A1)은 보다 얇은 두께로도 미세회로를 갖는 기판을 내장한 기판 구조를 가질 수 있다. 따라서, 전체 부품의 소형화 및 박형화에 유리한 효과를 달성할 수 있다.
제1 및 제2 기판(200A, 200B)의 유기 절연층(215)은 반 경화 또는 부분 경화가 가능한 유기 절연재료를 포함할 수 있다. 예를 들면, 유기 절연층(215)은 ABF(Ajinomoto Build-up Film)를 포함할 수 있으나, 반 경화 또는 부분경화 상태에서 배치 이후 경화처리로 접착성이 확보되는 절연재라면, 이에 한정되지 않고 사용될 수 있다.
한편, 연결구조체(200)는, 제1 및 제2 기판(200A, 200B)을 포함할 수 있으며, 상술한 연결구조체(200)에 관한 설명은 제1 및 제2 기판(200A, 200B) 각각에 동일하게 적용될 수 있다. 한편, 연결구조체(200)는 도면에 도시된 제1 및 제2 기판(200A, 200B) 이외에 더 많은 수 또는 더 적은 수의 미세회로기판을 포함할 수 있다.
제1 및 제2 기판(200A, 200B)은, 일례에 따른 연결구조체 내장기판(700A1) 내에서 동일 레벨에 배치될 수 있다. 도 3을 참조하면, 제1 및 제2 기판(200A, 200B) 각각은, 인쇄회로기판(100)의 제1-2 절연층(112) 상에 배치될 수 있다.
한편, 일례에 따른 연결구조체 내장기판(700A1)은, 연결구조체(200)를 관통하는 연결비아(310)를 포함한다. 상기 연결비아(310)는 제1 및 제2 기판(200A, 200B) 각각의 적어도 일부를 관통하도록 형성되며, 복수의 제2 배선층(221, 222, 223)과 연결되어 제1 및 제2 기판(200A, 200B)을 서로 전기적으로 연결한다. 종래의 연결구조체 내장기판의 경우, 기판 상부 또는 하부로 연결된 비아 및 배선층을 통하여 간접적으로 기판이 연결될 수 있으나, 일례에 따른 연결구조체 내장기판(700A1)의 경우, 연결비아(310)를 통해 제1 및 제2 기판(200A, 200B)이 직접 전기적으로 연결되므로, 신호 전송거리를 단축킬 수 있고, 신호 손실을 효과적으로 방지할 수 있다.
상기 연결비아(310)는, 연결구조체(200) 내의 제2 비아층(231, 232)과 테이퍼진 방향이 서로 반대일 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 연결비아(310)는 인쇄회로기판(100)의 제1 비아층(131, 132)과 동일한 방향으로 테이퍼질 수 있고, 제2 비아층(231, 232)은 연결비아(310)와 반대방향으로 테이퍼진 형상을 가질 수 있다.
한편, 연결비아(310)는, 연결구조체(200) 뿐만 아니라 인쇄회로기판(100)의 제1 절연바디(110)의 적어도 일부를 함께 관통할 수 있다. 예를 들면. 연결비아(310)는, 연결구조체(200)가 제1-1 절연층(111)과 동일 레벨에 매립된 이후, 제1-2 및 1-3 절연층(112, 113)을 관통하면서 동시에 연결구조체(200)를 관통할 수 있다.
연결비아(310)의 가공 및 도금 이후, 인쇄회로기판(100)의 복수 층의 제1 배선층(121, 122, 123) 중 최하측에 배치된 제1 배선층(123)은 연결비아(310)와 연결될 수 있다. 제1 배선층(123)은 연결비아(310)의 레이저 가공 시 스타퍼층(Stopper layer)으로서 기능할 수 있다.
한편, 연결구조체(200)의 복수 층의 제2 배선층(221, 222, 223) 중 최상측에 배치된 제2 배선층(221)은 복수 층의 제2 절연층(211, 212, 215) 중 최상측에 배치된 제2 절연층(211)의 상측에 매립되어 상면이 노출될 수 있다. 연결구조체(200)의 최상측에 배치된 제2 배선층(221)의 노출된 상면은 상술한 인쇄회로기판(100)의 복수의 제1 절연층(111, 112, 113) 중 최상측에 배치된 제1-3 절연층(113)으로 덮일 수 있다. 연결구조체(200)의 최상측에 배치된 제2 배선층(221)의 노출된 상면은 인쇄회로기판(100)의 복수 층의 제1 배선층(221, 222, 223) 중 최상측에 배치된 제1 배선층(123)과 배선비아(320)를 통하여 전기적으로 연결될 수 있다. 배선비아(320)는 인쇄회로기판(100)의 복수 층의 제1 절연층(111, 112, 113) 중 최상측에 배치된 제1-3 절연층(113)만을 관통할 수 있다.
이하에서는 첨부된 도면을 참조하여 일례에 따른 연결구조체 내장기판(700A1)의 구성요소에 대하여 이어서 설명한다.
인쇄회로기판(100)은 복수 층의 제1 절연층(111, 112, 113)을 포함하는 제1 절연바디(110)와 복수 층의 제1 배선층(121, 122, 123)과 복수 층의 제1 비아층(131, 132)을 포함할 수 있다. 복수 층의 제1 배선층(121, 122, 123)은, 각각 도체 패턴을 포함할 수 있으며, 복수 층의 제1 비아층(131, 132)은 상술한 복수 층의 제1 배선층(121, 122, 123)의 도체 패턴을 상호 전기적으로 연결시킬 수 있다.
복수의 제1 배선층(121, 122, 123)은, 각각 제1-1 배선층(121), 제1-2 배선층(122) 및 제1-3 배선층(123)을 포함할 수 있으며, 복수의 제1 비아층(131, 132, 133)은 각각 제1-1 비아층(131) 및 제1-2 비아층(132)을 포함할 수 있다.
복수 층의 제1 절연층(111, 112, 113)의 재료로는 각각 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것, 예를 들면, 프리프레그(prepreg), ABF 등이 이용될 수 있다. 복수 층의 제1 절연층(111, 112, 113)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
복수 층의 제1 배선층(121, 122, 123)의 재료로는 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수 층의 제1 배선층(121, 122, 123)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 복수 층의 제1 배선층(121, 122, 123)은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서, 프라이머 동박을 더 포함할 수도 있다. 복수 층의 제1 배선층(121, 122, 123)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
복수 층의 제1 비아층(131, 132)의 재료로도 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수 층의 제1 비아층(131, 132)도 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수 층의 제1 비아층(131, 132, 133)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 복수 층의 제1 비아층(131, 132)은 각각 테이퍼 형상를 가질 수 있다. 복수 층의 제1 비아층(131, 132)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 복수 층의 제1 비아층(131, 132, 133)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
연결구조체(200)는 제1 및 제2 기판(200A, 200B)을 포함한다. 제1 및 제2 기판(200A, 200B) 각각은, 복수 층의 제2 절연층(211, 212, 215)을 포함하는 제2 절연바디(210)와 복수 층의 제2 배선층(221, 222, 223)과 복수 층의 제2 비아층(231, 232)을 포함한다. 복수 층의 제1 배선층(221, 222, 223)은 각각 도체 패턴을 포함할 수 있으며, 복수 층의 제2 비아층(231, 232)은 상기 도체 패턴을 상호 전기적으로 연결시킬 수 있다. 연결구조체(200)는 코어리스(coreless) 기판 형태일 수 있다.
연결구조체(200)가 인쇄회로기판(100)에 내장되기 전의 구조를 예를 들면, 연결구조체(200)는 제2-1절연층(211), 제2-1절연층(211)의 하측에 매립된 제2-1배선층(221), 제2-1절연층(211)의 상면 상에 배치된 제2-2배선층(222), 제2-1절연층(211)을 관통하며 제2-1배선층(221)과 제2-2배선층(222)을 연결하는 제2-1비아층(231), 제2-1절연층(211)의 상면 상에 배치되며 제2-2배선층(222)을 덮는 제2-2절연층(212), 제2-2절연층(212)의 상면 상에 배치된 제2-3배선층(223), 제2-2절연층(212)을 관통하며 제2-2배선층(222)과 제2-3배선층(223)을 연결하는 제2 비아층(232), 및 제2-2절연층(212)의 상면 상에 배치되며 제2-3배선층(223)을 덮는 유기 절연층(215)을 포함할 수 있다.
상기 연결구조체(200)는, 후술하는 바와 같이 캐리어(710) 상에 배치된 상태로, 상하반전되어 인쇄회로기판(100)의 전구체의 제1-3 절연층(113)에 접합될 수 있으며, 따라서, 최종 구조에서의 연결구조체(200)는 상술한 연결구조체(200)의 내장 또는 접합 전 상태에 비하여 상하가 반전된 구조일 수 있다.
예를 들면, 인쇄회로기판(100)의 제1-3 절연층(113) 상에 내장된 연결구조체(200)의 구조는, 유기 절연층(215), 유기 절연층(215)의 상측에 매립된 제2-3배선층(223), 유기 절연층(215)의 상면 상에 배치된 제2-2 절연층(212), 제2-2 절연층(212)의 상측에 매립된 제2-2 배선층(222), 제2-2절연층(212)을 관통하며 제2-2배선층(222)과 제2-3배선층(223)을 연결하는 제2 비아층(232), 제2-2 절연층(212)의 상면 상에 배치되는 제2-1 절연층(211), 제2-1 절연층(211)의 상측에 매립되어 상면이 노출된 제2-1 배선층(221), 제2-1절연층(211)을 관통하며 제2-1배선층(221)과 제2-2배선층(222)을 연결하는 제2-1비아층(231)을 포함할 수 있다.
한편, 제1 및 제2 기판(200A, 200B)이 인쇄회로기판(100) 내에 내장된 이후, 연결비아(310)가 형성될 수 있다. 연결비아(310)는, 연결구조체(200)를 관통한다. 구체적으로, 연결비아(310)는 제1 및 제2 기판(200A, 200B) 각각의 적어도 일부를 관통하며, 제1 및 제2 기판(200A, 200B) 각각의 복수 층의 제2 배선층(221, 222, 223) 중 어느 하나의 적어도 일부와 전기적으로 연결될 수 있다.
따라서, 소정 거리 이격되어 내장된 제1 및 제2 기판(200A, 200B)은, 연결비아(310)를 통해 전기적으로 연결될 수 있으며, 이는 인쇄회로기판(100)의 배선층 및 비아를 통해 연결되는 것보다 신호 전송 거리를 단축시키는 효과를 달성시킬 수 있다.
한편, 고성능 제품에 있어서, I/O 개수가 증가하여 보다 미세회로를 구비한 기판을 필요로 하며, 사이즈가 큰 인쇄회로기판(100) 및 미세회로기판을 사용해야 하는데, 이 때 사이즈가 큰 미세회로기판 제작 시 개취수 및 수율 감소로 인하여 기판의 제조 비용이 상승하는 문제점이 있다. 일례에 따른 연결구조체 내장기판(700A1)의 경우, 제1 및 제2 기판(200A, 200B) 각각을 보다 작은 사이즈로 제작한 이후, 연결비아(310)를 통해 인쇄회로기판(100) 내부에서 연결함으로써, 큰 사이즈의 미세회로기판을 사용한 것과 동일한 효과를 달성할 수 있음과 동시에 제조 과정에 있어서 생산성 및 비용 상승의 문제를 해결할 수 있다.
상술한 연결비아(310)는, 연결구조체(200)을 관통하며 동시에 인쇄회로기판(100)의 제1-2 및 제1-3 절연층(112, 113)을 관통할 수 있다. 또한, 연결비아(310)는 인쇄회로기판(100)의 제1-2 및 제1-3 배선층(122, 123)과 전기적으로 연결될 수 있다. 즉, 연결비아(310)는 인쇄회로기판(100)의 적어도 일부 및 연결구조체(200)을 관통함으로써, 인쇄회로기판(100)과 연결구조체(200)를 연결하며, 보다 신호 전송 거리를 단축시킬 수 있어 신호 손실 방지에 유리하고, 신호 전송 속도를 증가시키는 효과를 달성할 수 있다.
복수 층의 제2 절연층(211, 212, 215)의 재료로는 각각 절연물질이 사용될 수 있다. 예를 들면, 제2-1절연층(211)과 제2-2절연층(212)의 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것, 예를 들면, 프리프레그(prepreg) 등이 이용될 수 있다. 또는, 감광성 절연물질인 PID(Photo Imageable Dielectric)을 이용할 수도 있으나 이에 한정되는 것은 아니다.
한편, 유기 절연층(215)의 절연물질로는 ABF를 이용할 수 있으나 반 경화 또는 부분경화 상태에서 배치 이후 경화처리로 접착성이 확보되는 절연재라면, 이에 한정되지 않고 사용될 수 있다. 복수 층의 제2 절연층(211, 212, 215)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있어 층수에 한정이 있는 것은 아니다. 그러나, 더 많은 수 또는 더 적은 수의 제2 절연층이 배치된 경우에도, 연결구조체(200)의 최하층에 배치된 절연층은 유기 절연층으로서 ABF를 포함할 수 있다.
복수 층의 제2 배선층(221, 222, 223)의 재료로는 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수 층의 제2 배선층(221, 222, 223)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 복수 층의 제2 배선층(221, 222, 223)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서, 프라이머 동박을 더 포함할 수도 있다. 복수 층의 제2 배선층(221, 222, 223)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
복수 층의 제2 비아층(231, 232)의 재료로도 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수 층의 제2 비아층(231, 232)도 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수 층의 제2 비아층(231, 232)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 복수 층의 제2 비아층(231, 232)은 각각 테이퍼 형태를 가질 수 있다. 복수 층의 제2 비아층(231, 232)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 복수 층의 제2 비아층(231, 232)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
제1 및 제2 기판(200A, 200B)을 포함하는 연결구조체(200)는, 제2 배선층(221, 222, 223)을 포함하며, 제2 배선층(221, 222, 223)은 미세회로로 구성될 수 있다. 제2 배선층(221, 222, 223)이 미세회로로 구성됨에 따라, 보다 신호 전달 특성이 우수해질 수 있고, 사이즈가 큰 기판에 미세회로를 갖는 기판을 다수 배치할 수 있어, 수율 향상 및 개취수 증가에 기여할 수 있다. 또한, 미세회로의 다수 배치로 인한 신호 특성의 향상을 꾀할 수 있다.
연결구조체(200)의 복수 층의 제2 배선층(221, 222, 223)이 미세회로를 갖는다는 의미에 대해 구체적으로 설명한다. 복수 층의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수 층의 제1 배선층(121, 122, 123)보다 상대적으로 고밀도 회로를 포함할 수 있다. 여기서 고밀도라 함은, 상대적으로 파인 피치(Fine pitch)를 갖는다는 의미 및/또는 상대적으로 작은 간격을 갖는다는 의미일 수 있다.
고밀도 회로의 예를 들면, 연결구조체(200)의 복수 층의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수 층의 제1 배선층(121, 122, 123)보다 상대적으로 파인 피치(Fine pitch)를 가질 수 있다.
여기서 피치(pitch)란, 같은 층에 배치된 각각의 배선층에서, 어느 일 도체 패턴의 중심에서 그와 인접한 다른 타 도체 패턴의 중심까지의 거리를 의미할 수 있다. 또한, 본 개시에서 복수 층의 제1 배선층(121, 122, 123) 및 복수 층의 제2 배선층(221, 222, 223)의 피치(pitch)는, 배선층 각각의 피치를 의미하는 것이 아닌, 평균(average)값의 피치를 의미할 수 있다. 즉, 제1 및 제2 기판(200A, 200B) 각각의 복수 층의 제2 배선층(221, 222, 223)이 인쇄회로기판(100)의 복수 층의 제1 배선층(121, 122, 123)보다 상대적으로 파인 피치(Fine pitch)를 가진다는 의미는, 복수 층의 제2 배선층(221, 222, 223) 내의 각각의 피치의 평균 값이 복수 층의 제1 배선층(121, 122, 123) 내 각각의 피치의 평균 값보다 작을 수 있다는 것을 의미한다.
예를 들면, 인쇄회로기판(100)의 복수 층의 제1 배선층(221, 222, 223) 중 적어도 하나의 층의 평균 피치를 제1 피치라 하고, 연결구조체(200)의 복수 층의 제2 배선층(221, 222, 223) 중 적어도 하나의 층의 평균 피치를 제2 피치라 할 때, 제1 피치가 제2 피치보다 클 수 있다.
또 다른 고밀도회로의 예를 들면, 인쇄회로기판(100)의 복수 층의 제1 배선층(221, 222, 223) 사이의 평균 간격을 제1 간격이라 하고, 연결구조체(200)의 제1 및 제2 기판(200A, 200B) 각각의 복수 층의 제2 배선층(221, 222, 223) 사이의 평균 간격을 제2 간격이라 할 때, 제1 간격이 제2 간격보다 클 수 있다. 여기서 간격이라 함은, 복수 층의 제1 배선층(221, 222, 223) 및 복수 층의 제2 배선층(221, 222, 223) 에서 각각의 배선층 사이의 층간 간격을 의미할 수 있다.
도 3의 일례에 따른 연결구조체 내장기판(700A1)의 경우, 코어리스(coreless)구조로서, 인쇄회로기판(100)이 제1-1 절연층(111)에 제1-1 배선층(121)이 매립된 구조를 가지며, 제1 및 제2 기판(200A, 200B)은 제1-2 절연층(112) 상면에 배치된 구조를 개시하나, 인쇄회로기판(100)이 코어층을 가질 수도 있고, 코어층의 캐비티에 제1 및 제2 기판(200A, 200B)이 내장될 수도 있다. 이는 후술하는 다른 일례에 따른 연결구조체 내장기판에서 보다 자세히 설명하도록 한다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 4 내지 도 7은 도 3의 연결구조체 내장기판에 내장되는 기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 4 내지 도 6을 참조하면, 먼저, 적어도 일면에 시드층(711)이 형성된 캐리어(710)를 준비한다. 다음으로, 캐리어(710)의 시드층(711) 상에 복수 층의 제2 절연층(211, 212, 215)과 복수 층의 제2 배선층(221, 222, 223)과 복수 층의 제2 비아층(231, 232, 233)을 형성한다. 복수 층의 제2 절연층(211, 212, 215)은 절연 재료의 도포 및 경화나 절연 필름의 적층 및 경화 등으로 형성할 수 있다. 복수 층의 제2 배선층(221, 222, 223)은 도금 공정을 통하여 형성할 수 있다. 복수 층의 제2 비아층(231, 232, 233)은 포토리소그래피 공정 등을 통한 비아홀 가공 후 도금 공정을 통하여 형성할 수 있다. 이를 통하여 적층체가 형성된다.
도 7를 참조하면, 다음으로, 캐리어(710)가 부착된 상태로 적층체를 소잉하여, 제1 및 제2 기판(200A, 200B)을 각각 형성한다. 이후, 유닛 단위의 적층체, 즉, 제1 및 제2 기판(200A, 200B)을 포함하는 연결구조체(200)를 인쇄회로기판(100)의 제1-1 절연층(111)에 내장한다.
이후의 일례에 따른 연결구조체 내장기판(700A1)의 제조 공정은 후술한다.
도 8 내지 도 10은 도 3의 연결구조체 내장기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 8 내지 도 10은, 일면 빌드업 공정에 따라 제작된 인쇄회로기판(100)과 그 전구체를 개시하나, 도시된 바와 달리 양면 빌드업 고정에 따라 인쇄회로기판(100)과 그 전구체가 제작될 수 있음은 자명하다.
도 8을 참조하면, 캐리어기판(도시되지 않음)를 이용하여, 인쇄회로기판(100)의 전구체가 제작된다. 인쇄회로기판(100)의 전구체는, 제1-1 배선층(121)이 하측에 매립된 제1-1 절연층(111), 제1-1 절연층(111) 상에 배치된 제1-2 배선층(122), 제1-1 절연층(111) 상에 배치되어 제1-2 배선층(122)을 덮는 제1-2 절연층(112), 제1-1 절연층(111)을 관통하며 제1-2 배선층(122) 및 제1-1 절연층(111)을 연결하는 제1-1 비아층(131)을 포함한다.
제1-2 절연층(112)의 상면 상에는, 제1 및 제2 기판(200A, 200B)이 배치될 수 있다. 제1 및 제2 기판(200A, 200B)은, 각각 캐리어(710) 상에 배치된 채로 제1-2 절연층(112)의 상면 상에 배치되고, 이후 캐리어(710) 및 시드층(711)이 제거되는 공정을 거친다.
이 때, 제1 및 제2 기판(200A, 200B) 각각의 최하측에 배치된 유기 절연층(215)이 제1-2 절연층(112)과 접하도록 배치된다.
도 9를 참조하면, 제1 및 제2 기판(200A, 200B)을 매립시키는 제1-3 절연층(113)이 배치된다. 이후, 제1-3 절연층(113)의 적어도 일부를 관통하는 제1 내지 제3 비아홀(V1, V2, V3)가 레이저 가공 등의 통상의 가공방식을 통해 가공될 수 있다. 이 때, 제1 및 제3 비아홀(V1, V3)은, 제1-2 절연층(112)의 일부에도 형성될 수 있다.
제1 및 제3 비아홀(V1, V3)의 가공 시, 제1-2 배선층(122)이 스토퍼(Stopper) 층으로서 기능하여, 레이저 가공을 제어할 수 있고, 제2 비아홀(V2) 가공 시, 제1 및 제2 기판(200A, 200B)의 제2-1 절연층(211)의 상측에 매립된 제2-1 배선층(221)이 스토퍼(Stopper) 층으로서 기능하여, 레이저 가공을 제어할 수 있다.
도 9에 개시된 바와 같이, 제1 및 제2 기판(200A, 200B)이 제조 공정에서의 상태로부터 상하 반전된 형태로 제1-2 절연층(112)과 접하도록 배치되고, 이후 제2 비아홀(V2)이 가공 되므로, 추후 제2 비아홀(V2)을 도금하여 형성되는 연결비아(310)는 제1 및 제2 기판(200A, 200B)의 제2 비아층(231, 232)과 반대방향으로 테이퍼진 형상을 가질 수 있다.
이후, 가공된 제1 내지 제3 비아홀(V1, V2, V3)을 도금하는 공정 및 포토 리소그래피 등의 패터닝 공정을 거침으로써, 도 3에 개시된 일례에 따른 연결구조체 내장기판(700A1)이 제작될 수 있다.
도 11은 도 3의 연결구조체 내장기판의 Ⅰ-Ⅰ'평면도다.
도 11은, 도 3의 일례에 따른 연결구조체 내장기판(700A1)의 Ⅰ-Ⅰ'평면에 따른 평면도를 개시한다. 도 11에 도시된 바와 같이, 일례에 따른 연결구조체 내장기판(700A1)은, 제1 및 제2 기판(200A, 200B) 외에 더 많은 수의 미세회로기판을 포함할 수 있으며, 그 예시로서, 도 12의 경우 제3 및 제4 기판이 더 포함된 연결구조체(200)의 구조를 도시한다. 제3 및 제4 기판 역시, 제1 및 제2 기판(200A, 200B)과 마찬가지로 인접한 위치에 배치될 수 있다. 이 경우, 모든 미세회로기판이 각각이 서로 인접하여야 하는 것은 아니고, 적어도 하나의 미세회로기판이 다른 하나의 미세회로기판과 인접하여 배치되면 족하다 할 것이다. 인접하다는 의미는, 상술한 바와 같이, 양자가 밀접하게 반드시 접촉되어야 하는 것은 아니며, 절연재 또는 다른 캐비티에 의해 구분되지 않은 영역에 배치되어 양자가 서로 최단 거리로 연결될 수 있도록 배치되는 구조를 말한다.
도 11의 평면도에서 알 수 있듯, 연결비아(310)가 동일 층에서 복수 개로 배치될 수 있음은 자명하다 할 것이며, 각각의 연결비아(310)는 2 이상의 기판에 걸쳐서 가공될 수 있다. 따라서, 연결비아(310)는 2 이상의 미세회로기판 각각의 적어도 일부를 관통하는 구조를 가질 수 있다. 또한, 연결비아(310)은 도 12에 도시된 바와 같이 기판 상의 제2-1 배선층(221)과 전기적으로 연결될 수 있고, 각각의 기판이 연결비아(310)를 통해 전기적으로 연결될 수 있다.
도 12는 도 3의 연결구조체 내장기판의 변형 예를 개략적으로 나타낸 단면도다.
도 12의 연결구조체 내장기판의 변형례(700A2)에 따르면, 도 3의 일례에 따른 연결구조체 내장기판(700A1) 상에 복수의 전자부품(510, 520)이 더 배치될 수 있다. 인쇄회로기판(100)의 외층에는, 제1 배선층(121, 122, 123)의 적어도 일부를 노출시키는 개구부를 갖는 솔더레지스트(400)가 배치될 수 있다. 이 때, 개구부를 통해 노출되는 제1 배선층(121, 122, 123)은, 인쇄회로기판(100)의 외부 접속을 위한 패드로서 기능할 수 있다.
또한, 도면을 참조하면, 변형 예에 따른 연결구조체 내장기판(700A2)은, 복수의 전자부품(510, 520)이 범프(511, 521)와 전기연결금속(600) 등을 통하여 인쇄회로기판(100) 상에 표면실장 배치된다. 복수의 전자부품(510, 520) 각각의 적어도 일부는 연결구조체(200)를 통하여 서로 전기적으로 연결될 수 있다. 연결구조체(200) 및 연결구조체(200)를 관통하는 연결비아(310)에 의하여, 복수의 전자부품(510, 520) 간의 전기적 신호 전달 특성이 향상될 수 있고, 신호 송신 거리가 단축되어, 신호 손실을 방지할 수 있다. 복수의 전자부품(510, 520)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 IC 다이(Integrated Circuit Die)일 수 있다. 필요에 따라서는, 복수의 전자부품(510, 520)은 IC 다이 외에도 칩 형태의 인덕터나 칩 형태의 커패시터 등일 더 포함할 수 있다. 범프(511, 521)는 구리(Cu) 등의 금속 물질을 포함할 수 있다. 전기연결금속(600)은 주석(Sn)이나 주석(Sn)을 포함하는 합금, 예컨대 솔더 등을 포함할 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 13은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 13에 도시된 다른 일례에 따른 연결구조체 내장기판(700B1)의 경우, 일례에 따른 연결구조체 내장기판(700A1)에 비해, 코어층이 배치되며, 연결구조체(200)가 내장된 층이 다르다는 점에 차이가 있다. 이에, 본 실시예에 따른 연결구조체 내장기판(700B1)에 관한 설명에서는, 상술한 일례에 따른 연결구조체 내장기판(700A1)과 상이한 점을 위주로 설명하며, 일례에 따른 연결구조체 내장기판(700A1)과 중복되는 구성에 있어서는, 동일한 설명이 적용될 수 있다.
도 13을 참조하면, 다른 일례에 따른 연결구조체 내장기판(700B1)의 경우, 인쇄회로기판(100)은, 코어(Core)층을 가질 수 있으며, 예를 들면, 인쇄회로기판(100)의 제1-1 절연층(111)이 코어층으로서 기능할 수 있다. 따라서, 코어층인 제1-1 절연층(111)의 일면 및 타면에는, 제1-1 배선층(121)이 각각 배치되는 구조를 가질 수 있다.
한편, 다른 일례에 따른 연결구조체 내장기판(700B1)의 경우, 인쇄회로기판(100)의 제1-1 절연층(111)이 코어층으로서 기능하며, 제1-1 절연층(111)의 일면 및 타면에 제1-1 배선층(121)이 배치될 수 있다. 제1-1 절연층(111)의 양면 가공을 통해 제1-1 배선층(121) 및 제1-1 비아층(131)이 형성될 수 있고, 그에 따라 제1-1 절연층(111)에 형성된 제1-1 비아층(131)은 모래시계 형상을 가질 수 있다. 즉, 제1-1 비아층(131)은, 제1-1 절연층(111)의 일면 및 타면 각각에서부터 제1-1 절연층(111)의 중심부로 갈수록 폭이 좁아지는 형상을 가질 수 있다. 또한, 제1-2 및 제1-3 비아층(132, 133)은 각각 제1 배선층(121)을 향할수록 폭이 좁아지는 테이퍼 형상을 가질 수 있다. 결과적으로, 제1-2 및 제1-3 비아층(132, 133)은 서로 반대방향으로 테이퍼진 형상을 가질 수 있다.
한편, 다른 일례에 따른 연결구조체 내장기판(700B1)의 인쇄회로기판(100)은 제1-4 및 1-5 절연층(114, 115)을 더 포함할 수 있고, 연결구조체(200)는 제1-4 절연층(114)의 상면과 접하도록 배치되며, 제1-5 절연층(115)에 의해 매립될 수 있다.
한편, 다른 일례에 따른 연결구조체 내장기판(700B1)의 인쇄회로기판(100)은, 제1-4 및 1-5 절연층(114, 115)을 일괄적으로 관통하는 제1-4 비아층(134)을 더 포함할 수 있다. 제1-4 비아층(134)은 제1-2 배선층(122) 및 제1-4 배선층(124)을 전기적으로 연결할 수 있으며, 제1-2 비아층(132)과 동일한 방향으로 테이퍼진 형상을 가질 수 있다.
한편, 연결비아(310)는, 제1-4 및 1-5 절연층(114, 115)을 관통하며, 제1-4 배선층(124)과 제1-2 배선층(122)을 전기적으로 연결할 수 있다.
또한, 연결비아(310)는 제1 및 제2 기판(200A, 200B) 각각의 적어도 일부를 관통하므로써, 제1-4 배선층(124)과 제1-2 배선층(122)을 제2 배선층의 적어도 일부와 전기적으로 연결할 수도 있다.
다른 일례에 따른 연결구조체 내장기판(700B1) 역시, 앞선 일례에 따른 연결구조체 내장기판(700A1)의 구조와 유사하게, 연결구조체(200)의 최하층에 배치된 유기 절연층(215)이 ABF 등의 반 경화 또는 부분경화 상태에서 배치 이후 경화처리로 접착성이 확보되는 절연재를 포함하며, 반 경화 또는 부분경화 상태로 제1-4 절연층(114)의 상면과 접하도록 배치될 수 있다. 이후, 반 경화 또는 부분경화 상태의 유기 절연층(215)이 경화되어, 제1-4 절연층(114)에 연결구조체(200)를 접착시킬 수 있다.
따라서, 본 발명의 다른 일례에 따른 연결구조체 내장기판(700B1) 역시, 별도의 접착층이 필요하지 않아 비용 감소 및 생산성 향상 효과를 꾀할 수 있다. 또한, 캐비티 가공을 이용해 기판을 내장하는 공정을 이용하지 않으므로, 제1-5 절연층(115)에 캐비티를 형성하는 공정이 생략될 수 있어 공정의 간소화 효과를 달성할 수 있다.
도 14 내지 도 17은 도 13의 연결구조체 내장기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
다른 일례에 따른 연결구조체 내장기판(700B1)의 제조 공정에 있어서도, 상술한 도 4 내지 도 7의 공정에 따라 얻어진 제1 및 제2 기판(200A, 200B)이 그대로 이용될 수 있다.
도 14를 참조하면, 복수의 제1 절연층(111, 112, 113, 114), 복수의 제1 배선층(121, 122, 123) 및 복수의 제1 비아층(131, 132, 133)을 포함하는 인쇄회로기판(100)의 전구체에 반 경화 또는 부분 경화 상태의 유기 절연층(215)을 이용하여 분리된 제1 및 제2 기판(200A, 200B)을 접합한다. 구체적으로, 도 14의 인쇄회로기판(100)의 전구체의 최상층에는 제1-4 절연층(114)이 배치될 수 있고, 제1-4 절연층(114)과 유기 절연층(215)이 접하도록 제1 및 제2 기판(200A, 200B)이 배치될 수 있다.
다음으로, 도 15를 참조하면, 캐리어(710)를 분리하고, 시드층(711)을 에칭으로 제거한다. 그 후, 제1-5 절연층(115)으로 연결구조체(200)를 매립시킬 수 있다.
도 16을 참조하면, 이후 제1 내지 제3 비아(V1, V2, V3)가 가공될 수 있다. 이 때, 제1-2 배선층(122)이 제1 내지 제3 비아(V1, V2, V3)의 레이저 가공 시 스타퍼층으로서 기능할 수 있다. 이후 도금 및 포토리소그래피 등의 패터닝 공정을 거친 이후, 경화 공정을 거쳐 연결구조체(200)의 유기 절연층(215)을 경화 및 고정시키면, 상술한 다른 일례에 따른 연결구조체 내장기판(700B1)을 제조할 수 있다.
한편, 다른 일례에 따른 연결구조체 내장기판(700B1)의 경우, 인쇄회로기판(100)의 제1-1 절연층(111)이 코어층으로서 기능하며, 인쇄회로기판(100)의 제조 과정에서 동박적층판(Copper Clad Laminate)이 이용될 수 있다. 동박적층판의 양면 가공을 통해 제1-1 배선층(121) 및 제1-1 비아층(131)이 형성될 수 있고, 그에 따라 제1-1 절연층(111)에 형성된 제1-1 비아층(131)은 모래시계 형상을 가질 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 17은 도 14의 연결구조체 내장기판의 변형 예를 개략적으로 나타낸 단면도다.
도 17의 연결구조체 내장기판의 변형례(700B2)에 따르면, 도 13의 다른 일례에 따른 연결구조체 내장기판(700B1) 상에 복수의 전자부품(510, 520)이 더 배치될 수 있다. 인쇄회로기판(100)의 외층에는, 제1 배선층(121, 122, 123)의 적어도 일부를 노출시키는 개구부를 갖는 솔더레지스트(400)가 배치될 수 있다. 이 때, 개구부를 통해 노출되는 제1 배선층(121, 122, 123)은, 인쇄회로기판(100)의 외부 접속을 위한 패드로서 기능할 수 있다.
또한, 도면을 참조하면, 변형 예에 따른 연결구조체 내장기판(700B2)은, 복수의 전자부품(510, 520)이 범프(511, 521)와 전기연결금속(600) 등을 통하여 인쇄회로기판(100) 상에 표면실장 배치된다. 복수의 전자부품(510, 520) 각각의 적어도 일부는 연결구조체(200)를 통하여 서로 전기적으로 연결될 수 있다. 연결구조체(200) 및 연결구조체(200)를 관통하는 연결비아(310)에 의하여, 복수의 전자부품(510, 520) 간의 전기적 신호 전달 특성이 향상될 수 있고, 신호 송신 거리가 단축되어, 신호 손실을 방지할 수 있다. 복수의 전자부품(510, 520)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 IC 다이일 수 있다. 필요에 따라서는, 복수의 전자부품(510, 520)은 IC 다이 외에도 칩 형태의 인덕터나 칩 형태의 커패시터 등일 더 포함할 수 있다. 범프(511, 521)는 구리(Cu) 등의 금속 물질을 포함할 수 있다. 전기연결금속(600)은 주석(Sn)이나 주석(Sn)을 포함하는 합금, 예컨대 솔더 등을 포함할 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 18은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 18에 개시되는 다른 일례에 따른 연결구조체 내장기판(700C1)은, 상술한 다른 일례에 따른 연결구조체 내장기판(700B1)에 비하여, 연결구조체(200)의 구성, 연결구조체(200)가 배치된 층 및 그 제조방법에 있어서 차이가 있다.
따라서, 중복되는 구성에 있어서는 상술한 다른 일례에 따른 연결구조체 내장기판(700B1)의 설명이 그대로 적용될 수 있으며, 이하의 설명에서는 차이점을 위주로 설명하도록 한다.
도 18을 참조하면, 다른 일례에 따른 연결구조체 내장기판(700C1)의 경우, 제1-1 절연층(111)이 코어층으로서 기능하며, 제1-1 절연층(111)에 형성된 캐비티 내부에 연결구조체(200)가 배치될 수 있다.
다른 일례에 따른 연결구조체 내장기판(700C1)의 경우, 제1 및 제2 기판(200A, 200B)은, 유기 절연층(215) 대신 제2-3 절연층(213)을 포함할 수 있다. 도 18에 도시된 바와 같이, 제1 및 제2 기판(200A, 200B)의 제2-3 절연층(213)의 경우, 제2-1 및 제2-2 절연층(211, 212)과 동일한 물질을 포함할 수 있으며, 그에 따라 에폭시 수지, 프리프레그, PID 등 통상의 절연재질을 포함할 수 있으며, 반드시 ABF 재질을 포함하여야 하는 것은 아니다.
한편, 연결구조체(200)의 제2 절연바디(210)의 하면은 인쇄회로기판(100)의 제1 절연바디(110)의 복수 층의 제1 절연층(111, 112, 113) 중 어느 하나의 상면과 접할 수 있다. 구체적으로, 연결구조체(200)의 최하측에 배치되는 제2-3 절연층(213)은, 제1-3 절연층(113)과 접하도록 배치될 수 있다. 상술한 제1-1 절연층(111), 제1-2 절연층(112) 및 제1-3 절연층(113) 간의 경계는 명확할 수도 있고, 불분명할 수도 있다.
한편, 다른 일례에 따른 연결구조체 내장기판(700C1)에서, 인쇄회로기판(100)은 코어(core)층을 가질 수 있다. 이 때, 복수 층의 제1 절연층(111, 112, 113) 중 내부에 배치된 제1-1 절연층(111)이 인쇄회로기판(100)의 코어층으로서 기능할 수 있다. 이 경우, 도 18에 도시된 바와 같이, 코어층인 제1-1 절연층(111)의 일면과 타면에 복수의 제1-1 배선층(121)이 배치될 수 있으며, 제1-1 비아층(131)은 제1-1 절연층(111)을 관통하며 제1-1 배선층(121)과 전기적으로 연결될 수 있다.
예를 들면, 코어층인 제1-1 절연층(111)을 관통하는 제1 비아층(131)은, 제1-1 절연층(111)의 일면 및 타면에서 중심부로 갈수록 테이퍼지는 모래시계 형상을 가질 수 있고, 제1-2 및 제1-3 비아층(132, 133)은 각각 제1 배선층(121)을 향할수록 폭이 좁아지는 테이퍼 형상을 가질 수 있다. 결과적으로, 제1-2 및 제1-3 비아층(132, 133)은 서로 반대방향으로 테이퍼진 형상을 가질 수 있다.
도 19 내지 도 22는 도 18의 연결구조체 내장기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 19에 도시된 바와 같이, 절연재(11), 절연재(11)의 일면 및 타면에 배치된 금속층(12)을 포함하는 동박적층판(Copper Clad Laminate)를 준비한다. 이후, 도 20에 도시되는 바와 같이, 동박적층판(10)에 캐비티(C) 및 관통홀을 형성한다. 다음으로, 캐비티(C)가 형성된 동박적층판(10)의 일면에 테이프(tape)를 부착하고, 테이프에 도 7에서 제작된 제1 및 제2 기판(200A, 200B)을 부착시킨다.
이후, 유동성을 갖는 절연재를 캐비티(C)의 잉여 공간에 충진시킨 다음, 경화처리를 통해 제1-2 절연층(112)을 형성하고, 테이프를 제거한다. 이후 테이프가 제거된 영역에 제1-3 절연층(113)을 적층시켜, 제1 및 제2 기판(200A, 200B)이 제1-1 절연층(111) 내에 완전히 매립된 구조가 완성된다.
다른 일례에 따른 연결구조체 내장기판(700C1)의 경우, 제1 및 제2 기판(200A, 200B)을 배치하는 공정에 있어서, 일례 및 다른 일례에 따른 연결구조체 내장기판(700A1, 700B1)과 달리 제2-3 절연층(213)이 반 경화 또는 부분경화된 상태로 배치되는 것이 아닌, 완전히 경화된 상태에서 배치된다. 이는 제1 및 제2 기판(200A, 200B)을 테이프를 이용하여 제1-1 절연층(111)의 캐비티(C)에 배치하기 때문이다.
도 21은, 상술한 제1 및 제2 기판(200A, 200B)이 제1-1 절연층(111) 내에 완전히 매립된 구조를 개시한다. 이 경우, 가장 최하측에 배치된 제2-3 절연층(213)이 제1-3 절연층(113)과 접하는 구조를 가질 수 있다.
한편, 도시되지는 않았지만, 상술한 바와 같이 제2-3 절연층(213)이 반 경화 또는 부분경화된 상태로 배치되는 것이 아닌, 완전히 경화된 상태에서 배치되므로, 다른 일례에 따른 연결구조체 내장기판(700C1)의 경우 제1 및 제2 기판(200A, 200B)이 상하 반전되지 않고, 제조과정에서와 동일하게 제2-3 절연층(213)이 가장 상측에 배치되도록 캐비티(C)안에 내장될 수도 있다. 이 경우, 제2-1 배선층(221)은, 제2-1 절연층(211)의 하측에 매립되어, 연결구조체(200)의 하면을 향해 일부가 노출된 구조를 가질 수 있다.
따라서, 다른 일례에 따른 연결구조체 내장기판(700C1)의 제1 및 제2 기판(200A, 200B)의 경우 복수의 제2 비아층(231, 232)은, 각각 상부를 향해 폭이 좁아지도록 테이퍼진 형상을 가질 수도 있고, 각각 하부를 향해 폭이 좁아지도록 테이퍼진 형상을 가질 수도 있다.
또한, 제1 및 제2 기판(200A, 200B)이 서로 상하 반전된 형태로 배치될 수도 있다. 이 경우, 예를 들면, 제1 기판(200A)의 복수의 제2 비아층(231, 232)은 상하 반전되어 상부를 향해 갈수록 폭이 좁아지도록 테이퍼진 형상을 가지는 반면, 제2 기판(200B)의 복수의 제2 비아층(231, 232)은 상하 반전되지 않아 하부를 향해 갈수록 폭이 좁아지도록 테이퍼진 형상을 가질 수 있다.
이와 같이, 다른 일례에 따른 연결구조체 내장기판(700C1)의 경우, 다른 실시예에 비하여 연결구조체(200)의 배치 자유도가 높고, 그에 따라 설계 상의 자유도 확보가 가능하다.
도 22를 참조하면, 제1 절연바디(111, 112, 113)에 제1 내지 제3 비아홀(V1, V2, V3)이 가공된 구조가 개시된다. 이 때 제1 비아홀(V1)은, 제3 배선층(123)을 스타퍼(Stopper)층으로 삼아 가공될 수 있고, 제2 비아홀(V2)은, 연결구조체(200)의 상면으로 노출되는 제2-1 배선층(221)을 스타퍼층으로 삼아 가공될 수 있으며, 제3 비아홀(V3)은 제1 배선층(121)을 스타퍼층으로 삼아 가공될 수 있다. 따라서, 본원발명은 별도의 스타퍼층을 필요로 하지 않을 수 있다. 이후, 도금 및 포토리소그래피 등의 패터닝 공정을 통해, 도 18에 개시된 다른 일례에 따른 연결구조체 내장기판(700C1)의 구조가 완성될 수 있다.
도 23은 도 18의 연결구조체 내장기판의 변형 예를 개략적으로 나타낸 단면도다.
도 23의 연결구조체 내장기판의 변형례(700C2)에 따르면, 도 18의 일례에 따른 연결구조체 내장기판(700C1) 상에 복수의 전자부품(510, 520)이 더 배치될 수 있다. 인쇄회로기판(100)의 외층에는, 제1 배선층(121, 122, 123)의 적어도 일부를 노출시키는 개구부를 갖는 솔더레지스트(400)가 배치될 수 있다. 이 때, 개구부를 통해 노출되는 제1 배선층(121, 122, 123)은, 인쇄회로기판(100)의 외부 접속을 위한 패드로서 기능할 수 있다.
도 23을 참조하면, 변형 예에 따른 연결구조체 내장기판(700C2)은, 상술한 다른 일례에 따른 연결구조체 내장기판(700C1)에 있어서, 복수의 전자부품(510, 520)이 범프(511, 521)와 전기연결금속(600) 등을 통하여 인쇄회로기판(100) 상에 표면실장 배치된다. 복수의 전자부품(510, 520) 각각의 적어도 일부는 연결구조체(200) 및 인쇄회로기판을 통하여 서로 전기적으로 연결될 수 있다. 복수의 전자부품(510, 520)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 IC(Integrated Circuit) 다이(die)일 수 있다. 필요에 따라서는, 복수의 전자부품(510, 520)은 IC 다이 외에도 칩 형태의 인덕터나 칩 형태의 커패시터 등일 더 포함할 수 있다. 범프(511, 521)는 구리(Cu) 등의 금속 물질을 포함할 수 있다. 전기연결금속(600)은 주석(Sn)이나 주석(Sn)을 포함하는 합금, 예컨대 솔더(solder) 등을 포함할 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
700A1, 700A2, 700B1, 700B2, 700C1, 700C2: 연결구조체 내장기판
100: 인쇄회로기판
110: 제1 절연바디
111, 112, 113, 114: 제1 절연층
121, 122, 123: 제1 배선층
131, 132, 133: 제1 비아층
200: 연결구조체
200A, 200B: 제1 및 제2 기판
210: 제2 절연바디
211, 212, 213: 제2 절연층
215: 유기 절연층
221, 222, 223: 제2 배선층
231, 232: 제2 비아층
310: 연결비아
320: 배선비아
400: 솔더레지스트
510, 520: 전자부품
511, 521: 범프
600: 전기연결금속

Claims (16)

  1. 제1 절연바디 및 상기 제1 절연바디의 외부 및 내부 중 적어도 하나에 배치된 복수 층의 제1 배선층을 포함하는 인쇄회로기판; 및
    상기 제1 절연바디 내에 매립되며, 제1 및 제2 기판을 포함하는 연결구조체; 를 포함하며,
    상기 제1 및 제2 기판은 인접하여 배치되는, 연결구조체 내장기판.
  2. 제1 항에 있어서,
    상기 제1 및 제2 기판 사이에 배치되어 상기 연결구조체를 관통하는 연결비아; 를 더 포함하며,
    상기 제1 및 제2 기판은 동일 레벨에 배치되는, 연결구조체 내장기판.
  3. 제2 항에 있어서,
    상기 제1 및 제2 기판 각각은, 제2 절연바디, 상기 제2 절연바디의 외부 및 내부 중 적어도 하나에 배치된 복수 층의 제2 배선층을 포함하며,
    상기 복수 층의 제2 배선층의 적어도 일부는 상기 연결비아와 연결되는, 연결구조체 내장기판.
  4. 제3 항에 있어서,
    상기 복수 층의 제1 배선층 중 적어도 하나의 피치를 제1 피치라 하고, 상기 복수 층의 제2 배선층 중 적어도 하나의 피치를 제2 피치라 할 때,
    상기 제1 피치가 상기 제2 피치보다 큰, 연결구조체 내장기판.
  5. 제3 항에 있어서,
    상기 복수 층의 제1 배선층 사이의 평균 간격을 제1 간격이라 하고, 상기 복수 층의 제2 배선층 사이의 평균 간격을 제2 간격이라 할 때,
    상기 제1 간격이 상기 제2 간격보다 큰, 연결구조체 내장기판.
  6. 제3 항에 있어서,
    상기 제1 절연바디는 복수 층의 제1 절연층을 포함하고,
    상기 연결비아는 상기 복수 층의 제1 절연층 중 어느 하나를 더 관통하며, 상기 복수 층의 제1 배선층의 적어도 일부와 연결되는, 연결구조체 내장기판.
  7. 제6 항에 있어서,
    상기 제2 절연바디는 복수 층의 제2 절연층을 포함하며,
    상기 복수 층의 제2 절연층 중 최하측에 배치된 제2 절연층의 하면은 상기 복수 층의 제1 절연층 중 어느 하나의 상면과 접하는, 연결구조체 내장기판.
  8. 제7 항에 있어서,
    상기 복수 층의 제2 절연층 중 최하측에 배치된 제2 절연층은 ABF(Ajinomoto Build-up Film) 를 포함하는, 연결구조체 내장기판.
  9. 제8 항에 있어서,
    상기 복수 층의 제2 배선층 중 최상측에 배치된 제2 배선층은 상기 복수 층의 제2 절연층 중 최상측에 배치된 제2 절연층의 상측에 매립되어 상면이 노출되는, 연결구조체 내장기판.
  10. 제9 항에 있어서,
    상기 복수 층의 제2 배선층 중 최상측에 배치된 제2 배선층의 노출된 상면은 상기 복수 층의 제1 배선층 중 어느 하나의 적어도 일부와 배선비아를 통하여 연결되는, 연결구조체 내장기판.
  11. 제10 항에 있어서,
    상기 복수 층의 제1 절연층 중 어느 하나는, 일면 및 타면에 각각 상기 복수 층의 제1 배선층의 적어도 일부가 배치된, 연결구조체 내장기판.
  12. 제6 항에 있어서,
    상기 인쇄회로기판은 상기 제1 절연바디의 적어도 일부를 관통하며 상기 복수 층의 제1 배선층을 연결하는 복수 층의 제1 비아층을 더 포함하고,
    상기 제1 및 제2 기판 각각은 상기 제2 절연바디의 적어도 일부를 관통하며 상기 복수 층의 제2 배선층을 전기적으로 연결하는 복수 층의 제2 비아층을 포함하며,
    상기 연결비아는 상기 복수 층의 제2 비아층과 반대 방향의 테이퍼 형상을 갖는, 연결구조체 내장기판.
  13. 제10 항에 있어서,
    상기 인쇄회로기판 상에 배치된 복수의 전자부품; 을 더 포함하며,
    상기 연결구조체는, 상기 복수 층의 제1 절연층 중 최상층에 배치된 제1 절연층과 동일 레벨에 배치되고,
    상기 복수의 전자부품 각각의 적어도 일부는 상기 연결구조체를 통하여 서로 전기적으로 연결된, 연결구조체 내장기판.
  14. 캐비티를 갖는 제1 절연층, 상기 제1 절연층의 일면과 타면에 배치되는 제1 배선층을 포함하는 인쇄회로기판; 및
    상기 캐비티 내부에 인접하여 배치되는 제1 및 제2 기판을 포함하는 연결구조체; 를 포함하는 연결구조체 내장기판.
  15. 제14 항에 있어서,
    상기 제1 및 제2 기판은, 각각 복수의 배선층을 포함하며,
    상기 제1 및 제2 기판 각각의 적어도 일부를 관통하며, 상기 복수의 배선층과 연결되는 연결비아; 를 더 포함하는 연결구조체 내장기판.
  16. 제15 항에 있어서,
    상기 인쇄회로기판은 상기 제1 절연층의 일면과 타면을 각각 덮는 제2 및 제3 절연층과 상기 제2 및 제3 절연층 상에 배치되는 제2 및 제3 배선층을 더 포함하며,
    상기 연결비아는 상기 제2 및 제3 절연층 중 적어도 하나를 더 관통하며, 상기 제2 및 제3 배선층과 연결되는, 연결구조체 내장기판.

KR1020200176666A 2020-12-16 2020-12-16 연결구조체 내장기판 KR20220086320A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200176666A KR20220086320A (ko) 2020-12-16 2020-12-16 연결구조체 내장기판
JP2021037601A JP2022095515A (ja) 2020-12-16 2021-03-09 連結構造体内蔵基板
US17/196,651 US11576261B2 (en) 2020-12-16 2021-03-09 Connection structure embedded substrate
CN202110608104.0A CN114641135A (zh) 2020-12-16 2021-06-01 嵌有连接结构的基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200176666A KR20220086320A (ko) 2020-12-16 2020-12-16 연결구조체 내장기판

Publications (1)

Publication Number Publication Date
KR20220086320A true KR20220086320A (ko) 2022-06-23

Family

ID=81942213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200176666A KR20220086320A (ko) 2020-12-16 2020-12-16 연결구조체 내장기판

Country Status (4)

Country Link
US (1) US11576261B2 (ko)
JP (1) JP2022095515A (ko)
KR (1) KR20220086320A (ko)
CN (1) CN114641135A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220135442A (ko) * 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체
WO2024095751A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
US8334463B2 (en) * 2009-10-30 2012-12-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014090080A (ja) 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
JP7119842B2 (ja) * 2018-09-27 2022-08-17 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
KR102577265B1 (ko) * 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지
KR20200092236A (ko) 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
US11488906B2 (en) * 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same

Also Published As

Publication number Publication date
US11576261B2 (en) 2023-02-07
US20220192020A1 (en) 2022-06-16
CN114641135A (zh) 2022-06-17
JP2022095515A (ja) 2022-06-28

Similar Documents

Publication Publication Date Title
CN111785695A (zh) 半导体封装件
KR20220086320A (ko) 연결구조체 내장기판
US11658124B2 (en) Connection structure embedded substrate
KR20210026758A (ko) 패키지 기판
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220010280A (ko) 전자부품 내장기판
KR20220005236A (ko) 전자부품 내장기판
US20220165649A1 (en) Printed circuit board
KR20220093425A (ko) 연결구조체 내장기판
US11640952B2 (en) Electronic component embedded substrate
KR20220135442A (ko) 연결구조체 내장기판 및 이를 포함하는 기판구조체
KR20220001634A (ko) 인쇄회로기판
KR20220062913A (ko) 브리지 내장기판
KR20210078952A (ko) 전자부품 내장기판
KR20210077373A (ko) 전자부품　내장기판
KR20200120374A (ko) 반도체 패키지
US20230147912A1 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
KR20210078951A (ko) 전자부품 내장기판
KR20230047812A (ko) 전자부품 내장기판
KR20240010902A (ko) 인쇄회로기판
KR20220013703A (ko) 전자부품 내장기판
KR20220093507A (ko) 패키지 내장기판

Legal Events

Date Code Title Description
A201 Request for examination