KR20220093425A - 연결구조체 내장기판 - Google Patents

연결구조체 내장기판 Download PDF

Info

Publication number
KR20220093425A
KR20220093425A KR1020200184112A KR20200184112A KR20220093425A KR 20220093425 A KR20220093425 A KR 20220093425A KR 1020200184112 A KR1020200184112 A KR 1020200184112A KR 20200184112 A KR20200184112 A KR 20200184112A KR 20220093425 A KR20220093425 A KR 20220093425A
Authority
KR
South Korea
Prior art keywords
build
insulating layer
connection structure
insulating
layers
Prior art date
Application number
KR1020200184112A
Other languages
English (en)
Inventor
함호형
이원석
심재성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200184112A priority Critical patent/KR20220093425A/ko
Priority to US17/217,264 priority patent/US11659665B2/en
Priority to CN202110732628.0A priority patent/CN114698227A/zh
Publication of KR20220093425A publication Critical patent/KR20220093425A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 적어도 하나에 캐비티가 형성된 복수의 제1 절연층, 상기 복수의 제1 절연층의 외부 및 내부 중 적어도 하나에 배치된 복수의 제1 배선층 및 상기 복수의 제1 절연층의 상면 상에 배치되는 제1 빌드업 절연층을 포함하는 인쇄회로기판; 및 상기 캐비티 내에 적어도 일부가 배치된 연결구조체; 를 포함하며, 상기 제1 빌드업 절연층은 상기 캐비티를 충진시키고, 상기 연결구조체의 하면 및 상기 캐비티의 하면 각각은 상기 제1 빌드업 절연층의 적어도 일부 접하는, 연결구조체 내장기판에 관한 것이다.

Description

연결구조체 내장기판{CONNECT STRUCTURE EMBEDDED SUBSTRATE}
본 개시는 연결구조체 내장기판에 관한 것이다.
PCB(Printed Circuit Board) 제품의 고성능화에 따라 박판화 및 회로 배선 미세화 특성이 지속적으로 요구되고 있다. 특히, ASIC(Application Specific Integrated Circuit)와 HBM(High-Bandwidth Memory)의 성능 향상에 따라 PCB 제품군의 회로 선폭 또한 미세화 되고 있다. 이에 ASIC과 HBM 간의 직접적인 연결을 할 수 있는 연결구조체를 내장한 기판구조가 지속적으로 제안되고 있다.
최근 전자부품 산업에서 5G 고속 통신 및 인공지능(AI)에 대응하기 위해 고집적 PCB가 요구되고 있다. 미세회로는 고집적 PCB를 위한 핵심 기술로, 현재 업계에서는 이를 위한 연구개발을 활발히 진행 중이나, 고다층 대면적에 따른 기판 제조상 수율 저하로 인한 비용 상승이 문제로 대두되고 있다. 이에, 미세회로가 필요한 영역에 대해서 연결구조체 형태로 별도 제작하여 대면적의 기판에 임베딩하는 기술이 개발 중이며, 대표적으로 EMIB(Embedded Multi-die Interconnect Bridge) 기술을 그 예로 들 수 있다.
한편, EMIB의 경우는 PCB에 캐비티를 형성한 후 연결구조체 또는 연결구조체에 부착된 접착제를 이용하여 연결구조체를 스타퍼 금속에 고정해야 후공정 진행 시에 연결구조체가 움직이지 않고 고정될 수 있다. 이 경우, 캐비티 형성을 위한 추가 공정이 필요하며, 연결구조체 접합용으로 사용되는 접착제, 예컨대 DAF(Die Attach Film)는 사용 수명이 짧고 고가이기 때문에 사용수명 관리가 어려워 비용 상승의 요소로 작용할 수 있다.
본 개시의 여러 목적 중 하나는 연결구조체 접합을 위한 별도의 접착제 없이 연결구조체를 기판 내에 내장하는 것이다.
본 개시의 여러 목적 중 다른 하나는 워피지(Warpage) 제어 특성이 향상된 연결구조체 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 다이 투 다이간 고속신호 전송 시에 전기적 특성을 개선할 수 있는 연결구조체 내장기판을 제공하는 것이다.
예를 들면, 일례에 따른 연결구조체 내장기판은, 적어도 하나에 캐비티가 형성된 복수의 제1 절연층, 상기 복수의 제1 절연층의 외부 및 내부 중 적어도 하나에 배치된 복수의 제1 배선층 및 상기 복수의 제1 절연층의 상면 상에 배치되는 제1 빌드업 절연층을 포함하는 인쇄회로기판; 및 상기 캐비티 내에 적어도 일부가 배치된 연결구조체; 를 포함하며, 상기 제1 빌드업 절연층은 상기 캐비티를 충진시키고, 상기 연결구조체의 하면 및 상기 캐비티의 하면 각각은 상기 제1 빌드업 절연층의 적어도 일부 접하는 것일 수 있다.
예를 들면, 다른 일례에 따른 연결구조체 내장기판은, 적어도 일부에 캐비티가 형성된 제1 절연바디, 상기 제1 절연바디의 외부 및 내부 중 적어도 하나에 배치되는 복수의 제1 배선층, 상기 제1 절연바디 상에 배치되는 제1 빌드업 절연층 및 상기 제1 빌드업 절연층 상에 배치되는 제2 빌드업 절연층을 포함하는 인쇄회로기판; 및
상기 캐비티 내에 적어도 일부가 매립되며, 제2 절연바디 및 상기 제2 절연바디의 외부 및 내부 중 적어도 하나에 배치되는 복수의 제2 배선층을 포함하는 연결구조체; 를 포함하고, 상기 제1 빌드업 절연층은 상기 캐비티를 충진시키며, 상기 제1 및 제2 빌드업 절연층은 서로 상이한 절연재질을 포함하는 것일 수 있다.
본 개시의 여러 효과 중 하나로서 연결구조체 접합을 위한 별도의 접착제 없이 연결구조체를 기판 내에 내장할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 워피지(Warpage) 제어 특성이 향상된 연결구조체 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 다이 투 다이간 고속신호 전송 시에 전기적 특성을 개선할 수 있는 연결구조체 내장기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 연결구조체 내장기판의 일례를 개략적으로 나타내는 단면도다.
도 4는 도 3의 연결구조체를 내장할 수 있는 인쇄회로기판의 전구체를 개략적으로 나타내는 단면도다.
도 5는 도 3의 연결구조체 내장기판에 내장되는 연결구조체의 제조 일례를 개략적으로 나타내는 공정도들이다.
도 6 내지 도 10은 도 3의 연결구조체 내장기판의 제조 일례를 개략적으로 나타내는 공정도들이다.
도 11은 도 10의 인쇄회로기판의 A영역을 나타내는 부분 확대도다.
도 12는 도 3의 연결구조체 내장기판의 변형 예를 개략적으로 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 표면에 복수의 전자부품이 실장된 연결구조체 내장기판(1121)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 연결구조체 내장기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 연결구조체 내장기판(500A)은, 복수의 제1 절연층(111, 112, 113)을 포함하는 제1 절연바디(110)와 제1 절연바디(110) 상에 배치되는 제1 및 제2 빌드업 절연층(141, 142)과 제1 절연바디(110)의 외부 및 내부 중 적어도 하나에 배치된 복수의 제1 배선층(121, 122, 123, 124)과 제1 절연바디(110) 및 제1 및 제2 빌드업 절연층(141, 142) 내에 각각 배치된 복수의 제1 비아층(131, 132, 133, 134)을 포함하는 인쇄회로기판(100), 및 제1 및 제2 빌드업 절연층(141, 142) 내에 매립되며 복수의 제2 절연층(211, 212, 213)을 포함하는 제2 절연바디(210)와 제2 절연바디(210) 외부 및 내부 중 적어도 하나에 배치된 복수의 제2 배선층(221, 222, 223)과 제2 절연바디(210) 내에 각각 배치된 복수의 제2 비아층(231, 232)을 포함하는 연결구조체(200)를 포함한다. 제1 절연바디(110) 각각의 제1 절연층(111, 112, 113), 제1 및 제2 빌드업 절연층(141, 142), 및 제2 절연바디(210) 각각의 제2 절연층(211, 212, 213)은 절연 수지를 포함한다. 연결구조체(200)는, 캐비티(C) 내에 적어도 일부가 매립될 수 있으며, 제1 및 제2 빌드업 절연층(141, 142)은 각각 상이한 절연재질을 포함한다.
이와 같이, 일례에 따른 연결구조체 내장기판(500A)은 인쇄회로기판(100)의 캐비티(C) 내에 연결구조체(200)의 적어도 일부를 내장한 구조를 가진다. 또한, 연결구조체(200)의 제2 절연바디(210)의 하면이 제1 빌드업 절연층(141)과 접하는 등, 별도의 접착제 없이 연결구조체(200)가 인쇄회로기판(100)에 접합된다. 따라서, 상술한 종래의 EMIB가 내장된 인쇄회로기판에서의 문제점들을 개선할 수 있다.
한편, 연결구조체(200)의 제2 절연바디(210)의 하면은 인쇄회로기판(100)의 제1 빌드업 절연층(141)과 접할 수 있다. 제1 빌드업 절연층(141)은 연결구조체(200)가 캐비티(C)에 배치되고 난 이후, 캐비티(C) 내 잉여공간을 고온 압착과정을 통해 충진시키도록 배치될 수 있으며, 이를 위하여 고온에서 유동성을 갖는 재질을 포함할 수 있다. 연결구조체(200)는 이렇게 캐비티(C)를 충진시키는 제1 빌드업 절연층(141)과 접촉하며, 제1 빌드업 절연층(141)은 연결구조체(200)를 둘러싸며 캐비티(C) 내부를 충진시키는 바, 결과적으로 제1 빌드업 절연층(141)의 리세스된 면과 연결구조체(200)가 접하는 구조가 도출될 수 있다.
제1 빌드업 절연층(141)이 캐비티(C)를 충진시키기 전, ABF(Ajinomoto Build-up Film) 등의 반경화 상태의 절연재질을 포함하는 경우, 제1 빌드업 절연층(141)의 전구체(141')가 배치된 이후 경화 공정을 통하여 경화되면, 제1 빌드업 절연층(141)이 고정될 수 있다. 한편, 제1 빌드업 절연층(141)이 이미 경화된 프리프레그(prepreg) 등을 포함하는 경우, 별도의 경화 처리가 필요하지 않고, 고온 환경에서 프리프레그가 유동성을 가져, 캐비티(C) 내부로 흘러 캐비티(C)를 충진시키고, 연결구조체(200)를 감싸는 구조를 가질 수 있다. 이를 통하여, 연결구조체(200)를 고정시키기 위한 별도의 접착제를 생략할 수 있으며, 캐비티(C)의 하면과 연결구조체(200)의 하면이 이격되어 배치될 수 있다.
따라서, 본 발명의 일례에 따른 연결구조체 내장기판(500A)에 따르면, 캐비티(C) 하면의 공간 확보가 가능하여, 캐비티(C) 하면에 배선층 또는 회로패턴을 배치할 수 있어 설계의 자유도 확보가 가능하다.
제1 빌드업 절연층(141)이 반 경화 또는 부분 경화 상태 또는 고온의 환경에서 유동성을 가진 상태에서 캐비티(C) 내부를 충진시키고, 연결구조체(200) 주위를 감싸므로, 제1 빌드업 절연층(141)이 내부로 일부 리세스되고, 리세스된 영역에 연결구조체(200)가 배치된 구조를 가질 수 있다. 따라서, 경화 후 제1 절연층(113)의 상면은 연결구조체(200)의 제2 절연바디(210)의 하면과 접하는 영역에서 단차(step)를 가질 수 있다.
한편, 제1 빌드업 절연층(141)은 반 경화 또는 부분 경화가 가능한 유기 절연재료를 포함하거나, 고온에서 유동성을 갖는 재료를 포함할 수 있다. 예를 들면, 제1 빌드업 절연층(141)은 ABF(Ajinomoto Build-up Film) 또는 프리프레그(prepreg)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1 빌드업 절연층(141)이 반 경화 또는 부분 경화 상태로 캐비티(C)를 충진시키거나, 고온의 환경에서 캐비티(C) 내부로 흘러드러가, 캐비티(C)의 잉여공간을 채울 수 있으며, 이를 통해 접착제 없이도 연결구조체(200)가 캐비티(C) 내부에 안정적으로 고정될 수 있다.
한편, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141) 상에 배치될 수 있다. 연결구조체(200)는, 캐비티(C)의 적어도 일부에 배치되며, 제1 빌드업 절연층(141)의 일면으로부터 연결구조체(200)의 상면이 노출되는 구조를 갖는다. 이 때, 상기 연결구조체(200)의 노출된 상면은, 제1 빌드업 절연층(141)의 일면과 공면을 이룰 수 있다. 여기서 공면을 이룬다 함은, 연결구조체(200)의 상면과 제1 빌드업 절연층(141)의 일면이 각각의 전체에 걸쳐서 수평을 이루거나, 전체에 걸쳐 수평을 이루지 않더라도 양자의 상면이 연속적으로 연결되도록 배치되는 구조 또는 이와 유사한 구조를 가지는 것을 의미할 수 있다. 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141) 상에 배치되어, 상기 노출된 연결구조체(200)의 상면을 덮을 수 있다.
상술한 바와 같이, 제1 빌드업 절연층(141)이 반 경화 또는 부분 경화가 가능한 유기 절연재료를 포함하거나, 고온에서 유동성을 갖는 재료를 포함할 경우, 제1 빌드업 절연층(141)은 열팽창계수(Coefficient of Thermal Expansion, CTE)가 높을 수 있으며, 이에 따라 연결구조체 내장기판(500A)의 휨 문제가 발생할 수 있다. 이를 방지하기 위하여, 제2 빌드업 절연층(142)은 제1 빌드업 절연층(141)보다 낮은 열팽창계수를 갖는 재질을 포함할 수 있다.
따라서, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141)과는 다른 재질을 포함할 수 있으며, 상대적으로 제1 빌드업 절연층(141)에 비하여 낮은 열팽창계수를 갖는 물질을 포함할 수 있다.
제1 빌드업 절연층(141)은, 캐비티(C) 내를 충진하기 위하여 고온에서 유동성을 갖는 재질로 이루어지는 바, High CTE 재질을 포함할 수 있다. 이에, 제1 빌드업 절연층(141)의 높은 CTE를 보상하기 위하여, 제2 빌드업 절연층(142)을 상대적으로 Low CTE 재질을 포함하도록 구성할 수 있다. 이로 인하여, 배선층 또는 비아와의 CTE 차이를 줄일 수 있고, 그에 따라 전체 연결구조체 내장기판(500A)의 워피지 발생을 완화시킬 수 있다.
한편, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141)과 동일한 재질을 포함할 수 있다. 예를 들면, 제2 빌드업 절연층(142) 또한 프리프레그를 포함할 수 있다. 이 경우, 제2 빌드업 절연층(142)이 제1 빌드업 절연층(141)보다 낮은 열팽창 계수를 갖기 위하여, 내부에 필러(144)를 포함할 수 있다. 제1 및 제2 빌드업 절연층(141, 142)이 필러를 포함할 경우, 필러(143, 144)로는 Low CTE를 갖는 재질이라면 제한되지 않고 이용될 수 있으며, 예를 들면, 실리카(Silica)를 포함하는 필러를 이용할 수 있다.
필러(144)는, 절연수지 내에 분산되어 배치될 수 있다. 한편, 제1 빌드업 절연층(141) 또한 내부에 필러(143)를 포함할 수 있다. 이 경우, 제2 빌드업 절연층(142)의 단위 체적 당 필러(144)의 함량은, 제1 빌드업 절연층(141)의 단위 체적 당 필러(143)의 함량보다 많을 수 있다. 따라서, 제2 빌드업 절연층(142) 내 필러(144)의 밀도는 제1 빌드업 절연층(141) 내 필러(143)의 밀도보다 높을 수 있다.
본 발명의 설명에 있어서 밀도라 함은, 단순히 물리학적 용어의 밀도(부피/질량)의 의미보다는, 단위부피 내에 해당 구성이 차지하는 부피일 수 있다. 다시 말해, 해당 구성이 속한 다른 구성과의 부피비에 해당할 수 있다. 또는, 밀도라 함은 해당 구성이 그 구성이 속한 다른 구성과 비교했을 때의 충전율을 의미할 수도 있다.
한편, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141)에 비하여, 낮은 유전손실율(Dissipation factor, Df)을 가질 수 있다. 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141)에 배치되므로, 후술할 복수의 전자부품(310, 320)에 더 가깝게 배치될 수 있다. 따라서, 제2 빌드업 절연층(142)이 낮은 유전손실율(Df)을 가짐에 따라서, 복수의 전자부품 또는 다이(310, 320)가 실장되는 경우, 다이 투 다이간 고속신호 전송 시의 전기적 특성을 보다 개선할 수 있다.
연결구조체(200)는, 캐비티(C) 안에서 제2-1 배선층(221)이 하면에 오도록 배치될 수 있다. 연결구조체(200)는, 복수의 제2 절연층(211, 212, 213)과, 복수의 제2 절연층(221, 222, 223)과 복수의 비아층(231, 232)을 포함할 수 있다. 한편, 도 의 외부 및 내부 중 적어도 하나에 배치될 수 있다.
연결구조체(200)의 복수의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124)보다 상대적으로 고밀도 회로를 포함할 수 있다. 여기서 고밀도라 함은, 상대적으로 파인 피치(Fine pitch)를 갖는다는 의미 및/또는 상대적으로 작은 간격을 갖는다는 의미일 수 있다.
고밀도 회로의 예를 들면, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124)보다 상대적으로 파인 피치(Fine pitch)를 가질 수 있다.
여기서 피치(pitch)란, 같은 층에 배치된 각각의 배선층에서, 어느 일 도체 패턴의 중심에서 그와 인접한 다른 타 도체 패턴의 중심까지의 거리를 의미할 수 있다. 또한, 본 개시에서 복수의 제1 배선층(121, 122, 123, 124) 및 복수의 제2 배선층(221, 222, 223)의 피치(pitch)는, 배선층 각각의 피치를 의미하는 것이 아닌, 평균(average)값의 피치를 의미할 수 있다. 즉, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124)보다 상대적으로 파인 피치(Fine pitch)를 가진다는 의미는, 복수의 제2 배선층(221, 222, 223) 내의 각각의 피치의 평균 값이 복수의 제1 배선층(121, 122, 123, 124) 내 각각의 피치의 평균 값보다 작을 수 있다는 것을 의미한다.
예를 들면, 인쇄회로기판(100)의 복수의 제1 배선층(221, 222, 223) 중 적어도 하나의 층의 평균 피치를 제1 피치라 하고, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223) 중 적어도 하나의 층의 평균 피치를 제2 피치라 할 때, 제1피치가 제2피치보다 클 수 있다.
또 다른 고밀도회로의 예를 들면, 인쇄회로기판(100)의 복수의 제1 배선층(221, 222, 223) 사이의 평균 간격을 제1 간격이라 하고, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223) 사이의 평균 간격을 제2 간격이라 할 때, 제1 간격이 제2 간격보다 클 수 있다. 여기서 간격이라 함은, 복수의 제1 배선층(221, 222, 223) 및 복수의 제2 배선층(221, 222, 223) 에서 각각의 배선층 사이의 층간 간격을 의미할 수 있다.
한편, 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124) 중 최상측에 배치된 제1 배선층(124)은, 인쇄회로기판(100)의 제1 절연바디(110) 상에 배치된 제2 빌드업 절연층(142)과 연결구조체(200)의 제2 절연바디(120)의 최상측에 배치되는 제2-3 절연층(213)을 일괄로 관통하는 배선비아(V1)를 통하여, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223) 중 상부에 배치된 제2 배선층(223)과 전기적으로 연결될 수 있다.
한편, 복수의 제1 배선층(121, 122, 123, 124) 중 어느 하나의 적어도 일부는, 상기 캐비티(C)의 하면 상에 배치될 수 있다. 도 3을 참조하면, 제1-1 배선층(121)의 적어도 일부는 캐비티(C)의 하면 상에 배치되며, 상기 연결구조체(200)와 상기 캐비티(C)의 하면 사이에 배치될 수 있다. 또한, 캐비티(C) 내에 배치된 제1-1 배선층(121)은, 연결구조체(200)의 하면과는 적층 방향에 있어서 소정 거리 이격되어 있을 수 있다. 따라서, 제1-1 배선층(121)과 연결구조체(200)는 우회적으로 연결될 뿐 제1 빌드업 절연층(141)에 의해 직접적인 연결은 되지 않을 수 있다. 따라서, 제1 빌드업 절연층(141)이 캐비티(C) 내부로 돌출되는 제1-1 배선층(121)의 상면 및 측면을 덮을 수 있다.
한편, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223) 중 최하측에 배치된 제2 배선층(221)은 복수의 제2 절연층(211, 212, 213) 중 최하측에 배치된 제2 절연층(211)의 하측에 매립되어 하면이 노출될 수 있다. 연결구조체(200)의 최하측에 배치된 제2 배선층(221)의 노출된 하면은 상술한 인쇄회로기판(100)의 제1 빌드업 절연층(141)과 접하며, 제1 빌드업 절연층(141)에 의해 덮일 수 있다.
이하에서는 첨부된 도면을 참조하여 일례에 따른 연결구조체 내장기판(500A)의 구성요소에 대하여 이어서 설명한다.
도 3에 도시된 일례에 따른 연결구조체 내장기판(500A)에서, 인쇄회로기판(100)은 복수의 제1 절연층(111, 112, 113)을 포함하는 제1 절연바디(110)와 제1 절연바디(110) 상에 배치된 제1 및 제2 빌드업 절연층(141, 142)과 복수의 제1 배선층(121, 122, 123, 124)과 복수의 제1 비아층(131, 132, 133, 134)을 포함한다. 복수의 제1 배선층(121, 122, 123, 124)은, 각각 도체 패턴을 포함할 수 있으며, 복수의 제1 비아층(131, 132, 133, 134)은 상술한 복수의 제1 배선층(121, 122, 123, 124)의 도체 패턴을 상호 전기적으로 연결시킬 수 있다.
인쇄회로기판(100)의 제1 절연바디(110)는 코어층을 갖는 형태일 수 있다. 예를 들면, 인쇄회로기판(100)은 제1 절연바디(110)의 코어층으로서 기능하는 제1-1 절연층(111), 제1-1 절연층(111)의 일면과 타면에 배치된 제1-1 배선층(121), 제1-1절연층(111)을 관통하며 제1-1배선층(121) 간을 연결하는 제1-1 비아층(131), 제1-1 절연층(111)의 일면 상에 배치되어 제1-1 배선층(122)을 덮는 제1-2 절연층(112), 제1-2 절연층(112)의 일면 상에 배치된 제1-2 배선층(122), 제1-2 절연층(112)을 관통하며, 제1-1 배선층(121)과 제1-2 배선층(122)을 연결하는 제1-2 비아층(132), 제1-1 절연층(111)의 타면 상에 배치되어 제1-1 배선층(121)을 덮는 제1-3 절연층(113), 제1-3 절연층(113)의 상에 배치된 제1-3 배선층(123), 제1-3 절연층(113)을 관통하며 제1-1 배선층(121)과 제1-3 배선층(123)을 연결하는 제1-3 비아층(133), 제1-2 절연층(112)의 상에 배치되어 제1-2 배선층(122)을 덮는 제1 빌드업 절연층(141), 제1 빌드업 절연층(141) 상에 배치되는 제2 빌드업 절연층(142), 제2 빌드업 절연층(142) 상에 배치되는 제1-4 배선층(124), 제1 및 제2 빌드업 절연층(141, 142)을 관통하며, 제1-2 배선층(122)과 제1-4 배선층(124)을 연결하는 제1-4 비아층(134) 및 제2 빌드업 절연층(142)과 제2-3 절연층(213)을 관통하며 제1-4 배선층(124)과 제2-3 배선층(223)을 연결하는 배선비아(V1)를 포함할 수 있다.
복수의 제1 절연층(111, 112, 113)의 재료로는 각각 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것, 예를 들면, 프리프레그, ABF 등이 이용될 수 있다. 제1-1 절연층(111)은 제1-2 절연층(112) 및 제1-3 절연층(113)보다 두께가 두꺼울 수 있다. 복수의 제1 절연층(111, 112, 113)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
제1 및 제2 빌드업 절연층(141, 142)은, 동일한 재질을 포함할 수도 있고, 상이한 재질을 포함할 수도 있다.
제1 및 제2 빌드업 절연층(141, 142)이 동일한 재질을 포함하는 경우, 제1 및 제2 빌드업 절연층(141, 142)은 의 재료로는 각각 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것, 예를 들면, 프리프레그, ABF 등이 이용될 수 있다. 이 경우, 제1 빌드업 절연층(141)은, 고온 환경에서 유동성을 갖는 재질을 포함할 수 있고, 제1 및 제2 빌드업 절연층(141, 142)은 상이한 유전율을 가질 수 있다. 예를 들면, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141) 보다 낮은 열팽창 계수(CTE)를 가지며, 낮은 유전손실율(Df) 및 낮은 유전율(Dk)을 가질 수 있다.
제1 빌드업 절연층(141)은, 캐비티(C) 내를 충진하기 위하여 고온에서 유동성을 갖는 재질로 이루어지는 바, High CTE 재질을 포함할 수 있다. 이에, 제1 빌드업 절연층(141)의 높은 CTE를 보상하기 위하여, 제2 빌드업 절연층(142)을 상대적으로 Low CTE 재질을 포함하도록 구성할 수 있다. 이로 인하여, 배선층 또는 비아와의 CTE 차이를 줄일 수 있고, 그에 따라 전체 연결구조체 내장기판(500A)의 워피지 발생을 완화시킬 수 있다.
한편, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141) 상부에 배치되어, 추후 후술할 복수의 전자부품(310, 320)과 더 가깝게 배치된다. 또한, 연결구조체(200)와 전자부품(310, 320)을 연결하는 배선비아(V1)가 제2 빌드업 절연층(142)을 관통하도록 배치된다. 이처럼, 제2 빌드업 절연층(142)은, 연결구조체(200)와 전자부품(310, 320) 간의 전기적 신호 전달과 밀접한 관련이 있고, 직접적으로 신호 전달 경로에 영향을 미칠 수 있으므로, 낮은 유전손실율(Df) 및 낮은 유전율(Dk)을 가짐으로써, 신호 전달 시 신호의 손실을 방지하고, 고주파 신호 전달 시 신호 특성이 우수하게 될 수 있다. 따라서, 제2 빌드업 절연층(142)은 제1 빌드업 절연층(141) 보다 낮은 유전손실율(Df) 및 낮은 유전율(Dk)을 갖도록 설계될 수 있다.
예를 들어, 제1 빌드업 절연층(141)이 ABF를 포함하는 경우, 제2 빌드업 절연층(142)은 유전손실율(Df)과 유전율(Dielectric constant, Dk)이 모두 작은 Low Df/Dk ABF를 포함할 수 있다. 이처럼, 제1 및 제2 빌드업 절연층(141, 142)이 동일한 재질을 포함하면서도, 내부 재질의 물성이 다를 수 있다.
다른 예를 들어, 제1 빌드업 절연층(141)이 절연수지 내 필러(143)를 포함할 수 있다. 이 경우, 제2 빌드업 절연층(142)도 마찬가지로 절연수지 내 필러(144)를 포함할 수 있으며, 이 경우, 제2 빌드업 절연층(142)의 단위 체적 당 필러(144)의 함량은, 제1 빌드업 절연층(141)의 단위 체적 당 필러(143)의 함량보다 많을 수 있다.
한편, 제1 및 제2 빌드업 절연층(141, 142)이 다른 재질을 포함하는 경우, 제2 빌드업 절연층(142)은, 제1 빌드업 절연층(141)에 비하여, 상대적으로 Low CTE, Low Df 또는 Low Dk 값을 갖는 재질을 포함할 수 있다.
복수의 제1 배선층(121, 122, 123, 124)의 재료로는 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 제1 배선층(121, 122, 123, 124)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 복수의 제1 배선층(121, 122, 123, 124)은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서, 프라이머 동박을 더 포함할 수도 있다. 복수의 제1 배선층(121, 122, 123, 124)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
복수의 제1 비아층(131, 132, 133, 134)의 재료로도 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 제1 비아층(131, 132, 133, 134)도 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수의 제1 비아층(131, 132, 133, 134)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 복수의 제1 비아층(131, 132, 133, 134)은 각각 테이퍼 형태를 가질 수 있다. 복수의 제1 비아층(131, 132, 133, 134)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 복수의 제1 비아층(131, 132, 133, 134)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
연결구조체(200)는 복수의 제2 절연층(211, 212, 213)을 포함하는 제2 절연바디(210)와 복수의 제2 배선층(221, 222, 223)과 복수의 제2 비아층(231, 232)을 포함한다. 복수의 제1 배선층(221, 222, 223)은 각각 도체 패턴을 포함할 수 있으며, 복수의 제2 비아층(231, 232)은 상기 도체 패턴을 상호 전기적으로 연결시킬 수 있다. 연결구조체(200)는 코어리스(Coreless) 기판 형태일 수 있다. 예를 들면, 연결구조체(200)는 제2-1 절연층(211), 제2-1 절연층(211)의 하측에 매립된 제2-1 배선층(221), 제2-1 절연층(211)의 상면 상에 배치된 제2-2 배선층(222), 제2-1 절연층(211)을 관통하며 제2-1 배선층(221)과 제2-2 배선층(222)을 연결하는 제2-1 비아층(231), 제2-1 절연층(211)의 상면 상에 배치되며 제2-2 배선층(222)을 덮는 제2-2 절연층(212), 제2-2 절연층(212)의 상면 상에 배치된 제2-3 배선층(223), 제2-2 절연층(212)을 관통하며 제2-2 배선층(222)과 제2-3 배선층(223)을 연결하는 제2 비아층(232), 및 제2-2 절연층(212)의 상면 상에 배치되며 제2-3 배선층(223)을 덮는 제2-3 절연층(213)을 포함할 수 있다.
상기 연결구조체(200)는, 후술하는 바와 같이 캐리어(710) 상에 배치된 상태로, 제1 빌드업 절연층(141)의 전구체(141')와 함께 테이프(T)의 일면에 부착된 이후, 인쇄회로기판(100)의 전구체의 캐비티(C) 내에 배치될 수 있으며, 이후, 제1 빌드업 절연층(141)의 전구체(141')가 고온에서 녹아 캐비티(C)를 충진시킴에 따라서, 캐비티(C) 내부에 적어도 일부가 내장된 채로 고정될 수 있다.
복수의 제2 절연층(211, 212, 213)의 재료로는 각각 절연물질이 사용될 수 있다. 예를 들면, 제2-1 내지 제2-3 절연층(211, 212, 213)의 절연물질로는 ABF, 폴리이미드, 에폭시 수지 등의 절연수지, 상기 절연 수지 내 유리섬유 또는 필러가 함유된 프리프레그 등의 통상의 절연재가 사용될 수 있으며, 감광성 절연물질인 PID(Photo Imageable Dielectric) 등을 이용할 수도 있다. 복수의 제2 절연층(211, 212, 213)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
복수의 제2 배선층(221, 222, 223)의 재료로는 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 제2 배선층(221, 222, 223)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 복수의 제2 배선층(221, 222, 223)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서, 프라이머 동박을 더 포함할 수도 있다. 복수의 제2 배선층(221, 222, 223)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
복수의 제2 비아층(231, 232)의 재료로도 각각 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 제2 비아층(231, 232)도 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수의 제2 비아층(231, 232)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 복수의 제2 비아층(231, 232)은 각각 테이퍼 형태를 가질 수 있다. 복수의 제2 비아층(231, 232)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 복수의 제2 비아층(231, 232)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다.
연결구조체(200)의 복수의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124)보다 상대적으로 고밀도 회로를 포함할 수 있다. 여기서 고밀도라 함은, 상대적으로 파인 피치(Fine pitch)를 갖는다는 의미 및/또는 상대적으로 작은 간격을 갖는다는 의미일 수 있다.
고밀도 회로의 예를 들면, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124)보다 상대적으로 파인 피치(Fine pitch)를 가질 수 있다.
여기서 피치(pitch)란, 같은 층에 배치된 각각의 배선층에서, 어느 일 도체 패턴의 중심에서 그와 인접한 다른 타 도체 패턴의 중심까지의 거리를 의미할 수 있다. 또한, 본 개시에서 복수의 제1 배선층(121, 122, 123, 124) 및 복수의 제2 배선층(221, 222, 223)의 피치(pitch)는, 배선층 각각의 피치를 의미하는 것이 아닌, 평균(average)값의 피치를 의미할 수 있다. 즉, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223)은 인쇄회로기판(100)의 복수의 제1 배선층(121, 122, 123, 124)보다 상대적으로 파인 피치(Fine pitch)를 가진다는 의미는, 복수의 제2 배선층(221, 222, 223) 내의 각각의 피치의 평균 값이 복수의 제1 배선층(121, 122, 123, 124) 내 각각의 피치의 평균 값보다 작을 수 있다는 것을 의미한다.
예를 들면, 인쇄회로기판(100)의 복수의 제1 배선층(221, 222, 223) 중 적어도 하나의 층의 평균 피치를 제1 피치라 하고, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223) 중 적어도 하나의 층의 평균 피치를 제2 피치라 할 때, 제1 피치가 제2 피치보다 클 수 있다.
또 다른 고밀도회로의 예를 들면, 인쇄회로기판(100)의 복수의 제1 배선층(221, 222, 223) 사이의 평균 간격을 제1 간격이라 하고, 연결구조체(200)의 복수의 제2 배선층(221, 222, 223) 사이의 평균 간격을 제2 간격이라 할 때, 제1 간격이 제2 간격보다 클 수 있다. 여기서 간격이라 함은, 복수의 제1 배선층(221, 222, 223) 및 복수의 제2 배선층(221, 222, 223) 에서 각각의 배선층 사이의 층간 간격을 의미할 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 4는 도 3의 연결구조체를 내장할 수 있는 인쇄회로기판의 전구체를 개략적으로 나타내는 단면도다.
도 4에 도시된 바와 같이, 인쇄회로기판(100)의 전구체를 제조한다. 먼저 일면과 타면에 제1-1 배선층(121)이 배치되고, 제1-1 비아층(131)이 형성된 제1-1 절연층(111)에 양면 빌드업 공정을 통해 제1-2 및 제1-3 절연층(112, 113)과 제1-2 및 제1-3 배선층(123)과 제1-2 및 제1-3 비아층(132, 133)을 형성한다. 한편, 이하의 도 3의 연결구조체 내장기판(500A)의 제조과정에서는 코어층을 구비한 인쇄회로기판의 양면 빌드업 공정을 기준으로 설명하나, 인쇄회로기판(100)은 코어리스 기판일 수도 있으며, 양면 빌드업이 아닌 일면 빌드업 공정에 의하여 제작될 수도 있고, 양면 빌드업 공정 이후, 두 개로 분리되는 코어리스 기판 구조를 가질 수도 있다.
이후, 제1-2 절연층(112)을 가공하여 캐비티(C)를 가공한다. 캐비티(C) 가공방식은 제한되지 않으며, 예를 들면 레이저 가공, 블라스트(Blast) 가공 등의 통상의 가공방식을 이용할 수 있다.
캐비티(C) 가공 시, 내부에 배치된 제1-1 배선층(121)의 일부가 캐비티(C) 내부로 돌출 및 노출될 수 있다. 한편, 제1-1 배선층(121)이 배치되지 않은 영역에 캐비티(C) 가공 시, 캐비티(C) 내부로 배선층이 노출되지 않을 수도 있음은 자명하다.
도 5는 도 3의 연결구조체 내장기판에 내장되는 연결구조체의 제조 일례를 개략적으로 나타내는 공정도들이다.
도 5를 참조하면, 먼저, 적어도 일면에 시드층(711)이 형성된 캐리어(710)를 준비한다. 다음으로, 캐리어(710)의 시드층(711) 상에 복수의 제2 절연층(211, 212, 213)과 복수의 제2 배선층(221, 222, 223)과 복수의 제2 비아층(231, 232, 233)을 형성한다. 복수의 제2 절연층(211, 212, 213) 절연 재료의 도포 및 경화나 절연 필름의 적층 및 경화 등으로 형성할 수 있다. 복수의 제2 배선층(221, 222, 223)은 도금 공정을 통하여 형성할 수 있다. 복수의 제2 비아층(231, 232)은 포토리소그래피 공정 등을 통한 비아홀 가공 후 도금 공정을 통하여 형성할 수 있다. 다음으로, 캐리어(710)가 부착된 상태로 적층체를 소잉하고, 유닛 단위의 적층체, 즉 연결구조체(200)가 완성된다.
도 6 내지 도 10은 도 3의 연결구조체 내장기판의 제조 일례를 개략적으로 나타내는 공정도들이다.
도 6을 참조하면, 테이프(T)의 일면에, 제1 빌드업 절연층의 전구체(141')를 부착시킨다. 이 때, 제1 빌드업 절연층의 전구체(141')는, 연결구조체(200)가 내장될 공간을 제외한 영역에 배치되도록 타발될 수 있다. 이후, 도 5의 공정을 통해 제작한 연결구조체(200)를 타발된 제1 빌드업 절연층의 전구체(141') 사이에 배치하여, 테이프(T)의 일면에 부착시킨다.
이후, 도 7에 개시된 바와 같이, 일면에 제1 빌드업 절연층의 전구체(141') 및 연결구조체(200)가 부착된 테이프(T)를 캐비티(C)가 형성된 인쇄회로기판의 전구체와 결합시킨다. 연결구조체(200)의 최상측에 배치된 제2-3 절연층(213)이 테이프(T)에 접착된 상태로 캐비티(C) 내에 배치되는 바, 인쇄회로기판(100)의 제1-2 비아층(132)과 연결구조체(200)의 복수의 제2 비아층(231, 232)은 동일한 방향을 향해 테이퍼진 형상을 가질 수 있다.
도 8을 참조하면, 캐비티(C) 내부에 연결구조체(200)의 적어도 일부가 내장되도록 제1 빌드업 절연층의 전구체(141'), 연결구조체(200) 및 인쇄회로기판의 전구체가 가열 및 압착된다.
이 때, 고온의 가열 및 압착 공정에서, 제1 빌드업 절연층의 전구체(141')가 유동성을 가지게 되며, 유동성을 갖는 제1 빌드업 절연층의 전구체(141')가 캐비티(C) 내부로 흘러 캐비티(C) 내 연결구조체(200)가 배치되지 않는 잉여 공간을 충진시킨다. 이후, 온도의 하강 또는 경화처리를 통해, 제1 빌드업 절연층(141)이 고정될 수 있으며, 이를 통해 별도의 접착제 없이도 연결구조체(200)가 제1 빌드업 절연층(141) 내부에 안정적으로 고정될 수 있다.
또한, 캐비티(C) 내부에 제1-1 배선층(121)이 노출되도록 배치되어 있는 경우, 유동성을 갖는 제1 빌드업 절연층(141)이 제1-1 배선층(121)을 덮은 상태로 굳어, 제1-1 배선층(121)의 상면 및 측면을 덮을 수 있다.
다음으로, 도 9에 도시된 바와 같이, 테이프(T)를 박리하고, 노출된 제1 빌드업 절연층(141)의 일면과 연결구조체(200)의 상면에 제2 빌드업 절연층(142)이 적층될 수 있다. 이 때, 제1 빌드업 절연층(141)의 일면과 연결구조체(200)의 상면은 공면을 이룰 수 있다. 여기서 공면을 이룬다 함은, 연결구조체(200)의 상면과 제1 빌드업 절연층(141)의 일면 각각의 전체에 걸쳐서 수평을 이루거나, 전체에 걸쳐 수평을 이루지 않더라도 양자의 상면이 수평 방향에 있어서 연속적으로 배치되는 구조 또는 이와 유사한 구조를 갖는 것을 의미할 수 있다.
이후, 도 10에 도시된 바와 같이, 제1 및 제2 빌드업 절연층(142)의 적어도 일부를 각각 관통하는 제1 비아홀(VH1)과, 제2 빌드업 절연층(142)과 제2-3 절연층(213) 각각의 적어도 일부를 관통하는 제2 비아홀(VH)이 가공될 수 있다.
제1 및 제2 비아홀(VH1, VH2)의 가공은, CO2, YAG 레이저 등을 이용한 통상의 비아홀 가공방식이 이용될 수 있다.
제1 비아홀(VH1)은, 제1 및 제2 빌드업 절연층(142) 각각의 적어도 일부를 관통하며, 제1-2 배선층(122)의 일부를 외부로 노출시킬 수 있으며, 제2 비아홀(VH2)은, 제2 빌드업 절연층(142)과 제2-3 절연층(213) 각각의 적어도 일부를 관통하며 제2-3 배선층(223)의 일부를 외부로 노출 시킬 수 있다.
이후, 상술한 AP, SAP, MSAP, TT 등의 배선층 및 비아층의 도금 공정 및 패터닝 공정을 통해, 제1 비아홀(VH1)을 채우는 제1-4 비아층(134), 제2 비아홀(VH2)을 채우는 배선비아(V1) 및 제2 빌드업 절연층(142) 상에 배치되는 제1-4 배선층(124)을 포함하는 도 3에 도시된 연결구조체 내장기판(500A)의 구조가 완성된다.
도 11은 도 10의 인쇄회로기판의 A영역을 나타내는 부분 확대도다.
도 11에 도시된 바와 같이, 제1 및 제2 빌드업 절연층(141, 142)은 각각 필러(143, 144)를 포함할 수 있다. 이 때, 제2 빌드업 절연층(142) 내 필러(144)의 밀도는, 제1 빌드업 절연층 내 필러(143)의 밀도보다 상대적으로 높을 수 있다.
본 발명에서 밀도라 함은, 상술한 바와 같이, 단위 체적 당 해당 구성의 함량 또는 부피비로 볼 수 있다. 예를 들면, 제2 빌드업 절연층(142)의 단위 체적 당 필러(144)의 함량은, 제1 빌드업 절연층(141)의 단위 체적 당 필러(143)의 함량보다 높을 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 12는 도 3의 연결구조체 내장기판의 변형 예를 개략적으로 나타내는 단면도다.도다.
도면을 참조하면, 변형 예에 따른 연결구조체 내장기판(500B)은, 상술한 일례에 따른 연결구조체 내장기판(500A)에 있어서, 인쇄회로기판(100)의 외층에 개구부를 갖는 솔더레지스트층(150)이 추가적으로 배치될 수 있다. 상기 개구부를 통하여, 인쇄회로기판의 최외층에 배치된 제1 배선층의 적어도 일부가 노출될 수 있으며, 도 12를 참조하면, 제1-4 배선층(124)의 적어도 일부가 인쇄회로기판(100)의 외부로 노출될 수 있다. 또한, 복수의 전자부품(310, 320)이 범프(311, 321)와 전기연결금속(400) 등을 통하여 인쇄회로기판(100) 상에 표면실장 배치된다.
변형 예에 따른 연결구조체 내장기판(500B)에 의하면, 복수의 전자부품(310, 320)이 연결구조체(200)에 의하여 연결됨으로써, 신호 전송 거리가 단축될 수 있고, 그에 따라 신호 전달 시 신호 손실이 감소할 수 있다. 또한, 미세회로기판에 해당하는 연결구조체(200)를 통해 복수의 전자부품(310, 320)이 연결되므로, 고속 신호 전달이 가능하고 신호 전달 거리가 단축되는 미세회로의 장점을 유지할 수 있다.
복수의 전자부품(310, 320) 각각의 적어도 일부는 연결구조체(200)를 통하여 서로 전기적으로 연결된다. 복수의 전자부품(310, 320)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 IC(Integrated Circuit) 다이(die)일 수 있다. 필요에 따라서는, 복수의 전자부품(310, 320)은 IC 다이 외에도 칩 형태의 인덕터나 칩 형태의 커패시터 등을 더 포함할 수 있다. 범프(311, 321)는 구리(Cu) 등의 금속 물질을 포함할 수 있다. 전기연결금속(400)은 주석(Sn)이나 주석(Sn)을 포함하는 합금, 예컨대 솔더(Solder) 등을 포함할 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 인쇄회로기판
111, 112, 113, 114: 제1 절연층
121, 122, 123, 124: 제1 배선층
131, 132, 133, 134: 제1 비아층
200: 연결구조체
211, 212, 213: 제2 절연층
221, 222, 223: 제2 배선층
231, 232: 제2 비아층
310, 320: 전자부품
311, 312: 범프
400: 전기연결금속
500A, 500B: 브리지 내장기판
C: 캐비티
V1: 배선비아

Claims (16)

  1. 적어도 하나에 캐비티가 형성된 복수의 제1 절연층, 상기 복수의 제1 절연층의 외부 및 내부 중 적어도 하나에 배치된 복수의 제1 배선층 및 상기 복수의 제1 절연층의 상면 상에 배치되는 제1 빌드업 절연층을 포함하는 인쇄회로기판; 및
    상기 캐비티 내에 적어도 일부가 배치된 연결구조체; 를 포함하며,
    상기 제1 빌드업 절연층은 상기 캐비티를 충진시키고,
    상기 연결구조체의 하면 및 상기 캐비티의 하면 각각은 상기 제1 빌드업 절연층의 적어도 일부 접하는, 연결구조체 내장기판.
  2. 제1 항에 있어서,
    상기 인쇄회로기판은 상기 제1 빌드업 절연층 상에 배치되는 제2 빌드업 절연층을 더 포함하는, 연결구조체 내장기판.
  3. 제2 항에 있어서,
    상기 제2 빌드업 절연층은 상기 연결구조체 및 제1 빌드업 절연층 상에 배치되며,
    상기 제1 빌드업 절연층보다 열팽창계수(Coefficient of Thermal Expansion)가 낮은, 연결구조체 내장기판.
  4. 제3 항에 있어서,
    상기 제1 및 제2 빌드업 절연층은, 각각 필러를 포함하고,
    상기 제2 빌드업 절연층 내부의 단위체적 당 상기 필러의 밀도는,
    상기 제1 빌드업 절연층 내부의 단위체적 당 상기 필러의 밀도보다 높은, 연결구조체 내장기판.
  5. 제2 항에 있어서,
    상기 캐비티의 하면과 상기 연결구조체는 이격되어 배치되는, 연결구조체 내장기판.
  6. 제2 항에 있어서,
    상기 제1 빌드업 절연층은 상기 캐비티의 하면의 적어도 일부와 접하는, 연결구조체 내장기판.
  7. 제2 항에 있어서
    상기 제1 빌드업 절연층은, 상기 연결구조체와 접하는 영역에서 단차를 갖는, 연결구조체 내장기판.
  8. 제7 항에 있어서,
    상기 복수의 제1 배선층 중 어느 하나의 적어도 일부는, 상기 연결구조체의 하면과 이격 되어 상기 캐비티의 하면 상에 배치되는, 연결구조체 내장기판.
  9. 제7 항에 있어서,
    상기 인쇄회로기판은 복수의 제1 비아층을 더 포함하고,
    상기 복수의 제1 비아층 중 어느 하나는 상기 제1 및 제2 빌드업 절연층 각각의 적어도 일부를 관통하는, 연결구조체 내장기판.
  10. 제9 항에 있어서,
    상기 연결구조체는 복수의 제2 절연층 및 상기 복수의 제2 절연층의 외부 및 내부 중 적어도 하나에 배치되는 복수의 제2 배선층을 포함하고,
    상기 복수의 제2 절연층 중 어느 하나 및 상기 제2 빌드업 절연층을 관통하는 배선비아; 를 더 포함하는, 연결구조체 내장기판.
  11. 제9 항에 있어서,
    상기 복수의 제1 배선층 중 적어도 하나의 피치를 제1 피치라 하고, 상기 복수의 제2 배선층 중 적어도 하나의 피치를 제2 피치라 할 때,
    상기 제1 피치가 상기 제2 피치보다 큰, 연결구조체 내장기판.
  12. 제11 항에 있어서,
    상기 인쇄회로기판 상에 배치되는 복수의 전자부품; 을 더 포함하며,
    상기 복수의 전자부품 각각의 적어도 일부는, 상기 연결구조체를 통하여 서로 전기적으로 연결된, 연결구조체 내장기판.
  13. 적어도 일부에 캐비티가 형성된 제1 절연바디, 상기 제1 절연바디의 외부 및 내부 중 적어도 하나에 배치되는 복수의 제1 배선층, 상기 제1 절연바디 상에 배치되는 제1 빌드업 절연층 및 상기 제1 빌드업 절연층 상에 배치되는 제2 빌드업 절연층을 포함하는 인쇄회로기판; 및
    상기 캐비티 내에 적어도 일부가 매립되며, 제2 절연바디 및 상기 제2 절연바디의 외부 및 내부 중 적어도 하나에 배치되는 복수의 제2 배선층을 포함하는 연결구조체; 를 포함하고,
    상기 제1 빌드업 절연층은 상기 캐비티를 충진시키며,
    상기 제1 및 제2 빌드업 절연층은 서로 상이한 절연재질을 포함하는, 연결구조체 내장기판.
  14. 제13 항에 있어서,
    상기 제2 빌드업 절연층의 유전손실율(Df)은, 상기 제1 빌드업 절연층보다 낮은, 연결구조체 내장기판.
  15. 제13 항에 있어서,
    상기 연결구조체는 상기 제1 빌드업 절연층을 사이에 두고 상기 캐비티의 하면과 이격 배치되는, 연결구조체 내장기판.
  16. 제13 항에 있어서,
    상기 복수의 제1 배선층 중 적어도 하나의 일부는 상기 캐비티의 하면과 상기 연결구조체 사이에 배치되는, 연결구조체 내장기판.

KR1020200184112A 2020-12-28 2020-12-28 연결구조체 내장기판 KR20220093425A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200184112A KR20220093425A (ko) 2020-12-28 2020-12-28 연결구조체 내장기판
US17/217,264 US11659665B2 (en) 2020-12-28 2021-03-30 Connection structure embedded substrate
CN202110732628.0A CN114698227A (zh) 2020-12-28 2021-06-30 连接结构嵌入式基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200184112A KR20220093425A (ko) 2020-12-28 2020-12-28 연결구조체 내장기판

Publications (1)

Publication Number Publication Date
KR20220093425A true KR20220093425A (ko) 2022-07-05

Family

ID=82118172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200184112A KR20220093425A (ko) 2020-12-28 2020-12-28 연결구조체 내장기판

Country Status (3)

Country Link
US (1) US11659665B2 (ko)
KR (1) KR20220093425A (ko)
CN (1) CN114698227A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4345895A1 (en) * 2022-09-27 2024-04-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Ic substrate with embedded bridge element, arrangement, and manufacture method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841171B2 (en) * 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US20140246227A1 (en) * 2013-03-01 2014-09-04 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
CN107004661B (zh) 2014-09-19 2019-06-14 英特尔公司 具有嵌入式桥接互连件的半导体封装
KR20200092236A (ko) 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
JP2021141288A (ja) * 2020-03-09 2021-09-16 イビデン株式会社 配線基板及び部品内蔵配線基板
US20220199480A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Microelectronic structures including bridges

Also Published As

Publication number Publication date
US11659665B2 (en) 2023-05-23
CN114698227A (zh) 2022-07-01
US20220210921A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US11658124B2 (en) Connection structure embedded substrate
US11576261B2 (en) Connection structure embedded substrate
KR20220010280A (ko) 전자부품 내장기판
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220005236A (ko) 전자부품 내장기판
KR20220093425A (ko) 연결구조체 내장기판
US20220322527A1 (en) Connection structure embedded substrate and substrate structure including the same
US11602051B2 (en) Printed circuit board with embedded bridge
KR20210078952A (ko) 전자부품 내장기판
US11910527B2 (en) Substrate with electronic component embedded therein
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20240196533A1 (en) Printed circuit board
US11948849B2 (en) Package-embedded board
US20240147620A1 (en) Printed circuit board
US20240147622A1 (en) Printed circuit board
US20230147912A1 (en) Printed circuit board
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20230003864A (ko) 연결구조체 내장기판
CN115942609A (zh) 具有嵌入其中的电子组件的基板
KR20230075176A (ko) 인쇄회로기판
KR20230090619A (ko) 인쇄회로기판
CN114615800A (zh) 印刷电路板
CN115707184A (zh) 印刷电路板
CN114258187A (zh) 电子元件模块及用于该电子元件模块的印刷电路板

Legal Events

Date Code Title Description
A201 Request for examination