CN115707184A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN115707184A
CN115707184A CN202210472351.7A CN202210472351A CN115707184A CN 115707184 A CN115707184 A CN 115707184A CN 202210472351 A CN202210472351 A CN 202210472351A CN 115707184 A CN115707184 A CN 115707184A
Authority
CN
China
Prior art keywords
layer
insulating layer
connection pad
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210472351.7A
Other languages
English (en)
Inventor
崔盛皓
金泰锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115707184A publication Critical patent/CN115707184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种印刷电路板，所述印刷电路板包括：绝缘层，具有一个表面和另一表面；第一电路层，设置在所述绝缘层的所述一个表面上，并且包括第一电路图案和第一连接焊盘；以及表面处理层，设置在所述第一连接焊盘的一个表面上。所述第一连接焊盘的另一表面被所述绝缘层覆盖，并且所述第一连接焊盘的侧表面的至少一部分从所述绝缘层突出。

Description

印刷电路板
本申请要求于2021年8月17日在韩国知识产权局提交的第10-2021-0108086号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板，具体地，涉及一种具有表面处理层选择性地设置在嵌入式连接焊盘的表面上的结构的印刷电路板。
背景技术
目前，对于通过线连接到电子组件的接合指(B/F)，铜(Cu)连接焊盘的表面镀覆有镍(Ni)和金(Au)。镍镀层和金镀层的膨胀现象使得在精细的节距的情况下，连接焊盘难以确保期望的线宽。在通过嵌入式迹线基板(ETS)方法得到嵌入式焊盘的情况下，在形成焊盘之后执行Ni/Au镀覆，并且将Ni/Au镀层应用到焊盘的上表面和侧表面两者。结果，难以在连接焊盘中确保期望的线宽。
发明内容
本公开的一方面可提供一种印刷电路板，该印刷电路板具有用于表面处理的金属层设置在连接焊盘上的结构。
本公开的另一方面可提供一种印刷电路板，该印刷电路板具有表面处理层设置在连接焊盘的上表面上并且不延伸到连接焊盘的侧表面的结构。
本公开的另一方面可提供一种印刷电路板，该印刷电路板具有连接焊盘部分地突出且部分地嵌入的结构。
根据本公开的一方面，一种印刷电路板可包括：绝缘层，具有一个表面和另一表面；第一电路层，设置在所述绝缘层的所述一个表面上，并且包括第一电路图案和第一连接焊盘；以及表面处理层，设置在所述第一连接焊盘的一个表面上。所述第一连接焊盘的另一表面被所述绝缘层覆盖，并且所述第一连接焊盘的侧表面的至少一部分从所述绝缘层突出。
根据本公开的另一方面，一种印刷电路板可包括：绝缘层，具有第一区域和第二区域；连接焊盘，所述连接焊盘的至少一部分在所述第一区域中从所述绝缘层的一个表面突出；电路图案，在所述第二区域中嵌在所述绝缘层的所述一个表面中；以及表面处理层，设置在所述连接焊盘的一个表面上。所述绝缘层在所述第二区域中的厚度比在所述第一区域中的厚度大。
附图说明
通过结合附图的以下详细描述，本公开的上述和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性地示出电子装置系统的示例的框图；
图2是示意性地示出电子装置的示例的立体图；
图3是示意性地示出印刷电路板的示例的截面图；
图4是示出图3的印刷电路板的区域A的局部放大图；
图5是示意性地示出图3的印刷电路板的修改示例的截面图；以及
图6至图13是示意性地示出用于制造图3的印刷电路板的工艺的示例的截面图。
具体实施方式
现将在下文中参照附图详细地描述本公开的示例性实施例。
图1是示意性地示出电子装置系统的示例的框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可物理连接和/或电连接到芯片相关组件1020、网络相关组件1030和其他组件1040。这些组件可通过各种信号线1090连接到下面将要描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))或者闪存；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器或者微控制器；以及逻辑芯片，诸如模数转换器(ADC)或专用集成电路(ASIC)。芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。另外，这些芯片相关组件1020可彼此组合。芯片相关组件1020可呈包括上述芯片的封装件的形式。
网络相关组件1030可包括与诸如以下协议兼容或者根据诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、EV-DO(evolution-data only，cdma2000 1x的一种演进)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、全球移动通信系统(GSM)、增强型数据速率全球演进(EDGE)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议、5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者根据各种其他无线标准或协议或者有线标准或协议通信的组件。另外，网络相关组件1030可与芯片相关组件1020组合以设置为封装件形式。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还包括用于各种其他用途的、呈片组件型的无源元件等。另外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030组合以设置为封装件形式。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理和/或不电连接到主板1010的其他电子组件。其他电子组件的示例可包括相机1050、天线1060、显示器1070、电池1080等。其他电子组件不限于此，而是可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)、数字通用光盘(DVD)等。电子装置1000还可根据电子装置1000的类型而包括用于各种目的的其他电子组件等。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是处理数据的任何其他电子装置。
图2是示意性地示出电子装置的示例的立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子部件1120可物理连接和/或电连接到主板1110。另外，相机模块1130、扬声器1140等也可容纳在智能电话1100中。电子部件1120中的一些可以是上述芯片相关组件，例如，印刷电路板1121，但不限于此。印刷电路板1121可具有电子组件嵌在多层印刷电路板中这样的形式，但不限于此。另外，电子装置不必局限于智能电话1100，而是可以是如上所述的任意其他电子装置。
图3是示意性地示出印刷电路板的示例的截面图。
参照图3，根据示例性实施例的印刷电路板100A可包括：绝缘层100；第一电路层210和第二电路层220，分别设置在绝缘层100的一个表面和另一表面上；过孔层400，穿透绝缘层100的至少一部分并将第一电路层210和第二电路层220彼此连接；以及第一钝化层510和第二钝化层520，分别设置在绝缘层100的一个表面和另一表面上，以至少部分地覆盖第一电路层210和第二电路层220。
具体地，第一电路层210可嵌在绝缘层100的一个表面中，并且可包括第一连接焊盘211和第一电路图案212。另外，第一电路图案212可嵌在绝缘层100的一个表面中，但是第一连接焊盘211的一部分可嵌在绝缘层100的一个表面中，而第一连接焊盘211的另一部分可从绝缘层100的一个表面突出。第二电路层220可设置为从绝缘层100的另一表面突出，并且可包括第二连接焊盘221和第二电路图案222。另外，第一表面处理层310可设置在第一连接焊盘211上，并且第二表面处理层320可设置在第二连接焊盘221上。
例如，由于执行下面将描述的工艺，根据示例性实施例的印刷电路板100A可具有如下结构：第一连接焊盘211的一部分嵌在绝缘层100的一个表面中，并且第一连接焊盘211的另一部分从绝缘层100的一个表面突出。这使得在将第一连接焊盘211与诸如电子组件的外部组件引线接合时，容易将第一连接焊盘211连接到线。
另外，第一表面处理层310可设置在第一连接焊盘211上。作为示例，第一表面处理层310可包括第一层311和第二层312，第一层311包括镍(Ni)镀层，第二层312包括金(Au)镀层。由于包括镍镀层和金镀层的第一表面处理层310设置在第一连接焊盘211上(如上所述)，因此可容易地将第一连接焊盘211电连接到稍后将描述的包括金(Au)的线610。另外，可确保与包括锡(Sn)等的另一电连接金属以及线610的粘附性，从而容易地传输信号并确保可靠性。
另外，第一表面处理层310可仅设置在第一连接焊盘211的一个表面上，而不设置在第一连接焊盘211的侧表面上。在第一表面处理层310覆盖第一连接焊盘211的侧表面或扩展到第一连接焊盘211的侧表面的情况下，为了防止第一连接焊盘211之间的短路，存在对第一连接焊盘211的线宽的限制。然而，根据本公开，第一表面处理层310没有设置在第一连接焊盘211的侧表面上，可充分地确保第一连接焊盘211的线宽。
另外，根据示例性实施例的印刷电路板100A的第一连接焊盘211可用作通过线610连接到安装在印刷电路板100A上的电子组件600的接合指。在这种情况下，第一连接焊盘211的表面需要被平坦化以实现平稳的线连接。为此，过孔可不直接连接到第一连接焊盘211。也就是说，将第一电路层210和第二电路层220彼此连接的过孔层400的过孔可通过仅接触第一电路图案212而不接触第一连接焊盘211电连接到第一连接焊盘211。
此外，根据示例性实施例的印刷电路板100A的绝缘层100可经受喷砂工艺。结果，绝缘层100可包括厚度彼此不同的第一区域101和第二区域102。作为示例，如图3中所示，绝缘层100可包括第一区域101和比第一区域101相对厚的第二区域102。结果，绝缘层100的一个表面可在第一区域101和第二区域102之间的边界处具有台阶。
另外，在根据示例性实施例的印刷电路板100A中，第一连接焊盘211可选择性地设置在绝缘层100的第一区域101中，并且第一电路图案212可选择性地设置在绝缘层100的第二区域102中。
在下文中，将参照附图更详细地描述根据示例性实施例的印刷电路板100A的组件。
参照图3，绝缘层100可具有一个表面和面对一个表面的另一表面，可用作印刷电路板100A的芯，并且可通过堆叠多个堆积绝缘层来形成。在绝缘层100中，如在下面将要描述的工艺中那样，可在设置第一钝化层510之后通过喷砂工艺去除第一区域101的一部分，因此，在第二区域102(不受喷砂工艺影响)与第一区域101之间可存在厚度差异。例如，如图3中所示，绝缘层100的第二区域102可比绝缘层100的第一区域101厚。在本公开中，绝缘层100的厚度可指绝缘层100的一个表面与另一表面之间的最短距离。另外，一个表面和另一表面之间的最短距离可指一个表面和另一表面之间的多个截面中的最短距离的平均值，而不是单个截面中的最短距离。也就是说，绝缘层100在第一区域101中的一个表面与另一表面之间的最短距离的平均值也可小于绝缘层100在第二区域102中的一个表面与另一表面之间的最短距离的平均值。也就是说，由于仅绝缘层100的第一区域101直接经受喷砂工艺，因此绝缘层100在第一区域101中的厚度可小于绝缘层100在第二区域102中的厚度。
绝缘层100的材料可以是绝缘材料，例如，诸如环氧树脂的热固性树脂或诸如聚酰亚胺树脂的热塑性树脂。可选地，绝缘层100的材料可以是包括诸如二氧化硅的无机填料和诸如玻璃纤维的增强材料的材料。例如，绝缘层100的材料可以是半固化片，但不限于此，并且可以是不包括诸如玻璃纤维的增强材料的材料，例如，味之素堆积膜(ABF)。ABF可以以涂覆有树脂的铜(RCC)的形式提供，但不限于此。如果需要，绝缘层100的材料可以是感光材料，诸如感光电介质(PID)。尽管在图3中示出了绝缘层100仅利用一层形成，但是根据需要和设计，绝缘层100可利用更多数量的绝缘层形成。
第一电路层210和第二电路层220可分别设置在绝缘层100的一个表面和另一表面上。具体地，第一电路层210可设置为使得第一电路层210的至少一部分嵌在绝缘层100的一个表面中，并且第二电路层220可设置在绝缘层100的另一表面上以从绝缘层100的另一表面突出。第一电路层210可包括第一连接焊盘211和第一电路图案212。在这种情况下，当印刷电路板100A连接到另一组件时，第一连接焊盘211可暴露在外部以用作外部连接端子，并且第一电路图案212可被绝缘层100和下面将描述的第一钝化层510覆盖。第二电路层220可包括第二连接焊盘221和第二电路图案222。在这种情况下，当印刷电路板100A连接到另一组件时，第二连接焊盘221可暴露在外部以用作外部连接端子，并且第二电路图案222可被下面将描述的第二钝化层520覆盖。
另外，第一电路图案212可嵌在绝缘层100的一个表面中，但是第一连接焊盘211可具有部分嵌入且部分突出的结构，其中，第一连接焊盘211的至少一部分从绝缘层100的一个表面突出，并且第一连接焊盘211的另一部分嵌在绝缘层100的一个表面中。这是通过在设置第一电路层210之后执行下面将描述的选择性喷砂工艺而得到的结构。因此，与第一电路图案212和第二电路层220不同，第一连接焊盘211可从绝缘层100突出，并且第一连接焊盘211的侧表面的至少一部分可暴露在外部。
第一电路层210和第二电路层220的材料可以为金属材料，例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一连接焊盘211和第二连接焊盘221可用作用于与外部组件电连接的连接端子。特别地，靠近其上安装有下面将描述的电子组件600的表面的连接焊盘可用作接合指并连接到线610。第一电路图案212和第二电路图案222可根据设计执行各种功能。例如，第一电路图案212和第二电路图案222可包括接地图案、电力图案、信号图案等。这些图案中的每个可以是线形式、面形式或焊盘形式。第一电路层210和第二电路层220中的每个可通过镀覆工艺(诸如加成工艺(AP)、半AP(SAP)、改性SAP(MSAP)或封孔(TT))形成，并且可因此包括作为无电镀层的种子层和基于该种子层形成的电镀层。在绝缘层100的一部分以RCC的形式设置的情况下，第一电路层210和第二电路层220中的每个还可包括诸如铜箔的金属箔，并且如果需要，可在金属箔的表面上设置底漆树脂。根据需要和设计，第一电路层210和第二电路层220中的每个可利用更多数量的电路层形成。在第一电路层210和第二电路层220中的每个利用更多数量的电路层形成的情况下，设置为最外层的电路层可包括连接焊盘。
第一表面处理层310和第二表面处理层320可分别设置在第一连接焊盘211和第二连接焊盘221上。
第一表面处理层310可设置在第一连接焊盘211的一个表面上。也就是说，第一连接焊盘211可具有如下结构：第一连接焊盘211的一个表面与第一表面处理层310接触，第一连接焊盘211的另一表面与绝缘层100接触，第一连接焊盘211的侧表面的一部分与绝缘层100接触，并且第一连接焊盘211的侧表面的另一部分暴露在外部。另外，作为执行将在下面描述的嵌入第一连接焊盘211的工艺的结果，第一表面处理层310可仅设置在第一连接焊盘211的上表面(即，一个表面)上，而不设置在第一连接焊盘211的侧表面上。由于第一表面处理层310没有设置在第一连接焊盘211的侧表面上，因此可确保用于设置第一连接焊盘211的更多空间，并且还可防止第一连接焊盘211之间的短路，并且可充分确保第一连接焊盘211的线宽。
第一表面处理层310可包括第一层311和第二层312，第一层311包括镍(Ni)镀层，第二层312包括金(Au)镀层。在这种情况下，可通过镀覆在第一连接焊盘211上设置第一层311，然后可通过另外的镀覆在第一层311上设置第二层312。另外，如果需要，第一表面处理层310可以是通过有机可焊性保护膜(OSP)处理形成的有机膜。设置在第一连接焊盘211上的第一表面处理层310(如上所述)可用于防止第一连接焊盘211的氧化并保护第一连接焊盘211的表面，并且可确保在将第一连接焊盘211电连接到线610或电连接金属时的可靠性。
另外，通过下面将描述的喷砂工艺，第一表面处理层310的第二层312的表面可在该表面的部分区域中具有不同的粗糙度。也就是说，在第二层312中，第二层312的直接受喷砂工艺影响的上表面的粗糙度可比第二层312的间接受喷砂工艺影响的侧表面的粗糙度大。
第二表面处理层320可设置在从第二钝化层520暴露的第二连接焊盘221上。与第一表面处理层310类似，第二表面处理层320可包括包含镍(Ni)镀层的第一层和包含金(Au)镀层的第二层，或者可包括通过OSP处理形成的有机膜。
过孔层400可穿透绝缘层100以将第一电路层210和第二电路层220彼此电连接。具体地，过孔层400的过孔可与第一电路图案212和第二电路图案222接触以将它们彼此电连接。另外，第一连接焊盘211(用作用于与外部的电子组件600引线接合的接合指)可不与过孔层400直接接触。而是，第一连接焊盘211可通过设置在相同高度上的第一电路图案212以间接的方式电连接到过孔层400。
过孔层400的材料可以是金属材料，例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。根据设计，过孔层400可包括信号过孔、接地过孔、电力过孔等。过孔层400中的每个过孔可通过用金属材料完全填充通路孔来形成，或者可通过沿着通路孔的壁设置金属材料来形成。过孔层400也可通过诸如AP、SAP、MSAP或TT的镀覆工艺形成，并且可包括种子层(无电镀层)和基于该种子层形成的电镀层。穿透绝缘层100的过孔层400可具有过孔层400的截面面积从过孔层400的一个表面到另一表面逐渐减小的渐缩形状。例如，过孔层400可具有与第一电路图案212接触的一个表面的截面面积小于与第二电路图案222接触的另一表面的截面面积的渐缩形状。尽管在图3中仅示出了一个过孔层400，但是在绝缘层100利用多个层形成(如上所述)的情况下，也可根据需要和设计形成更多数量的过孔层400。
第一钝化层510和第二钝化层520可保护内部组件免受外部物理损坏和化学损坏。第一钝化层510和第二钝化层520可设置在绝缘层100中的最外面的绝缘层上，并且可分别具有使第一连接焊盘211和第二连接焊盘221暴露的开口。
第一钝化层510可设置在图3的印刷电路板100A的绝缘层100的一个表面上，以覆盖从绝缘层100的一个表面暴露的第一电路图案212。因此，第一电路图案212可通过第一钝化层510而不暴露到外部。另外，第一钝化层510可仅设置在绝缘层100的第二区域102上，而不设置在绝缘层100的第一区域101上，并且可在下面将描述的喷砂工艺中用作掩模。因此，可去除绝缘层100的没有设置第一钝化层510的第一区域101的一部分。另外，由于第一钝化层510在喷砂工艺期间用作掩模，因此绝缘层100的第一区域101和第二区域102之间的界面与第一钝化层510的侧表面可彼此共面。也就是说，可在它们之间实现共面性。
第二钝化层520可设置在绝缘层100的另一表面上以覆盖第二电路图案222，同时使第二连接焊盘221的至少一部分向外暴露。
第一钝化层510和第二钝化层520的材料可以是绝缘材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或者热固性树脂或热塑性树脂与无机填料混合的材料(例如ABF)，但不限于此，并且可以是感光绝缘材料(例如，PID)等。另外，如上所述，第一表面处理层310和第二表面处理层320可分别设置在位于从第一钝化层510暴露的区域中的第一连接焊盘211和位于从第二钝化层520暴露的区域中的第二连接焊盘221上。
图4是示出图3的印刷电路板的区域A的局部放大图。
如图4中所示，第一连接焊盘211可具有其至少一部分从绝缘层100的一个表面嵌入绝缘层100中并且其另一部分从绝缘层100的一个表面突出的结构。这是通过下面将描述的喷砂工艺得到的结构。第一连接焊盘211的部分嵌入且部分突出的结构使得稍后容易执行将第一连接焊盘211与外部组件引线接合的工艺。作为示例，如果第一连接焊盘211完全嵌在绝缘层100中，则可能难以将电连接金属(诸如线)精确地匹配到第一连接焊盘211。在这样的情况下，设置在第一连接焊盘211的侧表面上的绝缘层100可能导致识别注入电连接金属的设备的失败，并且设备和绝缘层100可能彼此物理碰撞，从而导致缺陷。然而，根据本公开，如图4中所示，第一连接焊盘211可设置为从绝缘层100的一个表面突出预定距离，以防止将电连接金属与第一连接焊盘211连接的工艺中的缺陷，从而提高产品良率，简化工艺并降低F成本(失败成本)。
另外，如在下面将要描述的工艺中，第一表面处理层310可以以第一连接焊盘211的侧表面被绝缘层100覆盖的状态设置，然后可通过喷砂工艺去除绝缘层100的第一区域101的一部分。因此，第一表面处理层310可仅设置在第一连接焊盘211的一个表面上。也就是说，第一表面处理层310可设置在第一连接焊盘211的一个表面上，并且第一连接焊盘211的另一表面可被绝缘层100覆盖。
关于其他重复的组件，上面已经描述的内容同样适用，因此将不重复它们的描述。
图5是示意性地示出图3的印刷电路板的修改示例的截面图。
参照图5，在根据根据上述示例性实施例的印刷电路板100A的修改示例的印刷电路板100B中，电子组件600可通过线610表面安装在绝缘层100的一个表面上。具体地，电子组件600可安装在第一钝化层510上，并且尽管未示出，但是在安装电子组件600的工艺中诸如裸片附接膜(DAF)的粘合膜可设置在第一钝化层510上。如图5中所示，电子组件600可通过线610电连接到用作接合指的第一连接焊盘211的至少一部分。在这种情况下，设置在第一连接焊盘211上的第一表面处理层310有助于第一连接焊盘211和线610之间的电连接。另外，电子组件600和第一连接焊盘211可通过电连接金属(诸如焊球或金属凸块)而不是线610彼此连接。
每个电子组件600可以是其中数百到数百万个器件被集成在单个芯片中的集成电路(IC)裸片。电子组件600可以是例如处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器或微控制器，具体地，电子组件600可以是应用处理器(AP)芯片，但不限于此。另外，电子组件600可以是存储器，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)或闪存，或者电子组件600可以是逻辑芯片，诸如模数转换器或专用IC(ASIC)。如果需要，电子组件600可以是片型无源组件，例如，诸如多层陶瓷电容器(MLCC)的片型电容器或者诸如功率电感器(PI)的片型电感器。电子组件600可设置为使得电子组件600的设置有连接焊盘(未示出)的表面面向下，并且与该表面相对的表面面向上。电子组件600的连接端子可包括诸如铜(Cu)或铝(Al)的金属材料，并且可连接到线610。线610可以是包括金(Au)的导电线，并且可将电子组件600的连接端子和第一连接焊盘211彼此连接。
另外，电子组件600和线610可通过包括绝缘树脂(未示出)或环氧模制化合物(EMC)的绝缘膜来模制。因此，电子组件600和线610不仅可与外部绝缘，而且可被保护以免受物理损坏/化学损坏。
另外，尽管未示出，但是附加的电连接金属可设置在绝缘层100的没有安装电子组件600的另一表面上。电连接金属可设置在第二连接焊盘221的暴露表面上，以将电子组件600连接到另一组件。电连接金属可利用锡(Sn)或含锡(Sn)的合金形成。电连接金属可以是例如焊料，但不限于此，并且可以是焊盘、焊球、引脚等。
关于其他重复的组件，上面已经描述的关于根据示例性实施例的印刷电路板100A的内容同样适用，因此，将不重复它们的描述。
图6至图13是示意性地示出用于制造图3的印刷电路板的工艺的示例的截面图。
参照图6，制备载体700，载体700包括绝缘材料710和设置在绝缘材料710的一个表面上的第一铜箔711和第二铜箔712。尽管随后的截面图示出了单侧堆积工艺，但是如果需要，可执行双侧堆积工艺。在用于双侧堆积工艺的载体中，铜箔可设置在绝缘材料710的两侧上。
参照图7，可通过镀覆和图案化工艺在第二铜箔712上设置金属层M。考虑到稍后在蚀刻第二铜箔712的工艺中产生的槽，金属层M可形成为相对厚。例如，金属层M可具有16μm的厚度，并且第二铜箔712可具有2μm的厚度。
参照图8，可通过堆积工艺以及随后的通路孔处理工艺、镀覆工艺和图案化工艺来设置绝缘层100、第二电路层220和过孔层400。
参照图9，可使第一铜箔711和第二铜箔712彼此分离，并且可去除载体700的一部分。
参照图10，可通过蚀刻工艺去除剩余的第二铜箔712。在蚀刻第二铜箔712的工艺中，也可一起去除金属层M的一部分，从而形成从绝缘层100的一个表面凹入的槽R，同时形成第一电路层210。作为非限制性示例，槽R可具有8μm的高度，并且第一电路层210可具有8μm的厚度。
参照图11，可分别在绝缘层100的一个表面和另一表面上设置第一钝化层510和第二钝化层520。被第一钝化层510覆盖的第一电路层210可以是第一电路图案212，并且从第一钝化层510暴露的第一电路层210可以是第一连接焊盘211。
此外，被第二钝化层520覆盖的第二电路层220可以是第二电路图案222，并且从第二钝化层520暴露的第二电路层220可以是第二连接焊盘221。
参照图12，可通过镀覆工艺或有机膜处理工艺在第一连接焊盘211的朝向绝缘层100的一个表面暴露的一个表面上设置第一表面处理层310。当在第一连接焊盘211上设置第一表面处理层310时，第一连接焊盘211的侧表面可被绝缘层100覆盖。因此，第一表面处理层310可不设置在第一连接焊盘211的侧表面上，并且即使稍后通过喷砂工艺去除绝缘层100的第一区域101的一部分，第一连接焊盘211的侧表面也可暴露在外部而不被第一表面处理层310覆盖。结果，可防止第一连接焊盘211和与第一连接焊盘211的侧表面相邻设置的另一连接焊盘之间的短路，并且可充分确保第一连接焊盘211的线宽。
另外，可通过镀覆工艺或有机膜处理工艺在从第二钝化层520暴露的第二连接焊盘221上设置第二表面处理层320。
参照图13，可使用第一钝化层510作为掩模来执行喷砂工艺。在这种情况下，可将绝缘层100分成第一区域101和第二区域102，在第一区域101中，绝缘层100从第一钝化层510暴露，在第二区域102中，绝缘层100被第一钝化层510覆盖。可通过喷砂工艺去除第一区域101的一部分，因此，第一连接焊盘211的至少一部分可从绝缘层100的第一区域101的一个表面突出。因此，第一连接焊盘211的侧表面的至少一部分可暴露在外部。
此外，由于通过喷砂工艺去除绝缘层100的第一区域101的一部分，绝缘层100的第一区域101可具有比绝缘层100的第二区域102小的厚度，如上所述。结果，绝缘层100的一个表面可在第一区域101与第二区域102之间的边界处具有台阶。
另外，由于第一钝化层510在喷砂工艺期间用作掩模，因此绝缘层100的第一区域101和第二区域102之间的界面与第一钝化层510的侧表面可彼此共面。也就是说，可在它们之间实现共面性。
此外，喷砂工艺还可影响第一表面处理层310的第二层312。第二层312的直接受喷砂工艺影响的上表面可具有相对高的粗糙度。另一方面，第二层312的通过去除绝缘层100的第一区域101而暴露的侧表面(其受到喷砂工艺的间接影响)可具有比第二层312的上表面相对低的粗糙度。
关于其他重复的组件，上面已经描述的关于根据示例性实施例的印刷电路板100A的内容同样适用，因此，将不重复它们的描述。
如上所述，作为本公开的一个效果，可提供一种具有用于表面处理的金属层设置在连接焊盘上的结构的印刷电路板。
作为本公开的另一效果，可提供一种具有如下结构的印刷电路板：表面处理层设置在连接焊盘的上表面上并且不延伸到连接焊盘的侧表面。
作为本公开的另一效果，可提供一种具有连接焊盘部分突出且部分嵌入的结构的印刷电路板。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (20)

1.一种印刷电路板，包括：
绝缘层，具有一个表面和另一表面；
第一电路层，设置在所述绝缘层的所述一个表面上，并且包括第一电路图案和第一连接焊盘；以及
表面处理层，设置在所述第一连接焊盘的一个表面上，
其中，所述第一连接焊盘的另一表面被所述绝缘层覆盖，并且所述第一连接焊盘的侧表面的至少一部分从所述绝缘层突出。
2.根据权利要求1所述的印刷电路板，其中，所述第一连接焊盘的一部分嵌在所述绝缘层的所述一个表面中，并且所述第一连接焊盘的另一部分从所述绝缘层的所述一个表面突出，并且
所述表面处理层设置在所述第一连接焊盘的所述另一部分上。
3.根据权利要求2所述的印刷电路板，其中，所述第一电路图案嵌在所述绝缘层的所述一个表面中。
4.根据权利要求1所述的印刷电路板，其中，所述绝缘层的所述一个表面具有台阶，所述台阶设置在设置有所述第一电路图案的区域和设置有所述第一连接焊盘的区域之间的边界处。
5.根据权利要求1所述的印刷电路板，其中，所述表面处理层包括：
第一层，包含镍；以及
第二层，设置在所述第一层上并且包括金。
6.根据权利要求5所述的印刷电路板，其中，所述第二层的上表面具有比所述第二层的侧表面大的粗糙度。
7.根据权利要求1所述的印刷电路板，所述印刷电路板还包括穿透所述绝缘层以连接到所述第一电路图案的过孔。
8.根据权利要求7所述的印刷电路板，所述印刷电路板还包括设置在所述绝缘层的所述另一表面上的第二电路层，
其中，所述第二电路层通过所述过孔连接到所述第一电路图案。
9.根据权利要求8所述的印刷电路板，其中，所述过孔与所述第一电路图案和所述第二电路层接触。
10.根据权利要求1所述的印刷电路板，所述印刷电路板还包括设置在所述绝缘层的所述一个表面上的第一钝化层，
所述第一电路图案的侧表面被所述绝缘层覆盖，并且
所述第一钝化层覆盖所述第一电路图案的从所述绝缘层的所述一个表面暴露的一个表面。
11.根据权利要求10所述的印刷电路板，其中，所述第一钝化层与所述第一连接焊盘和所述表面处理层间隔开。
12.根据权利要求10所述的印刷电路板，所述印刷电路板还包括安装在所述第一钝化层上的电子组件。
13.根据权利要求12所述的印刷电路板，其中，所述电子组件与所述第一连接焊盘的至少一部分引线接合。
14.根据权利要求1所述的印刷电路板，所述印刷电路板还包括第二钝化层，所述第二钝化层设置在所述绝缘层的所述另一表面上并且具有使设置在所述绝缘层的所述另一表面上的第二电路层的至少一部分暴露的开口。
15.一种印刷电路板，包括：
绝缘层，具有第一区域和第二区域；
连接焊盘，所述连接焊盘的至少一部分在所述第一区域中从所述绝缘层的一个表面突出；
电路图案，在所述第二区域中嵌在所述绝缘层的所述一个表面中；以及
表面处理层，设置在所述连接焊盘的一个表面上，
其中，所述绝缘层在所述第二区域中的厚度比在所述第一区域中的厚度大。
16.根据权利要求15所述的印刷电路板，其中，所述连接焊盘的另一部分在所述第一区域中嵌在所述绝缘层的所述一个表面中。
17.根据权利要求15所述的印刷电路板，其中，所述连接焊盘的侧表面的一部分和所述连接焊盘的另一表面被所述绝缘层覆盖，并且
所述连接焊盘的所述侧表面的另一部分从所述绝缘层突出。
18.根据权利要求17所述的印刷电路板，所述印刷电路板还包括：
钝化层，在所述第二区域中设置在所述绝缘层的所述一个表面上，以覆盖所述电路图案的至少一部分。
19.根据权利要求18所述的印刷电路板，所述印刷电路板还包括：
电子组件，安装在所述钝化层上，
其中，所述电子组件通过线连接到所述连接焊盘。
20.根据权利要求18所述的印刷电路板，其中，在所述第一区域和所述第二区域中，所述钝化层仅设置在所述第二区域上。
CN202210472351.7A 2021-08-17 2022-04-29 印刷电路板 Pending CN115707184A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0108086 2021-08-17
KR1020210108086A KR20230026105A (ko) 2021-08-17 2021-08-17 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN115707184A true CN115707184A (zh) 2023-02-17

Family

ID=85180645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210472351.7A Pending CN115707184A (zh) 2021-08-17 2022-04-29 印刷电路板

Country Status (3)

Country Link
US (1) US11963301B2 (zh)
KR (1) KR20230026105A (zh)
CN (1) CN115707184A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
US7977579B2 (en) * 2006-03-30 2011-07-12 Stats Chippac Ltd. Multiple flip-chip integrated circuit package system
JP2008047655A (ja) * 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP6317989B2 (ja) 2014-04-24 2018-04-25 新光電気工業株式会社 配線基板
KR102249660B1 (ko) * 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
KR20220042632A (ko) 2020-09-28 2022-04-05 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US11963301B2 (en) 2024-04-16
US20230057689A1 (en) 2023-02-23
KR20230026105A (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
CN112992883A (zh) 嵌有电子组件的基板
CN113038705A (zh) 嵌有电子组件的基板
US11658124B2 (en) Connection structure embedded substrate
US11284515B2 (en) Electronic component embedded substrate
CN114641135A (zh) 嵌有连接结构的基板
US20230245989A1 (en) Printed circuit board and electronic component package including the same
US11134576B2 (en) Printed circuit board
CN113905516A (zh) 电子组件嵌入式基板
CN112996242A (zh) 嵌有电子组件的基板
US11516914B2 (en) Printed circuit board
CN113873756A (zh) 印刷电路板
CN115734455A (zh) 印刷电路板
CN115151019A (zh) 嵌有连接结构的基板及包括该基板的基板结构
US11963301B2 (en) Printed circuit board
CN114390776A (zh) 印刷电路板和印刷电路板组件
KR20220093425A (ko) 연결구조체 내장기판
CN112992844A (zh) 电子组件嵌入式基板
CN112996222A (zh) 嵌有电子组件的基板
US11715680B2 (en) Printed circuit board
US11856701B2 (en) Printed circuit board
CN116072635A (zh) 嵌有电子组件的基板
CN114615800A (zh) 印刷电路板
CN115315061A (zh) 印刷电路板
CN117255471A (zh) 印刷电路板
CN116437565A (zh) 印刷电路板和电子组件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination