CN112992844A - 电子组件嵌入式基板 - Google Patents

电子组件嵌入式基板 Download PDF

Info

Publication number
CN112992844A
CN112992844A CN202010304723.6A CN202010304723A CN112992844A CN 112992844 A CN112992844 A CN 112992844A CN 202010304723 A CN202010304723 A CN 202010304723A CN 112992844 A CN112992844 A CN 112992844A
Authority
CN
China
Prior art keywords
electronic component
insulating layer
wiring layer
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010304723.6A
Other languages
English (en)
Inventor
李相润
金台城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112992844A publication Critical patent/CN112992844A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种电子组件嵌入式基板，所述电子组件嵌入式基板包括：芯构件，包括第一布线层、覆盖所述第一布线层并且具有第一贯穿部的第一绝缘层、设置在所述第一绝缘层上的第二布线层以及设置在所述第一绝缘层上并且具有使所述第二布线层的至少一部分暴露的第二贯穿部的第二绝缘层；第一电子组件，设置在所述第一贯穿部中；第二电子组件，设置在所述第二贯穿部中；以及绝缘树脂，覆盖所述第一电子组件和所述第二电子组件中的每个的至少一部分。所述第二布线层包括具有由所述第二绝缘层覆盖的一部分的第一布线图案和具有由所述绝缘树脂覆盖的一部分的第二布线图案。所述第二电子组件连接到所述第二布线图案。

Description

电子组件嵌入式基板
本申请要求于2019年12月16日在韩国知识产权局提交的第10-2019-0167958号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用整体包含于此。
技术领域
本公开涉及一种电子组件嵌入式基板。
背景技术
近来，由于要求诸如智能电话、PC等的电子装置具有高性能和高功能性，因此将要安装在印刷电路板上的电子组件的数量正在增加。在这种情况下，在电子装置的小型化和薄型化、电子组件之间的连接路径的缩短、噪声的改善等方面，已经开发出用于在印刷电路板中嵌入诸如无源元件、有源元件等的电子组件的电子组件嵌入式基板的技术。在这样的电子组件嵌入式基板中，需要用于增加嵌入其中的电子组件数量的结构。
发明内容
本公开的一方面在于提供一种电子组件嵌入式基板，所述电子组件嵌入式基板包括多个电子组件并且允许产品的小型化和薄型化。
本公开的另一方面在于提供一种具有改善的布线设计自由度的电子组件嵌入式基板。
根据本公开的一方面，一种电子组件嵌入式基板包括：芯构件，包括第一布线层、覆盖所述第一布线层并且具有第一贯穿部的第一绝缘层、设置在所述第一绝缘层上的第二布线层以及设置在所述第一绝缘层上并且具有使所述第二布线层的至少一部分暴露的第二贯穿部的第二绝缘层；第一电子组件，设置在所述第一贯穿部中；第二电子组件，设置在所述第二贯穿部中；以及绝缘树脂，覆盖所述第一电子组件和所述第二电子组件中的每个的至少一部分。所述第二布线层包括第一布线图案和第二布线图案，在所述第一布线图案中所述第二布线层的上表面的至少一部分由所述第二绝缘层覆盖，并且在所述第二布线图案中所述第二布线层的所述上表面的至少一部分由所述绝缘树脂覆盖。所述第二电子组件连接到所述第二布线图案。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性地示出根据示例的电子装置系统的框图的示例。
图2是示意性地示出根据示例的电子装置的透视图。
图3是示意性地示出根据示例的电子组件嵌入式基板100A的截面图。
图4是示意性地示出根据另一示例的电子组件嵌入式基板100B的截面图。
图5是示意性地示出根据另一示例的电子组件嵌入式基板100C的截面图。
图6是示意性地示出根据另一示例的电子组件嵌入式基板100D的截面图。
图7是示意性地示出根据另一示例的电子组件嵌入式基板100E的截面图。
图8A至图8C示意性地示出了根据示例的电子组件嵌入式基板100A的制造工艺。
具体实施方式
在下文中，将参照附图描述本公开。为了更清楚的描述，可夸大或缩小附图中的元件的形状和尺寸。
电子装置
图1是示意性地示出根据示例的电子装置系统的框图的示例。
参照附图，电子装置1000可在其中容纳主板1010。主板1010可包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其它组件1040等。这些组件可通过各种信号线1090连接到以下将被描述的其它组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其它类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片或电子组件的封装件的形式。
网络相关组件1030可包括实施诸如以下协议的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任何其它无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实施多种其它无线标准或协议或有线标准或协议的组件。此外，网络相关组件1030可与以上描述的芯片相关组件1020一起彼此组合。
其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其它组件1040不限于此，而是还可包括用于各种其它目的的无源组件等。此外，其它组件1040可与以上描述的芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括其它组件，该其它组件可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010。这些其它组件可包括例如相机1050、天线模块1060、显示器1070、电池1080等。然而，这些其它组件不限于此，而是还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字多功能光盘(DVD)驱动器等。根据电子装置1000的类型等，这些其它组件还可包括用于各种目的的其它组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数字静态照相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是处理数据的任何其它电子装置。
图2是示意性地示出根据示例的电子装置的透视图。
参照附图，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。另外，可物理连接和/或电连接或者可不物理连接和/或电连接到主板1110的其它电子组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120的一部分可以是上述芯片相关组件，例如，半导体封装件1121，但不限于此。半导体封装件1121可以是其中半导体芯片或无源组件以封装件基板形式安装在封装件基板上的装置，但不限于此。电子装置不必局限于智能电话1100，而可以是如上所述的其它电子装置。
电子组件嵌入式基板
图3是示意性地示出根据示例的电子组件嵌入式基板100A的截面图。
参照图3，根据示例的电子组件嵌入式基板100A可包括芯构件110、设置在芯构件110的第一贯穿部110HA中的第一电子组件120A、设置在芯构件110的第二贯穿部110HB中的第二电子组件120B以及覆盖第一电子组件120A和第二电子组件120B中的每个的至少一部分的绝缘树脂130。
芯构件110可包括多个绝缘层111、多个布线层112和多个过孔113。例如，芯构件110可包括第一布线层112A、覆盖第一布线层112A并且具有第一贯穿部110HA的第一绝缘层111A、设置在第一绝缘层111A上的第二布线层112B、穿过第一绝缘层111A并且将第一布线层112A和第二布线层112B彼此连接的第一过孔113A、设置在第一绝缘层111A上并且具有第二贯穿部110HB的第二绝缘层111B、设置在第二绝缘层111B上的第三布线层112C以及穿过第二绝缘层111B并且将第二布线层112B和第三布线层112C彼此连接的第二过孔113B。
根据示例的电子组件嵌入式基板100A还可包括设置在绝缘树脂130上的布线层132、穿过绝缘树脂130并且将布线层132和芯构件110的第三布线层112C彼此连接的过孔133。
根据示例的电子组件嵌入式基板100A还可包括连接构件140，连接构件140包括在芯构件110的下侧上的绝缘层141(绝缘层141上设置有第一绝缘层111A)、布线层142、穿过绝缘层141并且将布线层142连接到芯构件110的第一布线层112A和第一电子组件120A中的至少一个的过孔143。在这种情况下，连接到第一电子组件120A的过孔143可直接接触并且然后连接到第一电子组件120A。
第二贯穿部110HB可使第一绝缘层111A的至少一部分和/或设置在第一绝缘层111A上的第二布线层112B的至少一部分暴露。在这种情况下，被第二贯穿部110HB暴露的第二布线层112B可由绝缘树脂130覆盖。例如，第二布线层112B可包括其中第二布线层112B的上表面的至少一部分被第二绝缘层111B覆盖的布线图案以及其中第二布线层112B的上表面的至少一部分被绝缘树脂130覆盖的布线图案。在这种情况下，如下所述，第二电子组件120B可连接到第二布线层112B的布线图案之中的其中第二布线层112B的上表面的至少一部分由绝缘树脂130覆盖的布线图案。第一贯穿部110HA和第二贯穿部110HB中的每个可在平面上具有矩形形状，但不限于此。
在截面中的至少一个中，第二贯穿部110HB的宽度可比第一贯穿部110HA的宽度宽。另外，在截面中的至少一个中，设置在第二贯穿部110HB中的第二电子组件120B的宽度也可比设置在第一贯穿部110HA中的第一电子组件120A的宽度宽。在一些截面中，第二贯穿部110HB的宽度可窄于或等于第一贯穿部110HA的宽度。
如将稍后描述的，当在第二绝缘层111B中形成第二贯穿部110HB时，由第二贯穿部110HB暴露的第二布线层112B可充当停止层(工艺停止层)。例如，在形成第二贯穿部110HB之后，第二贯穿部110HB的下表面可具有其中设置第二布线层112B的区域。在这种情况下，在其中未设置第二布线层112B的区域中，可进一步加工第二绝缘层111B以使第一绝缘层111A暴露。因此，可进一步对暴露的第一绝缘层111A进行加工以形成第一贯穿部110HA。根据该工艺，第二布线层112B的由第二贯穿部110HB暴露的布线图案的侧表面可具有其表面与第一贯穿部110HA的壁表面基本共面的区域。这是因为第一贯穿部110HA可在平面上沿着第二布线层112B的一些边界形成。本说明书中的“基本共面”可以是包括绝对共面的表面以及包括绝对共面的表面中的对于工艺误差的公差范围的概念。
在附图中，第二布线层112B示出为覆盖第一绝缘层111A的上表面之中的其中形成有第二贯穿部110HB的整个区域，以仅在第二贯穿部110HB的下表面上设置第二布线层112B。然而，这是为了清楚地说明第二布线层112B可用作停止层，并且本公开的构造不限于附图中所示。例如，取决于其设计和/或加工方式，第二布线层112B可不设置在第一绝缘层111A的上表面的其中形成有第二贯穿部110HB的至少一部分中。因此，设置有第一绝缘层111A的区域和设置有第二布线层112B的区域可在第二贯穿部110HB的下表面中共存。
另外，如附图中所示，尽管在附图中示出了第二布线层112B的布线图案设置在第二贯穿部110HB的下表面上以延伸到第二贯穿部110HB的壁表面上，但本公开的构造不限于此。例如，如图7中所示，第二布线层112B的设置在第二贯穿部110HB的下表面上的布线图案可延伸到第二绝缘层111B的内侧以覆盖第二绝缘层111B的一部分。可选地，第二布线层112B的设置在第二贯穿部110HB的下表面上的布线图案可由绝缘树脂130覆盖，而不延伸到第二贯穿部110HB的壁表面。因此，如上所述，第一绝缘层111A可设置在第二贯穿部110HB的下表面的一部分中。
第二电子组件120B可连接到第二布线层112B的由第二贯穿部110HB暴露的布线图案。在这种情况下，第二电子组件120B可通过连接导体150连接到第二布线层112B的布线图案。
第一电子组件120A和第二电子组件120B可布置为彼此间隔开。在这种情况下，绝缘树脂130可填充第一电子组件120A和第二电子组件120B之间的空间的至少一部分。因此，第一电子组件120A和第二电子组件120B可通过绝缘树脂130彼此间隔开。
存在分别嵌入有多个电子组件的多个基板可被堆叠以形成电子组件嵌入式基板的情况。在这些情况下，因为整个电子组件嵌入式基板可能难免地变厚，所以可能难以提供较薄的基板。另外，由于多个基板之间的层间匹配的限制，可能存在难以实现相对高密度基板的问题。
另外，存在多个电子组件可由粘合构件等在芯基板的空腔中彼此结合以形成电子组件嵌入式基板的情况。在这些情况下，由于多个电子组件可能难免地彼此接触，因此可能存在诸如由于电子组件之间的热传递而产生热的问题。另外，在设置为相对远离设置在基板的侧部上的布线层的电子组件中，可能存在与布线层的信号路径可能变长的问题。
在根据示例的电子组件嵌入式基板100A的情况下，第一电子组件120A可设置在芯构件110的第一贯穿部110HA中，并且第二电子组件120B可设置在第二贯穿部110HB中以实现减薄。另外，由于第一布线层112A未设置在第一绝缘层111A上并且具有由第一绝缘层111A覆盖的结构，因此可进一步实现减薄。另外，第二电子组件120B可直接通过连接导体150连接到第二布线层112B的由第二贯穿部110HB暴露的布线图案。因此，可缩短电子组件和布线层之间的信号路径。另外，可利用包括在芯构件110中的多个布线层112A、112B和112C来改善布线设计的自由度。
在下文中，将更详细地描述根据示例的电子组件嵌入式基板100A的每个构造。
第一贯穿部110HA和第二贯穿部110HB可分别穿过第一绝缘层111A和第二绝缘层111B。第一贯穿部110HA和第二贯穿部110HB中的每个可通过使用磨料颗粒的喷砂工艺、使用等离子体的干法蚀刻工艺、机械钻、激光钻等形成。
如上所述，当在第二绝缘层111B中形成第二贯穿部110HB时，由第二贯穿部110HB暴露的第二布线层112B可充当停止层(工艺停止层)。例如，在形成第二贯穿部110HB之后，第二贯穿部110HB的下表面可具有其中设置有第二布线层112B的区域。在这种情况下，在其中未设置第二布线层112B的区域中，可进一步加工第二绝缘层111B以使第一绝缘层111A暴露。因此，可进一步对暴露的第一绝缘层111A进行加工以形成第一贯穿部110HA。根据该工艺，第二布线层112B的由第二贯穿部110HB暴露的布线图案的侧表面可具有其表面与第一贯穿部110HA的壁表面基本共面的区域。这是因为第一贯穿部110HA可在平面上沿着第二布线层112B的一些边界形成。
当加工第一贯穿部110HA时，第一绝缘层111A的一部分可保留在第一贯穿部110HA的下表面上。另外，当加工第二贯穿部110HB时，第二绝缘层111B的一部分可保留在第二贯穿部110HB的下表面上。在一些情况下，第二贯穿部110HB可进一步穿过绝缘层111A的一部分。
第一贯穿部110HA和第二贯穿部110HB中的每个可根据加工方式具有各种形状。例如，第一贯穿部110HA和/或第二贯穿部110HB的宽度在穿透方向上可以不恒定。例如，第一贯穿部110HA和/或第二贯穿部110HB可具有其宽度沿向下方向变窄的形状。
用于形成第一绝缘层111A和第二绝缘层111B中的每个的材料不受特别限制，并且可使用任意材料，只要其具有绝缘特性即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或包括增强材料(诸如无机填料和/或玻璃布、玻璃织物等)与上述树脂一起的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
第一绝缘层111A和第二绝缘层111B中的每个的形成材料可彼此相同或可彼此不同。另外，第一绝缘层111A和第二绝缘层111B中的每个的厚度可彼此相同或可彼此不同。
第一绝缘层111A的厚度可大于第一电子组件120A的厚度。因此，第一绝缘层111A的上表面可位于比第一电子组件120A的上表面高的高度上。因此，第一电子组件120A可与设置在第二布线层112B上的第二电子组件120B间隔开。在这种情况下，绝缘树脂130可填充第一电子组件120A和第二电子组件120B之间的空间的至少一部分。
类似地，第二绝缘层111B的厚度可大于第二电子组件120B的厚度。然而，本公开不限于此。第一绝缘层111A和第二绝缘层111B中的每个的厚度可基本等于或可薄于第一电子组件120A和第二电子组件120B中的每个的厚度。
另外，第一绝缘层111A的下表面可与第一电子组件120A的下表面基本共面。埋在第一绝缘层111A的下表面中的第一布线层112A的下表面也可与第一电子组件120A的下表面基本共面。
作为用于形成第一布线层112A、第二布线层112B和第三布线层112C中的每个的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料。第一布线层112A、第二布线层112B和第三布线层112C中的每个可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。另外，可包括过孔垫(via pad)等。
第一布线层112A可被埋在第一绝缘层111A中，使得第一布线层112A的上表面和侧表面中的每个的至少一部分可被第一绝缘层111A覆盖。另外，第一布线层112A的下表面可与第一绝缘层111A的下表面和/或第一电子组件120A的下表面基本共面。
第二布线层112B的布线图案的一部分可被第二贯穿部110HB暴露。因此，第二电子组件120B可连接到第二布线层112B的由第二贯穿部110HB暴露的布线图案。在这种情况下，第二电子组件120B可通过连接导体150连接到第二布线层112B的布线图案。第二布线层112B的由第二贯穿部110HB暴露的布线图案从第一绝缘层111A突出，使得其上表面和侧表面中的每个的至少一部分可由绝缘树脂130覆盖。
如附图中所示，第一布线层112A可埋在第一绝缘层111A的下部中，并且如附图中所示，第一布线层112A的下表面可与第一绝缘层111A的下表面共面。如附图中所示，在第二布线层112B中，第二布线层112B的至少一部分也可埋在第二绝缘层111B的下部中，并且如附图中所示，第二布线层112B的下表面可与第二绝缘层111B的下表面共面。可选地，第二布线层112B的至少一部分可从第二绝缘层111B的下表面突出，在这种情况下，第二布线层112B的至少一部分可埋在第一绝缘层111A中。如附图中所示，第三布线层112C可设置在第二绝缘层111B的上表面上，并且可选地，第三布线层112C也可埋在第二绝缘层111B的上部中。
第一过孔113A可穿过第一绝缘层111A，并且可将第一布线层112A和第二布线层112B彼此连接。另外，第二过孔113B可穿过第二绝缘层111B，并且可将第二布线层112B和第三布线层112C彼此连接。因此，芯构件110的多个布线层112A、112B和112C可在它们之间电连接。
作为用于形成第一过孔113A和第二过孔113B中的每个的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料。第一过孔113A和第二过孔113B中的每个可完全由导电材料填充，或者导电材料可沿着通路孔的壁形成。当过孔包括沿着通路孔的壁形成的导电材料时，绝缘材料可填充通路孔。另外，第一过孔113A和第二过孔113B中的每个的形状可以是本领域中已知的任何形状，诸如，锥形形状、圆柱形形状等。
当第一过孔113A和第二过孔113B具有锥形形状时，第一过孔113A和第二过孔113B可具有沿相同方向渐缩的形状。例如，如附图中所示，第一过孔113A和第二过孔113B可具有其宽度沿向下方向变窄的形状。
另外，当第一过孔113A和/或第二过孔113B具有锥形形状时，第一过孔113A和/或第二过孔113B可具有在与连接构件140的过孔143(将稍后描述)相反的方向上渐缩的形状。例如，如附图中所示，第一过孔113A和第二过孔113B可具有其宽度沿向下方向变窄的形状，并且连接构件140的过孔143可具有其宽度沿向下方向变宽的形状。
如附图中所示，第一过孔113A可具有与第二布线层112B的连接到第一过孔113A的布线图案一体化的结构。第二过孔113B可具有与第三布线层112C的连接到第二过孔113B的布线图案一体化的结构。
第一电子组件120A和第二电子组件120B中的每个可以是诸如半导体芯片、集成电路(IC)等的有源组件，并且可以是诸如多层陶瓷电容器(MLCC)、低电感片式电容器(LICC)、电感器等的无源组件。另外，第一电子组件120A和第二电子组件120B中的每个可包括用于电连接的连接垫和/或电极。
第一电子组件120A可与连接构件140的过孔143接触并且直接连接到连接构件140的过孔143。另外，第二电子组件120B可通过连接导体150连接到芯构件110的第二布线层112B。
绝缘树脂130可覆盖第一电子组件120A和第二电子组件120B中的每个的至少一部分。另外，绝缘树脂130可填充第一贯穿部110HA和第二贯穿部110HB中的每个的至少一部分。例如，绝缘树脂130可覆盖第一电子组件120A和第二电子组件120B中的每个的上表面和侧表面，并且可填充第一贯穿部110HA和第一电子组件120A之间的空间以及第二贯穿部110HB和第二电子组件120B之间的空间。另外，第一电子组件120A和第二电子组件120B之间的空间的至少一部分可由绝缘树脂130填充。
另外，绝缘树脂130可覆盖第一绝缘层111A和/或第二布线层112B的由第二贯穿部110HB暴露的至少一部分。另外，绝缘树脂130可覆盖第二绝缘层111B的上表面和第三布线层112C的至少一部分。
用于形成绝缘树脂130的材料不受特别限制，并且可使用任何材料，只要其具有绝缘特性即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或包括增强材料(诸如无机填料和/或玻璃布、玻璃织物等)与上述树脂一起的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
布线层132可设置在绝缘树脂130上，并且可连接到芯构件110的第三布线层112C。
作为用于形成布线层132的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料。布线层132可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。另外，可包括过孔垫等。
过孔133可穿过绝缘树脂130，并且可将布线层132和芯构件110的第三布线层112C彼此连接。过孔133可与连接到其的布线层132一体化。
作为形成过孔133的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料。过孔133可完全由导电材料填充，或者导电材料可沿着通路孔的壁形成。当过孔包括沿着通路孔的壁形成的导电材料时，绝缘材料可填充通路孔。另外，过孔133的形状可应用本领域中已知的所有形状，诸如，锥形形状、圆柱形形状等。
根据设计，可在绝缘树脂130上进一步设置绝缘层、布线层、过孔等。
连接构件140可设置在芯构件110之下，并且可包括绝缘层141、设置在绝缘层141之下的布线层142以及穿过绝缘层141并且将布线层142连接到芯构件110的第一布线层112A和第一电子组件120A中的至少一个的过孔143。
根据设计，可在连接构件140之下进一步设置绝缘层、布线层、过孔等。
用于形成连接构件140的绝缘层141的材料不受特别限制，并且可使用任何材料，只要其具有绝缘特性即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)与上述树脂一起的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
连接构件140的绝缘层141可比第一绝缘层111A和第二绝缘层111B中的每个薄。然而，本公开不限于此，绝缘层141的厚度可与第一绝缘层111A和第二绝缘层111B中的每个的厚度基本相同，绝缘层141可比第一绝缘层111A和第二绝缘层111B中的每个厚。
连接构件140的布线层142可设置在绝缘层141之下，并且可连接到第一布线层112A和/或第一电子组件120A。另外，连接构件140的布线层142也可通过第一布线层112A和第二布线层112B连接到第二电子组件120B。
作为用于形成连接构件140的布线层142的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料。连接构件140的布线层142可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。另外，可包括过孔垫等。
连接构件140的过孔143可穿过绝缘层141，并且可将连接构件140的布线层142连接到芯构件110的第一布线层112A和/或第一电子组件120A。如上所述，连接构件140的过孔143可与第一电子组件120A直接接触并连接到第一电子组件120A。
作为用于形成连接构件140的过孔143的材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料。连接构件140的过孔143可完全由导电材料填充，或者导电材料可沿着通路孔的壁形成。当过孔包括沿着通路孔的壁形成的导电材料时，绝缘材料可填充通路孔。另外，连接构件140的过孔143的形状可应用本领域中已知的所有形状，诸如，锥形形状、圆柱形形状等。
当连接构件140的过孔143具有锥形形状时，根据工艺，连接构件140的过孔143可具有沿与芯构件110的第一过孔113A和/或第二过孔113B相反的方向渐缩的形状。例如，如附图中所示，芯构件110的第一过孔113A和第二过孔113B可具有其宽度沿向下方向变窄的形状，并且连接构件140的过孔可具有其宽度沿向下方向变宽的形状。
连接导体150可将第二电子组件120B连接到芯构件110的第二布线层112B。用于形成连接导体150的材料可包括焊料和/或导电膏。然而，本公开不限于此，并且作为用于形成连接导体150的材料，可使用任何材料，只要其具有导电特性即可。连接导体150还可用于将第二电子组件120B固定到第二布线层112B。
图4是示意性地示出根据另一示例的电子组件嵌入式基板100B的截面图。
参照附图，在根据另一示例的电子组件嵌入式基板100B中，与根据示例的电子组件嵌入式基板100A相比，芯构件110可包括第一布线层112A、覆盖第一布线层112A的第一绝缘层111A、设置在第一绝缘层111A上的第二布线层112B、穿过第一绝缘层111A并且将第一布线层112A和第二布线层112B彼此连接的第一过孔113A、设置在第一绝缘层111A上的第二绝缘层111B、设置在第二绝缘层111B上的第三布线层112C、穿过第二绝缘层111B并且将第二布线层112B和第三布线层112C彼此连接的第二过孔113B、设置在第二绝缘层111B上的第三绝缘层111C、设置在第三绝缘层111C上的第四布线层112D以及穿过第三绝缘层111C并且将第三布线层112C和第四布线层112D彼此连接的第三过孔113C。
另外，第一贯穿部110HA可穿过第一绝缘层111A和第二绝缘层112B。
第一电子组件120A可比第二电子组件120B厚。在根据另一示例的电子组件嵌入式基板100B中，由于第一贯穿部110HA一同穿过第一绝缘层111A和第二绝缘层112B，因此与根据示例的电子组件嵌入式基板100A相比，第一贯穿部110HA可深入地形成。因此，可嵌入具有相对厚的厚度的第一电子组件120A。另外，随着包括在芯构件110中的布线层的数量增加，布线设计的自由度也可进一步改善。
由于其它可与在根据示例的电子组件嵌入式基板100A中描述的那些基本相同，因此将省略其详细描述。
图5是示意性地示出根据另一示例的电子组件嵌入式基板100C的截面图。
参照附图，在根据另一示例的电子组件嵌入式基板100C中，与根据示例的电子组件嵌入式基板100A相比，芯构件110可包括第一布线层112A、覆盖第一布线层112A的第一绝缘层111A、设置在第一绝缘层111A上的第二布线层112B、穿过第一绝缘层111A并且将第一布线层112A和第二布线层112B彼此连接的第一过孔113A、设置在第一绝缘层111A上的第二绝缘层111B、设置在第二绝缘层111B上的第三布线层112C、穿过第二绝缘层111B并且将第二布线层112B和第三布线层112C彼此连接的第二过孔113B、设置在第二绝缘层111B上的第三绝缘层111C、设置在第三绝缘层111C上的第四布线层112D以及穿过第三绝缘层111C并且将第三布线层112C和第四布线层112D彼此连接的第三过孔113C。另外，可进一步包括第三电子组件120C。
第二贯穿部110HB可使第一绝缘层111A和/或设置在第一绝缘层111A上的第二布线层112B的至少一部分暴露，并且第三贯穿部110HC可使第二绝缘层111B和/或设置在第二绝缘层111B上的第三布线层112C的至少一部分暴露。另外，第一贯穿部110HA可穿过第一绝缘层111A，第二贯穿部110HB可穿过第二绝缘层111B，并且第三贯穿部110HC可穿过第三绝缘层111C。在至少一个截面中，第三贯穿部110HC的宽度可比第二贯穿部110HB的宽度宽，并且第二贯穿部110HB的宽度可比第一贯穿部110HA的宽度宽。
另外，在至少一个截面中，设置在第三贯穿部110HC中的第三电子组件120C的宽度可比第二电子组件120B的宽度宽，并且设置在第二贯穿部110HB中的第二电子组件120B的宽度可比设置在第一贯穿部110HA中的第一电子组件120A的宽度宽。
第二电子组件120B可设置在第二布线层112B的由第二贯穿部110HB暴露的布线图案上，并且可连接到第二布线层112B的布线图案。在这种情况下，第二电子组件120B可通过第一连接导体150A连接到第二布线层112B的布线图案。类似地，第三电子组件120C可设置在第三布线层112C的由第三贯穿部110HC暴露的布线图案上，并且可连接到第三布线层112C的布线图案。在这种情况下，第三电子组件120C可通过第二连接导体150B连接到第三布线层112C的布线图案。
由于其它可与在根据示例的电子组件嵌入式基板100A中描述的那些基本相同，因此将省略其详细描述。
图6是示意性地示出根据另一示例的电子组件嵌入式基板100D的截面图。
在根据另一示例的电子组件嵌入式基板100D中，芯构件110的第一布线层112A可设置在第一绝缘层111A之下，但可以以与根据另一示例的电子组件嵌入式基板100B不同的方式，不被埋入第一绝缘层111A中。另外，芯构件110的第一过孔113A可具有沿与根据另一示例的电子组件嵌入式基板100B的第一过孔113A的方向相反的方向渐缩的形状。例如，如附图中所示，芯构件110的第一过孔113A可具有其宽度沿向下方向变宽的形状。
由于其它可与根据示例的电子组件嵌入式基板100A和根据另一示例的电子组件嵌入式基板100B中描述的那些基本相同，因此将省略其详细描述。
图7是示意性地示出根据另一示例的电子组件嵌入式基板100E的截面图。
在根据另一示例的电子组件嵌入式基板100E中，芯构件110的第一布线层112A可设置在第一绝缘层111A之下，但可以以与根据另一示例的电子组件嵌入式基板100C不同的方式，不被埋入第一绝缘层111A中。另外，芯构件110的第一过孔113A可具有沿与根据另一示例的电子组件嵌入式基板100B的第一过孔113A的方向相反的方向渐缩的形状。例如，如附图中所示，芯构件110的第一过孔113A可具有其宽度沿向下方向变宽的形状。
由于其它可与根据示例的电子组件嵌入式基板100A和根据另一示例的电子组件嵌入式基板100C中描述的那些基本相同，因此将省略其详细描述。
图8A至图8C示意性地示出了根据示例的电子组件嵌入式基板100A的制造工艺。
参照图8A，可制备芯构件110，芯构件110包括第一布线层112A、覆盖第一布线层112A的第一绝缘层111A、设置在第一绝缘层111A上的第二布线层112B、穿过第一绝缘层111A并且使第一布线层112A和第二布线层112B彼此连接的第一过孔113A、设置在第一绝缘层111A上的第二绝缘层111B、设置在第二绝缘层111B上的第三布线层112C以及穿过第二绝缘层111B并且将第二布线层112B和第三布线层112C彼此连接的第二过孔113B。
芯构件110可包括多个绝缘层111(包括第一绝缘层111A和第二绝缘层111B)、多个布线层112(包括第一布线层112A至第三布线层112C)和多个过孔113(包括第一过孔113A和第二过孔113B)，并且芯构件110的构造和/或结构可根据设计而改变。
参照图8B，可顺序地形成穿过第二绝缘层111B的第二贯穿部110HB和穿过第一绝缘层111A的第一贯穿部110HA。
第一贯穿部110HA和第二贯穿部110HB中的每个可通过使用磨料颗粒的喷砂工艺、使用等离子体的干法蚀刻工艺、机械钻、激光钻等形成。
当在第二绝缘层111B中形成第二贯穿部110HB时，第二布线层112B可充当停止层(工艺停止层)。例如，在形成第二贯穿部110HB之后，第二贯穿部110HB的下表面可具有其中设置有第二布线层112B的区域。在这种情况下，在其中未设置第二布线层112B的区域中，可进一步加工第二绝缘层111B以使第一绝缘层111A暴露。因此，可进一步加工暴露的第一绝缘层111A以形成第一贯穿部110HA。
参照图8C，第一电子组件120A和第二电子组件120B可分别设置在第一贯穿部110HA和第二贯穿部110HB中，并且可由绝缘树脂130密封。
第一电子组件120A可通过将已知的带等附接到芯构件110的下表面来设置在第一贯穿部110HA中。第二电子组件120B可设置为通过连接导体150固定在第二布线层112B上。
另外，可形成穿过绝缘树脂130的过孔133，并且可在绝缘树脂130上形成布线层132。
可在芯构件110之下形成包括绝缘层141、穿过绝缘层141的过孔143和设置在绝缘层141上的布线层142的连接构件140。当使用已知的带等设置第一电子组件120A时，可在形成连接构件140之前首先将已知的带等从第一电子组件120A移除。
根据示例的电子组件嵌入式基板100A的制造工艺不限于以上描述，并且可由本领域技术人员改变。例如，可通过改变每个组件的形成方法、形成顺序、形成材料等来实现。在这种情况下，修改示例可以是包括构造的添加和省略的构思。
在本说明书中，可基于附图使用术语“上部”、“在……上”、“上表面”、“下部”、“之下”和“下表面”。然而，可根据组件之间的相对布置以不同的术语进行描述。
在本说明书中，“设置”在组件上的含义不限于设置在组件上或设置在组件的上表面上的方向。在一些情况下，可以是设置在任何组件之下或下表面上的情况。
如在此使用的，本说明书中的术语“连接”或“相连”可不仅是直接连接，而还可以是包括通过粘合层等的间接连接的概念。另外，本说明书中的术语“电连接”或“电相连”是包括物理连接和物理非连接两者的概念。
在本说明书中，在本说明书中的“第一”、“第二”等表述用于将一个组件与另一组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离本公开的精神的情况下，“第一”组件可被称为“第二”组件，并且类似地，“第二”组件可被称为“第一”组件。
在本公开中使用的术语仅用于说明各种示例，而无意于限制本发明构思。除非上下文另外明确指出，否则单数表述包括复数表述。
在本说明书中使用的表述“示例”不是指彼此之间相同的示例，而是可被提供用于强调和解释不同的独特特征。然而，上述示例不排除结合其它示例的特征来实现上述示例。例如，尽管特定示例中的描述没有在其它示例中描述，但除非另外描述或与另一示例矛盾，否则其可理解为与另一示例有关的说明。
作为本公开的一个效果，可提供一种电子组件嵌入式基板，该电子组件嵌入式基板包括能够使产品小型化和薄型化的多个电子组件。
作为本公开的另一效果，可提供一种具有改善的布线设计自由度的电子组件嵌入式基板。
虽然以上已经示出和描述了示例实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (20)

1.一种电子组件嵌入式基板，包括：
芯构件，包括第一布线层、覆盖所述第一布线层并且具有第一贯穿部的第一绝缘层、设置在所述第一绝缘层上的第二布线层以及设置在所述第一绝缘层上并且具有使所述第二布线层的至少一部分暴露的第二贯穿部的第二绝缘层；
第一电子组件，设置在所述第一贯穿部中；
第二电子组件，设置在所述第二贯穿部中；以及
绝缘树脂，覆盖所述第一电子组件和所述第二电子组件中的每个的至少一部分，
其中，所述第二布线层包括第一布线图案和第二布线图案，在所述第一布线图案中，所述第二布线层的上表面的至少一部分由所述第二绝缘层覆盖，并且在所述第二布线图案中，所述第二布线层的所述上表面的至少一部分由所述绝缘树脂覆盖，
其中，所述第二电子组件连接到所述第二布线图案。
2.根据权利要求1所述的电子组件嵌入式基板，其中，所述第一电子组件和所述第二电子组件彼此间隔开，并且
所述绝缘树脂设置在所述第一电子组件和所述第二电子组件之间的空间的至少一部分中。
3.根据权利要求1所述的电子组件嵌入式基板，其中，所述第一布线层嵌入所述第一绝缘层中，并且所述第一布线层的上表面和侧表面中的每个的至少一部分由所述第一绝缘层覆盖，
所述第二布线图案从所述第一绝缘层突出，并且所述第二布线图案的上表面和侧表面中的每个的至少一部分由所述绝缘树脂覆盖。
4.根据权利要求1所述的电子组件嵌入式基板，其中，所述第二布线图案的侧表面具有与所述第一贯穿部的壁表面共面的区域。
5.根据权利要求1所述的电子组件嵌入式基板，其中，所述芯构件还包括：
第三布线层，设置在所述第二绝缘层上；
第一过孔，穿过所述第一绝缘层并且将所述第一布线层和所述第二布线层彼此连接；以及
第二过孔，穿过所述第二绝缘层并且将所述第二布线层和所述第三布线层彼此连接。
6.根据权利要求5所述的电子组件嵌入式基板，其中，所述第一过孔与所述第二布线层的至少一部分一体化，并且
所述第二过孔与所述第三布线层的至少一部分一体化。
7.根据权利要求5所述的电子组件嵌入式基板，其中，所述第一过孔和所述第二过孔具有沿彼此相同方向渐缩的形状。
8.根据权利要求7所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括连接构件，
所述连接构件包括设置在所述第一绝缘层之下的第三绝缘层、设置在所述第三绝缘层之下的第四布线层以及穿过所述第三绝缘层并且将所述第四布线层连接到所述第一布线层和所述第一电子组件中的至少一个的第三过孔，
其中，所述第三过孔和所述第一过孔分别具有沿彼此相反方向渐缩的形状。
9.根据权利要求8所述的电子组件嵌入式基板，其中，将所述第四布线层连接到所述第一电子组件的第三过孔与所述第一电子组件接触。
10.根据权利要求5所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括：
第四布线层，设置在所述绝缘树脂上；以及
第三过孔，穿过所述绝缘树脂并且将所述第三布线层和所述第四布线层彼此连接。
11.根据权利要求1所述的电子组件嵌入式基板，其中，所述第二电子组件通过连接导体连接到所述第二布线图案。
12.根据权利要求1所述的电子组件嵌入式基板，其中，所述芯构件还包括：第三绝缘层，设置在所述第一绝缘层之下；以及第三布线层，嵌入所述第三绝缘层的下部中，
其中，所述第一贯穿部还穿过所述第三绝缘层。
13.根据权利要求12所述的电子组件嵌入式基板，其中，所述第一电子组件的厚度大于所述第二电子组件的厚度。
14.根据权利要求1所述的电子组件嵌入式基板，其中，所述芯构件还包括：第三绝缘层，设置在所述第一绝缘层之下；以及第三布线层，设置在所述第三绝缘层的下表面上，
其中，所述第一贯穿部还穿过所述第三绝缘层。
15.根据权利要求14所述的电子组件嵌入式基板，其中，所述第一电子组件的厚度大于所述第二电子组件的厚度。
16.根据权利要求1所述的电子组件嵌入式基板，其中，所述芯构件还包括：第三布线层，设置在所述第二绝缘层上；以及第三绝缘层，设置在所述第二绝缘层上并且具有使所述第三布线层的至少一部分暴露的第三贯穿部，
其中，所述电子组件嵌入式基板还包括设置在所述第三贯穿部中的第三电子组件，
其中，所述第三布线层包括第三布线图案和第四布线图案，在所述第三布线图案中，所述第三布线层的上表面的至少一部分由所述第三绝缘层覆盖，并且在所述第四布线图案中，所述第三布线层的所述上表面的至少一部分由所述绝缘树脂覆盖，
其中，所述第三电子组件连接到所述第四布线图案，
其中，所述绝缘树脂还覆盖所述第三电子组件的至少一部分。
17.根据权利要求16所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括连接构件，所述连接构件包括：第四绝缘层，设置在所述第一绝缘层之下；第四布线层，设置在所述第四绝缘层之下；以及过孔，穿过所述第四绝缘层并且将所述第四布线层连接到所述第一布线层和所述第一电子组件中的至少一个，
其中，所述第二电子组件通过嵌入所述绝缘树脂中的第一连接导体连接到所述第二布线图案，
其中，所述第三电子组件通过嵌入所述绝缘树脂中的第二连接导体连接到所述第四布线图案。
18.根据权利要求1所述的电子组件嵌入式基板，其中，所述芯构件还包括：第三绝缘层，设置在所述第一绝缘层之下并且具有第三贯穿部；以及第三布线层，设置在所述第三绝缘层的下表面上，
其中，所述电子组件嵌入式基板还包括设置在所述第三贯穿部中的第三电子组件，
其中，所述第一贯穿部使所述第一布线层的至少一部分暴露，
其中，所述第一布线层包括第三布线图案和第四布线图案，在所述第三布线图案中，所述第一布线层的上表面的至少一部分由所述第一绝缘层覆盖，并且在所述第四布线图案中，所述第一布线层的所述上表面的至少一部分由所述绝缘树脂覆盖，
其中，所述第一电子组件连接到所述第四布线图案，
其中，所述绝缘树脂还覆盖所述第三电子组件的至少一部分。
19.根据权利要求18所述的电子组件嵌入式基板，所述电子组件嵌入式基板还包括连接构件，所述连接构件包括：第四绝缘层，设置在所述第三绝缘层之下；第四布线层，设置在所述第四绝缘层之下；以及过孔，穿过所述第四绝缘层并且将所述第四布线层连接到所述第三布线层和所述第三电子组件中的至少一个，
其中，所述第一电子组件通过嵌入所述绝缘树脂中的第一连接导体连接到所述第四布线图案，
其中，所述第二电子组件通过嵌入所述绝缘树脂中的第二连接导体连接到所述第二布线图案。
20.一种电子组件嵌入式基板，包括：
芯构件，包括多个绝缘层和多个布线层，并且具有穿过所述多个绝缘层的一部分的第一贯穿部和从所述第一贯穿部延伸以进一步穿过所述多个绝缘层的剩余部分的第二贯穿部；
第一电子组件，设置在所述第一贯穿部中；
第二电子组件，设置在所述第二贯穿部中；以及
绝缘树脂，覆盖所述第一电子组件和所述第二电子组件中的每个的至少一部分，
其中，所述第二贯穿部在截面中的宽度比所述第一贯穿部在所述截面中的宽度宽，
所述第一电子组件和所述第二电子组件彼此间隔开，并且
所述绝缘树脂填充所述第一电子组件和所述第二电子组件之间的空间的至少一部分。
CN202010304723.6A 2019-12-16 2020-04-17 电子组件嵌入式基板 Pending CN112992844A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0167958 2019-12-16
KR1020190167958A KR20210076589A (ko) 2019-12-16 2019-12-16 전자부품 내장기판

Publications (1)

Publication Number Publication Date
CN112992844A true CN112992844A (zh) 2021-06-18

Family

ID=76320710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010304723.6A Pending CN112992844A (zh) 2019-12-16 2020-04-17 电子组件嵌入式基板

Country Status (3)

Country Link
US (1) US11039537B1 (zh)
KR (1) KR20210076589A (zh)
CN (1) CN112992844A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272619B2 (en) * 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042958A (ko) 2000-12-01 2002-06-08 윤종용 적층 칩 패키지
US7339278B2 (en) * 2005-09-29 2008-03-04 United Test And Assembly Center Ltd. Cavity chip package
US7977579B2 (en) * 2006-03-30 2011-07-12 Stats Chippac Ltd. Multiple flip-chip integrated circuit package system
JP5013973B2 (ja) * 2007-05-31 2012-08-29 株式会社メイコー プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
CN203015273U (zh) * 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US20160037645A1 (en) * 2014-08-01 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Embedded board and method of manufacturing the same
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9601461B2 (en) * 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
KR102052900B1 (ko) * 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
US20210185821A1 (en) 2021-06-17
US11039537B1 (en) 2021-06-15
KR20210076589A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
CN111725148B (zh) 半导体封装件
CN112992883A (zh) 嵌有电子组件的基板
CN113038705A (zh) 嵌有电子组件的基板
US10939556B1 (en) Electronic component embedded substrate
CN114501787A (zh) 连接结构嵌入式基板
CN113905516A (zh) 电子组件嵌入式基板
CN114080092A (zh) 组件封装件和用于该组件封装件的印刷电路板
US11134576B2 (en) Printed circuit board
US20230245989A1 (en) Printed circuit board and electronic component package including the same
CN112992844A (zh) 电子组件嵌入式基板
CN115942608A (zh) 电路板
CN113873756A (zh) 印刷电路板
CN113013109A (zh) 嵌有电子组件的基板
CN113013107A (zh) 具有嵌入其中的电子组件的基板
CN112788841A (zh) 组件安装板及包括该组件安装板的电子装置
CN111816622A (zh) 半导体封装件
US11903129B2 (en) Printed circuit board
US11715680B2 (en) Printed circuit board
US11856701B2 (en) Printed circuit board
US11963301B2 (en) Printed circuit board
US20230335479A1 (en) Printed circuit board
US20240057267A1 (en) Printed circuit board and manufacturing method for the same
US20240040698A1 (en) Printed circuit board
CN113993275A (zh) 电子组件嵌入式基板
CN118075990A (zh) 印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination