CN118075990A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN118075990A
CN118075990A CN202311007794.XA CN202311007794A CN118075990A CN 118075990 A CN118075990 A CN 118075990A CN 202311007794 A CN202311007794 A CN 202311007794A CN 118075990 A CN118075990 A CN 118075990A
Authority
CN
China
Prior art keywords
cavity
printed circuit
circuit board
insulating layers
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311007794.XA
Other languages
English (en)
Inventor
池润禔
金容勳
李承恩
郑注奂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN118075990A publication Critical patent/CN118075990A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开提供一种印刷电路板。所述印刷电路板包括：第一板单元，包括多个第一绝缘层和分别设置在所述多个第一绝缘层上或所述多个第一绝缘层中的多个第一布线层；第二板单元，包括一个或更多个第二绝缘层和分别设置在所述一个或更多个第二绝缘层上或者所述一个或更多个第二绝缘层中的一个或更多个第二布线层；以及第一无源器件，嵌在所述第一板单元和所述第二板单元中的至少一个中。所述第二板单元设置在所述第一板单元上，并且所述第一板单元具有第二腔，所述第二腔基于所述多个第一布线层的堆叠方向在所述第一无源器件上方穿过所述多个第一绝缘层的至少一部分。

Description

印刷电路板
本申请要求于2022年11月23日在韩国知识产权局提交的第10-2022-0158147号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板，例如，其中嵌入有无源器件(诸如集成无源器件(IPD))的印刷电路板。
背景技术
在用于半导体封装件的印刷电路板中，例如，焊盘侧电容器(LSC)等安装在板的表面上以确保电源完整性(PI)特性，最近，已积极地采用嵌入式无源基板(EPS)结构。
然而，当LSC安装在板的表面上时，焊球的数量可能受到限制，并且板越厚，安装在板上的半导体芯片与LSC之间的距离越大。另外，在EPS结构的情况下，可能难以匹配无源器件的厚度和覆铜层压板(CCL)的厚度，并且可能难以将无源器件彼此并联连接。
发明内容
本公开的一方面可提供一种可使安装在板上的半导体芯片与无源器件之间的距离最小化的印刷电路板。
本公开的另一方面可提供一种其中多个无源器件可容易地彼此并联连接的印刷电路板。
本公开可提供一种印刷电路板，在该印刷电路板中，第一无源器件嵌在所述板中，并且第二腔穿过包括在所述板中的多个绝缘层的设置在所述第一无源器件上的至少一部分，因此当第二无源器件所附接的半导体芯片安装在所述板上时，所述第二无源器件嵌在所述第二腔中。
根据本公开的一方面，一种印刷电路板可包括：第一板单元，包括多个第一绝缘层和分别设置在所述多个第一绝缘层上或所述多个第一绝缘层中的多个第一布线层；第二板单元，包括一个或更多个第二绝缘层和分别设置在所述一个或更多个第二绝缘层上或者所述一个或更多个第二绝缘层中的一个或更多个第二布线层；以及第一无源器件，嵌在所述第一板单元和所述第二板单元中的至少一个中。所述第二板单元可设置在所述第一板单元上，并且所述第一板单元可具有第二腔，所述第二腔基于所述多个第一布线层的堆叠方向在所述第一无源器件上方穿过所述多个第一绝缘层的至少一部分。
本公开可提供一种印刷电路板，在该印刷电路板中，第一腔和第二腔基于堆叠方向分别穿过包括在所述板中的多个绝缘层的至少不同的部分并在相反的方向上锥形化，并且第一无源器件设置并嵌在所述第一腔中，且在第二无源器件所附接的半导体芯片安装在所述板上时，使所述第二无源器件嵌在所述第二腔中。
根据本公开的另一方面，一种印刷电路板可包括：板单元，包括多个绝缘层和多个布线层，并且具有基于所述多个布线层的堆叠方向穿过所述多个绝缘层的至少一部分的第一腔和基于所述堆叠方向穿过所述多个绝缘层的至少另一部分的第二腔；以及第一无源器件，设置在所述第一腔中并且具有嵌在所述多个绝缘层中的至少一部分。所述第一腔的内壁表面和所述第二腔的内壁表面可在相反的方向上锥形化。
根据本公开的另一方面，一种印刷电路板可包括：多个绝缘层和多个布线层，沿着堆叠方向堆叠；第一器件，至少部分地嵌在所述多个绝缘层中；以及腔，从所述多个绝缘层中的最外面的绝缘层延伸并在所述堆叠方向上与所述第一器件的至少一部分叠置。所述第一器件可与所述腔的位于所述多个绝缘层中的所述最外面的绝缘层的侧表面之间的区域间隔开。
附图说明
通过结合附图的以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性示出电子装置系统的示例的框图；
图2是示意性示出电子装置的示例的立体图；
图3是示意性示出根据示例性实施例的印刷电路板的截面图；
图4是示意性示出图3的印刷电路板的变型示例的截面图；
图5至图12是示意性示出制造图3的印刷电路板或图4的印刷电路板的示例的工艺的截面图；
图13是示意性示出根据另一示例性实施例的印刷电路板的截面图；
图14是示意性示出图13的印刷电路板的变型示例的截面图；以及
图15至图22是示意性示出制造图13的印刷电路板或图14的印刷电路板的示例的工艺的截面图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
电子装置
图1是示意性示出电子装置系统的示例的框图。
参照图1，电子装置1000可容纳主板1010。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接或电连接到主板1010。这些组件可通过各种信号线1090连接到下面描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存)；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器或微控制器；以及逻辑芯片，诸如模数转换器(ADC)或专用集成电路(ASIC)。然而，芯片相关组件1020不限于此，并且还可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片的封装件的形式。
网络相关组件1030可包括与诸如以下协议兼容或者根据诸如以下协议操作的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11系列等)、全球微波接入互操作性(WiMAX)(IEEE 802.16系列等)、IEEE 802.20、长期演进(LTE)、演进数据优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据速率GSM演进(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、增强型数字无绳电信(DECT)、蓝牙、第三代移动通信技术(3G)协议、第四代移动通信技术(4G)协议和第五代移动通信技术(5G)协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，并且还可包括与各种其他无线标准或协议或者有线标准或协议中的任何一种兼容或者根据各种其他无线标准或协议或者有线标准或协议中的任何一种操作的组件。另外，网络相关组件1030可与芯片相关组件1020组合。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且除了这些组件之外，还可包括用于各种其他目的的片式组件形式的无源器件。另外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030组合。
基于电子装置1000的类型，电子装置1000可包括物理连接或电连接到主板1010或者不物理连接或不电连接到主板1010的其他电子组件。其他电子组件可以是相机1050、天线1060、显示器1070、电池1080等。然而，其他电子组件不限于此，并且可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储装置(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。另外，基于电子装置1000的类型，电子装置1000可以是用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板个人计算机(PC)、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且还可以是能够处理数据的任何其他电子装置。
图2是示意性示出电子装置的示例的立体图。
参照图2，电子装置可以是例如智能电话1100。智能电话1100可容纳主板1110，并且各种组件1120可物理连接或电连接到主板1110。另外，物理连接或电连接到主板1110或者不物理连接或电连接到主板1110的其他组件(诸如相机模块1130或扬声器1140)可容纳在智能电话1100中。组件1120中的一些组件可以是芯片相关组件，例如，组件封装件1121，并且不限于此。组件封装件1121可以是其上表面安装电子组件(包括有源组件或无源组件)的印刷电路板的形式。可选地，组件封装件1121可以是其中嵌入电子组件(包括有源组件或无源组件)的印刷电路板的形式。此外，电子装置不必局限于智能电话1100，并且可以是如上所述的其他电子装置。
印刷电路板
图3是示意性示出根据示例性实施例的印刷电路板的截面图。
图4是示意性示出图3的印刷电路板的变型示例的截面图。
参照图3和图4，根据示例性实施例的印刷电路板500A可包括板单元100和第一无源器件210，板单元100具有基于堆叠方向形成在不同高度的第一腔C1和第二腔C2，第一无源器件210设置在第一腔C1中并嵌在板单元100中。另外，变型示例中的印刷电路板500B还可包括：半导体芯片310，设置在板单元100上；以及第二无源器件220，设置在第二腔C2中并且设置在板单元100与半导体芯片310之间。另外，第二无源器件220可与板单元100物理分开。
此外，在用于半导体封装件的印刷电路板中，例如，焊盘侧电容器(LSC)等可安装在板的表面上以确保电源完整性(PI)特性，最近，已积极地采用嵌入式无源基板(EPS)结构。然而，当LSC安装在板的表面上时，焊球的数量可能受到限制，并且板越厚，安装在板上的半导体芯片与LSC之间的距离越大。另外，在EPS结构的情况下，可能难以匹配无源器件的厚度和覆铜层压板(CCL)的厚度，并且可能难以将无源器件彼此并联连接。
另一方面，在根据示例性实施例的印刷电路板500A和变型示例中的印刷电路板500B中，例如，在无芯的板单元100的堆积工艺期间，可在没有单独的芯层的情况下形成第一腔C1，然后可嵌入第一无源器件210，并且可基于堆叠方向在第一腔C1上另外形成第二腔C2。这里，如变型示例中的印刷电路板500B中所示，半导体芯片310可安装在板单元100上，在这种情况下，第二无源器件220可附接到半导体芯片310的有源表面并设置在第二腔C2中。因此，可使半导体芯片310与第一无源器件210或第二无源器件220之间的距离最小化。另外，第一无源器件210和第二无源器件220可容易地彼此并联连接。因此，可进一步改善电源完整性(PI)特性。
此外，第一腔C1和第二腔C2可设置为使相应的腔基于堆叠方向彼此至少部分地叠置。在这种情况下，在工艺期间可共用用于形成第一腔C1和第二腔C2的阻挡层。此外，可进一步使设置在第一腔C1中的第一无源器件210与设置在第二腔C2中的第二无源器件220之间的距离最小化。此外，该构造在板单元100的翘曲控制方面可更有利。
此外，第一腔C1和第二腔C2中的每个可具有锥形化的内壁表面，这里，第一腔C1的内壁表面和第二腔C2的内壁表面可在相反的方向上锥形化。例如，如在下面将描述的工艺中，可在堆积工艺期间形成第一腔C1，并且可在堆积工艺完成之后形成第二腔C2。因此，第一腔和第二腔可具有彼此相对的倾斜表面。在这种情况下，可更容易地形成第一腔C1和第二腔C2，并且可更容易地将第一无源器件210和第二无源器件220分别设置在第一腔C1和第二腔C2中。如果需要，可在第二腔C2的内壁表面的与第二腔C2的底表面相邻的区域中形成槽部H。如在下面将描述的工艺中那样，槽部H可通过去除阻挡层来形成。然而，槽部H不限于此，并且可根据阻挡层的布置形式或材料而被省略。
此外，第一无源器件210可具有其上设置有第一电极焊盘211的第一前表面和与第一前表面相对的第一后表面，第二无源器件220可具有其上设置有第二电极焊盘221的第二前表面和与第二前表面相对的第二后表面。例如，第一无源器件210和/或第二无源器件220可包括集成无源器件(IPD)。因此，可更有效地确保电源完整性(PI)特性。另外，可以以更优化的形式将第一无源器件210或第二无源器件220设置在第一腔C1或第二腔C2中。半导体芯片310可包括电连接到集成无源器件(IPD)的片上系统(SoC)，并且不限于此。
此外，第一无源器件210可设置为使第一前表面面向板单元100，更具体地，面向第二板单元120，并且第一后表面的至少一部分可从第二腔C2暴露。例如，包括在板单元100中的绝缘层111和121可基于堆叠方向不设置在第一腔C1与第二腔C2之间。另外，第一无源器件210和第二无源器件220可设置为使得第一后表面与第二后表面彼此面对。例如，第一无源器件210的第一电极焊盘211可通过形成在第二板单元120中的过孔V连接到形成在第二板单元120中的第二布线层122中的至少一个。通过这种结构，可进一步使形成在第一无源器件210与第二无源器件220之间的第一电连接路径P1和第二电连接路径P2最小化。此外，第一电连接路径P1和第二电连接路径P2可穿过第一板单元110中的第一布线层112和第二板单元120中的第二布线层122以及半导体芯片310，并且第一无源器件210和第二无源器件220可通过该构造彼此并联连接。此外，第一电连接路径P1和第二电连接路径P2可以分别是接地路径和电力路径，并且不限于此。
在下文中，参照附图更详细地描述了根据示例性实施例的印刷电路板500A和变型示例中的印刷电路板500B的组件。
板单元100可包括具有第一腔C1和第二腔C2的第一板单元110以及设置在第一板单元110上的第二板单元120。第一板单元110和第二板单元120中的每个可具有没有芯层的无芯板结构。
第一板单元110可包括多个第一绝缘层111、分别设置在多个第一绝缘层111上或多个第一绝缘层111中的多个第一布线层112以及分别穿过多个第一绝缘层111以提供多个第一布线层112之间的电连接路径的多个第一过孔层113；并且具有基于堆叠方向穿过多个第一绝缘层111的至少一部分的第一腔C1以及基于堆叠方向穿过多个第一绝缘层111的至少另一部分的第二腔C2。第一板单元110可以是嵌入式迹线基板(ETS)。另外，第一无源器件210可与第二腔C2的位于多个第一绝缘层111中的最外面的绝缘层111的侧表面之间的区域间隔开。
第一绝缘层111可包括绝缘材料，且该绝缘材料可使用诸如热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)的绝缘树脂、其中热固性树脂或热塑性树脂与无机填料(诸如二氧化硅)混合的材料、通过将热固性树脂或热塑性树脂与无机填料一起浸渍到芯材料(诸如玻璃纤维(玻璃布或玻璃织物))中而制备的材料(例如，味之素堆积膜(ABF)、半固化片等)，并且不限于此。多个第一绝缘层111可包括相同类型的材料，并且不限于此。
第一布线层112可包括金属材料，该金属材料可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，并且不限于此。第一布线层112可包括无电镀层和电解镀层，并且如果需要，还可包括铜箔。第一布线层112可基于其设计来执行各种功能。例如，第一布线层112可包括接地图案、电力图案、信号图案等。这里，信号图案可包括除接地图案和电力图案之外的各种信号图案，例如，数据信号图案。这些图案中的每个可包括迹线、面或焊盘。多个第一布线层112中的最上面的第一布线层112可被嵌入为使得其上表面从多个第一绝缘层111中的最上面的第一绝缘层111暴露。
第一过孔层113可包括金属材料，该金属材料可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，并且不限于此。第一过孔层113可与第一布线层112一起形成，并且包括无电镀层和电解镀层。第一过孔层113可包括其中通路孔填充有金属材料的填充过孔，不限于此，并且例如，可包括其中金属材料沿着通路孔的壁表面设置的共形过孔。第一过孔层113可以以在其截面中上表面宽度小于下表面宽度的方式锥形化。第一过孔层113可基于其设计来执行各种功能。例如，第一过孔层113可包括接地过孔、电力过孔、信号过孔等。这里，信号过孔可包括除接地过孔和电力过孔之外的用于传输各种信号(例如，数据信号)的过孔。如果需要，任何一个第一过孔层113中的过孔中的至少一个可穿过多个第一绝缘层111。
第二板单元120可包括：一个或更多个第二绝缘层121；一个或更多个第二布线层122，分别设置在一个或更多个第二绝缘层121上或者一个或更多个第二绝缘层121中；以及一个或更多个第二过孔层123，分别穿过一个或更多个第二绝缘层121以提供一个或更多个第二布线层122之间的电连接路径、多个第一布线层112与一个或更多个第二布线层122之间的电连接路径或第一电极焊盘211与一个或更多个第二布线层122之间的电连接路径。第二板单元120可以是堆积板。
第二绝缘层121可包括绝缘材料，该绝缘材料可使用诸如热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)的绝缘树脂、其中热固性树脂或热塑性树脂与无机填料(诸如二氧化硅)混合的材料、通过将热固性树脂或热塑性树脂与无机填料一起浸渍到芯材料(诸如玻璃纤维(即，玻璃布或玻璃织物))中而制备的材料(例如，味之素堆积膜(ABF)、半固化片等)，并且不限于此。一个或更多个第二绝缘层121可包括相同类型的材料，并且不限于此。一个或更多个第二绝缘层121中的至少一个第二绝缘层121可覆盖第一无源器件210的至少一部分并且填充第一腔C1的至少一部分。
第二布线层122可包括金属材料，且该金属材料可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，并且不限于此。第二布线层122可包括无电镀层和电解镀层，并且如果需要，还可包括铜箔。第二布线层122可基于其设计来执行各种功能。例如，第二布线层122可包括接地图案、电力图案、信号图案等。这里，信号图案可包括除接地图案和电力图案之外的各种信号图案，例如，数据信号图案。这些图案中的每个可包括迹线、面或焊盘。
第二过孔层123可包括金属材料，该金属材料可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，并且不限于此。第二过孔层123可与第二布线层122一起形成，并且包括无电镀层和电解镀层。第二过孔层123可包括其中通路孔填充有金属材料的填充过孔，不限于此，并且例如，可包括其中金属材料沿着通路孔的壁表面设置的共形过孔。第二过孔层123可以以在其截面中上表面宽度小于下表面宽度的方式锥形化。第二过孔层123可基于其设计来执行各种功能。例如，第二过孔层123可包括接地过孔、电力过孔、信号过孔等。这里，信号过孔可包括除接地过孔和电力过孔之外的用于传输各种信号(例如，数据信号)的过孔。如果需要，任何一个第二过孔层123中的过孔中的至少一个可穿过多个第二绝缘层121。
第一无源器件210和第二无源器件220可以是片式组件(诸如电感器和电容器)，可以是集成无源器件(IPD)，并且不限于此，例如，第一无源器件210和第二无源器件220可以是其他类型的器件。第一无源器件210和第二无源器件220可分别具有第一电极焊盘211和第二电极焊盘221。第一电极焊盘211和第二电极焊盘221可包括金属材料，且该金属材料可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金，并且不限于此。第一电极焊盘211和第二电极焊盘221可以是突出的焊盘，不限于此，并且可以是与附图中所示的焊盘不同的嵌入的焊盘。另外，第一电极焊盘211可通过穿过一个或更多个第二绝缘层121中的至少一个第二绝缘层的过孔连接到一个或更多个第二布线层122中的至少一个第二布线层。
半导体芯片310可包括数百至数百万个元件集成到一个芯片中的集成电路(IC)形式的裸芯片。在这种情况下，IC可以是例如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器、应用处理器(例如，AP)、或逻辑芯片(诸如模数转换器、专用IC(ASIC))，并且不限于此。半导体芯片310可以是片上系统(SoC)，并且不限于此。
半导体芯片310可基于有效晶圆形成。在这种情况下，半导体芯片310的主体的基础材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。可在主体上形成各种电路。半导体芯片310的主体可具有其上设置有连接焊盘311的有源表面和与有源表面相对的非有源表面。连接焊盘311可包括诸如铝(Al)或铜(Cu)的导电材料。连接焊盘311可以是突出的焊盘，不限于此，并且可以是与附图中所示的焊盘不同的嵌入的焊盘。半导体芯片310可以是裸芯片，并且如果需要，在连接焊盘311上可进一步设置有金属凸块。半导体芯片310可以是封装芯片。在这种情况下，可在连接焊盘311上另外形成重新布线层，并且可在重新布线层上设置金属凸块。
半导体芯片310可设置在第一板单元110的与其上设置第二板单元120的表面相对的表面上，以使有源表面面向第一板单元110。第二无源器件220可通过第二焊料凸块412附接到半导体芯片310的有源表面。例如，半导体芯片310的连接焊盘311中的一些可通过第二焊料凸块412连接到第二无源器件220的第二电极焊盘221。半导体芯片310可通过第三焊料凸块413安装在第一板单元110上。例如，半导体芯片310的连接焊盘311中的另一些可通过第三焊料凸块413连接到第一板单元110的最上面的第一布线层112。第二焊料凸块412和/或第三焊料凸块413可利用诸如锡(Sn)-铝(Al)-铜(Cu)的低熔点金属形成，可以是球型的，并且不限于此。
图5至图12是示意性示出制造图3的印刷电路板或图4的印刷电路板的示例的工艺的截面图。
参照图5，可在载板710上使用形成嵌入式迹线基板(ETS)的方法来形成第一板单元110。这里，可在多个第一绝缘层111中的至少一个第一绝缘层上或多个第一绝缘层111中的至少一个第一绝缘层中形成阻挡层B。阻挡层B可包括金属材料，并且当在堆积工艺中形成第一布线层112时，可通过使用镀覆法一起形成阻挡层B与相应层中的第一布线层112。阻挡层B可包括与第一布线层112相同的金属材料，不限于此，并且例如，可包括具有与第一布线层112的金属材料的蚀刻速率不同的蚀刻速率的另一金属材料。可选地，阻挡层B可包括绝缘材料，并且可在堆积工艺中使用干膜等形成。
参照图6，可通过使用阻挡层B作为止挡件在第一板单元110中形成第一腔C1。第一腔C1可基于堆叠方向穿过多个第一绝缘层111的至少一部分。可使用喷射法形成第一腔C1，不限于此，并且例如，可使用激光法等形成第一腔C1。
参照图7，可在形成于阻挡层B上的第一腔C1中设置第一无源器件210。第一无源器件210可设置在第一腔C1中，使得第一后表面附接到阻挡层B。如果需要，可使用粘合剂(诸如芯片附着膜(DAF))来附接第一无源器件210，在这种情况下，粘合剂的至少一部分可在堆积工艺之后保留在板单元100中，并且不限于此。
参照图8，可在堆积工艺中在第一板单元110上形成第二板单元120。通过该工艺，可形成板单元100。这里，第一无源器件210可具有嵌入第二板单元120中的至少一部分，并且可通过过孔V电连接到第一板单元110和第二板单元120中的布线层112和122。例如，第一无源器件210可通过使用嵌入技术设置在第一腔C1中。
参照图9，可去除载板710。例如，可将板单元100与载板710分离。例如，可分离载板710的多个金属层，并且可使用蚀刻法去除在分离之后载板710的保留在板单元100上的金属层。此外，在使用该蚀刻法的同时，多个第一布线层112中的最外面的第一布线层112可与多个第一绝缘层111中的最外面的第一绝缘层111具有凹入台阶。
参照图10，可通过使用阻挡层B作为止挡件在第一板单元110中形成第二腔C2。第二腔C2可基于堆叠方向穿过多个第一绝缘层111的除多个第一绝缘层111的第一腔C1所穿过的至少一部分之外的至少另一部分。可使用喷射法形成第二腔C2，不限于此，并且例如，可使用激光法等形成第二腔C2。此外，与形成第一腔C1相反，可在将板单元100倒置之后形成第二腔C2。例如，可沿着相反的方向加工第一腔C1和第二腔C2。因此，第一腔C1和第二腔C2可具有在相反方向上倾斜的内壁表面。
参照图11，可去除阻挡层B。当阻挡层B包括金属材料时，可使用蚀刻法去除该金属材料。当阻挡层B包括绝缘材料时，可使用剥离法去除该绝缘材料。剥离法可使用剥离液。通过使用一系列方法的该工艺，可制造根据上述示例性实施例的印刷电路板500A。
参照图12，可通过使用第二焊料凸块412将第二无源器件220附接到半导体芯片310的有源表面，然后可通过使用第三焊料凸块413将半导体芯片310安装在板单元100上，使得第二无源器件220设置在板单元100的第二腔C2中。通过使用一系列方法的该工艺，可制造上述变型示例中的印刷电路板500B。
其他内容与根据上述示例性实施例的印刷电路板500A和上述变型示例中的印刷电路板500B中描述的内容基本相同，因此省略了对它们的冗余描述。
图13是示意性示出根据另一示例性实施例的印刷电路板的截面图。
图14是示意性示出图13的印刷电路板的变型示例的截面图。
参照图13和图14，根据另一示例性实施例的印刷电路板500C可包括板单元100和第一无源器件210，板单元100具有基于堆叠方向形成在不同高度的第一腔C1和第二腔C2，第一无源器件210设置在第一腔C1中并嵌在板单元100中。另外，变型示例中的印刷电路板500D还可包括：半导体芯片310，设置在板单元100上；以及第二无源器件220，设置在第二腔C2中并且设置在板单元100与半导体芯片310之间。
此外，在根据另一示例性实施例的印刷电路板500C和变型示例中的印刷电路板500D中，例如，在无芯的板单元100的堆积工艺期间，可在没有单独的芯层的情况下形成第一腔C1，然后可嵌入第一无源器件210，并且可基于堆叠方向在第一腔C1上另外形成第二腔C2。这里，如变型示例中的印刷电路板500D中所示，半导体芯片310可安装在板单元100上，在这种情况下，第二无源器件220可附接到半导体芯片310的有源表面并设置在第二腔C2中。因此，可使半导体芯片310与第一无源器件210或第二无源器件220之间的距离最小化。另外，第一无源器件210和第二无源器件220可容易地彼此并联连接。因此，可进一步改善电源完整性(PI)特性。
此外，如果需要，可分别在第一腔C1的内壁表面的与第一腔C1的底表面相邻的区域和第二腔C2的内壁表面的与第二腔C2的底表面相邻的区域中形成第一槽部H1和第二槽部H2。如在下面将描述的工艺中那样，第一槽部H1和第二槽部H2可通过去除阻挡层来形成。然而，第一槽部H1和第二槽部H2不限于此，并且可根据阻挡层的布置形式或材料而被省略。
此外，第一无源器件210可设置为使得第一无源器件210的其上设置有第一电极焊盘211的第一前表面面向第一板单元110，并且第一无源器件210的与第一前表面相对的第一后表面的至少一部分可被第二板单元120的第二绝缘层121中的至少一个覆盖。例如，第一无源器件210和第二无源器件220可设置为使得第一无源器件210的第一前表面和第二无源器件220的第二后表面彼此面对，第二无源器件220的第二后表面与第二无源器件220的其上设置有第二电极焊盘221的第二前表面相对。另外，第一板单元110的多个第一布线层112中的至少一个第一布线层112的至少一部分可从第一腔C1暴露，并且第一无源器件210的第一电极焊盘211可通过第一焊料凸块411连接到多个第一布线层112中的至少一个第一布线层112的该暴露的至少一部分。第一布线层112的该暴露的至少一部分可以是嵌入的图案，不限于此，并且例如，可以是突出的图案。另外，第一板单元110的多个第一绝缘层111中的至少一个可基于堆叠方向设置在第一腔C1与第二腔C2之间。通过这种布置，第一无源器件210可更可靠。此外，第一焊料凸块411可利用诸如锡(Sn)-铝(Al)-铜(Cu)的低熔点金属形成，可以是球型的，并且不限于此。
其他内容与根据上述示例性实施例的印刷电路板500A和上述变型示例中的印刷电路板500B中描述的内容基本相同，因此省略了对它们的冗余描述。
图15至图22是示意性示出制造图13的印刷电路板或图14的印刷电路板的示例的工艺的截面图。
参照图15，可在载板710上使用形成嵌入式迹线基板(ETS)的方法来形成第一板单元110。这里，可分别在多个第一绝缘层111中的一个和另一个上或多个第一绝缘层111中的一个和另一个中形成第一阻挡层B1和第二阻挡层B2。第一阻挡层B1和第二阻挡层B2中的每个可包括金属材料，并且当在堆积工艺中形成第一布线层112时，可通过使用镀覆法一起形成第一阻挡层B1和第二阻挡层B2与相应层中的第一布线层112。第一阻挡层B1和第二阻挡层B2中的每个可包括与第一布线层112相同的金属材料，不限于此，并且例如，可包括具有与第一布线层112的金属材料的蚀刻速率不同的蚀刻速率的另一金属材料。可选地，第一阻挡层B1和第二阻挡层B2中的每个可包括绝缘材料，并且可在堆积工艺中使用干膜等形成。
参照图16，可通过使用第一阻挡层B1作为止挡件在第一板单元110中形成第一腔C1。第一腔C1可基于堆叠方向穿过多个第一绝缘层111的至少一部分。可使用喷射法形成第一腔C1，或者可使用激光法等形成第一腔C1。
参照图17，可去除第一阻挡层B1。当第一阻挡层B1包括金属材料时，可使用蚀刻法去除该金属材料。当第一阻挡层B1包括绝缘材料时，可使用剥离法去除该绝缘材料。剥离法可使用剥离液。接下来，可在第一腔C1中设置第一无源器件210。可以以面朝下的形式设置第一无源器件210，使得第一前表面面向第一板单元110。可通过第一焊料凸块411将第一无源器件210连接到第一板单元110的多个第一布线层112中的至少一个的从第一腔C1暴露的至少一部分。例如，可通过使用表面安装技术(SMT)将第一无源器件210设置在第一板单元110的第一腔C1中。
参照图18，可在堆积工艺中在第一板单元110上形成第二板单元120。通过该工艺，可形成板单元100。这里，第一无源器件210的至少一部分可嵌在第二板单元120中。例如，第二板单元120的一个或更多个第二绝缘层121中的至少一个可埋设第一无源器件210的至少一部分并填充第一腔C1的至少一部分。
参照图19，可去除载板710。例如，可将板单元100与载板710分离。例如，可分离载板710的多个金属层，并且可使用蚀刻法去除在分离之后载板710的保留在板单元100上的金属层。此外，在使用该蚀刻法的同时，多个第一布线层112中的最外面的第一布线层112可与多个第一绝缘层111中的最外面的第一绝缘层111具有凹入台阶。
参照图20，可通过使用第二阻挡层B2作为止挡件在第一板单元110中形成第二腔C2。第二腔C2可基于堆叠方向穿过多个第一绝缘层111的除多个第一绝缘层111的第一腔C1所穿过的至少一部分之外的至少另一部分。可使用喷射法形成第二腔C2，不限于此，并且例如，可使用激光法等形成第二腔C2。此外，与形成第一腔C1相反，可在将板单元100倒置之后形成第二腔C2。例如，可在相反的方向上加工第一腔C1和第二腔C2。因此，第一腔C1和第二腔C2可具有在相反方向上倾斜的内壁表面。
参照图21，可去除第二阻挡层B2。当第二阻挡层B2包括金属材料时，可使用蚀刻法去除该金属材料。当第二阻挡层B2包括绝缘材料时，可使用剥离法去除该绝缘材料。剥离法可使用剥离液。通过使用一系列方法的该工艺，可制造根据上述另一示例性实施例的印刷电路板500C。
参照图22，可通过使用第二焊料凸块412将第二无源器件220附接到半导体芯片310的有源表面，然后可通过使用第三焊料凸块413将半导体芯片310安装在板单元100上，使得第二无源器件220设置在板单元100的第二腔C2中。通过使用一系列方法的该工艺，可制造上述变型示例中的印刷电路板500D。
其他内容与根据上述示例性实施例的印刷电路板500A、上述变型示例中的印刷电路板500B、根据上述另一示例性实施例的印刷电路板500C和上述变型示例中的印刷电路板500D中描述的内容基本相同，因此省略了对它们的冗余描述。
如以上所阐述的，本公开可提供可使安装在板上的半导体芯片与无源器件之间的距离最小化的印刷电路板。
本公开还可提供其中多个无源器件可容易地彼此并联连接的印刷电路板。
这里两个组件之间的连接在概念上包括它们通过第三组件的间接连接以及它们的直接连接。另外，可理解的是，当用诸如“第一”和“第二”的术语指代要素时，该要素不受其限制。这些术语仅用于将该要素与另一要素区分开，并且不会限制要素的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一要素可被称为第二要素。类似地，第二要素也可被称为第一要素。
在此使用的术语“示例性实施例”不指代相同的示例性实施例，并且被提供以强调与另一示例性实施例的特征不同的各个特定特征。然而，在此提供的示例性实施例可结合另一示例性实施例的特征来实现。例如，除非其中提供了相反或矛盾的描述，否则即使特定示例性实施例中的要素未在另一示例性实施例中描述，对该要素的描述也可理解为对其在另一示例性实施例中的描述。
在此使用的术语仅用于描述示例性实施例而不是限制本公开。这里，除非在上下文中另有明确解释，否则单数的术语包括其复数含义。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (26)

1.一种印刷电路板，包括：
第一板单元，包括多个第一绝缘层和分别设置在所述多个第一绝缘层上或所述多个第一绝缘层中的多个第一布线层；
第二板单元，包括一个或更多个第二绝缘层和分别设置在所述一个或更多个第二绝缘层上或者所述一个或更多个第二绝缘层中的一个或更多个第二布线层；以及
第一无源器件，嵌在所述第一板单元和所述第二板单元中的至少一个中，
其中，所述第二板单元设置在所述第一板单元上，并且
所述第一板单元具有第二腔，所述第二腔基于所述多个第一布线层的堆叠方向在所述第一无源器件上方穿过所述多个第一绝缘层的至少一部分。
2.根据权利要求1所述的印刷电路板，其中，所述第一板单元还具有第一腔，所述第一腔基于所述堆叠方向穿过所述多个第一绝缘层的至少另一部分，
所述第一无源器件设置在所述第一腔中，并且
所述一个或更多个第二绝缘层中的至少一个第二绝缘层覆盖所述第一无源器件的至少一部分并且设置在所述第一腔的至少一部分中。
3.根据权利要求2所述的印刷电路板，其中，所述第一腔和所述第二腔基于所述堆叠方向至少部分地彼此叠置。
4.根据权利要求2所述的印刷电路板，其中，所述第一无源器件具有其上设置有第一电极焊盘的第一前表面和与所述第一前表面相对的第一后表面。
5.根据权利要求4所述的印刷电路板，其中，所述第一无源器件包括集成无源器件。
6.根据权利要求4所述的印刷电路板，其中，所述第一前表面面向所述第二板单元，并且所述第一后表面的至少一部分从所述第二腔暴露。
7.根据权利要求6所述的印刷电路板，其中，所述第一电极焊盘通过穿过所述一个或更多个第二绝缘层中的至少一个第二绝缘层的过孔连接到所述一个或更多个第二布线层中的至少一个第二布线层。
8.根据权利要求6所述的印刷电路板，其中，所述多个第一绝缘层和所述一个或更多个第二绝缘层基于所述堆叠方向不设置在所述第一腔与所述第二腔之间。
9.根据权利要求6所述的印刷电路板，其中，在所述第二腔的内壁表面的与所述第二腔的底表面相邻的区域中设置有槽部。
10.根据权利要求4所述的印刷电路板，其中，所述第一前表面面向所述第一板单元，并且所述第一后表面的至少一部分被所述一个或更多个第二绝缘层中的至少一个第二绝缘层覆盖。
11.根据权利要求10所述的印刷电路板，其中，所述多个第一布线层中的至少一个第一布线层的至少一部分从所述第一腔暴露，并且
所述第一电极焊盘通过第一焊料凸块连接到所述多个第一布线层中的所述至少一个第一布线层的暴露的所述至少一部分。
12.根据权利要求10所述的印刷电路板，其中，所述多个第一绝缘层中的至少一个第一绝缘层基于所述堆叠方向设置在所述第一腔与所述第二腔之间。
13.根据权利要求10所述的印刷电路板，其中，在所述第一腔的内壁表面的与所述第一腔的底表面相邻的区域中设置有第一槽部，在所述第二腔的内壁表面的与所述第二腔的底表面相邻的区域中设置有第二槽部。
14.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：
半导体芯片，具有其上设置有多个连接焊盘的有源表面和与所述有源表面相对的无源表面，并且设置在所述第一板单元的与所述第一板单元的其上设置所述第二板单元的另一表面相对的表面上，使得所述有源表面面向所述第一板单元；以及
第二无源器件，具有其上设置有第二电极焊盘的第二前表面和与所述第二前表面相对的第二后表面，并且设置在所述半导体芯片的所述有源表面上，使得所述第二前表面面向所述半导体芯片，
其中，所述第二无源器件设置在所述第二腔中，并且
所述多个连接焊盘通过第二焊料凸块和第三焊料凸块分别连接到所述第二电极焊盘和所述多个第一布线层中的最外面的第一布线层。
15.根据权利要求14所述的印刷电路板，其中，所述半导体芯片包括片上系统，并且
所述第一无源器件和所述第二无源器件中的每个包括集成无源器件。
16.根据权利要求14所述的印刷电路板，其中，所述第一无源器件和所述第二无源器件通过穿过所述多个第一布线层、所述一个或更多个第二布线层和所述半导体芯片的路径彼此电连接。
17.一种印刷电路板，包括：
板单元，包括多个绝缘层和多个布线层，并且具有基于所述多个布线层的堆叠方向穿过所述多个绝缘层的至少一部分的第一腔和基于所述堆叠方向穿过所述多个绝缘层的至少另一部分的第二腔；以及
第一无源器件，设置在所述第一腔中并且具有嵌在所述多个绝缘层中的至少一部分，
其中，所述第一腔的内壁表面和所述第二腔的内壁表面在相反的方向上锥形化。
18.根据权利要求17所述的印刷电路板，所述印刷电路板还包括：
半导体芯片，设置在所述板单元上；以及
第二无源器件，设置在所述板单元与所述半导体芯片之间，
其中，所述第二无源器件设置在所述第二腔中，并且
所述第二无源器件与所述板单元物理分开。
19.一种印刷电路板，所述印刷电路板包括：
多个绝缘层和多个布线层，沿着堆叠方向堆叠；
第一器件，至少部分地嵌在所述多个绝缘层中；以及
腔，从所述多个绝缘层中的最外面的绝缘层延伸并在所述堆叠方向上与所述第一器件的至少一部分叠置，
其中，所述第一器件与所述腔的位于所述多个绝缘层中的所述最外面的绝缘层的侧表面之间的区域间隔开。
20.根据权利要求19所述的印刷电路板，其中，所述多个绝缘层中的至少一个绝缘层和所述多个布线层中的至少一个布线层在所述堆叠方向上与所述第一器件叠置，使得所述第一器件连接到所述多个布线层中的所述至少一个布线层。
21.根据权利要求20所述的印刷电路板，其中，所述第一器件设置在所述腔与所述多个布线层中的所述至少一个布线层之间。
22.根据权利要求20所述的印刷电路板，其中，所述多个布线层中的所述至少一个布线层设置在所述第一器件与所述腔之间。
23.根据权利要求19所述的印刷电路板，其中，在所述腔的内壁表面中设置有一个或更多个槽部。
24.根据权利要求23所述的印刷电路板，其中，所述腔的所述内壁表面中的所述一个或更多个槽部的数量是两个，并且
两个槽部分别设置在所述多个绝缘层中的两个绝缘层中。
25.根据权利要求19所述的印刷电路板，所述印刷电路板还包括：
半导体芯片，设置在所述多个绝缘层中的所述最外面的绝缘层上，并且具有面向所述多个绝缘层中的所述最外面的绝缘层的有源表面，在所述有源表面上设置有多个连接焊盘；以及
第二器件，附接到所述半导体芯片并且至少部分地设置在所述腔中。
26.根据权利要求25所述的印刷电路板，其中，所述第一器件和所述第二器件通过所述半导体芯片和所述多个布线层中的一个或更多个布线层彼此电连接。
CN202311007794.XA 2022-11-23 2023-08-10 印刷电路板 Pending CN118075990A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0158147 2022-11-23
KR1020220158147A KR20240076060A (ko) 2022-11-23 2022-11-23 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN118075990A true CN118075990A (zh) 2024-05-24

Family

ID=91079699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311007794.XA Pending CN118075990A (zh) 2022-11-23 2023-08-10 印刷电路板

Country Status (4)

Country Link
US (1) US20240172368A1 (zh)
JP (1) JP2024075543A (zh)
KR (1) KR20240076060A (zh)
CN (1) CN118075990A (zh)

Also Published As

Publication number Publication date
US20240172368A1 (en) 2024-05-23
KR20240076060A (ko) 2024-05-30
JP2024075543A (ja) 2024-06-04

Similar Documents

Publication Publication Date Title
CN110891368B (zh) 具有嵌入式互连结构的基板
US11488906B2 (en) Bridge embedded interposer, and package substrate and semiconductor package comprising the same
CN111211107B (zh) 半导体封装件
CN111725148B (zh) 半导体封装件
US10403562B2 (en) Fan-out semiconductor package module
CN111987054A (zh) 半导体封装件及包括该半导体封装件的天线模块
US20190287938A1 (en) Fan-out component package
CN111341733B (zh) 扇出型半导体封装件
CN111755426A (zh) 半导体封装件
US11439021B2 (en) Electronic component-embedded substrate
CN114501787A (zh) 连接结构嵌入式基板
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
US11587878B2 (en) Substrate having electronic component embedded therein
US20210193609A1 (en) Electronic component embedded substrate
CN115151019A (zh) 嵌有连接结构的基板及包括该基板的基板结构
CN118075990A (zh) 印刷电路板
CN112992844A (zh) 电子组件嵌入式基板
US20240040698A1 (en) Printed circuit board
US20230199951A1 (en) Printed circuit board
US11521922B2 (en) Printed circuit board
US20240057267A1 (en) Printed circuit board and manufacturing method for the same
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US11903129B2 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
US20230189451A1 (en) Printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication