KR20140020506A - 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 - Google Patents
웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140020506A KR20140020506A KR1020120087039A KR20120087039A KR20140020506A KR 20140020506 A KR20140020506 A KR 20140020506A KR 1020120087039 A KR1020120087039 A KR 1020120087039A KR 20120087039 A KR20120087039 A KR 20120087039A KR 20140020506 A KR20140020506 A KR 20140020506A
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- chip
- interposer
- molding
- molding compound
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 컴프레션 몰드 웨이퍼 및 관통 몰드 비아를 이용한 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 웨이퍼 상태에서 소잉된 각 칩의 주변에 관통 몰드 비아가 형성된 몰드 인터포져를 배치한 후, 칩을 비롯한 몰드 인터포져를 몰딩하여, 몰딩 컴파운드 수지의 상하면에 칩과 도전 가능한 재배선을 형성해주는 등의 공정을 실시함으로써, 기존의 관통 몰드 비아를 형성하는 공정을 크게 단축시킬 수 있도록 한 새로운 구조의 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법을 제공하고자 한 것이다.
즉, 본 발명은 웨이퍼 상태에서 소잉된 각 칩의 주변에 관통 몰드 비아가 형성된 몰드 인터포져를 배치한 후, 칩을 비롯한 몰드 인터포져를 몰딩하여, 몰딩 컴파운드 수지의 상하면에 칩과 도전 가능한 재배선을 형성해주는 등의 공정을 실시함으로써, 기존의 관통 몰드 비아를 형성하는 공정을 크게 단축시킬 수 있도록 한 새로운 구조의 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법을 제공하고자 한 것이다.
Description
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 컴프레션 몰드 웨이퍼 및 관통 몰드 비아를 이용한 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법에 관한 것이다.
반도체 패키지의 기본적인 구성을 보면, 리드프레임, 기판, 회로필름 등과 같은 기판과, 기판에 부착되는 반도체 칩과, 기판과 반도체 칩을 도전 가능하게 연결하는 도전성 연결수단과, 반도체 칩과 도전성 연결수단을 외부로부터 보호하기 위하여 감싸는 몰딩 컴파운드 수지와, 반도체 칩의 신호를 최종적으로 출력하도록 기판에 융착되는 입출력수단 등을 포함하여 구성된다.
최근에는 위와 같은 기본적인 구성을 포함하는 패키지에서 탈피하여, 고집적화를 요구하는 동시에 소형화 및 경박단소화를 추구함에 따라 웨이퍼 레벨에서 각 칩을 패키징하여 칩의 크기에 가깝게 제조하는 칩 스케일 패키징 기술이 적용되고 있다.
칩 스케일 패키지의 일례로서, 각 칩의 면적내에 전기적 신호 전달을 위한 솔더볼과 같은 입출력단자가 전기적으로 연결되는 웨이퍼 레벨의 팬-인(fan-in) 패키지와, 별도의 인터포져 등을 이용하여 칩의 면적 바깥쪽까지 도전라인을 연장하는 동시에 연장된 부위에 입출력 단자를 융착하는 웨이퍼 레벨의 팬-아웃 패키지를 들 수 있다.
여기서, 칩 스케일 패키지(Chip Scale Package)중 하나인 종래의 팬 아웃 타입의 웨이퍼 레벨 패키지 및 그 제조 과정을 첨부한 도 2a 내지 도 2h를 참조로 살펴보면 다음과 같다.
먼저, 웨이퍼 상태에서 분리된 개개의 칩(10) 저면을 테이프 또는 캐리어 등과 같은 접착면에 일정간격으로 부착시키되, 전기적 신호의 입출력 패드인 본딩패드가 있는 면이 접착면에 부착되도록 한다(도 2a 참조).
다음으로, 개개의 칩(10) 모두를 한꺼번에 몰딩 컴파운드 수지(30)로 몰딩하여, 각 칩(10)의 상면 및 측면에 걸쳐 일정 두께의 몰딩 컴파운드 수지(30)로 봉지되도록 한다(도 2b 참조).
이어서, 접착면에서 개개의 칩(10)을 포함하는 몰딩 컴파운드 수지(30)를 떼어내면, 개개의 칩 저면(본딩패드가 있는 면)이 외부로 노출되는 상태가 되는 바, 몰딩 컴파운드 수지(30)의 상면을 비롯한 저면이 고른 면이 되도록 그라인딩 공정이 진행되고, 칩 저면에 대한 크리닝 공정이 진행된다.
다음으로, 각 칩(10)의 본딩패드(12)로부터 몰딩 컴파운드 수지(30)의 저면의 원하는 위치까지 일종의 금속배선라인인 하부 재배선(32: RDL, Redistribution layer)을 형성하는 과정이 진행된다(도 2c 참조).
상기 재배선은 서로 미세한 간격(fine pitch)를 이루는 각 칩의 본딩패드에 솔더볼 등과 같은 입출력단자를 부착하는 경우, 입출력단자가 서로 닿아 전기적 쇼트 현상이 발생되는 점을 해결하고자, 입출력단자가 보다 넓은 간격으로 부착될 수 있도록 본딩패드에서 바깥쪽으로 연장된 금속배선라인을 말한다.
이때, 상기 칩에 본딩패드를 제외한 면에 통상적으로 패시베이션 막을 형성하고, 그 위에 재배선을 도금 공정에 의하여 형성하게 되며, 다시 그 위에 수분, 각종 이물질 등이 재배선으로 침투하는 것을 차단하는 동시에 재배선간의 쇼트 현상을 방지하는 절연 패시베이션이 형성되는 바, 그 구체적인 형성 과정은 생략하기로 한다.
다음으로, 상기 몰딩 컴파운드 수지(30)에 관통 몰드 비아(22)를 레이저 가공에 의하여 형성하는 과정이 진행된다(도 2d 및 도 2e 참조).
상기 관통 몰드 비아(22)는 칩(10)을 중심으로 그 사방 위치에 다수가 등간격을 이루며 형성되는 것으로서, 몰딩 컴파운드 수지(30)의 상면에서 하부 재배선(32)이 존재하는 저면까지 레이저 가공에 의한 비아홀(26)을 관통 형성하는 단계(도 2d 참조)와, 비아홀의 내경 및 그 주변의 이물질을 청소(desmear)하는 단계와, 비아홀(26)내에 하부 재배선(32)과 도전 가능한 도전성 금속물질(28: 예를 들어, 메탈 페이스트)을 도금 또는 충진하는 단계(도 2e 참조) 등을 거쳐 형성된다.
이어서, 상기 관통 몰드 비아(22)의 상단면으로부터 몰딩 컴파운드 수지(30)의 상면의 원하는 위치까지 하부 재배선(32)을 형성하는 방법과 동일한 방법으로 상부 재배선(34)을 형성하는 과정이 진행된다(도 2f 참조).
다음으로, 상기 몰딩 컴파운드 수지(30)의 상면에서 원하는 위치까지 연장된 상부 재배선(34)의 끝단부 즉, 볼패드 부분에 솔더볼과 같은 입출력단자(36)를 융착시키는 과정이 진행된다(도 2g 참조).
최종적으로, 소잉라인(몰딩 컴파운드 수지의 각 패키지 경계라인)을 따라 소잉해주는 과정이 진행됨으로써, 첨부한 도 2h에 도시된 바와 같이 개개의 칩(10)과 그 주변에 형성된 관통 몰드 비아(22) 및 솔더볼(36) 등을 포함하는 개개의 웨이퍼 레벨의 팬 아웃 패키지로 완성된다.
그러나, 개개의 칩 주변의 몰딩 컴파운드 수지에 관통 몰드 비아를 형성하기 위한 다수의 레이저 드릴링을 실시하는 과정과, 레이저 드릴링시 발생된 이물질을 청소하는 과정과, 비아홀의 내경에 대한 도금 또는 메탈 페이스트를 충진하는 과정 등 여러 공정을 거쳐야 하므로, 공정수가 증가하고 제조원가가 증가하는 원인이 되고 있다.
특히, 몰딩 컴파운드 수지의 상면에서 그 저면의 재배선 위치까지 레이저 드릴링이 정확하게 이루어지면 재배선이 레이저에 대한 스토퍼 역할을 하게 되지만, 이에 반해 레이저 드릴링이 정확하게 이루어지지 않으면 재배선 주변의 패시베이션층에 레이저가 닿아 패시베이션층에 구멍이 형성되는 불량이 발생할 수 있다.
본 발명은 상기와 같은 점을 해결하기 위하여 안출한 것으로서, 웨이퍼 상태에서 소잉된 각 칩의 주변에 관통 몰드 비아가 형성된 몰드 인터포져를 미리 제작하여 배치한 후, 칩을 비롯한 몰드 인터포져를 몰딩하여, 몰딩 컴파운드 수지의 상하면에 칩과 도전 가능한 재배선을 형성해주는 등의 공정을 실시함으로써, 기존의 관통 몰드 비아를 형성하는 공정을 크게 단축시킬 수 있도록 한 새로운 구조의 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 웨이퍼 상태에서 소잉된 칩과; 다수의 관통 몰드 비아가 등간격으로 형성된 구조로 미리 제작되어, 칩의 양측 또는 사방에 인접 배치되는 몰드 인터포져와; 상기 칩 및 몰드 인터포져를 몰딩하여 봉지시키되, 칩의 저면 및 몰드 인터포져의 상하면을 노출시키며 몰딩되는 몰딩 컴파운드 수지와; 상기 칩의 저면에 형성된 본딩패드로부터 몰딩 컴파운드 수지를 지나서 몰드 인터포져의 관통 몰드 비아의 하단까지 도금공정에 의하여 형성되는 하부 재배선과; 상기 몰드 인터포져의 관통 몰드 비아의 상단에서 몰딩 컴파운드 수지의 상면 원하는 위치까지 도금공정에 의하여 형성되는 상부 재배선과; 상기 상부 재배선의 볼패드에 도전 가능하게 융착되는 입출력단자; 를 포함하는 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지를 제공한다.
바람직하게는, 상기 몰드 인터포져는 칩의 높이보다 높고 몰딩 컴파운드 수지의 높이와는 동일한 높이로 형성된 것을 특징으로 한다.
더욱 바람직하게는, 상기 몰드 인터포져는 길이방향을 따라 관통 몰드 비아가 2열 배열로 형성된 것으로서, 2열 사이의 중심에는 소잉라인이 형성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 다수의 관통 몰드 비아가 등간격으로 형성된 구조의 몰드 인터포져를 제작하는 단계와; 웨이퍼 상태에서 소잉된 칩의 양측 또는 사방 위치에 원하는 크기로 소잉된 몰드 인터포져를 인접 배치하는 단계와; 상기 칩 및 몰드 인터포져를 몰딩 컴파운드 수지로 몰딩하여 봉지시키되, 칩의 저면 및 몰드 인터포져의 상하면을 노출시키며 몰딩하는 단계와; 상기 칩의 저면에 형성된 본딩패드로부터 몰딩 컴파운드 수지를 지나서 몰드 인터포져의 관통 몰드 비아의 하단까지 도금공정을 이용하여 하부 재배선을 형성하는 단계와; 상기 몰드 인터포져의 관통 몰드 비아의 상단에서 몰딩 컴파운드 수지의 상면 원하는 위치까지 도금공정을 이용하여 상부 재배선을 형성하는 단계와; 상기 상부 재배선의 볼패드에 입출력단자를 융착하는 단계; 를 포함하는 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지 제조 방법을 제공한다.
본 발명의 바람직한 구현예에 따른 상기 몰드 인터포져 제작 단계는: 몰딩 수지체를 웨이퍼 레벨로 몰딩하여 구비하는 과정과; 몰딩 수지체에 상하로 관통되는 다수의 비아홀을 등간격으로 형성하는 과정과; 비아홀내에 도전성 금속물질을 도금 또는 충진하여 관통 몰드 비아를 완성하는 과정과; 원하는 갯수의 관통 몰드 비아를 포함하도록 몰딩 수지체를 가로 및 세로방향을 따라 소잉하는 단계; 로 이루어지는 것을 특징으로 한다.
또한, 상기 비아홀 형성 단계는: 몰딩 수지체의 저면에 도금 공정을 이용하여 금속막을 형성하는 과정과; 몰딩 수지체의 상면에서 레이저 드릴링을 실시하되 금속막이 노출될 때까지 레이저 드릴링을 실시하는 과정과; 금속막을 백그라인딩하여 제거하는 과정; 로 이루어지는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 관통 몰드 비아가 형성된 몰드 인터포져를 미리 제작하여 웨이퍼 상태의 각 칩 주변에 배치한 다음, 웨이퍼 레벨의 팬 아웃 패키지를 제조할 수 있도록 함으로써, 기존에 웨이퍼 상태의 각 칩을 몰딩한 후 그 주변에 관통 몰드 비아를 형성하던 방식에 비하여 제조공수 및 원가를 크게 절감할 수 있다.
또한, 필요한 만큼의 관통 몰드 비아 갯수를 갖는 몰드 인터포져를 원하는 크기로 소잉하여 사용할 수 있으므로, 다른 구조의 팬 아웃 패키지와의 호환 사용이 가능한 잇점이 있다.
또한, 몰드 인터포져를 제작할 때, 그 저면 전체에 레이저에 대한 스토퍼 역할을 하는 금속막을 형성해줌으로써, 레이저 드릴링을 제한없이 실시할 수 있고, 그에 따라 기존에 몰딩 컴파운드 수지에 레이저 드릴링이 정확하게 이루어지지 않음에 따라 패시베이션층이 손상되는 현상을 완전히 배제시킬 수 있다.
즉, 몰드 인터포져에 미리 관통 몰드 비아가 형성되므로, 기존에 재배선 형성후에 관통 몰드 비아를 몰딩 컴파운드 수지에 형성할 때, 레이저 드릴링이 부정확하게 이루어져 재배선 주변의 패시베이션층 등이 손상되는 현상을 방지할 수 있다.
도 1a 내지 도 1h는 본 발명에 따른 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법을 나타낸 단면도,
도 2a 내지 도 2h는 종래의 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법을 나타낸 단면도.
도 2a 내지 도 2h는 종래의 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법을 나타낸 단면도.
이하, 본 발명의 바람직한 실시예를 첨부한 도 1a 내지 도 1h를 참조로 상세하게 설명하기로 한다.
본 발명은 관통 몰드 비아가 형성된 몰드 인터포져를 미리 제작하여 웨이퍼 상태에서 소잉된 각 칩의 주변에 배치한 후, 팬 아웃 패키지를 제조하는 점에 주안점이 있다.
이를 위해, 다수의 관통 몰드 비아(22)가 형성된 몰드 인터포져(20)를 제작하는 단계가 선행된다.
먼저, 상기 몰드 인터포져(20)를 제작하기 위하여, 웨이퍼 레벨의 몰드금형내에 몰딩 컴파운드 수지를 주입하여 경화시킨 몰딩 수지체(25)가 구비된다.
다음으로, 상기 웨이퍼 레벨의 몰딩 수지체(25)에 관통 몰드 비아(22)를 형성하기 위하여, 몰딩 수지체(25)에 상하로 관통되는 다수의 비아홀(26)을 등간격으로 형성하는 과정이 선행된다(도 1a 참조).
상기 비아홀(26)을 형성하기 위하여, 레이저 드릴링시 스토퍼 역할을 하는 금속막(29)을 몰딩 수지체(25)의 저면에 걸쳐 도금 공정을 이용하여 형성하거나 별도의 금속플레이트를 부착시켜준다.
이어서, 몰딩 수지체(25)의 상면에서 레이저 드릴링을 실시하되, 금속막(29)이 노출될 때까지 레이저 드릴링을 실시함으로써, 몰딩 수지체(25)에 다수의 비아홀(26)이 형성되어진다.
이때, 상기 레이저 드릴링에 의거 몰딩 수지체(25)의 상면에서부터 그 저면까지 비아홀(26)이 형성될 때, 몰딩 수지체(25)의 저면에 존재하는 금속막(29)이 레이저 빔에 대한 스토퍼 역할을 하게 된다.
다음으로, 각 비아홀(26)내에 도전성 금속물질(28)을 도금 또는 충진함으로써, 몰딩 수지체(25)에 관통 몰드 비아(22)가 형성된 몰드 인터포져(20)가 완성된다(도 1b 참조).
연이어, 상기 레이저 드릴링에 의한 비아홀(26)이 형성된 후, 도전성 금속물질(28)을 충진시켜 완성한 관통 몰드 비아(22)의 상하면이 모두 노출되도록 상기 몰딩 수지체(25)의 금속막(29)을 백그라인딩하여 제거하는 과정이 진행된다(도 1c).
여기서, 상기와 같이 미리 제작된 몰드 인터포져를 이용한 본 발명의 팬 아웃 패키지 제조 과정을 설명하면 다음과 같다.
상기 몰드 인터포져(20)를 이용하여 웨이퍼 레벨의 팬 아웃 패키지를 제조하기 위하여, 몰드 인터포져(20)를 원하는 크기로 소잉하게 된다.
즉, 원하는 갯수의 관통 몰드 비아(22)가 포함되도록 몰딩 수지체(25)를 가로 및 세로방향을 따라 원하는 크기로 소잉한다.
다음으로, 웨이퍼 상태에서 소잉된 칩(10)의 양측 또는 사방 위치에 소잉된 몰드 인터포져(20)를 인접 배치한다(도 1d 참조).
이어서, 상기 칩(10) 및 몰드 인터포져(20)를 소정의 몰드 금형내에 배치한 후, 몰딩 컴파운드 수지(30)로 몰딩하여 봉지시키되, 칩(10)의 저면 및 몰드 인터포져(20)의 상하면을 노출시키며 몰딩하는 단계가 진행된다(도 1e 참조).
이때, 상기 몰드 인터포져(20)는 칩(10)의 높이보다 높고 몰딩 컴파운드 수지(30)의 높이와는 동일한 높이로 구비됨에 따라, 관통 몰드 비아(22)를 포함하는 몰드 인터포져(20)의 상하면이 외부로 노출된다.
다른 구현예로서, 상기 칩(10) 및 몰드 인터포져(20)의 전체면을 몰딩 컴파운드 수지(30)로 봉지되도록 몰딩한 후, 그라인딩 공정을 통하여 관통 몰드 비아(22)를 포함하는 몰드 인터포져(20)의 상하면이 외부로 노출되게 할 수 있다.
다음으로, 상기 칩(10)의 저면에 형성된 본딩패드(12)로부터 몰딩 컴파운드 수지(30)를 지나서 몰드 인터포져(20)의 관통 몰드 비아(22)의 하단까지 도금공정을 이용하여 하부 재배선(32)을 형성하는 단계가 진행된다(도 1f 참조).
이어서, 상기 몰드 인터포져(20)의 관통 몰드 비아(22)의 상단에서 몰딩 컴파운드 수지(30)의 상면 원하는 위치까지 도금공정을 이용하여 상부 재배선(34)을 형성하는 단계가 진행된다(도 1g 참조).
물론, 상기 하부 재배선(32) 및 상부 재배선(34)을 형성하는 과정 중, 칩에 본딩패드를 제외한 면에 통상적으로 패시베이션 막을 형성하고, 그 위에 재배선을 도금 공정을 이용하여 형성한 후, 다시 그 위에 재배선간의 쇼트 현상을 방지하는 절연 패시베이션을 형성하는 과정이 함께 진행된다.
이렇게 몰드 인터포져(20)에 관통 몰드 비아(22)가 먼저 형성된 후, 상부 및 하부 재배선을 형성함에 따라, 관통 몰드 비아(22)와 재배선 간의 도전 연결 상태를 확실하게 보장할 수 있다.
즉, 전술한 바와 같이 기존에는 칩의 본딩패드에서 몰딩 컴파운드 수지의 저면 원하는 위치까지 재배선을 먼저 형성한 다음, 몰딩 컴파운드 수지의 상부에는 재배선 위치까지 레이저 드릴링에 의한 관통 몰드 비아의 비아홀을 형성함에 따라, 부정확한 레이저 드릴링에 의거 비아홀과 재배선 간의 상하 불일치 현상이 발생되었지만, 반면에 본 발명은 몰드 인터포져(20)에 관통 몰드 비아(22)가 먼저 형성된 후, 몰딩 컴파운드 수지의 상하부에 관통 몰드 비아(22)와 도전 가능한 상부 및 하부 재배선을 형성함에 따라, 관통 몰드 비아(22)와 재배선 간의 도전 연결 상태를 확실하게 보장할 수 있다.
이어서, 전자기기의 마더보드 등에 연결되어 전기적 신호를 입출력하도록 상기 상부 재배선(34)의 볼패드에 솔더볼과 같은 입출력단자(36)를 융착하는 단계가 진행된다(도 1h 참조).
한편, 본 발명의 바람직한 실시예로서 상기 몰드 인터포져(20)는 길이방향을 따라 관통 몰드 비아(22)가 2열 배열로 형성된 것으로서, 2열 사이의 중심에는 소잉라인(24)으로 형성된다.
따라서, 최종적으로 상기 2열 배열을 이루는 관통 몰드 비아(22)의 소잉라인(24)을 따라 소잉 단계를 실시함으로써, 개개의 팬 아웃 패키지로 싱귤레이션된다(도 1h 참조).
이와 같이, 본 발명에 따르면 관통 몰드 비아가 형성된 몰드 인터포져를 미리 제작하여 웨이퍼 상태의 각 칩 주변에 배치함으로써, 기존의 팬 아웃 패키지에 비하여 불량이 없으면서도 제조공수 및 원가를 크게 절감할 수 있는 새로운 구조의 웨이퍼 레벨의 팬 아웃 패키지를 제공할 수 있다.
10 : 칩
12 : 본딩패드
20 : 몰드 인터포져
22 : 관통 몰드 비아
24 : 소잉라인
25 : 몰딩 수지체
26 : 비아홀
28 : 도전성 금속물질
30 : 몰딩 컴파운드 수지
32 : 하부 재배선
34 : 상부 재배선
36 : 입출력단자
12 : 본딩패드
20 : 몰드 인터포져
22 : 관통 몰드 비아
24 : 소잉라인
25 : 몰딩 수지체
26 : 비아홀
28 : 도전성 금속물질
30 : 몰딩 컴파운드 수지
32 : 하부 재배선
34 : 상부 재배선
36 : 입출력단자
Claims (6)
- 웨이퍼 상태에서 소잉된 칩(10)과;
다수의 관통 몰드 비아(22)가 등간격으로 형성된 구조로 미리 제작되어, 칩(10)의 양측 또는 사방에 인접 배치되는 몰드 인터포져(20)와;
상기 칩(10) 및 몰드 인터포져(20)를 몰딩하여 봉지시키되, 칩(10)의 저면 및 몰드 인터포져(20)의 상하면을 노출시키며 몰딩되는 몰딩 컴파운드 수지(30)와;
상기 칩(10)의 저면에 형성된 본딩패드(12)로부터 몰딩 컴파운드 수지(30)를 지나서 몰드 인터포져(20)의 관통 몰드 비아(22)의 하단까지 도금공정에 의하여 형성되는 하부 재배선(32)과;
상기 몰드 인터포져(20)의 관통 몰드 비아(22)의 상단에서 몰딩 컴파운드 수지(30)의 상면 원하는 위치까지 도금공정에 의하여 형성되는 상부 재배선(34)과;
상기 상부 재배선(34)의 볼패드에 도전 가능하게 융착되는 입출력단자(36);
를 포함하는 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지.
- 청구항 1에 있어서,
상기 몰드 인터포져(20)는 칩(10)의 높이보다 높고 몰딩 컴파운드 수지(30)의 높이와는 동일한 높이로 형성된 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지.
- 청구항 1에 있어서,
상기 몰드 인터포져(20)는 길이방향을 따라 관통 몰드 비아(22)가 2열 배열로 형성된 것으로서, 2열 사이의 중심에는 소잉라인(24)이 형성된 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지.
- 다수의 관통 몰드 비아(22)가 등간격으로 형성된 구조의 몰드 인터포져(20)를 제작하는 단계와;
몰드 인터포져(20)를 원하는 크기로 소잉하여 웨이퍼 상태에서 소잉된 칩(10)의 양측 또는 사방 위치에 인접 배치하는 단계와;
상기 칩(10) 및 몰드 인터포져(20)를 몰딩 컴파운드 수지(30)로 몰딩하여 봉지시키되, 칩(10)의 저면 및 몰드 인터포져(20)의 상하면을 노출시키며 몰딩하는 단계와;
상기 칩(10)의 저면에 형성된 본딩패드(12)로부터 몰딩 컴파운드 수지(30)를 지나서 몰드 인터포져(20)의 관통 몰드 비아(22)의 하단까지 도금공정을 이용하여 하부 재배선(32)을 형성하는 단계와;
상기 몰드 인터포져(20)의 관통 몰드 비아(22)의 상단에서 몰딩 컴파운드 수지(30)의 상면 원하는 위치까지 도금공정을 이용하여 상부 재배선(34)을 형성하는 단계와;
상기 상부 재배선(34)의 볼패드에 입출력단자(36)를 융착하는 단계;
를 포함하는 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지 제조 방법.
- 청구항 4에 있어서,
상기 몰드 인터포져(20) 제작 단계는:
몰딩 수지체(25)를 웨이퍼 레벨로 몰딩하여 구비하는 과정과;
몰딩 수지체(25)에 상하로 관통되는 다수의 비아홀(26)을 등간격으로 형성하는 과정과;
비아홀(26)내에 도전성 금속물질(28)을 도금 또는 충진하여 관통 몰드 비아(22)를 완성하는 과정과;
원하는 갯수의 관통 몰드 비아(22)를 포함하도록 몰딩 수지체(25)를 가로 및 세로방향을 따라 소잉하는 단계;
로 이루어지는 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지 제조 방법.
- 청구항 5에 있어서,
상기 비아홀(26)을 형성하는 과정은:
몰딩 수지체(25)의 저면에 도금 공정을 이용하여 금속막(29)을 형성하는 과정과;
몰딩 수지체(25)의 상면에서 레이저 드릴링을 실시하되 금속막(29)이 노출될 때까지 레이저 드릴링을 실시하는 과정과;
금속막(29)을 백그라인딩하여 제거하는 과정;
로 이루어지는 것을 특징으로 하는 웨이퍼 레벨의 팬 아웃 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20120087039A KR101478508B1 (ko) | 2012-08-09 | 2012-08-09 | 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20120087039A KR101478508B1 (ko) | 2012-08-09 | 2012-08-09 | 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140020506A true KR20140020506A (ko) | 2014-02-19 |
| KR101478508B1 KR101478508B1 (ko) | 2015-01-02 |
Family
ID=50267459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20120087039A KR101478508B1 (ko) | 2012-08-09 | 2012-08-09 | 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101478508B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118823A (zh) * | 2015-09-24 | 2015-12-02 | 中芯长电半导体（江阴）有限公司 | 一种堆叠型芯片封装结构及封装方法 |
| CN105140213A (zh) * | 2015-09-24 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装结构及封装方法 |
| KR20160132749A (ko) * | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
| KR20170099513A (ko) | 2016-02-24 | 2017-09-01 | 주식회사 에스에프에이반도체 | 반도체 패키지 및 그 제조 방법 |
| CN108565235A (zh) * | 2018-05-31 | 2018-09-21 | 亚智系统科技(苏州)有限公司 | 用于扇出型晶圆级芯片的表面处理、封装系统及操作方法 |
| US10170386B2 (en) | 2015-05-11 | 2019-01-01 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
| WO2023044846A1 (zh) * | 2021-09-26 | 2023-03-30 | 华为技术有限公司 | 封装结构、封装结构的制造方法及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090007120A (ko) * | 2007-07-13 | 2009-01-16 | 삼성전자주식회사 | 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법 |
| KR101111425B1 (ko) * | 2009-12-30 | 2012-02-16 | 앰코 테크놀로지 코리아 주식회사 | 팬아웃 타입의 반도체 패키지 |
-
2012
- 2012-08-09 KR KR20120087039A patent/KR101478508B1/ko active IP Right Grant
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160132749A (ko) * | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
| US10170386B2 (en) | 2015-05-11 | 2019-01-01 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
| CN105118823A (zh) * | 2015-09-24 | 2015-12-02 | 中芯长电半导体（江阴）有限公司 | 一种堆叠型芯片封装结构及封装方法 |
| CN105140213A (zh) * | 2015-09-24 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装结构及封装方法 |
| KR20170099513A (ko) | 2016-02-24 | 2017-09-01 | 주식회사 에스에프에이반도체 | 반도체 패키지 및 그 제조 방법 |
| CN108565235A (zh) * | 2018-05-31 | 2018-09-21 | 亚智系统科技(苏州)有限公司 | 用于扇出型晶圆级芯片的表面处理、封装系统及操作方法 |
| CN108565235B (zh) * | 2018-05-31 | 2024-03-01 | 亚智系统科技(苏州)有限公司 | 用于扇出型晶圆级芯片的表面处理、封装系统及操作方法 |
| WO2023044846A1 (zh) * | 2021-09-26 | 2023-03-30 | 华为技术有限公司 | 封装结构、封装结构的制造方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101478508B1 (ko) | 2015-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10867976B2 (en) | Semiconductor packages having dummy connectors and methods of forming same | |
| US20200402955A1 (en) | System-in-Package with Double-Sided Molding | |
| US9293449B2 (en) | Methods and apparatus for package on package devices with reversed stud bump through via interconnections | |
| KR101478508B1 (ko) | 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 | |
| CN107275294B (zh) | 薄型芯片堆叠封装构造及其制造方法 | |
| US9711494B2 (en) | Methods of fabricating semiconductor die assemblies | |
| KR101236798B1 (ko) | 웨이퍼 레벨 적층형 반도체 패키지 제조 방법 | |
| TWI541918B (zh) | 積體電路封裝之組裝方法及其封裝 | |
| KR101594939B1 (ko) | 반도체 다이 어셈블리들, 이를 포함하는 반도체 장치들, 및 제조 방법들 | |
| US8993380B2 (en) | Structure and method for 3D IC package | |
| KR101548426B1 (ko) | 집적 회로의 패키징에서의 정렬 | |
| TW201828370A (zh) | 形成堆疊式封裝結構的方法 | |
| KR101151258B1 (ko) | 기준점 인식용 다이를 이용한 반도체 패키지 및 그 제조 방법 | |
| US20210166992A1 (en) | Methods and structures for increasing the allowable die size in tmv packages | |
| US9252030B1 (en) | System-in-packages and methods for forming same | |
| US20160276256A1 (en) | Electronic package and fabrication method thereof and substrate structure | |
| TW201921630A (zh) | 製造堆疊封裝式半導體封裝的方法 | |
| KR101624855B1 (ko) | 멀티칩 모듈 타입의 웨이퍼 레벨 팬아웃 패키지 및 이의 제조 방법 | |
| KR101494814B1 (ko) | 팬 아웃 반도체 패키지 및 그 제조 방법 | |
| KR101504899B1 (ko) | 웨이퍼 레벨의 팬 아웃 반도체 패키지 및 이의 제조 방법 | |
| KR101803605B1 (ko) | 패키지화된 반도체 디바이스 및 그 패키징 방법 | |
| KR101440341B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20140038079A (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR101963182B1 (ko) | 반도체 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171208 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 6 |