KR101111425B1 - 팬아웃 타입의 반도체 패키지 - Google Patents

팬아웃 타입의 반도체 패키지 Download PDF

Info

Publication number
KR101111425B1
KR101111425B1 KR1020090133711A KR20090133711A KR101111425B1 KR 101111425 B1 KR101111425 B1 KR 101111425B1 KR 1020090133711 A KR1020090133711 A KR 1020090133711A KR 20090133711 A KR20090133711 A KR 20090133711A KR 101111425 B1 KR101111425 B1 KR 101111425B1
Authority
KR
South Korea
Prior art keywords
chip
mold
interposer
fan
semiconductor package
Prior art date
Application number
KR1020090133711A
Other languages
English (en)
Other versions
KR20110077213A (ko
Inventor
정부양
백종식
김재동
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020090133711A priority Critical patent/KR101111425B1/ko
Publication of KR20110077213A publication Critical patent/KR20110077213A/ko
Application granted granted Critical
Publication of KR101111425B1 publication Critical patent/KR101111425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 팬아웃 타입의 반도체 패키지에 관한 것으로서, 더욱 상세하게는 몰드 인터포져의 포켓내에 단일칩 또는 적층칩을 위치시키고, 포켓내의 칩 영역을 벗어나 연장되는 재배선층(RDL)에 입출력단자를 융착시킨 새로운 구조의 팬아웃 타입의 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 다수의 포켓이 형성된 몰드 인터포져와; 상기 몰드 인터포져의 포켓내에 부착되는 반도체 칩과; 상기 몰드 인터포져의 상면과 반도체 칩의 상면에 걸쳐 부착되는 절연체와; 상기 절연체내에 형성되는 재배선층과; 상기 절연층의 재배선층과 융착되는 동시에 절연층의 전체 표면에 걸쳐 소정의 배열을 이루며 부착되는 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 팬아웃 타입의 반도체 패키지를 제공한다.
팬아웃, 반도체, 패키지, 몰드 인터포져, 재배선층, 열전도성, 포켓, 칩

Description

팬아웃 타입의 반도체 패키지{Fan Out type semiconductor package}
본 발명은 팬아웃 타입의 반도체 패키지에 관한 것으로서, 더욱 상세하게는 몰드 인터포져의 포켓내에 단일칩 또는 적층칩을 위치시키고, 포켓내의 칩 영역을 벗어나 연장되는 재배선층(RDL)에 입출력단자를 융착시킨 새로운 구조의 팬아웃 타입의 반도체 패키지에 관한 것이다.
각종 전자기기 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등 복합화 추세에 따라, 전자기기내 탑재되는 반도체 소자들에 대한 높은 신뢰성을 요구하고 있으며, 복합화 추세를 충족하기 위한 중요한 기술 중의 하나가 바로 반도체 패키지 조립 기술이며, 그에 따라 패키지의 크기 및 두께가 칩 크기에 가깝게 제조되는 웨이퍼 레벨의 칩 스케일 패키지, 칩 사이즈 패키지(Chip Size Package), 칩 적층형 패키지 등이 개발되고 있다.
웨이퍼 레벨 패키지 및 칩 사이즈 패키지에 있어서, 칩의 면적내에 전기적 신호 전달을 위한 솔더볼과 같은 입출력단자가 전기적으로 연결되면 팬-인(fan-in) 으로 분류되고, 별도의 인터포져 등을 이용하여 칩의 면적 바깥쪽까지 도전라인을 연장하는 동시에 연장된 부위에 입출력 단자를 융착하면 팬-아웃 타입으로 분류된다.
팬 아웃 타입의 패키지는 칩으로부터 전달되는 전기적 신호의 경로인 입출력 단자의 수 즉, 솔더볼의 수를 증가시킬 수 있는 장점을 갖고, 반면 팬 인 타입의 경우에는 칩의 면적내에 솔더볼을 융착시켜야 함에 따라 입출력 단자의 수를 늘릴 수 없는 단점이 있다.
종래의 실리콘 인터포져를 이용한 팬 아웃 타입의 패키지는 고가의 실리콘 자체를 인터포져로 사용함에 따라 원가 상승을 초래하는 문제점이 있고, 또한 칩이 인터포져에 의하여 둘러싸임에 따라 방열 효과가 떨어지는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 칩이 안착되는 다수의 포켓을 갖는 인터포져를 저가의 몰딩 컴파운드 수지로 성형 구비하고, 몰드 인터포져의 포켓내에 칩을 위치시킨 후, 칩과 연결되는 재배선층을 포함하는 절연체를 부착하여, 원가를 절감하면서도 방열 효과가 좋고, 전기적 입출력 경로가 자유로운 장점을 갖도록 한 새로운 구조의 이루어진 새로운 구조의 팬아웃 타입의 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예로서, 상부개 개방된 다수의 포켓이 형성된 몰드 인터포져와; 상기 몰드 인터포져의 포켓내에 부착되는 반도체 칩과; 상기 몰드 인터포져의 상면과 반도체 칩의 상면에 걸쳐 부착되는 절연체와; 상기 절연체내에 형성되는 재배선층과; 상기 절연층의 전체 표면에 걸쳐 소정의 배열을 이루면서 절연층을 통해 노출되는 재배선층에 융착되는 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 팬아웃 타입의 반도체 패키지를 제공한다.
본 발명의 일 구현예에서, 상기 몰드 인터포져는 몰딩 컴파운드 수지를 재료로 성형된 것으로서, 성형시 포켓의 바닥체에 열전도성 패드가 인서트된 것을 특징으로 한다.
또한, 상기 몰드 인터포져의 외주부에 레이저 가공에 의한 관통 몰드 비아가 형성된 것을 특징으로 한다.
바람직하게는, 상기 절연체는 감광성 폴리머 절연재인 것을 특징으로 한다.
더욱 바람직하게는, 상기 절연체는 입출력단자의 절반 이상을 감싸주는 비감광성 에폭시인 것을 특징으로 한다.
특히, 상기 재배선층은 반도체 칩의 본딩패드와 연결되는 내부접속패드와, 입출력단자의 부착 자리가 되는 외부접속패드와, 내부접속패드와 외부접속패드를 연결하는 도전라인으로 구성된 것을 특징으로 한다.
또한, 상기 몰드 인터포져의 저면에는 관통 몰드 비아와 입출력단자를 매개로 접속되는 BGA 타입의 패키지가 더 적층되는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예로서, 상부가 개방된 다수의 포켓이 형성된 몰드 인터포져와; 상기 몰드 인터포져의 포켓내에 부착되는 하부칩과; 상기 하부칩상에 플립칩을 매개로 도전 가능하게 적층되는 상부칩과; 상기 하부칩을 포함하는 몰드 인터포져의 상면에 걸쳐 몰딩되어 상부칩(28)의 상면과 동일선상을 이루는 절연체와; 상기 하부칩의 저면 테두리에 형성된 본딩패드에서 절연체의 상면까지 관통 형성되는 전도성 비아홀과; 상기 전도성 비아홀로부터 연장되어, 상기 상부칩의 상면 및 절연체의 상면에 걸쳐 소정의 배열을 이루는 재배선층과; 상기 재배선층의 외주접속패드에 융착되는 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 팬아웃 타입의 반도체 패키지를 제공한다.
본 발명의 다른 구현예에서, 상기 재배선층을 포함하는 절연체 및 상부칩의 상면에 도포되는 동시에 입출력단자의 절반 높이 이상을 감싸주는 에폭시층를 더 포함하는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 칩이 안착되는 다수의 포켓을 갖는 인터포져를 저가의 몰딩 컴파운드 수지로 성형 구비하고, 몰드 인터포져의 포켓내에 칩을 위치시킨 후, 그 위에 칩의 본딩패드와 연결되는 재배선층을 포함하는 절연체를 부착한 새로운 구조의 팬 아웃 패키지를 제공할 수 있고, 포켓을 갖는 인터포져를 저가의 몰딩 컴파운드 수지로 구비함에 따라 원가절감을 실현할 수 있다.
또한, 몰드 인터포져의 포켓내에 열전도성 패드를 인서트하여, 칩에서 발생된 열을 효과적으로 방출시킬 수 있다.
또한, 몰드 인터포져에 관통 몰드 비아를 형성하여, 패키지가 적층된 구조인 POP 패키지를 구현할 수 있다.
또한, 몰드 인터포져의 포켓내에 칩을 적층 구성하여 고집적화를 실현할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 고가의 실리콘 인터포져를 사용하던 기존의 패키지와 달리, 저가의 몰드 인터포져를 웨이퍼 형태로 제작 사용하여, 원가절감 및 열방출 효과가 좋은 구조, 전기적 입출력 경로를 다양하게 할 수 있는 등 새로운 구조의 팬아웃 타입의 패키지를 제공하고자 한 것이다.
본 발명의 팬 아웃 타입 패키지를 제조하기 위하여, 첨부한 도 6에 도시된 바와 같이 소정의 깊이 및 면적을 갖는 다수의 포켓(12)이 가로 및 세로방향을 따라 등간격으로 형성된 몰드 인터포져(10)를 사용하게 되며, 이 몰드 인터포져(10)는 저가의 몰딩 컴파운드 수지를 이용하여 성형 구비함에 따라 원가 절감에 크게 기여할 수 있다.
이렇게 구비된 몰드 인터포져를 이용한 팬 아웃 패키지의 구조를 각 실시예 별로 설명하면 다음과 같다.
제1실시예
첨부한 도 1은 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제1실시예를 나타내는 단면도이다.
먼저, 상기 몰드 인터포져(10)의 포켓(12)내 바닥면에 반도체 칩(14)을 삽입 부착시키되, 칩 부착의 용이함을 위하여 포켓 면적보다 다소 작은 칩을 부착시킨다.
이때, 상기 몰드 인터포져(10)의 상면과 반도체 칩(14)의 상면은 서로 동일선상을 이루게 되고, 반도체 칩(14)의 사방 테두리와 포켓(12)의 측벽면 사이공간에는 절연성 충진물(42)이 충진된다.
다음으로, 상기 몰드 인터포져(10)의 상면과 반도체 칩(14)의 상면에 제1절연층(16a) 및 제2절연층(16b)으로 이루어진 감광성 폴리머 재질의 절연체(16)를 부착시키는 바, 이 절연체(16)의 제1 및 제2절연층(16a,16b)에는 잉크젯 프린팅, 스텐실을 이용한 스크린 프린팅, 도금 등의 패터닝(patterning) 방법 등을 통해 재배선층(20)이 형성된다.
상기 재배선층(20)은 반도체 칩(14)의 본딩패드와 연결되는 내부접속패드(22)와, 입출력단자의 부착 자리가 되는 외부접속패드(26)와, 내부접속패드(22)와 외부접속패드(26)를 일체로 연결하는 도전라인(24)으로 구분된다.
보다 상세하게는, 상기 몰드 인터포져(10)의 상면과 반도체 칩(14)의 상면에걸쳐 개구를 갖는 제1절연층(16a)이 형성되면, 이 제1절연층(16)의 개구를 통해 반 도체 칩(14)의 상면에 형성된 본딩패드가 노출되는 바, 이 노출된 본딩패드에 재배선층(20)의 내부접속패드(22)가 접촉 형성되고, 또한 제1절연층(16a)상에는 내부접속패드(22)로부터 소정의 회로배열을 이루며 연장되는 도전라인(24)이 형성되고, 도전라인(24)의 끝단부에는 입출력단자가 부착되는 자리인 외부접속패드(26)가 형성된다.
이어서, 상기 제1절연층(16a)의 상면에는 제2절연층(16b)이 형성되며, 외부접속패드(26)는 제2절연층(16b)의 개구를 통해 외부로 노출되는 상태가 된다.
따라서, 상기 제2절연층(16b)의 개구를 통해 노출된 외부접속패드(26)에 입출력단자(18)인 솔더볼을 융착시킴으로써, 본 발명의 제1실시예에 따른 팬 아웃 타입의 반도체 패키지가 완성된다.
즉, 상기 입출력단자(18)가 반도체 칩(14)의 면적내의 외부접속패드(26)에 융착되고, 동시에 반도체 칩(14)의 면적외인 몰드 인터포져(10) 상면 외주부의 외부접속패드(26)에 융착되어, 결국 입출력단자의 갯수를 증가시키기 위하여 입출력단자(18)가 반도체 칩(14)의 면적 외에도 구성되는 팬 아웃 타입 패키지가 완성된다.
이와 같이, 저가의 몰딩 컴파운드 수지로 만들어진 몰드 인터포져(10)를 이용하여 팬 아웃 타입의 패키지를 구성함에 따라, 원가 절감에 크게 기여할 수 있다.
제2실시예
첨부한 도 2는 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제2실시예를 나타내는 단면도이다.
본 발명의 제2실시예에 따른 팬 아웃 타입의 반도체 패키지는 제1실시예의 구조와 동일하되, 열방출 효과를 향상시키기 위한 구조에서 차이가 있다.
즉, 본 발명의 제2실시예에 따르면 상기 몰드 인터포져(10)를 몰딩 컴파운드 수지를 재료로 성형하되, 성형공정시 칩이 안착되는 몰드 인터포져(10)의 포켓(12) 바닥체 재질을 열전도성 패드(30)로 구성한 점에 특징이 있다.
이때, 상기 열전도성 패드(30)는 몰딩 컴파운드 수지를 재료로 몰드 인터포져(10)를 성형할 때, 해당 금형내에 인서트시킴으로써, 몰드 인터포져(10)의 포켓(12) 바닥체를 이루게 된다.
따라서, 제2실시예에 따른 몰드 인터포져(10)의 포켓(12)내에 반도체 칩(14)을 부착시키게 되면, 반도체 칩(14)이 열전도성 패드(30)와 접촉되는 상태가 되어, 반도체 칩(14)에서 발생되는 열이 열전도성 패드(30)를 통해 외부로 용이하게 방출될 수 있다.
제3실시예
첨부한 도 3은 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제3실시예를 나타내는 단면도이다.
본 발명의 제3실시예에 따른 팬 아웃 타입의 반도체 패키지는 제1실시예의 구조와 동일하되, 일종의 적층형 패키지인 POP(package-on-package) 패키지를 위한 접속 패드가 되는 관통 몰드 비아(32)를 몰드 인터포져(10)에 형성한 점에 특징이 있다.
상기 관통 몰드 비아(32)는 몰드 인터포져(10)의 외주부에 레이저 가공에 의하여 형성된 관통홀내에 전도성물질을 충진시킨 구조로서, 관통 몰드 비아(32)의 상단부는 재배선층(20)과 통전 가능하게 연결되도록 한다.
예를 들어, 상기 관통 몰드 비아(32: TMV, Through Mold Via)의 상단부가 반도체 칩(14)의 본딩패드와 연결된 내부접속패드(22)로부터 연장되는 도전라인(24)의 타측단부에 통전 가능하게 연결되도록 한다.
따라서, 상기 관통 몰드 비아(32)의 하단부에 입출력단자를 매개로 BGA 타입의 패키지를 적층 연결함으로써, 본 발명의 패키지에 또 다른 패키지가 적층되는 POP 타입의 패키지를 용이하게 구현시킬 수 있다.
제4실시예
첨부한 도 4는 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제4실시예를 나타내는 단면도이다.
본 발명의 제4실시예에 따른 팬 아웃 타입의 반도체 패키지는 제1실시예의 구조와 동일하되, 재배선층 및 절연체 구조가 다른 점에 차이가 있다.
즉, 상기 몰드 인터포져(10)의 상면과 반도체 칩(14)의 상면에 걸쳐 일단 절연층없이 재배선층(20)을 형성하게 된다.
보다 상세하게는, 반도체 칩(14)의 본딩패드에 형성되는 내부접속패드(22)와, 입출력단자가 부착되는 자리인 외부접속패드(26)와, 내부 및 외부접속패드(22,26)를 연결하는 도전라인(24)이 상기 몰드 인터포져(10)의 상면과 반도체 칩(14)의 상면에 걸쳐 직접 형성된다.
이어서, 각 외부접속패드(26)에 입출력단자(18)인 솔더볼을 융착시킨 후, 그 사이에 일종의 절연물질인 비감광성 에폭시를 채워줌으로써, 재배선층(20)을 구성하는 내외부 접속패드 및 도전라인들간의 절연이 이루어지고, 동시에 입출력단자(18)인 솔더볼간의 절연이 이루어진다.
이때, 상기 비감광성 에폭시층(40)이 입출력단자(18)의 절반 이상을 감싸주도록 함(embedding)으로써, 입출력단자(18)에 대한 견고한 고정이 이루어질 수 있다.
제5실시예
첨부한 도 5는 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제5실시예를 나타내는 단면도이다.
본 발명의 제5실시예에 따른 팬 아웃 타입의 패키지는 칩을 적층 구성한 점에 특징이 있다.
먼저, 상부가 개방된 다수의 포켓(12)이 형성된 몰드 인터포져(10)를 제1실시예에서 설명한 바와 같이 구비된다.
이어서, 상기 몰드 인터포져(10)의 포켓(12)내에 부착되는 하부칩(29)을 부착시키고, 이 하부칩(29)상에 플립칩(34)을 매개로 도전 가능하게 상부칩(28)이 적층 부착된다.
즉, 상기 하부칩(29)의 상면에 형성된 본딩패드와, 상기 상부칩(28)의 저면에 형성된 본딩패드를 플립칩(34)으로 통전 가능하게 연결하여, 상부칩(28)과 하부칩(29)간의 적층이 이루어진다.
다음으로, 상기 하부칩(29)을 포함하는 몰드 인터포져(10)의 상면에 걸쳐 절연체(16) 예를 들어, 비감광성 에폭시 또는 몰딩 컴파운드 수지로 몰딩하여, 상부칩(28)의 상면이 절연체(16)의 상면과 동일선상을 이루는 노출되는 상태가 되도록 한다.
이때, 상기 하부칩(29)의 저면 테두리에 형성된 본딩패드에서 절연체(16)의 상면까지 전도성 비아홀(36)이 형성되는 바, 이 전도성 비아홀(36)은 관통 실리콘 비아(TSV) 또는 관통 몰드 비아(TMV)와 같은 구조로 형성시킬 수 있다.
이어서, 상기 전도성 비아홀(36)로부터 연장되어, 상기 상부칩(28)의 상면 및 절연체(16)의 상면에 걸쳐 소정의 배열을 이루는 재배선층(20)을 형성하게 된다.
상기 재배선층(20)은 제4실시예에서 설명된 바와 같이, 전도성 비아홀(36)의 상면에 형성되는 내부접속패드(22)와, 입출력단자가 부착되는 자리인 외부접속패드(26)와, 내부 및 외부접속패드(22,26)를 연결하는 도전라인(24)으로 구성된다.
다음으로, 상기 재배선층(20)의 외부접속패드(26)에 입출력단자(18)인 솔더볼을 융착시킴으로써, 본 발명의 제5실시예에 따른 칩 적층 구조를 갖는 팬아웃 타입의 반도체 패키지가 완성된다.
이때, 상기 재배선층(20)을 포함하는 절연체(16) 및 상부칩(28)의 상면에 걸쳐 절연층으로서 비감광성 에폭시를 도포하여 에폭시층(40)을 더 형성함으로써, 재배선층(20)을 구성하는 내외부 접속패드 및 도전라인들간의 절연이 이루어지고, 동시에 입출력단자(18)인 솔더볼간의 절연이 이루어지며, 또한 상기 에폭시층(40)이 입출력단자(18)의 절반 이상을 감싸주게 되어 입출력단자(18)에 대한 견고한 고정이 이루어질 수 있다.
이와 같이, 저가의 몰딩 컴파운드 수지로 만들어진 몰드 인터포져(10)를 이용하여 칩이 적층된 구조이면서 팬 아웃 타입 구조를 갖는 패키지를 구성하여, 고집적화를 실현하는 동시에 원가 절감을 실현할 수 있다.
도 1은 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제1실시예를 나타내는 단면도,
도 2는 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제2실시예를 나타내는 단면도,
도 3은 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제3실시예를 나타내는 단면도,
도 4는 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제4실시예를 나타내는 단면도,
도 5는 본 발명에 따른 팬아웃 타입의 반도체 패키지의 제5실시예를 나타내는 단면도,
도 6은 본 발명에 따른 팬아웃 타입의 반도체 패키지에 사용되는 몰드 인터포져 구조를 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 몰드 인터포져 12 : 포켓
14 : 반도체 칩 16 : 절연체
18 : 입출력단자 20 : 재배선층
22 : 내부접속패드 24 : 도전라인
26 : 외부접속패드 30 : 열전도성 패드
32 : 관통 몰드 비아 34 : 플립칩
36 : 전도성 비아홀 40 : 에폭시층
42 : 절연성 충진물

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 상부가 개방된 다수의 포켓(12)이 형성된 몰드 인터포져(10)와;
    상기 몰드 인터포져(10)의 포켓(12)내에 부착되는 하부칩(29)과;
    상기 하부칩(29)상에 플립칩(34)을 매개로 도전 가능하게 적층되는 상부칩(28)과;
    상기 하부칩(29)을 포함하는 몰드 인터포져(10)의 상면에 걸쳐 몰딩되어 상부칩(28)의 상면과 동일선상을 이루는 절연체(16)와;
    상기 하부칩(29)의 저면 테두리에 형성된 본딩패드에서 절연체(16)의 상면까지 관통 형성되는 전도성 비아홀(36)과;
    상기 전도성 비아홀(36)로부터 연장되어, 상기 상부칩(28)의 상면 및 절연체(16)의 상면에 걸쳐 소정의 배열을 이루는 재배선층(20)과;
    상기 재배선층(20)의 외부접속패드(26)에 융착되는 입출력단자(18);
    를 포함하여 구성된 것을 특징으로 하는 팬아웃 타입의 반도체 패키지.
  9. 청구항 8에 있어서,
    상기 재배선층(20)을 포함하는 절연체(16) 및 상부칩(28)의 상면에 도포되는 동시에 입출력단자(18)의 절반 높이 이상을 감싸주는 에폭시층(40)를 더 포함하는 것을 특징으로 하는 팬아웃 타입의 반도체 패키지.
KR1020090133711A 2009-12-30 2009-12-30 팬아웃 타입의 반도체 패키지 KR101111425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133711A KR101111425B1 (ko) 2009-12-30 2009-12-30 팬아웃 타입의 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133711A KR101111425B1 (ko) 2009-12-30 2009-12-30 팬아웃 타입의 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110077213A KR20110077213A (ko) 2011-07-07
KR101111425B1 true KR101111425B1 (ko) 2012-02-16

Family

ID=44916819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133711A KR101111425B1 (ko) 2009-12-30 2009-12-30 팬아웃 타입의 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101111425B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
KR101469799B1 (ko) * 2012-03-30 2014-12-05 주식회사 네패스 반도체 패키지의 제조 방법
KR101478508B1 (ko) * 2012-08-09 2015-01-02 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
KR101445766B1 (ko) * 2012-10-30 2014-10-01 주식회사 네패스 반도체 패키지 및 그 제조 방법
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR101605600B1 (ko) 2014-02-04 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20160083385A (ko) 2014-12-30 2016-07-12 주식회사 네패스 반도체 패키지 및 그 제조방법
US11024604B2 (en) 2019-08-10 2021-06-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224968A1 (en) * 2004-03-31 2005-10-13 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
US7011988B2 (en) * 2002-11-08 2006-03-14 Flipchip International, Llc Build-up structures with multi-angle vias for Chip to Chip interconnects and optical bussing
KR20090089579A (ko) * 2008-02-19 2009-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20090120215A (ko) * 2008-05-19 2009-11-24 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7011988B2 (en) * 2002-11-08 2006-03-14 Flipchip International, Llc Build-up structures with multi-angle vias for Chip to Chip interconnects and optical bussing
US20050224968A1 (en) * 2004-03-31 2005-10-13 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
KR20090089579A (ko) * 2008-02-19 2009-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20090120215A (ko) * 2008-05-19 2009-11-24 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20110077213A (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
US11362128B2 (en) Electronic device package and fabricating method thereof
KR101111425B1 (ko) 팬아웃 타입의 반도체 패키지
KR102605617B1 (ko) 적층 반도체 패키지
US10079192B2 (en) Semiconductor chip package assembly with improved heat dissipation performance
KR102073443B1 (ko) 칩 장치, 칩 패키지 및 칩 장치 제조 방법
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
US8941222B2 (en) Wafer level semiconductor package and manufacturing methods thereof
TWI445152B (zh) 半導體結構及其製作方法
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7880297B2 (en) Semiconductor chip having conductive member for reducing localized voltage drop
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US7495327B2 (en) Chip stacking structure
KR20180028790A (ko) FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US7755188B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR102556517B1 (ko) 브리지 다이를 포함하는 스택 패키지
US20170186678A1 (en) Fan-out chip package and its fabricating method
CN109671681A (zh) 半导体封装件
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
CN109411418B (zh) 电子封装件及其制法
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
KR101101435B1 (ko) 반도체 디바이스 및 그 제조 방법
CN112420628A (zh) 半导体封装件
US20220375822A1 (en) Electronic package and method for manufacturing the same
JP2011091266A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9